JP3598650B2 - Ｅｌ表示装置 - Google Patents
Ｅｌ表示装置 Download PDFInfo
- Publication number
- JP3598650B2 JP3598650B2 JP11797996A JP11797996A JP3598650B2 JP 3598650 B2 JP3598650 B2 JP 3598650B2 JP 11797996 A JP11797996 A JP 11797996A JP 11797996 A JP11797996 A JP 11797996A JP 3598650 B2 JP3598650 B2 JP 3598650B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current control
- voltage
- control circuit
- scan electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＥＬ（エレクトロルミネッセンス）素子を発光駆動して表示を行うＥＬ表示装置に関する。
【０００２】
【従来の技術】
従来、ＥＬ素子の発光駆動を行う回路として特開平５−３３３８１５号公報に示すものがある。
このものにおいては、複数の走査電極と複数のデータ電極を行列配置し、走査電極とデータ電極が交差する位置にてＥＬ素子を形成したＥＬ表示パネルを備えており、走査側ドライバＩＣにて複数の走査電極に走査電圧を順次印加し、データ側ドライバＩＣにてデータ電圧をデータ電極に印加して、走査電圧とデータ電圧により複数のＥＬ素子を選択的に発光させるようにしている。
【０００３】
【発明が解決しようとする課題】
上記した構成において、走査側ドライバＩＣは出力段にＦＥＴを備えており、このＦＥＴを介して走査電極に充放電電流を供給しＥＬ素子を充放電させて、走査電極に走査電圧を印加するようにしている。
この走査電圧印加時においては、充放電電流値が非常に大きいため、走査側ドライバＩＣが発熱の影響を大きく受けてしまうという問題がある。
【０００４】
また、その充放電時にはラッシュ電流が流れため、そのラッシュ電流が走査側ドライバＩＣの許容電流値を越えるような場合には、走査側ドライバＩＣの破壊という問題が生じる。
このような問題をなくすためには、充放電経路に抵抗を挿入することが考えられるが、ＥＬ素子は容量性の素子であるため、充放電時の時定数が大きくなり、充放電時間が長くなってしまうという問題がある。
【０００５】
本発明は、充放電時間を短くしつつ、走査電圧印加時の発熱あるいはラッシュ電流の問題を解決することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１乃至１０に記載の発明においては、定電流制御回路を設けて、走査電極に走査電圧を印加する場合の充放電電流を定電流制御するようにしたことを特徴としている。従って、走査電極に走査電圧を印加する場合の充放電電流による発熱を、走査電極駆動回路のみならず定電流制御回路にも分担させ、走査電極駆動回路の発熱による影響をなくすことができる。
【０００７】
また、走査電極駆動回路の許容電流値が低い場合であっても、定電流制御によりラッシュ電流をなくしているため、ラッシュ電流による問題が生じることはない。また、請求項８乃至１０に記載の発明においては、正負のフィールド反転時にＥＬ素子に急速予備充電を行う予備充電回路を設けているから、上記のように定電流制御を行う場合であっても、フィールド反転時の予備充電にかかる時間を短くし、輝度むらの発生を防ぐことができる。
【０００８】
【発明の実施の形態】
図１に本発明の一実施形態を示すＥＬ表示装置の全体構成を示す。また、図２にＥＬ素子の模式的な断面構成を示す。
図２において、ＥＬ素子１０は、ガラス基板１１上に積層形成された、透明電極１２、第１絶縁層１３、発光層１４、第２絶縁層１５、背面電極１６から構成されており、透明電極１２、背面電極１６間に交流の電圧パルスを印加することにより、ＥＬ素子１０が発光する。この図２では、ガラス基板１１より光を取り出すようにしている。なお、背面電極１６を透明電極とすれば図の上下の両方向から光を取り出すことができる。
【０００９】
図１に示すＥＬ表示パネル１は、図２に示す構成に対し、透明電極１２、背面電極１６を行列上に複数配置して走査電極およびデータ電極とし、ＥＬ素子をマトリクス配置して表示を行うように構成されている。具体的には、行方向に奇数走査電極２０１、２０２、…、偶数走査電極３０１、３０２、…が形成され、列方向にデータ電極４０１、４０２、４０３、…が形成されている。
【００１０】
走査電極２０１、３０１、２０２、３０２、…とデータ電極４０１、４０２、４０３、…とのそれぞれの交差領域には、画素としてのＥＬ素子１１１、１１２、…１２１、…が形成されている。なお、ＥＬ素子は容量性の素子であるため、図ではコンデンサの記号で表している。
このＥＬ表示パネル１の表示駆動を行うために、走査電極駆動回路としての走査側ドライバＩＣ２、３、およびデータ電極駆動回路としてのデータ側ドライバＩＣ４が設けられている。
【００１１】
走査側ドライバＩＣ２は、プッシュプルタイプの駆動回路であり、奇数走査電極２０１、２０２、…に接続されたＰチャンネルＦＥＴ２１ａ、２２ａ、…とＮチャンネルＦＥＴ２１ｂ、２２ｂ、…を有し、制御回路２０からの出力に従って奇数走査電極２０１、２０２、…に走査電圧を印加する。
また、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、…のそれぞれには、寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、…が形成されており、走査電極を所望の基準電圧に設定する。
【００１２】
走査側ドライバＩＣ３も同様の構成で、制御回路３０、ＰチャンネルＦＥＴ３１ａ、３２ａ、…とＮチャンネルＦＥＴ３１ｂ、３２ｂ、…を有して、偶数走査電極３０１、３０２、…に走査電圧を供給する。
データ側ドライバＩＣ４も同様に、制御回路４０、ＰチャンネルＦＥＴ４１ａ、４２ａ、…とＮチャンネルＦＥＴ４１ｂ、４２ｂ、…を有して、データ電極４０１、４０２、４０３、…にデータ電圧を供給する。
【００１３】
走査側ドライバＩＣ２、３には、走査電圧供給回路５、６から走査電圧が供給される。走査電圧供給回路５は、スイッチング素子５１、５２を有し、そのオンオフ状態に応じて、書き込み電圧（Ｖｓ＋Ｖｍ）または接地電圧を、走査側ドライバＩＣ２、３におけるＰチャンネルＦＥＴソース側共通線Ｌ１に供給する。走査電圧供給回路６は、スイッチング素子６１、６２を有し、そのオンオフ状態に応じて、−Ｖｓの電圧またはオフセット電圧Ｖｍを、走査側ドライバＩＣ２、３におけるＮチャンネルＦＥＴソース側共通線Ｌ２に供給する。
【００１４】
また、データ側ドライバＩＣ４には、データ電圧供給回路７からデータ電圧が供給される。このデータ電圧供給回路７は、データ側ドライバＩＣ４のＰチャンネルＦＥＴソース側共通線に変調電圧Ｖｍを供給し、ＮチャンネルＦＥＴソース側共通線に接地電圧を供給する。
なお、走査電圧供給回路５、６におけるオフセット電圧は、変調電圧Ｖｍと同じ電圧である必要はなく、他の電圧でもよい。
【００１５】
上記した構成において、ＥＬ素子を発光させるには、走査電極とデータ電極との間に交流の電圧パルスを印加する必要があり、このためフィールド毎に正負に極性反転する電圧パルスを各走査線毎に作成して駆動を行うようにしている。
以下、図３に示すタイミングチャートを参照して、正負フィールドでの作動について説明する。なお、このタイミングチャートおよび後述する図７、図９のタイミングチャートでは、スイッチング素子５１、５２、６１、６２、ＦＥＴ２１ａ、２１ｂ、３１ａ、３１ｂ、８３ａ、８４ａ、８５ａ、９１ａ、９２ａにおいて、オン状態をハイレベル、オフ状態をローレベルで示している。また、走査電極等の電圧波形については波形なまりがないものとして図示している。
（正フィールド）
スイッチング素子５１、６２をオン、５２、６１をオフにする。この時、走査電極２０１、３０１、２０２、３０２、…の基準電圧は、走査側ドライバＩＣ２、３のＦＥＴの寄生ダイオード２１ｄ、２２ｄ、…の作動により、オフセット電圧Ｖｍとなっている。また、データ側ドライバＩＣ４のＦＥＴ４１ａ、４２ａ、４３ａ、…側をオンし、データ電極の電圧をＶｍにする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００１６】
この後、正フィールドでの発光動作を開始する。まず、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオンにして、走査電極２０１の電圧を（Ｖｓ＋Ｖｍ）にする。また、他の走査電極に接続されている走査側ドライバＩＣ２、３の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
【００１７】
また、データ電極４０１、４０２、４０３、…のうち発光させたいＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ４のＰチャンネルＦＥＴをオフ、ＮチャンネルＦＥＴをオンにし、発光させたくないＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ４のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴをオフにする。
【００１８】
このことにより、発光させたいＥＬ素子のデータ電極の電圧が接地電圧になるため、ＥＬ素子にしきい値電圧以上の電圧（Ｖｓ＋Ｖｍ）がかかり、ＥＬ素子が発光する。また、発光させたくないＥＬ素子のデータ電極の電圧はＶｍのままとなり、ＥＬ素子にはＶｓの電圧が印加される。このＶｓの電圧は、しきい値電圧より低く設定されており、ＥＬ素子は発光しない。
【００１９】
図３のタイミングチャートでは、データ側ドライバＩＣ４のＰチャンネルＦＥＴ４１ａをオフ、ＮチャンネルＦＥＴ４１ｂをオンにして、ＥＬ素子１１１に（Ｖｓ＋Ｖｍ）の電圧を印加し、ＥＬ素子１１１を発光させる状態を示している。この後、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオフにし、ＮチャンネルＦＥＴ２１ｂをオンすることにより、走査電極２０１上のＥＬ素子に蓄積した電荷を放電する。
【００２０】
次に、２行目の走査電極３０１に接続されている走査側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオンして、走査電極３０１の電圧を（Ｖｓ＋Ｖｍ）にする。また、他の走査電極に接続されている走査側ドライバＩＣ２、３の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
また、データ電極４０１、４０２、４０３、…の電圧レベルを、発光させたいＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベルとすることにより、上記したのと同様にして２行目のＥＬ素子の発光駆動を行う。
【００２１】
図３のタイミングチャートでは、データ側ドライバＩＣ４のＰチャンネルＦＥＴ４１ａをオン、ＮチャンネルＦＥＴ４１ｂをオフにし、データ電極４０１の電圧をＶｍとして、ＥＬ素子１２１にＶｓの電圧を印加し、ＥＬ素子１２１を発光させない状態を示している。
この後、２行目の走査電極３０１に接続されている走査側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフにし、ＮチャンネルＦＥＴ３１ｂをオンすることにより、走査電極３０１上のＥＬ素子に蓄積した電荷を放電する。
【００２２】
以後、同様にして、最後の走査線に至るまで上記作動を繰り返す、線順次走査を行う。
（負フィールド）
スイッチング素子５２、６１をオン、５１、６２をオフにし、極性を反転させて正フィールドと同様な動作を行う。この時、走査電極の基準電圧は、走査側ドライバＩＣ２、３のＦＥＴの寄生ダイオード２１ｃ、２２ｃ、…の作動により、接地電圧となる。また、データ側ドライバＩＣ４のＦＥＴ４１ｂ、４２ｂ、４３ｂ…側をオンし、データ電極の電圧を接地電圧にする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００２３】
以下、負フィールドも正フィールドと同様に線順次走査を行う。
この場合、表示選択を行う行の走査電極には−Ｖｓの電圧を印加する。データ電極側においては、正フィールドとは逆に、発光させたいデータ電極の電圧をＶｍにし、発光させたくないデータ電極に対しては接地電圧のままにする。
従って、−Ｖｓの電圧が印加されている走査電極に対し、データ電極に電圧Ｖｍが印加されると、それに対するＥＬ素子に−（Ｖｓ＋Ｖｍ）の電圧が印加されＥＬ素子が発光する。また、データ電極の電圧が接地電圧であると、ＥＬ素子にしきい値電圧より低い−Ｖｓの電圧が印加されるためＥＬ素子は発光しない。
【００２４】
そして、上記した正負フィールドの駆動により、１サイクルの表示動作が終了し、これを繰り返し行う。
上記した作動から分かるように、走査側ドライバＩＣ２、３には、正負フィールド共にＶｓの電圧が印加される。特開平５−３３８１５号公報等に示される従来のものにおいては、オフセット電圧Ｖｍがなく接地電圧となっているため、正フィールドの駆動では走査側ドライバＩＣに（Ｖｓ＋Ｖｍ）の電圧がかかり、従ってその耐圧をその電圧以上とする必要があるが、上記した構成では、オフセット電圧Ｖｍを設けることにより、走査側ドライバＩＣ２、３の耐圧を、オフセット電圧分だけ従来のものに比べ低くすることができ、走査側ドライバＩＣ２、３の低耐圧化を図ることができる。
【００２５】
また、正フィールドにおいて、オフセット電圧Ｖｍを基準電圧とし、その電圧から駆動用の電圧（Ｖｓ＋Ｖｍ）に変化させているため、その電圧変化を従来のものに比べて小さくすることができ、ＥＬ素子に流れるラッシュ電流を低くでき、ＥＬ素子の信頼性を向上させることができる。
次に、上記した走査電圧供給回路５、６の具体的な構成を図４を用いて説明する。なお、この図４では、説明の便宜上、１つのＥＬ素子１１１に対する駆動部分の構成についてのみ示している。
【００２６】
走査電圧供給回路５、６は、Ｖｓの電圧を有する電圧源８０、および２つの定電流制御回路８１、８２を有して構成されている。
定電流制御回路８１は、入力端子Ｓ１からの制御信号がゲートに入力されるＮチャンネルＦＥＴ８１ａを有している。このＮチャンネルＦＥＴ８１ａのゲート−ソース間電圧は、入力端子Ｓ１からハイレベル（５Ｖ）の制御信号が入力されたとき、可変抵抗８１ｂと抵抗８１ｃによる抵抗分圧にて、５Ｖより低い所定の電圧になるように設定されている。このため、ＮチャンネルＦＥＴ８１ａの、ゲート−ソース間電圧に対するドレイン電流特性により、ドレイン電流は一定値になる。従って、この定電流制御回路８１は、入力端子Ｓ１からハイレベルの制御信号が入力されたとき、定電流制御を行う。
【００２７】
また、定電流制御回路８２は、入力端子Ｓ２からカップリングコンデンサ８２ｂを介して制御信号がゲートに入力されるＰチャンネルＦＥＴ８２ａを有している。このＰチャンネルＦＥＴ８２ａのゲート−ソース間電圧は、入力端子Ｓ２からローレベル（０Ｖ）の制御信号が入力されたとき、可変抵抗８２ｃと抵抗８２ｄによる抵抗分圧にて、０Ｖと５Ｖの間の所定の電圧に設定されるため、ＰチャンネルＦＥＴ８２ａのドレイン電流は一定値になる。従って、この定電流制御回路８２は、入力端子Ｓ２からローレベルの制御信号が入力されたとき、定電流制御を行う。
【００２８】
なお、８１ｄ、８２ｅは入力保護用のツェナーダイオードであり、８１ｅ、８２ｆはノイズ除去用のコンデンサである。
上記した構成において、正フィールド時には、入力端子Ｓ１、Ｓ２からローレベルの制御信号が入力される。このとき、ＮチャンネルＦＥＴ８１ａがオフし、ＰチャンネルＦＥＴ８２ａがオンする。その結果、ＰチャンネルＦＥＴソース側共通線Ｌ１の電圧は、電圧Ｖｍと電圧Ｖｓの和である（Ｖｓ＋Ｖｍ）になり、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧はＶｍになる。
【００２９】
この正フィールド時においては、それらの電圧を用いて、各走査電極に充放電電流を供給し、ＥＬ素子を充放電させる。この場合、ＰチャンネルＦＥＴ８２ａのドレイン電流が定電流制御されているため、充放電電流は一定となる。
上記したような定電流制御を行うことにより、充放電電流による発熱を走査側ドライバＩＣ２、３のみならず、ＰチャンネルＦＥＴ８２ａにも分担させることができるため、発熱による走査側ドライバＩＣ２、３への影響を低減することができる。また、充放電時のラッシュ電流も定電流制御により、なくすことができる。
【００３０】
また、負フィールド時には、入力端子Ｓ１、Ｓ２からハイレベルの制御信号が入力される。このとき、ＮチャンネルＦＥＴ８１ａがオンし、ＰチャンネルＦＥＴ８２ａがオフする。その結果、ＰチャンネルＦＥＴソース側共通線Ｌ１の電圧が接地電圧になり、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧が−Ｖｓになる。
【００３１】
この負フィールド時においても、ＮチャンネルＦＥＴ８１ａのドレイン電流が定電流制御されているため、充放電電流は一定となり、上記したように発熱の影響を低減し、ラッシュ電流をなくすことができる。
（第２実施形態）
定電流制御回路８１、８２の他の構成を図５に示す。この図５に示すものにおいては、ドレイン電流を検出して定電流制御を行うようにしている。すなわち、定電流制御回路８１、８２のＮチャンネルＦＥＴ８１ａ、ＰチャンネルＦＥＴ８２ａのソース側には、可変抵抗８１ｆ、８２ｇがそれぞれ挿入されており、ドレイン電流が大きくなるとゲート−ソース間電圧が小さくなってドレイン電流を低下させ、逆にドレイン電流が小さくなるとゲート−ソース間電圧が大きくなってドレイン電流を増加させる。
【００３２】
このようにして、ＮチャンネルＦＥＴ８１ａ、ＰチャンネルＦＥＴ８２ａのドレイン電流を定電流制御する。
なお、上記した電流検出用の可変抵抗８１ｆ、８２ｇとしては、抵抗値の非常に小さいものを用いることができるため、充放電時間が、問題となる程長くなることはない。
（第３実施形態）
上記した実施形態においては、定電流制御回路８１、８２のそれぞれにより、充電と放電の両方を行うものを示したが、充電と放電を別々の定電流制御回路を用いて行うよにしてもよい。この場合の構成を図６に示す。
【００３３】
この図６に示すものにおいては、４つの定電流制御回路８３〜８６が設けられている。定電流制御回路８３、８４は、図４の定電流回路８１、８２と同一構成のものである。定電流制御回路８５は、ＮチャンネルＦＥＴ８５ａ、カップリングコンデンサ８５ｂ、可変抵抗８５ｃ、抵抗８５ｄ、入力保護用のツェナーダイオード８５ｅ、ノイズ除去用のコンデンサ８５ｆを有している。同様に、定電流制御回路８６は、ＰチャンネルＦＥＴ８６ａ、カップリングコンデンサ８６ｂ、可変抵抗８６ｃ、抵抗８６ｄ、入力保護用のツェナーダイオード８６ｅ、ノイズ除去用のコンデンサ８６ｆを有している。
【００３４】
これらの定電流制御回路８３〜８６は、入力端子Ｓ３〜Ｓ６からの制御信号に応じてオン作動し、そのオン作動時には、上述したのと同様に、定電流制御を行う。図７に、本実施形態におけるタイミングチャートを示す。
正フィールド時には、走査ドライバＩＣ２、３におけるＰチャネルＦＥＴを順次オンさせていく。このＰチャネルＦＥＴのオン作動時に、定電流制御回路８４のＰチャネルＦＥＴ８４ａのみをオンさせて充電を行い、走査電極の電圧を（Ｖｓ＋Ｖｍ）にする。また、放電時には定電流制御回路８５のＮチャネルＦＥＴ８５ａのみをオンさせ、走査電極の電圧をＶｍにする。
【００３５】
負フィールド時には、走査ドライバＩＣ２、３におけるＮチャネルＦＥＴを順次オンさせていく。このＮチャネルＦＥＴのオン作動時に、定電流制御回路８３のＮチャネルＦＥＴ８３ａのみをオンさせて充電を行い、走査電極の電圧を−Ｖｓにする。また、放電時には定電流制御回路８６のＰチャネルＦＥＴ８６ａのみをオンさせ、走査電極の電圧を接地電圧にする。
【００３６】
この実施形態においては、充電を行う場合の定電流制御回路と放電を行う場合の定電流回路を別々に構成しているので、ＥＬ表示パネル１が大型化した場合であっても、充放電を確実に行わせることができる。
（第４実施形態）
フィールド反転駆動を行う場合、フィールド切り換え時に、予備充電を行って走査電極の電圧を所望の基準電圧にしている。すなわち、正フィールド時には、オフセット電圧Ｖｍとし、負フィールド時には、接地電圧にしている。
【００３７】
ここで、ＥＬ表示パネル１が大型化した場合には、ＥＬ素子の全容量が増大するため、上述した種々の実施形態のように、定電流制御回路を用いて走査電圧供給回路５、６を構成すると、予備充電に必要な時間が長くなる。このため、フィールド切り換え時に、予備充電が完了しないまま線順次走査を開始すると、予備充電が完了しない走査電極では、走査電圧が低くなり、輝度が低下する。従って、フィールド切り換え時に、輝度むらが生じ、表示品質が低下するという問題が発生する。
【００３８】
そこで、本実施形態では、図８に示すように、急速予備充電を行う予備充電回路９１、９２を設けている。図９に、本実施形態におけるタイミングチャートを示す。
予備充電回路９１は、定電流制御回路８１に対し可変抵抗８１ｂ、８１ｃをなくして、通常のスイッチング動作を行うように構成したもので、正フィールドから負フィールドへのフィールド切り換え時に、入力端子Ｓ７からの制御信号によりＮチャンネルＦＥＴ９１ａがオンし、急速予備充電を行って走査電極２０１、３０１、２０２、３０２、…の基準電圧を接地電圧にする。
【００３９】
また、予備充電回路９２は、定電流制御回路８２に対し可変抵抗８２ｃ、８２ｄをなくして、通常のスイッチング動作を行うように構成したもので、負フィールドから正フィールドへのフィールド切り換え時に、入力端子Ｓ８からの制御信号によりＰチャンネルＦＥＴ９２ａがオンし、急速予備充電を行って走査電極２０１、３０１、２０２、３０２、…の基準電圧をオフセット電圧Ｖｍにする。
【００４０】
このような急速予備充電を行うことにより、走査電圧供給回路５、６に定電流制御回路を用いた場合であっても、予備充電にかかる時間を短くすることができ、輝度むらの発生を防止することができる。
なお、上記した予備充電回路９１、９２は、第２、第３実施形態に示す構成のものにも適用することができる。
（その他の実施形態）
上記した走査側ドライバＩＣ２、３、データ側ドライバＩＣ４における出力段のスイッチング素子としては、ＦＥＴ以外に、サイリスタやバイポーラトランジスタ等を使用することができる。
【００４１】
また、定電流制御回路におけるスイッチング素子も、ＦＥＴの他、バイポーラトランジスタ、ＩＧＢＴ等を採用することもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すＥＬ表示装置の構成を示す全体構成図である。
【図２】ＥＬ素子の構成を示す模式的な断面構成図である。
【図３】本発明の第１実施形態におけるタイミングチャートを示す図である。
【図４】本発明の第１実施形態における電圧供給回路５、６の具体的構成を示す構成図である。
【図５】本発明の第２実施形態おける電圧供給回路５、６の具体的構成を示す構成図である。
【図６】本発明の第３実施形態おける電圧供給回路５、６の具体的構成を示す構成図である。
【図７】本発明の第３実施形態におけるタイミングチャートを示す図である。
【図８】本発明の第４実施形態おける電圧供給回路５、６の具体的構成を示す構成図である。
【図９】本発明の第４実施形態におけるタイミングチャートを示す図である。
【符号の説明】
１…ＥＬ表示パネル、２、３…走査側ドライバＩＣ、
４…データ側ドライバＩＣ、５、６…走査電圧供給回路、
７…データ電圧供給回路。８０…電圧源、８１〜８６…定電流制御回路。
【発明の属する技術分野】
本発明は、ＥＬ（エレクトロルミネッセンス）素子を発光駆動して表示を行うＥＬ表示装置に関する。
【０００２】
【従来の技術】
従来、ＥＬ素子の発光駆動を行う回路として特開平５−３３３８１５号公報に示すものがある。
このものにおいては、複数の走査電極と複数のデータ電極を行列配置し、走査電極とデータ電極が交差する位置にてＥＬ素子を形成したＥＬ表示パネルを備えており、走査側ドライバＩＣにて複数の走査電極に走査電圧を順次印加し、データ側ドライバＩＣにてデータ電圧をデータ電極に印加して、走査電圧とデータ電圧により複数のＥＬ素子を選択的に発光させるようにしている。
【０００３】
【発明が解決しようとする課題】
上記した構成において、走査側ドライバＩＣは出力段にＦＥＴを備えており、このＦＥＴを介して走査電極に充放電電流を供給しＥＬ素子を充放電させて、走査電極に走査電圧を印加するようにしている。
この走査電圧印加時においては、充放電電流値が非常に大きいため、走査側ドライバＩＣが発熱の影響を大きく受けてしまうという問題がある。
【０００４】
また、その充放電時にはラッシュ電流が流れため、そのラッシュ電流が走査側ドライバＩＣの許容電流値を越えるような場合には、走査側ドライバＩＣの破壊という問題が生じる。
このような問題をなくすためには、充放電経路に抵抗を挿入することが考えられるが、ＥＬ素子は容量性の素子であるため、充放電時の時定数が大きくなり、充放電時間が長くなってしまうという問題がある。
【０００５】
本発明は、充放電時間を短くしつつ、走査電圧印加時の発熱あるいはラッシュ電流の問題を解決することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１乃至１０に記載の発明においては、定電流制御回路を設けて、走査電極に走査電圧を印加する場合の充放電電流を定電流制御するようにしたことを特徴としている。従って、走査電極に走査電圧を印加する場合の充放電電流による発熱を、走査電極駆動回路のみならず定電流制御回路にも分担させ、走査電極駆動回路の発熱による影響をなくすことができる。
【０００７】
また、走査電極駆動回路の許容電流値が低い場合であっても、定電流制御によりラッシュ電流をなくしているため、ラッシュ電流による問題が生じることはない。また、請求項８乃至１０に記載の発明においては、正負のフィールド反転時にＥＬ素子に急速予備充電を行う予備充電回路を設けているから、上記のように定電流制御を行う場合であっても、フィールド反転時の予備充電にかかる時間を短くし、輝度むらの発生を防ぐことができる。
【０００８】
【発明の実施の形態】
図１に本発明の一実施形態を示すＥＬ表示装置の全体構成を示す。また、図２にＥＬ素子の模式的な断面構成を示す。
図２において、ＥＬ素子１０は、ガラス基板１１上に積層形成された、透明電極１２、第１絶縁層１３、発光層１４、第２絶縁層１５、背面電極１６から構成されており、透明電極１２、背面電極１６間に交流の電圧パルスを印加することにより、ＥＬ素子１０が発光する。この図２では、ガラス基板１１より光を取り出すようにしている。なお、背面電極１６を透明電極とすれば図の上下の両方向から光を取り出すことができる。
【０００９】
図１に示すＥＬ表示パネル１は、図２に示す構成に対し、透明電極１２、背面電極１６を行列上に複数配置して走査電極およびデータ電極とし、ＥＬ素子をマトリクス配置して表示を行うように構成されている。具体的には、行方向に奇数走査電極２０１、２０２、…、偶数走査電極３０１、３０２、…が形成され、列方向にデータ電極４０１、４０２、４０３、…が形成されている。
【００１０】
走査電極２０１、３０１、２０２、３０２、…とデータ電極４０１、４０２、４０３、…とのそれぞれの交差領域には、画素としてのＥＬ素子１１１、１１２、…１２１、…が形成されている。なお、ＥＬ素子は容量性の素子であるため、図ではコンデンサの記号で表している。
このＥＬ表示パネル１の表示駆動を行うために、走査電極駆動回路としての走査側ドライバＩＣ２、３、およびデータ電極駆動回路としてのデータ側ドライバＩＣ４が設けられている。
【００１１】
走査側ドライバＩＣ２は、プッシュプルタイプの駆動回路であり、奇数走査電極２０１、２０２、…に接続されたＰチャンネルＦＥＴ２１ａ、２２ａ、…とＮチャンネルＦＥＴ２１ｂ、２２ｂ、…を有し、制御回路２０からの出力に従って奇数走査電極２０１、２０２、…に走査電圧を印加する。
また、ＦＥＴ２１ａ、２１ｂ、２２ａ、２２ｂ、…のそれぞれには、寄生ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、…が形成されており、走査電極を所望の基準電圧に設定する。
【００１２】
走査側ドライバＩＣ３も同様の構成で、制御回路３０、ＰチャンネルＦＥＴ３１ａ、３２ａ、…とＮチャンネルＦＥＴ３１ｂ、３２ｂ、…を有して、偶数走査電極３０１、３０２、…に走査電圧を供給する。
データ側ドライバＩＣ４も同様に、制御回路４０、ＰチャンネルＦＥＴ４１ａ、４２ａ、…とＮチャンネルＦＥＴ４１ｂ、４２ｂ、…を有して、データ電極４０１、４０２、４０３、…にデータ電圧を供給する。
【００１３】
走査側ドライバＩＣ２、３には、走査電圧供給回路５、６から走査電圧が供給される。走査電圧供給回路５は、スイッチング素子５１、５２を有し、そのオンオフ状態に応じて、書き込み電圧（Ｖｓ＋Ｖｍ）または接地電圧を、走査側ドライバＩＣ２、３におけるＰチャンネルＦＥＴソース側共通線Ｌ１に供給する。走査電圧供給回路６は、スイッチング素子６１、６２を有し、そのオンオフ状態に応じて、−Ｖｓの電圧またはオフセット電圧Ｖｍを、走査側ドライバＩＣ２、３におけるＮチャンネルＦＥＴソース側共通線Ｌ２に供給する。
【００１４】
また、データ側ドライバＩＣ４には、データ電圧供給回路７からデータ電圧が供給される。このデータ電圧供給回路７は、データ側ドライバＩＣ４のＰチャンネルＦＥＴソース側共通線に変調電圧Ｖｍを供給し、ＮチャンネルＦＥＴソース側共通線に接地電圧を供給する。
なお、走査電圧供給回路５、６におけるオフセット電圧は、変調電圧Ｖｍと同じ電圧である必要はなく、他の電圧でもよい。
【００１５】
上記した構成において、ＥＬ素子を発光させるには、走査電極とデータ電極との間に交流の電圧パルスを印加する必要があり、このためフィールド毎に正負に極性反転する電圧パルスを各走査線毎に作成して駆動を行うようにしている。
以下、図３に示すタイミングチャートを参照して、正負フィールドでの作動について説明する。なお、このタイミングチャートおよび後述する図７、図９のタイミングチャートでは、スイッチング素子５１、５２、６１、６２、ＦＥＴ２１ａ、２１ｂ、３１ａ、３１ｂ、８３ａ、８４ａ、８５ａ、９１ａ、９２ａにおいて、オン状態をハイレベル、オフ状態をローレベルで示している。また、走査電極等の電圧波形については波形なまりがないものとして図示している。
（正フィールド）
スイッチング素子５１、６２をオン、５２、６１をオフにする。この時、走査電極２０１、３０１、２０２、３０２、…の基準電圧は、走査側ドライバＩＣ２、３のＦＥＴの寄生ダイオード２１ｄ、２２ｄ、…の作動により、オフセット電圧Ｖｍとなっている。また、データ側ドライバＩＣ４のＦＥＴ４１ａ、４２ａ、４３ａ、…側をオンし、データ電極の電圧をＶｍにする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００１６】
この後、正フィールドでの発光動作を開始する。まず、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオンにして、走査電極２０１の電圧を（Ｖｓ＋Ｖｍ）にする。また、他の走査電極に接続されている走査側ドライバＩＣ２、３の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
【００１７】
また、データ電極４０１、４０２、４０３、…のうち発光させたいＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ４のＰチャンネルＦＥＴをオフ、ＮチャンネルＦＥＴをオンにし、発光させたくないＥＬ素子のデータ電極に接続されているデータ側ドライバＩＣ４のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴをオフにする。
【００１８】
このことにより、発光させたいＥＬ素子のデータ電極の電圧が接地電圧になるため、ＥＬ素子にしきい値電圧以上の電圧（Ｖｓ＋Ｖｍ）がかかり、ＥＬ素子が発光する。また、発光させたくないＥＬ素子のデータ電極の電圧はＶｍのままとなり、ＥＬ素子にはＶｓの電圧が印加される。このＶｓの電圧は、しきい値電圧より低く設定されており、ＥＬ素子は発光しない。
【００１９】
図３のタイミングチャートでは、データ側ドライバＩＣ４のＰチャンネルＦＥＴ４１ａをオフ、ＮチャンネルＦＥＴ４１ｂをオンにして、ＥＬ素子１１１に（Ｖｓ＋Ｖｍ）の電圧を印加し、ＥＬ素子１１１を発光させる状態を示している。この後、１行目の走査電極２０１に接続されている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオフにし、ＮチャンネルＦＥＴ２１ｂをオンすることにより、走査電極２０１上のＥＬ素子に蓄積した電荷を放電する。
【００２０】
次に、２行目の走査電極３０１に接続されている走査側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオンして、走査電極３０１の電圧を（Ｖｓ＋Ｖｍ）にする。また、他の走査電極に接続されている走査側ドライバＩＣ２、３の出力段ＦＥＴを全てオフにしそれらの走査電極をフローティング状態にする。
また、データ電極４０１、４０２、４０３、…の電圧レベルを、発光させたいＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベルとすることにより、上記したのと同様にして２行目のＥＬ素子の発光駆動を行う。
【００２１】
図３のタイミングチャートでは、データ側ドライバＩＣ４のＰチャンネルＦＥＴ４１ａをオン、ＮチャンネルＦＥＴ４１ｂをオフにし、データ電極４０１の電圧をＶｍとして、ＥＬ素子１２１にＶｓの電圧を印加し、ＥＬ素子１２１を発光させない状態を示している。
この後、２行目の走査電極３０１に接続されている走査側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフにし、ＮチャンネルＦＥＴ３１ｂをオンすることにより、走査電極３０１上のＥＬ素子に蓄積した電荷を放電する。
【００２２】
以後、同様にして、最後の走査線に至るまで上記作動を繰り返す、線順次走査を行う。
（負フィールド）
スイッチング素子５２、６１をオン、５１、６２をオフにし、極性を反転させて正フィールドと同様な動作を行う。この時、走査電極の基準電圧は、走査側ドライバＩＣ２、３のＦＥＴの寄生ダイオード２１ｃ、２２ｃ、…の作動により、接地電圧となる。また、データ側ドライバＩＣ４のＦＥＴ４１ｂ、４２ｂ、４３ｂ…側をオンし、データ電極の電圧を接地電圧にする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖになるため、ＥＬ素子は発光しない。
【００２３】
以下、負フィールドも正フィールドと同様に線順次走査を行う。
この場合、表示選択を行う行の走査電極には−Ｖｓの電圧を印加する。データ電極側においては、正フィールドとは逆に、発光させたいデータ電極の電圧をＶｍにし、発光させたくないデータ電極に対しては接地電圧のままにする。
従って、−Ｖｓの電圧が印加されている走査電極に対し、データ電極に電圧Ｖｍが印加されると、それに対するＥＬ素子に−（Ｖｓ＋Ｖｍ）の電圧が印加されＥＬ素子が発光する。また、データ電極の電圧が接地電圧であると、ＥＬ素子にしきい値電圧より低い−Ｖｓの電圧が印加されるためＥＬ素子は発光しない。
【００２４】
そして、上記した正負フィールドの駆動により、１サイクルの表示動作が終了し、これを繰り返し行う。
上記した作動から分かるように、走査側ドライバＩＣ２、３には、正負フィールド共にＶｓの電圧が印加される。特開平５−３３８１５号公報等に示される従来のものにおいては、オフセット電圧Ｖｍがなく接地電圧となっているため、正フィールドの駆動では走査側ドライバＩＣに（Ｖｓ＋Ｖｍ）の電圧がかかり、従ってその耐圧をその電圧以上とする必要があるが、上記した構成では、オフセット電圧Ｖｍを設けることにより、走査側ドライバＩＣ２、３の耐圧を、オフセット電圧分だけ従来のものに比べ低くすることができ、走査側ドライバＩＣ２、３の低耐圧化を図ることができる。
【００２５】
また、正フィールドにおいて、オフセット電圧Ｖｍを基準電圧とし、その電圧から駆動用の電圧（Ｖｓ＋Ｖｍ）に変化させているため、その電圧変化を従来のものに比べて小さくすることができ、ＥＬ素子に流れるラッシュ電流を低くでき、ＥＬ素子の信頼性を向上させることができる。
次に、上記した走査電圧供給回路５、６の具体的な構成を図４を用いて説明する。なお、この図４では、説明の便宜上、１つのＥＬ素子１１１に対する駆動部分の構成についてのみ示している。
【００２６】
走査電圧供給回路５、６は、Ｖｓの電圧を有する電圧源８０、および２つの定電流制御回路８１、８２を有して構成されている。
定電流制御回路８１は、入力端子Ｓ１からの制御信号がゲートに入力されるＮチャンネルＦＥＴ８１ａを有している。このＮチャンネルＦＥＴ８１ａのゲート−ソース間電圧は、入力端子Ｓ１からハイレベル（５Ｖ）の制御信号が入力されたとき、可変抵抗８１ｂと抵抗８１ｃによる抵抗分圧にて、５Ｖより低い所定の電圧になるように設定されている。このため、ＮチャンネルＦＥＴ８１ａの、ゲート−ソース間電圧に対するドレイン電流特性により、ドレイン電流は一定値になる。従って、この定電流制御回路８１は、入力端子Ｓ１からハイレベルの制御信号が入力されたとき、定電流制御を行う。
【００２７】
また、定電流制御回路８２は、入力端子Ｓ２からカップリングコンデンサ８２ｂを介して制御信号がゲートに入力されるＰチャンネルＦＥＴ８２ａを有している。このＰチャンネルＦＥＴ８２ａのゲート−ソース間電圧は、入力端子Ｓ２からローレベル（０Ｖ）の制御信号が入力されたとき、可変抵抗８２ｃと抵抗８２ｄによる抵抗分圧にて、０Ｖと５Ｖの間の所定の電圧に設定されるため、ＰチャンネルＦＥＴ８２ａのドレイン電流は一定値になる。従って、この定電流制御回路８２は、入力端子Ｓ２からローレベルの制御信号が入力されたとき、定電流制御を行う。
【００２８】
なお、８１ｄ、８２ｅは入力保護用のツェナーダイオードであり、８１ｅ、８２ｆはノイズ除去用のコンデンサである。
上記した構成において、正フィールド時には、入力端子Ｓ１、Ｓ２からローレベルの制御信号が入力される。このとき、ＮチャンネルＦＥＴ８１ａがオフし、ＰチャンネルＦＥＴ８２ａがオンする。その結果、ＰチャンネルＦＥＴソース側共通線Ｌ１の電圧は、電圧Ｖｍと電圧Ｖｓの和である（Ｖｓ＋Ｖｍ）になり、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧はＶｍになる。
【００２９】
この正フィールド時においては、それらの電圧を用いて、各走査電極に充放電電流を供給し、ＥＬ素子を充放電させる。この場合、ＰチャンネルＦＥＴ８２ａのドレイン電流が定電流制御されているため、充放電電流は一定となる。
上記したような定電流制御を行うことにより、充放電電流による発熱を走査側ドライバＩＣ２、３のみならず、ＰチャンネルＦＥＴ８２ａにも分担させることができるため、発熱による走査側ドライバＩＣ２、３への影響を低減することができる。また、充放電時のラッシュ電流も定電流制御により、なくすことができる。
【００３０】
また、負フィールド時には、入力端子Ｓ１、Ｓ２からハイレベルの制御信号が入力される。このとき、ＮチャンネルＦＥＴ８１ａがオンし、ＰチャンネルＦＥＴ８２ａがオフする。その結果、ＰチャンネルＦＥＴソース側共通線Ｌ１の電圧が接地電圧になり、ＮチャンネルＦＥＴソース側共通線Ｌ２の電圧が−Ｖｓになる。
【００３１】
この負フィールド時においても、ＮチャンネルＦＥＴ８１ａのドレイン電流が定電流制御されているため、充放電電流は一定となり、上記したように発熱の影響を低減し、ラッシュ電流をなくすことができる。
（第２実施形態）
定電流制御回路８１、８２の他の構成を図５に示す。この図５に示すものにおいては、ドレイン電流を検出して定電流制御を行うようにしている。すなわち、定電流制御回路８１、８２のＮチャンネルＦＥＴ８１ａ、ＰチャンネルＦＥＴ８２ａのソース側には、可変抵抗８１ｆ、８２ｇがそれぞれ挿入されており、ドレイン電流が大きくなるとゲート−ソース間電圧が小さくなってドレイン電流を低下させ、逆にドレイン電流が小さくなるとゲート−ソース間電圧が大きくなってドレイン電流を増加させる。
【００３２】
このようにして、ＮチャンネルＦＥＴ８１ａ、ＰチャンネルＦＥＴ８２ａのドレイン電流を定電流制御する。
なお、上記した電流検出用の可変抵抗８１ｆ、８２ｇとしては、抵抗値の非常に小さいものを用いることができるため、充放電時間が、問題となる程長くなることはない。
（第３実施形態）
上記した実施形態においては、定電流制御回路８１、８２のそれぞれにより、充電と放電の両方を行うものを示したが、充電と放電を別々の定電流制御回路を用いて行うよにしてもよい。この場合の構成を図６に示す。
【００３３】
この図６に示すものにおいては、４つの定電流制御回路８３〜８６が設けられている。定電流制御回路８３、８４は、図４の定電流回路８１、８２と同一構成のものである。定電流制御回路８５は、ＮチャンネルＦＥＴ８５ａ、カップリングコンデンサ８５ｂ、可変抵抗８５ｃ、抵抗８５ｄ、入力保護用のツェナーダイオード８５ｅ、ノイズ除去用のコンデンサ８５ｆを有している。同様に、定電流制御回路８６は、ＰチャンネルＦＥＴ８６ａ、カップリングコンデンサ８６ｂ、可変抵抗８６ｃ、抵抗８６ｄ、入力保護用のツェナーダイオード８６ｅ、ノイズ除去用のコンデンサ８６ｆを有している。
【００３４】
これらの定電流制御回路８３〜８６は、入力端子Ｓ３〜Ｓ６からの制御信号に応じてオン作動し、そのオン作動時には、上述したのと同様に、定電流制御を行う。図７に、本実施形態におけるタイミングチャートを示す。
正フィールド時には、走査ドライバＩＣ２、３におけるＰチャネルＦＥＴを順次オンさせていく。このＰチャネルＦＥＴのオン作動時に、定電流制御回路８４のＰチャネルＦＥＴ８４ａのみをオンさせて充電を行い、走査電極の電圧を（Ｖｓ＋Ｖｍ）にする。また、放電時には定電流制御回路８５のＮチャネルＦＥＴ８５ａのみをオンさせ、走査電極の電圧をＶｍにする。
【００３５】
負フィールド時には、走査ドライバＩＣ２、３におけるＮチャネルＦＥＴを順次オンさせていく。このＮチャネルＦＥＴのオン作動時に、定電流制御回路８３のＮチャネルＦＥＴ８３ａのみをオンさせて充電を行い、走査電極の電圧を−Ｖｓにする。また、放電時には定電流制御回路８６のＰチャネルＦＥＴ８６ａのみをオンさせ、走査電極の電圧を接地電圧にする。
【００３６】
この実施形態においては、充電を行う場合の定電流制御回路と放電を行う場合の定電流回路を別々に構成しているので、ＥＬ表示パネル１が大型化した場合であっても、充放電を確実に行わせることができる。
（第４実施形態）
フィールド反転駆動を行う場合、フィールド切り換え時に、予備充電を行って走査電極の電圧を所望の基準電圧にしている。すなわち、正フィールド時には、オフセット電圧Ｖｍとし、負フィールド時には、接地電圧にしている。
【００３７】
ここで、ＥＬ表示パネル１が大型化した場合には、ＥＬ素子の全容量が増大するため、上述した種々の実施形態のように、定電流制御回路を用いて走査電圧供給回路５、６を構成すると、予備充電に必要な時間が長くなる。このため、フィールド切り換え時に、予備充電が完了しないまま線順次走査を開始すると、予備充電が完了しない走査電極では、走査電圧が低くなり、輝度が低下する。従って、フィールド切り換え時に、輝度むらが生じ、表示品質が低下するという問題が発生する。
【００３８】
そこで、本実施形態では、図８に示すように、急速予備充電を行う予備充電回路９１、９２を設けている。図９に、本実施形態におけるタイミングチャートを示す。
予備充電回路９１は、定電流制御回路８１に対し可変抵抗８１ｂ、８１ｃをなくして、通常のスイッチング動作を行うように構成したもので、正フィールドから負フィールドへのフィールド切り換え時に、入力端子Ｓ７からの制御信号によりＮチャンネルＦＥＴ９１ａがオンし、急速予備充電を行って走査電極２０１、３０１、２０２、３０２、…の基準電圧を接地電圧にする。
【００３９】
また、予備充電回路９２は、定電流制御回路８２に対し可変抵抗８２ｃ、８２ｄをなくして、通常のスイッチング動作を行うように構成したもので、負フィールドから正フィールドへのフィールド切り換え時に、入力端子Ｓ８からの制御信号によりＰチャンネルＦＥＴ９２ａがオンし、急速予備充電を行って走査電極２０１、３０１、２０２、３０２、…の基準電圧をオフセット電圧Ｖｍにする。
【００４０】
このような急速予備充電を行うことにより、走査電圧供給回路５、６に定電流制御回路を用いた場合であっても、予備充電にかかる時間を短くすることができ、輝度むらの発生を防止することができる。
なお、上記した予備充電回路９１、９２は、第２、第３実施形態に示す構成のものにも適用することができる。
（その他の実施形態）
上記した走査側ドライバＩＣ２、３、データ側ドライバＩＣ４における出力段のスイッチング素子としては、ＦＥＴ以外に、サイリスタやバイポーラトランジスタ等を使用することができる。
【００４１】
また、定電流制御回路におけるスイッチング素子も、ＦＥＴの他、バイポーラトランジスタ、ＩＧＢＴ等を採用することもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すＥＬ表示装置の構成を示す全体構成図である。
【図２】ＥＬ素子の構成を示す模式的な断面構成図である。
【図３】本発明の第１実施形態におけるタイミングチャートを示す図である。
【図４】本発明の第１実施形態における電圧供給回路５、６の具体的構成を示す構成図である。
【図５】本発明の第２実施形態おける電圧供給回路５、６の具体的構成を示す構成図である。
【図６】本発明の第３実施形態おける電圧供給回路５、６の具体的構成を示す構成図である。
【図７】本発明の第３実施形態におけるタイミングチャートを示す図である。
【図８】本発明の第４実施形態おける電圧供給回路５、６の具体的構成を示す構成図である。
【図９】本発明の第４実施形態におけるタイミングチャートを示す図である。
【符号の説明】
１…ＥＬ表示パネル、２、３…走査側ドライバＩＣ、
４…データ側ドライバＩＣ、５、６…走査電圧供給回路、
７…データ電圧供給回路。８０…電圧源、８１〜８６…定電流制御回路。
Claims (10)
- ＥＬ発光層を挟んで一方の側に複数の走査電極（２０１、３０１、…）が形成され他方の側に複数のデータ電極（４０１、４０２、…）が形成され、前記走査電極と前記データ電極が交差する位置にてＥＬ素子（１１１、１１２、…）が形成されたＥＬ表示パネル（１）と、
正負のフィールド毎に異なる極性にて走査電圧を前記複数の走査電極に順次印加する走査電極駆動回路（２、３）と、
前記複数のデータ電極にデータ電圧を印加するデータ電極駆動回路（４）とを備え、
前記走査電圧と前記データ電圧により前記複数のＥＬ素子を選択的に発光させるようにしたＥＬ表示装置において、
前記走査電極駆動回路は、前記走査電極に充放電電流を供給し前記ＥＬ素子を充放電させて前記走査電極に走査電圧を印加するものであって、出力段にスイッチング素子（２１ａ、２１ｂ、…）を有して前記充放電電流を前記走査電極に供給するように構成されており、
さらに当該ＥＬ表示装置は、前記充放電電流を定電流制御する定電流制御回路（８１〜８６）を備え、この定電流制御回路は、前記充放電電流の経路上に設けられたスイッチング素子（８１ａ〜８６ａ）を有して前記定電流制御を行うように構成されており、
前記定電流制御回路が有するスイッチング素子はＦＥＴであって、前記定電流制御回路は、前記ＦＥＴのゲート−ソース間電圧を制御して前記定電流制御を行うように構成されており、
前記定電流制御回路は、前記ソース側に接続された電流検出抵抗（８１ｆ、８２ｇ）を有して、前記定電流制御を行うように構成されていることを特徴とするＥＬ表示装置。 - ＥＬ発光層を挟んで一方の側に複数の走査電極（２０１、３０１、…）が形成され他方の側に複数のデータ電極（４０１、４０２、…）が形成され、前記走査電極と前記データ電極が交差する位置にてＥＬ素子（１１１、１１２、…）が形成されたＥＬ表示パネル（１）と、
正負のフィールド毎に異なる極性にて走査電圧を前記複数の走査電極に順次印加する走査電極駆動回路（２、３）と、
前記複数のデータ電極にデータ電圧を印加するデータ電極駆動回路（４）とを備え、
前記走査電圧と前記データ電圧により前記複数のＥＬ素子を選択的に発光させるようにしたＥＬ表示装置において、
前記走査電極駆動回路は、前記走査電極に充放電電流を供給し前記ＥＬ素子を充放電させて前記走査電極に走査電圧を印加するものであって、出力段にスイッチング素子（２１ａ、２１ｂ…）を有して前記充放電電流を前記走査電極に供給するように構成されており、
さらに当該ＥＬ表示装置は、前記充放電電流を定電流制御する定電流制御回路（８１〜８６）を備え、この定電流制御回路は、前記充放電電流の経路上に設けられたスイッチング素子（８１ａ〜８６ａ）を有して前記定電流制御を行うように構成されており、
前記定電流制御回路は、正フィールド時に前記充放電電流を定電流制御する第１の定電流制御回路（８２）と、負フィールド時に前記充放電電流を定電流制御する第２の定電流制御回路（８１）とを有することを特徴とするＥＬ表示装置。 - ＥＬ発光層を挟んで一方の側に複数の走査電極（２０１、３０１、…）が形成され他方の側に複数のデータ電極（４０１、４０２、…）が形成され、
前記走査電極と前記データ電極が交差する位置にてＥＬ素子（１１１、１１２、…）が形成されたＥＬ表示パネル（１）と、
正負のフィールド毎に異なる極性にて走査電圧を前記複数の走査電極に順次印加する走査電極駆動回路（２、３）と、
前記複数のデータ電極にデータ電圧を印加するデータ電極駆動回路（４）とを備え、
前記走査電圧と前記データ電圧により前記複数のＥＬ素子を選択的に発光させるようにしたＥＬ表示装置において、
前記走査電極駆動回路は、前記走査電極に充放電電流を供給し前記ＥＬ素子を充放電させて前記走査電極に走査電圧を印加するものであり、
さらに当該ＥＬ表示装置は、前記充放電電流を定電流制御する定電流制御回路（８１〜８６）を備え、この定電流制御回路は、正フィールド時に前記充放電電流を定電流制御する第１の定電流制御回路（８２）と、負フィールド時に前記充放電電流を定電流制御する第２の定電流制御回路（８１）とを有することを特徴とするＥＬ表示装置。 - 前記第１の定電流制御回路は電圧源（８０）の一端に接続され、前記第２の定電流制御回路は前記電圧源の他端に接続されており、前記第２の定電流制御回路が非作動状態で、前記第１の定電流制御回路が前記定電流制御を行っているときに、前記走査電極駆動回路は、前記電圧源の電圧を用いた正極性の走査電圧を前記走査電極に印加し、前記第１の定電流制御回路が非作動状態で、前記第２の定電流制御回路が前記定電流制御を行っているときに、前記走査電極駆動回路は、前記電圧源の電圧を用いた負極性の走査電圧を前記走査電極に印加することを特徴とする請求項２又は３に記載のＥＬ表示装置。
- 前記定電流制御回路は、正フィールド時に前記走査電極に供給する充電電流を定電流制御する第１の定電流制御回路（８４）と、前記正フィールド時に前記走査電極からの放電電流を定電流制御する第２の定電流制御回路（８５）と、負フィールド時に前記走査電極に供給する充電電流を定電流制御する第３の定電流制御回路（８３）と、前記負フィールド時に前記走査電極からの放電電流を定電流制御する第４の定電流制御回路（８６）とを有することを特徴とする請求項１記載のＥＬ表示装置。
- ＥＬ発光層を挟んで一方の側に複数の走査電極（２０１、３０１、…）が形成され他方の側に複数のデータ電極（４０１、４０２、…）が形成され、前記走査電極と前記データ電極が交差する位置にてＥＬ素子（１１１、１１２、…）が形成されたＥＬ表示パネル（１）と、
正負のフィールド毎に異なる極性にて走査電圧を前記複数の走査電極に順次印加する走査電極駆動回路（２、３）と、
前記複数のデータ電極にデータ電圧を印加するデータ電極駆動回路（４）とを備え、
前記走査電圧と前記データ電圧により前記複数のＥＬ素子を選択的に発光させるようにしたＥＬ表示装置において、
前記走査電極駆動回路は、前記走査電極に充放電電流を供給し前記ＥＬ素子を充放電させて前記走査電極に走査電圧を印加するものであり、
さらに当該ＥＬ表示装置は、前記充放電電流を定電流制御する定電流制御回路（８１〜８６）を備え、この定電流制御回路は、正フィールド時に前記走査電極に供給する充電電流を定電流制御する第１の定電流制御回路（８４）と、前記正フィールド時に前記走査電極からの放電電流を定電流制御する第２の定電流制御回路（８５）と、負フィールド時に前記走査電極に供給する充電電流を定電流制御する第３の定電流制御回路（８３）と、前記負フィールド時に前記走査電極からの放電電流を定電流制御する第４の定電流制御回路（８６）とを有することを特徴とするＥＬ表示装置。 - 前記第１、第４の定電流制御回路は電圧源（８０）の一端に接続され、前記第２、第３の定電流制御回路は前記電圧源の他端に接続されており、前記第２乃至第４の定電流制御回路が非作動状態で、前記第１の定電流制御回路が前記定電流制御を行っているときに、前記走査電極駆動回路は、前記電圧源の電圧を用いた正極性の走査電圧を前記走査電極に印加するための充電経路を形成し、前記第１、第３、第４の定電流制御回路が非作動状態で、前記第２の定電流制御回路が前記定電流制御を行っているときに、前記走査電極駆動回路は、前記正極性の走査電圧に充電された走査電極からの放電経路を形成し、前記第１、第２、第４の定電流制御回路が非作動状態で、前記第３の定電流制御回路が前記定電流制御を行っているときに、前記走査電極駆動回路は、前記電圧源の電圧を用いた負極性の走査電圧を前記走査電極に印加するための充電経路を形成し、前記第１乃至第３の定電流制御回路が非作動状態で、前記第４の定電流制御回路が前記定電流制御を行っているときに、前記走査電極駆動回路は、前記負極性の走査電圧に充電された走査電極からの放電経路を形成することを特徴とする請求項５又は６に記載のＥＬ表示装置。
- 前記正負のフィールド反転時に前記ＥＬ素子に急速予備充電を行う予備充電回路（９１、９２）を設けたことを特徴とする請求項１乃至７のいずれか１つに記載のＥＬ表示装置。
- ＥＬ発光層を挟んで一方の側に複数の走査電極（２０１、３０１、…）が形成され他方の側に複数のデータ電極（４０１、４０２、…）が形成され、前記走査電極と前記データ電極が交差する位置にてＥＬ素子（１１１、１１２、…）が形成されたＥＬ表示パネル（１）と、
正負のフィールド毎に異なる極性にて走査電圧を前記複数の走査電極に順次印加する走査電極駆動回路（２、３）と、
前記複数のデータ電極にデータ電圧を印加するデータ電極駆動回路（４）とを備え、
前記走査電圧と前記データ電圧により前記複数のＥＬ素子を選択的に発光させるようにしたＥＬ表示装置において、
前記走査電極駆動回路は、前記走査電極に充放電電流を供給し前記ＥＬ素子を充放電充放電させて前記走査電極に走査電圧を印加するものであり、
さらに当該ＥＬ表示装置は、前記充放電電流を定電流制御する定電流制御回路（８１〜８６）と、前記正負のフィールド反転時に前記ＥＬ素子に急速予備充電を行う予備充電回路（９１、９２）を設けたことを特徴とするＥＬ表示装置。 - 前記予備充電回路は、正フィールドから負フィールドへの反転時に前記急速予備充電を行う第１の予備充電回路（９１）と、負フィールドから正フィールドへの反転時に前記急速予備充電を行う第２の予備充電回路（９２）とを有することを特徴とする請求項８又は９に記載のＥＬ表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11797996A JP3598650B2 (ja) | 1996-05-13 | 1996-05-13 | Ｅｌ表示装置 |
| DE1997119731 DE19719731B4 (de) | 1996-05-13 | 1997-05-09 | Elektrolumineszenzanzeige |
| US08/855,396 US6121943A (en) | 1995-07-04 | 1997-05-13 | Electroluminescent display with constant current control circuits in scan electrode circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11797996A JP3598650B2 (ja) | 1996-05-13 | 1996-05-13 | Ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09305144A JPH09305144A (ja) | 1997-11-28 |
| JP3598650B2 true JP3598650B2 (ja) | 2004-12-08 |
Family
ID=14725018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11797996A Expired - Fee Related JP3598650B2 (ja) | 1995-07-04 | 1996-05-13 | Ｅｌ表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3598650B2 (ja) |
| DE (1) | DE19719731B4 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504520B1 (en) * | 1998-03-19 | 2003-01-07 | Denso Corporation | Electroluminescent display device having equalized luminance |
| JP4359959B2 (ja) | 1999-04-13 | 2009-11-11 | 株式会社デンソー | 容量性負荷の駆動装置 |
| JP2007164155A (ja) * | 2005-11-16 | 2007-06-28 | Bridgestone Corp | 情報表示用パネルの駆動方法 |
| JP5012422B2 (ja) * | 2007-10-31 | 2012-08-29 | 株式会社デンソー | ディスプレイ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2843801C2 (de) * | 1977-10-07 | 1983-01-20 | Sharp K.K., Osaka | Schaltungsanordnung zur Ansteuerung einer Dünnfilm-Elektroluminiszenz-Videoanzeigetafel mit Matrixstrukur |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| US5325107A (en) * | 1988-11-30 | 1994-06-28 | Sharp Kabushiki Kaisha | Method and apparatus for driving a display device |
-
1996
- 1996-05-13 JP JP11797996A patent/JP3598650B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-09 DE DE1997119731 patent/DE19719731B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19719731A1 (de) | 1997-11-20 |
| JPH09305144A (ja) | 1997-11-28 |
| DE19719731B4 (de) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121943A (en) | Electroluminescent display with constant current control circuits in scan electrode circuit | |
| US6064158A (en) | Electroluminescent display device | |
| JP3077579B2 (ja) | Ｅｌ表示装置 | |
| US20110291708A1 (en) | Electronic apparatus and method of driving the same | |
| JP4081912B2 (ja) | ディスプレイ装置 | |
| EP1727116A2 (en) | Power supply device and plasma display device including power supply device | |
| JP3598650B2 (ja) | Ｅｌ表示装置 | |
| US20060279526A1 (en) | Electrophoretic display unit | |
| US7362292B2 (en) | Active matrix display device | |
| US20040233142A1 (en) | Display device | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| KR100831015B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| US20080062076A1 (en) | Plasma display and voltage generator thereof | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP3039378B2 (ja) | Ｅｌ表示装置 | |
| US7978155B2 (en) | Plasma display device and driving method thereof | |
| KR100831018B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| US20090128526A1 (en) | Plasma display device and driving apparatus thereof | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JP5012422B2 (ja) | ディスプレイ装置 | |
| KR100879288B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| KR100612349B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 | |
| KR100570607B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
| KR100649536B1 (ko) | 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |