JP2005292402A - 表示パネル用駆動装置 - Google Patents

表示パネル用駆動装置 Download PDF

Info

Publication number
JP2005292402A
JP2005292402A JP2004106199A JP2004106199A JP2005292402A JP 2005292402 A JP2005292402 A JP 2005292402A JP 2004106199 A JP2004106199 A JP 2004106199A JP 2004106199 A JP2004106199 A JP 2004106199A JP 2005292402 A JP2005292402 A JP 2005292402A
Authority
JP
Japan
Prior art keywords
switching means
circuit
turned
voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004106199A
Other languages
English (en)
Other versions
JP4529519B2 (ja
Inventor
Masahiko Osada
雅彦 長田
Hiroyuki Kinoshita
弘之 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004106199A priority Critical patent/JP4529519B2/ja
Publication of JP2005292402A publication Critical patent/JP2005292402A/ja
Application granted granted Critical
Publication of JP4529519B2 publication Critical patent/JP4529519B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】 データ電圧駆動回路の動作に伴い発生する高周波ノイズを、コストアップを抑制した状態で効果的に低減すること。
【解決手段】 電源+50VとカラムドライバIC5の電源端子VDDとの間には、負帰還用の抵抗12a及びPMOSFET12bより成る第1の定電圧回路12が接続され、カラムドライバIC5の電源端子VDDとグラウンドGNDとの間には、NMOSFET14a及び負帰還用の抵抗14bより成る第2の定電圧回路14が接続される。例えば、負フィールド期間にEL素子を発光させる際には、カラムドライバIC5内のPMOSFET10をオンさせた状態で、EL素子の充電電流を第1の定電流回路12を通じて流すと共に、そのEL素子からの放電電流を第2の定電流回路14を通じて流す。
【選択図】 図1

Description

本発明は、無機EL表示パネルやプラズマディスプレイパネルのような比較的高電圧で駆動される電圧駆動型の表示パネルのための駆動装置に関する。
例えばドットマトリクスタイプの無機EL表示パネルは、発光層の両側に、複数本ずつの走査電極及びデータ電極をマトリクス配置した構造(通常は、発光層と走査電極及びデータ電極との各間にそれぞれ絶縁膜を配置した二重絶縁膜構造が採用されることが多い)となっており、各電極が交差する位置に形成された表示画素を、走査電極の線順次走査を行うためのロウドライバIC及びデータ電極を駆動するためのカラムドライバICなどを備えた駆動装置により発光させる構成となっている。このような無機EL表示パネルは容量性負荷となるため、データ電極に対し例えば0(V)からVh(V)までステップ状に立ち上がる電圧を印加すると、次式に示すような負荷電流Iが過渡的に流れるようになる。
I(t)=(Vh/r)×exp(−t/τ)
但し、tは初期状態からの経過時間、rは配線抵抗などによる抵抗成分、τは時定数τ(r×負荷容量)を示す。
従って、データ電極に対する電圧印加時には、その初期状態(t=0)において瞬間的にVh/rという大きなピーク電流が流れることになって、カラムドライバICでのスイッチングノイズの原因になる。この電流は立ち上がりが急峻であるため大きな高周波電流の発生要因となるが、無機EL表示パネルでは印加電圧Vhとして50Vという高電圧を使用するため、液晶表示パネルなどに比べて高周波電流が更に大きくなって、これが無視できないレベルの高周波ノイズの発生源になるという問題点があった。
このようなノイズ対策のために、従来では、特許文献1に見られるように、電磁波シールド性を有した接着フィルムにより電磁シールドを行う手段、或いは特許文献2に見られるように、駆動電圧系配線のインピーダンスを低く抑えて高周波のピーク電流の流れに起因したノイズ発生を抑制する手段などが考えられている。また、これ以外にも、デカップリングコンデンサやノイズフィルタを接続したり、出力段に外付け抵抗を挿入したりするなど、一般的な対策も種々存在する。
特開平10−41682号公報 特開2000−250425号公報
上記のような対策は、発生した高周波ノイズを減衰させるという受動的なもので、ノイズ発生源からのノイズ自体のレベルを抑えるという対策ではなく、特に、無機EL表示パネルのカラムドライバICのスイッチングノイズ対策として十分とは言えないものであった。その理由は、例えば、マイコンなどにおけるクロックノイズは、マイコン内部が発振源になるものであって、その電流ループが小さい面積となるため、従来のコンデンサやフィルタを使用する手段で高周波ノイズをマイコン内部で抑え込み易いという事情がある。しかしながら、無機EL表示パネル用駆動装置の場合は、最も高電圧であるロウドライバICの出力電流のスイッチングノイズより、カラムドライバICの出力電流のスイッチングノイズの方がノイズ源として支配的であり、実験によれば、カラムドライバICのノイズに与える寄与度はロウドライバICに比べて、約7.5倍(分散比)と大きく、カラムドライバICのスイッチングノイズがなくなれば10dB以上の低減が可能である。
また、実験によって、高周波電流の経路は、(1)カラムドライバICから、無機EL表示パネルを経由してカラムドライバICへ戻る経路、(2)カラムドライバICから、無機EL表示パネルを介してロウドライバICに入り、そのロウドライバICの高電圧電源回路、走査電圧極性切替回路を経由してカラムドライバICの電源回路へ戻る経路などの複雑な伝播経路があることが分かった。このように、電流ループが大きな面積となるため、従来のコンデンサやフィルタなどのノイズ対策部品によるノイズ抑制効果が非常に小さくなるという問題点がある。
上記のように高周波電流が大きな面積の電流ループを流れる状態においてノイズ発生を抑制するためには、ノイズ源となる高周波電流のピーク値を抑えるという対策が有益であることは明白であるが、更に、電流変化を小さく抑えることに着目した。このような対策としては、ドライバICの多くの出力そのものを、それぞれ定電流出力化する手段が考えられる。しかしながら、このような手段では、ドライバICのチップ面積の増大によるコストアップ、並びに放熱対策が別途に必要となることに伴うコストアップを招くと共に、新たなチップ設計を伴うために多額の開発費が必要になるなどの新たな問題点があり、量産化に適さない。従って、現在量販されている汎用ドライバICを用いながら、前記対策を実施する方法として、定電流機能を有するノイズ対策回路を1つにまとめて外付けで追加することによって対処することが望ましい。
本発明は上記事情に鑑みてなされたものであり、その目的は、データ電圧駆動回路の動作に伴い発生する高周波ノイズを、コストアップを抑制した状態で効果的に低減可能となる表示パネル用駆動装置を提供することにある。
請求項1記載の表示パネル用駆動装置によれば、制御手段は、外部からの画像データに基づいてデータ電圧駆動回路の出力段回路をオンし、このオン状態から、第1のスイッチング手段をオンすると共に第2のスイッチング手段をオフする。すると、データ電圧駆動回路に対して、第1のスイッチング手段を通じて電源電圧が与えられるため、当該データ電圧駆動回路内の出力段回路から画素に対してデータ電圧が印加されるようになって、その画素の充電が行われる。制御手段は、上記のようなデータ電圧の印加状態を所定の表示時間だけ継続した後に、第1のスイッチング手段をオフすると共に第2のスイッチング手段をオンするものであり、これに応じて、画素の充電電荷が第2のスイッチング手段を通じて放電されるようになる。この場合、第1のスイッチング手段を通じて流れる充電電流及び第2のスイッチング手段を通じて流れる放電電流の少なくとも一方を定電流化する定電流回路が設けられているから、それら充電電流及び放電電流の少なくとも一方の急激な変化が抑制され、これにより高周波電流が抑えられて高周波ノイズが発生し難くなる。また、第1及び第2のスイッチング手段、定電流回路、制御手段は、データ電圧駆動回路の外付け回路として構成できるから、当該データ電圧駆動回路として市販されている汎用ドライバICを利用できるようになり、結果的に新たなチップ設計などを行う場合に比べてコストアップの大幅な抑制を実現できるようになる。尚、定電流回路が、充電電流及び放電電流の双方を定電流化する構成であった場合には、上記ノイズ抑制効果を一段と高め得るものである。
請求項2記載の表示パネル用駆動装置においては、画素に対する充電電流が第1のスイッチング手段を通じて流れると共に、画素からの放電電流が第2のスイッチング手段を通じて流れることになるが、第1のスイッチング手段を通じて流れる電流及び第2のスイッチング手段を通じて流れる電流の少なくとも一方を定電流化する定電流回路が設けられているから、上記のように流れる充電電流及び放電電流の少なくとも一方の急激な変化が抑制される。この結果、高周波電流が抑えられて高周波ノイズが発生し難くなる。また、第1及び第2のスイッチング手段、定電流回路、制御手段は、データ電圧駆動回路の外付け回路として構成できるから、当該データ電圧駆動回路として市販されている汎用ドライバICを利用できるようになり、結果的に新たなチップ設計などを行う場合に比べてコストアップの大幅な抑制を実現できるようになる。尚、この場合においても、定電流回路が、充電電流及び放電電流の双方を定電流化する構成であった場合には、上記ノイズ抑制効果を一段と高め得るものである。
請求項3記載の表示パネル用駆動装置によれば、定電流回路をきわめて簡単な構成で実現できてコストダウンに寄与できるようになる。
以下、本発明を無機EL表示パネル用駆動装置に適用した一実施例について図面を参照しながら説明する。
図2には、ドットマトリクス型の無機EL表示パネル(以下、ELパネルと略称)1を駆動するための駆動装置の電気的構成が機能ブロックの組合せにより示されている。この図2において、ELパネル1は、具体的に図示しないが、透明ガラス基板上に、第1電極、第1絶縁層、発光層、第2絶縁層、第2電極を真空蒸着やスパッタリングなどにより順次積層した周知の基本構造を有するものであり、走査電極として使用される第1電極及びデータ電極として使用される第2電極は、互いに直交したマトリクス配置とされ、以て走査電極及びデータ電極の各交点にEL素子(画素に相当)が形成される構成となっている。尚、少なくとも第1電極及び第1絶縁層は透明材料により構成される。
車載バッテリなどから12V電源出力を受ける電源回路2は、フライバックトランス、スイッチングレギュレータ、シリーズレギュレータなど(何れも図示せず)を含んで構成されたもので、例えば、出力電圧が50Vの電源+50V、並びに電源出力と絶縁した状態の200V、5V及び0Vの各電源F200V、F5V、FGNDを実現している。尚、F200V、F5V、FGNDの「F」は、絶縁電源であることを示す。
ELパネル1の走査電極を走査するために設けられたロウドライバIC3(走査電圧駆動回路に相当)は、そのロジック部の電源が、電源回路2の電源F5Vから与えられると共に、ドライバ部の電源が、電源回路2の電源F200Vから後述する走査電圧極性切替回路4を通じて与えられる。また、ロウドライバIC3のロジック・グラウンド及びドライバグラウンドは、電源回路2の電源FGNDから走査電圧極性切替回路4を通じて与えられる。
ELパネル1のデータ電極を駆動するために設けられたカラムドライバIC5(データ電圧駆動回路に相当)は、そのロジック部の電源として+5Vを使用しており、ドライバ部の電源は、電源回路2の電源+50Vの出力を受ける電源電圧切替回路6から供給される。また、カラムドライバIC5のロジック・グラウンド及びドライバグラウンドは、グラウンドGND(0V)から与えられる。
ロウドライバIC3及びカラムドライバIC5の制御タイミングを生成するための制御IC7(制御手段に相当)は、フレームメモリ(表示データRAM)を内蔵したもので、その入出力部の電源として+5Vを使用し、IC内部の電源として+3.3Vを使用する構成となっている。この制御IC7は、以下、(1)及び(2)の機能を備えたものである。
(1)システムバスを通じて与えられるフレーム表示データを取り込む機能、具体的には、外部のマイコンシステムから与えられる制御コマンド(チップセレクト信号、書き込み信号、レジスタセレクト信号)及び映像信号(所定ビット数のデータ信号)を入力し、内部レジスタへ各制御コマンドの書き込みを行うと共に、フレームメモリへ上記映像信号に対応した表示データの書き込みを行う機能。
(2)フレームメモリから読み出した表示データに基づいて、ロウドライバIC3及び走査電圧極性切替回路4のための制御信号(データ信号、クロック信号、極性反転信号)、カラムドライバIC5のための制御信号(データ信号、クロック信号、データストローブ信号、反転入力データ信号)、電源電圧切替回路6のための制御信号(タイミング信号A及びB)を出力する機能。
一方、上記走査電圧極性切替回路4は、制御IC7からの制御信号(極性反転信号)によって、ロウドライバIC3の出力を正フィールド期間(ELパネル1の走査電極に正の走査電圧を順次与える期間)及び負フィールド期間(走査電極に負の走査電圧を順次与える期間)で極性反転させるためのもので、電源回路2の電源+50V、F200V、FGND、並びにグラウンドGNDに接続されている。また、+5V電源及びグラウンドGNDに接続されたアイソレータ8は、電源回路2の電源F5V及びFGNDを走査電圧極性切替回路4を通じて受けるようになっており、制御IC7からの制御信号(データ信号及びクロック信号)をフォトカプラなどによりレベル変換してロウドライバIC3に与える。
上記制御信号を受けるロウドライバIC3は、内部のシフトレジスタにデータ信号を格納すると共に、そのシフトレジスタをクロック信号によって走査することで、ELパネル1の走査電極の線順次走査を行うものであり、この走査時には、上記のような走査電圧極性切替回路4の極性反転機能に基づいて、正フィールド期間に+250V、負フィールド期間に−200Vの電圧出力となるように制御する。
制御IC7からの制御信号(データ信号、クロック信号、データストローブ信号、反転入力データ信号)を受けるカラムドライバIC5は、データ信号をクロック信号に基づいてシリアル‐パラレル変換し、ロウドライバIC3で選択された走査電極上の各EL素子に対応するデータを全て転送した後にデータストローブ信号でラッチすることにより、発光対象のEL素子が存在するデータ電極に対してデータ電圧(0Vまたは50V)を与えるように制御する。
つまり、カラムドライバIC5は、ロウドライバIC3に同期させてデータ電極に0Vまたは50Vのデータ電圧を出力することで、ELパネル1の各EL素子の発光/非発光を決める。具体的には、ロウドライバIC3から+250Vの走査電圧が出力される正フィールド期間には、発光対象のEL素子が存在するデータ電極に対して、当該EL素子が存在する走査電極の走査に同期して0Vのデータ電圧を出力することにより、そのEL素子にデータ電圧及び走査電圧の合成電圧である250Vの差電圧を印加してこれを発光させる。このとき、非発光のEL素子が存在する走査電極が走査されるタイミングでは50Vのデータ電圧を出力することにより、当該EL素子に印加される差電圧が200Vとなるように制御し、その発光素子の発光を阻止する。また、ロウドライバIC3から−200Vの走査電圧が出力される負フィールド期間には、発光対象のEL素子が存在するデータ電極に対して、当該EL素子が存在する走査電極の走査に同期して50Vのデータ電圧を出力することにより、そのEL素子にデータ電圧及び走査電圧の合成電圧である250Vの差電圧を印加してこれを発光させる。このとき、非発光のEL素子が存在する走査電極が走査されるタイミングでは0Vのデータ電圧を出力することにより、当該EL素子に印加される差電圧が200Vとなるように制御し、その発光素子の発光を阻止する。
尚、EL素子は交流電圧を印加することで発光するため、正フィールドと負フィールドとでカラムドライバIC5の出力を反転させる必要があり、このため、カラムドライバIC5では、制御IC7からの反転入力データ信号に従ってフィールド毎に入力データを反転させる構成となっている。
カラムドライバIC5に対し50Vの電源を供給するために設けられた電源電圧切替回路6は、図1に示すような回路構成とされている。尚、図1においては、カラムドライバIC5の出力段回路9が1つのデータ電極に対応した部分のみ示されている。この出力段回路9は、電源端子VDD及びVSS(グラウンドGND)間に、PMOSFET10及びNMOSFET11のプッシュプル回路を接続して構成されたもので、各MOSFET10及び11のドレインがデータ電極に接続されている。
電源電圧切替回路6において、第1の定電流回路12は、電源回路2の電源+50VとカラムドライバIC5の電源端子VDDとの間に、負帰還抵抗として機能する抵抗12a及びPMOSFET12b(第1のスイッチング手段に相当)のソース・ドレイン間の直列回路を接続して構成されている。この場合、上記電源+50VとグラウンドGNDとの間には、抵抗13a、13b及びNMOSFET13cのドレイン・ソース間が直列に接続されており、当該抵抗13a及び13bの共通接続点に対して第1の定電流回路12内のPMOSFET12bのゲートが接続されている。また、上記NMOSFET13cのゲートには、制御IC7から制御信号として出力されるタイミング信号Aが与えられる構成となっている。
更に、電源電圧切替回路6において、第2の定電流回路14は、カラムドライバIC5の電源端子VDDとグラウンドGNDとの間に、NMOSFET14a(第2のスイッチング手段に相当)のドレイン・ソース間及び負帰還抵抗として機能する抵抗14bの直列回路を接続して構成されている。この場合、上記NMOSFET14aのゲートには、制御IC7から制御信号として出力されるタイミング信号Bが与えられる構成となっている。
尚、上記第1及び第2の定電流回路12及び14は、電流を例えば100mA程度以下に抑える構成であることが望ましい。
さて、上記のように構成された電源電圧切替回路6は制御ICからのタイミング信号A及びBにより動作されるものであり、以下においては、その動作内容について関連した作用と共に説明する。
[1]負フィールド時
<ステップ1>
制御IC7は、タイミング信号Aを「L」、タイミング信号Bを「H」とすることにより、NMOSFET13c及びPMOSFET12bをオフすると共に、NMOSFET14aをオンし、以てカラムドライバIC5の電源端子VDDに与える電圧を0Vとする。
<ステップ2>
制御IC7からカラムドライバIC5に制御信号(データ信号、クロック信号、データストローブ信号、反転入力データ信号)を与える。これによりカラムドライバIC5においては、データ信号をクロック信号に基づいてシリアル‐パラレル変換し、その出力段のデータが確定した後にデータストローブ信号でラッチするようになる。これに応じて、図1の例では、EL素子を発光させる場合は出力段回路9を構成するPMOSFET10がオンされ、EL素子を発光させない場合は出力段回路9を構成するNMOSFET11がオンされる。
<ステップ3>
制御IC7は、タイミング信号Aを「H」、タイミング信号Bを「L」とすることにより、NMOSFET13c及びPMOSFET12bをオンすると共に、NMOSFET14aをオフし、以てカラムドライバIC5の電源端子VDDに与える電圧を50Vとする。この時点では、出力段回路9のPMOSFET10がオン状態にある画素は、対応するデータ電極に比較的高い電圧が印加されてEL素子が充電されることになる。この充電時の過渡状態において、第1の定電流回路12では、抵抗12aに電流が流れることによりPMOSFET12bのゲート・ソース間電位がある一定電圧で安定した状態になるという負帰還がかかるようになり、これに伴う定電流制御動作によってEL素子に対する出力電流の急激な増大が抑制される。この結果、電圧印加時において、カラムドライバIC5の出力電流の立ち上がりが鈍化するようになるから、高周波電流が抑えられて高周波ノイズが発生し難くなる。
この場合、上述の急激な増加が抑制された電流は、走査電極を介して、出力段回路9のNMOSFET11がオン状態にある画素、即ち、非発光画素に流れ込み、NMOSFET11を介してGNDへ流れる。この経路は、[発明が解決しようとする課題]で示したノイズ経路の(1)に当たる。従って、発光画素、非発光画素を流れる電流は、共に、急激な増加が抑制されている。
また、ロウドライバICから走査電圧を印加することでEL素子を発光させる。このとき、[発明が解決しようとする課題]で示した(2)のノイズ経路で電流が流れるが、ロウドライバICのオン抵抗はカラムドライバICのオン抵抗に比較して高いので、(1)のノイズ経路に比べれば、発生するノイズは小さい。
<ステップ4>
制御IC7は、タイミング信号Aを「H」、タイミング信号Bを「L」とした状態、つまり電源端子VDDに与える電圧を50Vとした状態を所定の表示時間(通常、約20μ秒)だけ保持し、以てEL素子の発光を継続させる。
<ステップ5>
制御IC7は、上記表示時間経過後に、タイミング信号Aを「L」、タイミング信号Bを「H」とすることにより、NMOSFET14のみをオンした状態に戻し、カラムドライバIC5の電源端子VDDに与える電圧を0Vとする。これにより、EL素子の発光画素に蓄積されたデータ電圧分(50V)の充電電荷がPMOSFET10の寄生ダイオード及び上記NMOSFET14aを通じて放電される。この放電時の過渡状態において、第2の定電流回路14では、抵抗14bに電流が流れることによりNMOSFET14aのゲート・ソース間電位がある一定電圧で安定した状態になるという負帰還がかかるようになり、これに伴う定電流制御動作によってEL素子からの放電電流の急激な減少が抑制される。この結果、電圧印加時において、カラムドライバIC5の出力電流の立ち下がりが鈍化するようになるから、高周波電流が抑えられて高周波ノイズが発生し難くなる。
また、ロウドライバICの走査を終了する。このとき、[発明が解決しようとする課題]で示した(2)のノイズ経路で電流が流れるが、前述のように、ロウドライバICのオン抵抗はカラムドライバICのオン抵抗に比較して高いので、(1)のノイズ経路に比べれば、発生するノイズは小さい。
<ステップ6>
ステップ2〜5の動作を、いわゆる線順次走査方式によって、1画面分、繰り返す。その後、次の正フィールドにより駆動する。
[2]正フィールド時
<ステップ1>
カラムドライバICの制御は、負フィールド<ステップ1>と同じ。但し、このときはまだ、ロウドライバICから走査電圧(+250V)は印加しない。理由は、発光画素も非発光画素も全てカラム電極に0Vが印加されることになり、ロウドライバICから走査電圧が印加されていると、全ての画素が発光してしまうからである。
<ステップ2>
カラムドライバICの制御は、負フィールド<ステップ2>と同じ。このときもまだ、ロウドライバICから走査電圧(+250V)は印加しない。
<ステップ3>
カラムドライバICの制御は、負フィールド<ステップ3>と同じ。このとき、カラムドライバIC5の出力電流の立ち上がりが鈍化するようになるから、高周波電流が抑えられて高周波ノイズが発生し難くなる。
カラムドライバICの制御が完了後、ロウドライバICから走査電圧(+250V)を印加する。このとき、[発明が解決しようとする課題]で示した(2)のノイズ経路で電流が流れるが、<負フィールド>の項でも述べたように、ロウドライバICのオン抵抗はカラムドライバICのオン抵抗に比較して高いので、(1)のノイズ経路に比べれば、発生するノイズは小さい。
<ステップ4>
カラムドライバICの制御は、負フィールド<ステップ4>と同じ。
<ステップ5>
カラムドライバICの制御をする前に、ロウドライバICの走査を終了する。このとき、[発明が解決しようとする課題]で示した(2)の逆のノイズ経路で電流が流れるが、<負フィールド>の項でも述べたように、ロウドライバICのオン抵抗はカラムドライバICのオン抵抗に比較して高いので、(1)のノイズ経路に比べれば、発生するノイズは小さい。
次に、カラムドライバICの制御は、負フィールド<ステップ5>と同じ。このとき、[発明が解決しようとする課題]で示した(1)のノイズ経路で電流が流れるが、<負フィールド>の項でも説明したように、カラムドライバIC5の出力電流の立ち上がりが鈍化するようになるから、高周波電流が抑えられて高周波ノイズが発生し難くなる。
<ステップ6>
ステップ2〜5の動作を、いわゆる線順次走査方式によって、1画面分、繰り返す。その後、次の負フィールドに戻って、同様の操作を繰り返す。
以上、要するに、上記した本実施例の構成によれば、PMOSFET12bを通じて流れる電流及びNMOSFET14aを通じて流れる電流、つまりカラムドライバIC5の出力電流を定電流化する第1及び第2の定電流回路12及び14が設けられているから、それの出力電流の急激な変化が抑制され、これにより高周波電流が抑えられて高周波ノイズが発生し難くなるものである。この場合、第1及び第2の定電流回路12及び14などを含んで成る電源電圧切替回路6は、制御IC7と共にカラムドライバIC5の外付け回路として構成できるから、当該カラムドライバIC5として市販されている汎用ドライバICを利用できるようになり、結果的に新たなチップ設計などを行う場合に比べてコストアップの大幅な抑制を実現できるようになる。また、第1及び第2の定電流回路12及び14は、負帰還抵抗とスイッチング手段(MOSFET)とを組み合わせた簡単な回路構成で済むから、コストダウンに寄与できることになる。
(その他の実施の形態)
尚、本発明は上記した実施例に限定されるものではなく、例えば以下に述べるような変形或いは拡大が可能である。
駆動対象としてドットマトリクス型の無機EL表示パネルの例を挙げたが、データ電圧駆動回路を通じて駆動されるキャラクタディスプレイ型の無機EL表示パネルに適用できる。この場合には、オン状態でデータ電圧駆動回路に電源電圧を与える第1のスイッチング手段と、オン状態で無機EL表示パネルの画素の充電電荷を放電させる第2のスイッチング手段と、第1のスイッチング手段を通じて流れる電流及び前記第2のスイッチング手段を通じて流れる電流の少なくとも一方を定電流化する定電流回路と、外部から与えられる画像データに基づいて前記データ電圧駆動回路の出力段回路をオンした状態で前記第1のスイッチング手段をオンすると共に、前記第2のスイッチング手段をオフし、その後に所定の表示時間が経過したときに第1のスイッチング手段をオフして第2のスイッチング手段をオンする制御を行う制御手段を設ける構成とすれば良い。
また、駆動対象は無機EL表示パネルに限らず、容量性の画素を備え且つ比較的高い電圧で駆動される表示パネル(例えばプラズマディスプレイパネル)が駆動対象であっても良いものである。
前記実施例では、第1及び第2の定電流回路12及び14を設ける構成としたが、これら定電流回路の12及び14の一方のみを設ける構成としても良く、このような構成とした場合でも、ある程度のノイズ低減効果が得られる。尚、例えば、第1の定電流回路12を設けない場合(図1における抵抗12aを除去した場合)には、PMOSFET12bとして、そのオン抵抗がカラムドライバIC5内のMOSFET10、11より十分に大きなものを選ぶことにより、ノイズ低減を図り得るものであり、同様に、第2の定電流回路14を設けない場合(図1における抵抗14bを除去した場合)には、NMOSFET14aとして、そのオン抵抗が十分に大きなものを選べば良いものである。
前記実施例では、交流駆動の例で説明したが直流駆動であっても同様の効果が得られるものである。
本発明の一実施例を示す要部の回路構成図 全体構成を示す機能ブロック図
符号の説明
1は無機EL表示パネル、2は電源回路、3はロウドライバIC(走査電圧駆動回路)、4は走査電圧極性切替回路、5はデータドライバIC(データ電圧駆動回路)、6は電源電圧切替回路、7は制御IC、9は出力段回路、12は第1の定電流回路、12aは抵抗(負帰還抵抗)、12bはPMOSFET(第1のスイッチング手段)、14は第2の定電流回路、14aはNMOSFET(第2のスイッチング手段)、14bは抵抗(負帰還抵抗)を示す。

Claims (3)

  1. 電圧印加に伴う充電状態で発光する容量性画素を備えた表示パネルのための駆動装置において、
    前記画素に対するデータ電圧の印加制御を出力段回路を通じて行うデータ電圧駆動回路と、
    オン状態で前記データ電圧駆動回路に電源電圧を与える第1のスイッチング手段と、
    オン状態で前記EL素子の充電電荷を放電させる第2のスイッチング手段と、
    前記第1のスイッチング手段を通じて流れる電流及び前記第2のスイッチング手段を通じて流れる電流の少なくとも一方を定電流化する定電流回路と、
    外部から与えられる画像データに基づいて前記データ電圧駆動回路の出力段回路をオンした状態で前記第1のスイッチング手段をオンすると共に、前記第2のスイッチング手段をオフし、その後に所定の表示時間が経過したときに第1のスイッチング手段をオフして第2のスイッチング手段をオンする制御を行う制御手段とを備えたことを特徴とする表示パネル用駆動装置。
  2. データ電極及び走査電極間に容量性画素が形成された表示パネルを駆動するためのものであって、前記画素に対して、データ電圧駆動回路からのデータ電圧と走査電圧駆動回路からの走査電圧との合成電圧を正負のフィールド毎に交互に極性反転させた状態で印加するようにした表示パネル用駆動装置において、
    オン状態で前記データ電圧駆動回路の電源端子を外部電源に接続する第1のスイッチング手段と、
    オン状態でデータ電圧駆動回路の電源端子をグラウンドに接続する第2のスイッチング手段と、
    前記第1のスイッチング手段を通じて流れる電流及び前記第2のスイッチング手段を通じて流れる電流の少なくとも一方を定電流化する定電流回路と、
    外部から与えられる画像データに基づいて前記データ電圧駆動回路の出力段回路をオンした状態で前記第1のスイッチング手段をオンすると共に、前記第2のスイッチング素子をオフし、その後に所定の表示時間が経過したときに第1のスイッチング手段をオフして第2のスイッチング手段をオンするようにカラムドライバICの制御を行う制御手段とを備えたことを特徴とする表示パネル用駆動装置。
  3. 前記第1及び第2のスイッチング手段は、MOSFETにより構成され、
    前記定電流回路は、前記MOSFETのソース側に負帰還抵抗を挿入することにより構成されたものであることを特徴とする請求項1または2記載の表示パネル用駆動装置。
JP2004106199A 2004-03-31 2004-03-31 表示パネル用駆動装置 Expired - Fee Related JP4529519B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004106199A JP4529519B2 (ja) 2004-03-31 2004-03-31 表示パネル用駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004106199A JP4529519B2 (ja) 2004-03-31 2004-03-31 表示パネル用駆動装置

Publications (2)

Publication Number Publication Date
JP2005292402A true JP2005292402A (ja) 2005-10-20
JP4529519B2 JP4529519B2 (ja) 2010-08-25

Family

ID=35325399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004106199A Expired - Fee Related JP4529519B2 (ja) 2004-03-31 2004-03-31 表示パネル用駆動装置

Country Status (1)

Country Link
JP (1) JP4529519B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083932A (ja) * 1999-09-10 2001-03-30 Denso Corp El表示装置
JP2001092410A (ja) * 1999-09-17 2001-04-06 Denso Corp El表示装置の駆動装置及び階調表示方法
JP2001142424A (ja) * 1999-08-04 2001-05-25 Denso Corp 表示装置
JP2002175044A (ja) * 2000-09-29 2002-06-21 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP2004062207A (ja) * 2002-07-26 2004-02-26 Samsung Sdi Co Ltd プラズマディスプレイパネルの駆動装置及び駆動方法
JP2004302410A (ja) * 2003-03-19 2004-10-28 Ricoh Co Ltd 画素駆動回路、空間光変調装置及び画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142424A (ja) * 1999-08-04 2001-05-25 Denso Corp 表示装置
JP2001083932A (ja) * 1999-09-10 2001-03-30 Denso Corp El表示装置
JP2001092410A (ja) * 1999-09-17 2001-04-06 Denso Corp El表示装置の駆動装置及び階調表示方法
JP2002175044A (ja) * 2000-09-29 2002-06-21 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP2004062207A (ja) * 2002-07-26 2004-02-26 Samsung Sdi Co Ltd プラズマディスプレイパネルの駆動装置及び駆動方法
JP2004302410A (ja) * 2003-03-19 2004-10-28 Ricoh Co Ltd 画素駆動回路、空間光変調装置及び画像表示装置

Also Published As

Publication number Publication date
JP4529519B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
JP4612947B2 (ja) 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
KR102376490B1 (ko) 표시 장치
US8665182B2 (en) Emission control driver and organic light emitting display device using the same
JP4795881B2 (ja) ゲートラインの駆動方法及びゲートドライバ回路、並びに液晶ディスプレイパネル
JP2009109641A (ja) 駆動回路、及びアクティブマトリクス型表示装置
KR20030065286A (ko) 디스플레이 패널 구동 회로 및 플라즈마 디스플레이
US20110122123A1 (en) Gate Driving Circuit of Liquid Crystal Display
JP2005122107A (ja) 負荷駆動回路及びそれを用いたディスプレイ装置
JP2005316474A (ja) アクティブマトリックス方式有機発光ディスプレイ
US20060285399A1 (en) Drive circuit and display apparatus
JP2005017485A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
KR20050014672A (ko) 표시장치 구동 회로
JP4831657B2 (ja) 液晶表示駆動用半導体集積回路
JP4529519B2 (ja) 表示パネル用駆動装置
US7042425B2 (en) Display device
US8072447B2 (en) Display drive device
JP2002026231A (ja) 半導体システムおよび半導体装置
JP2005084559A (ja) パワーオンリセット回路
CN106571121A (zh) 共用电极电压产生电路
JP4774726B2 (ja) 電気光学装置、その駆動方法および電子機器
JP4260589B2 (ja) クロックドインバータ、nand、nor、シフトレジスタ及び表示装置
KR100429638B1 (ko) 평면 플라즈마 디스플레이 장치 구동시스템 및 그 구동방법
JP2010181903A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2009169043A (ja) バッファ回路、電気光学装置、および電子機器
KR20190031869A (ko) 스캔 구동부 및 이를 포함한 전계발광표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R151 Written notification of patent or utility model registration

Ref document number: 4529519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees