JP2010181903A - 電気光学装置、電気光学装置の駆動方法、及び電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法、及び電子機器 Download PDFInfo
- Publication number
- JP2010181903A JP2010181903A JP2010063676A JP2010063676A JP2010181903A JP 2010181903 A JP2010181903 A JP 2010181903A JP 2010063676 A JP2010063676 A JP 2010063676A JP 2010063676 A JP2010063676 A JP 2010063676A JP 2010181903 A JP2010181903 A JP 2010181903A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- transistor
- scanning
- optical device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000003287 optical effect Effects 0.000 claims 3
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】電気光学素子に非順バイアスを印加することにより、該電気光学素子の長寿命化を図ることができる電気光学装置、電気光学装置の駆動方法、及び電子機器を提供する。
【解決手段】走査線Y1とデータ線X1との交差部に対応して画素回路20が設けられている。画素回路20は、有機EL素子21、駆動トランジスタQ20、スイッチングトランジスタQ21〜Q24、プログラムトランジスタQ25、及び保持キャパシタC1を備える。画素回路20において、有機EL素子21の非発光時に、スイッチングトランジスタQ24をオン状態にし、有機EL素子21の画素電極を次段の走査線Y2に導通させて該有機EL素子21に逆バイアスを印加する。
【選択図】図2
【解決手段】走査線Y1とデータ線X1との交差部に対応して画素回路20が設けられている。画素回路20は、有機EL素子21、駆動トランジスタQ20、スイッチングトランジスタQ21〜Q24、プログラムトランジスタQ25、及び保持キャパシタC1を備える。画素回路20において、有機EL素子21の非発光時に、スイッチングトランジスタQ24をオン状態にし、有機EL素子21の画素電極を次段の走査線Y2に導通させて該有機EL素子21に逆バイアスを印加する。
【選択図】図2
Description
本発明は、電気光学装置、電気光学装置の駆動方法、及び電子機器に関する。
近年、電気光学装置として有機EL素子を用いた表示装置が、低消費電力、高視野角、高コントラスト比で他の表示装置よりも優れているとして注目されている。この種の表示装置は、複数の走査線と、複数のデータ線と、それら走査線とデータ線との交差部に対応して配置された複数の画素回路とを有している。画素回路には、有機EL素子と、データ線からのデータに応じた電圧を保持する保持キャパシタと、その保持キャパシタの保持電圧に応じた駆動電流を有機EL素子に供給するための駆動トランジスタ等が設けられている。そして、その表示装置では、保持キャパシタの保持電圧に応じた駆動電流が駆動トランジスタから有機EL素子に供給されることで、その駆動電流に応じた輝度で有機EL素子が発光する。この有機EL素子の発光期間内では、駆動電流が有機EL素子に供給され、順バイアスに設定された有機EL素子が発光するが、それ以外の期間では、駆動トランジスタがオフして駆動電流の経路が遮断されるため、有機EL素子は発光しない。
ところで、有機EL素子の非発光期間において有機EL素子に非順バイアス(0V又は逆バイアス)を印加すると、該有機EL素子の寿命が延びることが知られており、本発明者らはその非順バイアスを印加するための回路を検討している。
なお従来では、有機EL素子の共通電極(対向電極)に逆バイアスを印加するように構成した表示装置が、例えば特許文献1や特許文献2等で提案されている。
上記特許文献1や特許文献2の表示装置では、発光期間にて有機EL素子に順バイアスを印加するときと、非発光期間にて有機EL素子に逆バイアスを印加するときとで共通電極の電位を変化(振幅)させている。
すなわち、その表示装置において、走査ライン毎に共通電極(帯状電極)が設けられており、走査ライン毎に独立して逆バイアスを印加するよう構成されている。この構成では、走査ライン毎に有機EL素子の対向電極のパターニングをする必要があり、かつ、各電極の電位を振幅させる回路が必要となるため、その製造が困難となる。また、走査ライン毎のパターニングをすると、比較的細い配線の抵抗の影響によって駆動電流の電流密度の差が発生してしまい、表示画面における中央部分と周辺部分とで表示ムラが問題となる場合がある。
本発明は上記問題点を解決するためになされたものであって、その目的は、新規な回路構成で電気光学素子に非順バイアスを印加することにより、該電気光学素子の長寿命化を図ることができる電気光学装置、電気光学装置の駆動方法、及び電子機器を提供することにある。
本発明における電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、を含む電気光学装置であって、前記複数の画素回路の各々は、前記複数の走査線のうち対応する走査線からの走査信号によって制御される第1のスイッチング素子と、前記データ線から前記第1のスイッチング素子を介して供給されたデータを保持する保持部と、前記保持部のデータに応じた駆動電流を前記電気光学素子に供給する駆動素子と、前記電気光学素子に接続され、該電気光学素子を前記対応する走査線とは異なる走査線と導通させるための第2のスイッチング素子と、を含み、前記電気光学素子の非駆動時に、前記第2のスイッチング素子をオン状態にして、該電気光学素子に非順バイアスを印加するようにした。
これによれば、電気光学素子の非駆動時において、走査線を利用して電気光学素子に対して非順バイアスが印加されるため、電気光学素子の長寿命化を図ることができる。また、既存の走査線を利用して非順バイアスを印加できることから、非順バイアスの印加のために必要となる配線の増加を抑えることができる。
この電気光学装置において、前記駆動電流を流す経路に設けられ、前記非順バイアスの印加時に、該経路を電気的に遮断する第3のスイッチング素子を含む。
これによれば、第3のスイッチング素子により、駆動電流の経路が遮断されるため、電気光学素子に非順バイアスを確実に印加することができる。
これによれば、第3のスイッチング素子により、駆動電流の経路が遮断されるため、電気光学素子に非順バイアスを確実に印加することができる。
この電気光学装置において、前記非順バイアスを印加する際に、前記保持部のデータをリセットするリセット機構を含む。
これによれば、リセット機構によって保持部のデータがリセットされ、駆動素子がオフ状態された後に、電気光学素子に非順バイアスが印加される。この場合、駆動電流の経路を遮断するためのスイッチング素子を設けることなく、非順バイアスを確実に印加することができる。
これによれば、リセット機構によって保持部のデータがリセットされ、駆動素子がオフ状態された後に、電気光学素子に非順バイアスが印加される。この場合、駆動電流の経路を遮断するためのスイッチング素子を設けることなく、非順バイアスを確実に印加することができる。
この電気光学装置において、前記第2のスイッチング素子は、1フレーム或いは1垂直走査期間において複数回オン状態とされる。
これによれば、フレーム或いは1垂直走査期間において、電気光学素子への非順バイアスの印加が複数回実施されることとなり、電気光学素子の寿命をより向上させることができる。
これによれば、フレーム或いは1垂直走査期間において、電気光学素子への非順バイアスの印加が複数回実施されることとなり、電気光学素子の寿命をより向上させることができる。
この電気光学装置において、前記第2のスイッチング素子は、前記電気光学素子を狭持する第1電極及び第2電極のうち前記第1電極に接続されるものであり、その第2のスイッチング素子を介して導通させる前記異なる走査線の電位は、該第2のスイッチング素子をオン状態にする期間の少なくとも一部の期間において、前記第2電極の電位と同等であるかあるいは低い。
これによれば、第2のスイッチング素子がオン状態となるオン期間の少なくとも一部の期間において、電気光学素子を狭持する電極間には0Vあるいは逆バイアスが印加される。
この電気光学装置において、前記異なる走査線は、前記対応する走査線の次に選択される次段の走査線である。
これによれば、隣接する走査線の電位を利用して非順バイアスが印加されるので、その印加のために必要となる配線を最小限に抑えることができる。
これによれば、隣接する走査線の電位を利用して非順バイアスが印加されるので、その印加のために必要となる配線を最小限に抑えることができる。
本発明における電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、を含む電気光学装置であって、前記画素回路は、前記複数の走査線のうち対応する走査線からの走査信号によって制御される第1のスイッチング素子と、前記データ線から前記第1のスイッチング素子を介して供給されたデータを保持する保持部と、前記保持部のデータに応じた駆動電流を前記電気光学素子に供給する駆動素子と、前記電気光学素子に接続され、該電気光学素子を電圧供給線に導通させるための第2のスイッチング素子と、前記保持部のデータをリセットするリセット機構と、を含み、前記リセット機構によりデータをリセットし前記駆動素子をオフ状態とした状態で、前記第2のスイッチング素子をオン状態として、前記電気光学素子に非順バイアスを印加するようにした。
これによれば、リセット機構により保持部のデータがリセットされ駆動素子がオフ状態とされる。これにより、電気光学素子への駆動電流の供給が停止されて該電気光学素子が非駆動状態となる。その電気光学素子の非駆動時において、第2のスイッチング素子がオン状態とされ、電気光学素子と電圧供給線とが導通される。これにより、電圧供給線を介して電気光学素子に非順バイアスを印加することができ、電気光学素子の長寿命化を図ることができる。
この電気光学装置において、前記第2のスイッチング素子は、Nチャネルのトランジスタであり、前記電気光学素子の画素電極に接続される。
これによれば、第2のスイッチング素子としてNチャネルのトランジスタを用いることにより、電気光学素子の画素電極に、対向電極よりも低い電圧を確実に供給することができる。
これによれば、第2のスイッチング素子としてNチャネルのトランジスタを用いることにより、電気光学素子の画素電極に、対向電極よりも低い電圧を確実に供給することができる。
上記の電気光学装置において、前記第2のスイッチング素子は第1のトランジスタにより構成され、前記第3のスイッチング素子は第2のトランジスタにより構成され、前記第1のトランジスタと前記第2のトランジスタは互いに異なる導電型であり、前記第1のトランジスタ及び前記第2のトランジスタはともに同一の制御信号により制御されるようにしてもよい。
これによれば、前記第1のトランジスタ及び前記第2のトランジスタに対して、前記制御信号を伝送するための配線を共通化することが可能となり、前記画素回路を制御するための配線数を低減することができる。
さらに前記第1のトランジスタと前記第2のトランジスタは相補的に制御されるようにしてもよい。
なお、前記制御信号を伝送するために配線は、例えば、前記制御信号によって制御される前記第1のトランジスタ及び前記第2のトランジスタを含む前記画素回路の前記第1のスイッチング素子を制御する走査信号を伝送する走査線と同一方向に延在する配線であってもよいし、データ線方向に延在する配線であってもよい。
なお、前記制御信号を伝送するために配線は、例えば、前記制御信号によって制御される前記第1のトランジスタ及び前記第2のトランジスタを含む前記画素回路の前記第1のスイッチング素子を制御する走査信号を伝送する走査線と同一方向に延在する配線であってもよいし、データ線方向に延在する配線であってもよい。
さらに、前記走査線そのものであってもよく、これにより、前記画素回路を駆動するための配線の数は最小限とすることが可能となる。この場合、前記第1のスイッチング素子をオン状態としている期間は、前記第2のスイッチング素子及び前記第3のスイッチング素子をそれぞれオン状態及びオフ状態となるように前記第1のトランジスタ及び前記第2のトランジスタを構成することが好ましい。
本発明における電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、を含む電気光学装置の駆動方法であって、前記複数の走査線のうち対応する走査線からの走査信号によってスイッチング素子を制御し、前記データ線からそのスイッチング素子を介して供給されるデータを保持部に保持するステップと、そのデータに応じた駆動電流を前記電気光学素子に供給し、該電気光学素子を駆動するステップと、前記電気光学素子の非駆動時にて、前記電気光学素子を前記対応する走査線とは異なる走査線と導通させ、該電気光学素子に非順バイアスを印加するステップと、を含む。
これによれば、電気光学素子の非駆動時において、走査線を利用して電気光学素子に対して非順バイアスが印加されるため、電気光学素子の長寿命化を図ることができる。また、既存の走査線を利用して非順バイアスを印加できることから、非順バイアスの印加のために必要となる配線の増加を抑えることができる。
本発明における電子機器は、上記に記載の電気光学装置を備える。
これによれば、電子機器の表示品位を長期間にわたり維持することができ、寿命の長い電子機器を実現することができる。
これによれば、電子機器の表示品位を長期間にわたり維持することができ、寿命の長い電子機器を実現することができる。
(第1実施形態)
以下、本発明を具体化した第1実施形態を図1〜図3に従って説明する。
以下、本発明を具体化した第1実施形態を図1〜図3に従って説明する。
図1には、電気光学装置としての有機ELディスプレイ10の電気的構成を説明するためのブロック回路図を示す。図1において、有機ELディスプレイ10は、表示パネル部11、走査線駆動回路12、データ線駆動回路13及び制御回路14を備えている。
有機ELディスプレイ10の表示パネル部11、走査線駆動回路12、データ線駆動回路13及び制御回路14は、それぞれが独立した電子部品によって構成されていてもよい。例えば、走査線駆動回路12、データ線駆動回路13及び制御回路14が1チップの半導体集積回路装置によって構成されていてもよい。また、表示パネル部11、走査線駆動回路12、データ線駆動回路13及び制御回路14の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部11に、データ線駆動回路13と走査線駆動回路12とが一体的に形成されていてもよい。走査線駆動回路12、データ線駆動回路13及び制御回路14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
表示パネル部11は、図1に示すように、マトリクス状に配列された複数の画素回路20を有している。つまり、各画素回路20は、その列方向に沿ってのびる複数(m本)のデータ線X1〜Xm(mは整数)と、行方向に沿ってのびる複数(n本)の走査線Y1〜Yn(nは整数)との交差部に対応して配置されている。そして、各画素回路20は、対応する各データ線X1〜Xmと各走査線Y1〜Ynとの間にそれぞれ接続されることにより、マトリクス状に配列されている。また、各画素回路20には、第1の電源線Ldd及び第2の電源線Lssが接続されており、第1の電源線Lddを介して所定の電源電圧Vddが供給され、第2の電源線Lssを介して電源電圧Vddよりも低い基準電圧Vss(具体的には、0Vの電圧)が供給される。各画素回路20は、発光層が有機材料で構成された電気光学素子としての有機EL素子21を含む。なお、画素回路20内に形成される後記するトランジスタは、通常は薄膜トランジスタ(TFT)で構成している。
制御回路14は、図示しない上位装置より入力される垂直同期信号、水平同期信号、クロック信号、及び階調データ等に基づいて、走査線駆動回路12とデータ線駆動回路13とを同期制御する。この同期制御により、走査線駆動回路12、及びデータ線駆動回路13は、互いに協働して表示パネル部11の表示制御を行う。
走査線駆動回路12は、シフトレジスタ、出力回路等を主体に構成されている。この走査線駆動回路12は、走査線Y1〜Ynに、走査信号Sc1〜Scnを出力することによって、走査線Y1〜Ynを所定の順序で選択していく。走査信号Sc1〜Scnは、高レベル(Hレベル)または低レベル(Lレベル)の2値的な信号レベルをとる。走査線駆動回路12は、制御回路14からの各種信号に基づいて所定のタイミングでHレベルの走査信号Sc1〜Scnを順次出力する。これにより、1垂直走査期間(1F)において、所定の選択順序で(一般的には最上から最下に向かって)一水平ライン分の画素群が選択されていく順次走査が行われる。
データ線駆動回路13は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。データ線駆動回路13は、階調表示するための階調データに応じた電流に変換する可変電流源を含み、各データ線X1〜Xmに対して画像データを該画像データに相応した電流レベルを有する電流として出力する。つまり、本実施形態の有機ELディスプレイ10は、データの書き込み方式として電流プログラム方式が用いられている。
データ線駆動回路13は、1水平走査期間(1H)において、今回データを書き込む画素行に対するデータ電流Id1〜Idmの出力と、シリアル的に供給される、次の1Hで書き込みを行う画素行に関するデータのラッチとを行う。つまり、ある1Hにおいて、次にデータ線Xに供給されることになる、データ線Xの本数に相当するm個のデータが順次ラッチされる。そして、次の1Hにおいて、ラッチされたm個のデータは、データ電流Id1〜Idmに変換された上で、それぞれのデータ線X1〜Xmに対して出力される。なお、データ線駆動回路13に対してフレームメモリ等(図示せず)から直接データを線順次的に入力する構成としてもよい。なおその場合には、データ線駆動回路13にシフトレジスタを特に設ける必要がなくなる。
図2は、本実施形態における画素回路20の内部回路構成を説明するための電子回路図を示す。なお、同図では、1番目のデータ線X1と1番目の走査線Y1との交差部に対応して配置され、データ線X1と走査線Y1との間に接続された画素回路20について説明する。図示を省略しているが、他の画素回路20も同様の回路構成となっている。
図2に示すように、画素回路20は、有機EL素子21に加え、駆動トランジスタQ20と複数のスイッチングトランジスタQ21〜Q24とプログラムトランジスタQ25と保持キャパシタC1とを備える。駆動トランジスタQ20、スイッチングトランジスタQ21、及びプログラムトランジスタQ25は、Pチャネルトランジスタより構成され、スイッチングトランジスタQ22〜Q24は、Nチャネルトランジスタより構成されている。
画素回路20の有機EL素子21は、画素電極(第1電極)及び対向電極(第2電極)に狭持されている。駆動トランジスタQ20は、ドレインがスイッチングトランジスタQ21を介して有機EL素子21を狭持する画素電極に接続され、ソースが第1の電源線Lddに接続されている。有機EL素子21を狭持する対向電極には、第2の電源線Lssの電圧、すなわち、基準電圧Vssが印加されている。また、駆動トランジスタQ20のゲートと第1の電源線Lddとの間には、保持キャパシタC1が接続されている。さらに、駆動トランジスタQ20のゲートは、スイッチングトランジスタQ22及びスイッチングトランジスタQ23を介してデータ線X1に接続されている。
スイッチングトランジスタQ22とスイッチングトランジスタQ23との接続点は、プログラムトランジスタQ25のドレインに接続されており、プログラムトランジスタQ25のソースが第1の電源線Lddに接続されている。また、プログラムトランジスタQ25のゲートは、スイッチングトランジスタQ22と保持キャパシタC1との接続点(駆動トランジスタQ20のゲート)に接続されている。
各スイッチングトランジスタQ22,Q23のゲートは、走査線Y1を構成する第1の副走査線Y1aに接続されており、そのゲートには第1の副走査線Y1aからの第1走査信号Sc1aが入力される。各スイッチングトランジスタQ22,Q23は、Hレベルの第1走査信号Sc1aによりオンし、Lレベルの第1走査信号Sc1aによりオフする。各スイッチングトランジスタQ22,Q23がオンすると、前記データ線X1から供給されるデータ電流Id1がスイッチングトランジスタQ22及びQ23を介して保持キャパシタC1に供給されるようになっている。
スイッチングトランジスタQ21のゲートは、走査線Y1を構成する第2の副走査線Y1bに接続されており、そのゲートには第2の副走査線Y1bからの第2走査信号Sc1bが入力される。また、有機EL素子21(画素電極)は、スイッチングトランジスタQ24を介して、次段の走査線Y2(具体的には、走査線Y1の次に選択される走査線Y2)を構成する第1の副走査線Y2aに接続されている。スイッチングトランジスタQ24のゲートも、走査線Y1を構成する第2の副走査線Y1bに接続されており、そのゲートには第2走査信号Sc1bが入力される。
スイッチングトランジスタQ21は、Lレベルの第2走査信号Sc1bによりオンし、Hレベルの第2走査信号Sc1bによりオフする。一方、スイッチングトランジスタQ24は、Hレベルの第2走査信号Sc1bによりオンし、Lレベルの第2走査信号Sc1bによりオフする。すなわち、スイッチングトランジスタQ21とスイッチングトランジスタQ24とは、第2走査信号Sc1bの信号レベルに基づいて相補的にオン・オフされる。また、スイッチングトランジスタQ21はNチャネルトランジスタより構成され、スイッチングトランジスタQ24はPチャネルトランジスタより構成されていてもよい。
スイッチングトランジスタQ21は、前記駆動トランジスタQ20がオン状態において、第2走査信号Sc1bによりオンされると、前記有機EL素子21に駆動電流を供給するようになっている。一方、第2走査信号Sc1bにより、スイッチングトランジスタQ21がオフされ、スイッチングトランジスタQ24がオンされると、前記有機EL素子21(画素電極)に次段の走査線Y2(第1の副走査線Y2a)からの第1走査信号Sc2aが供給される。
本実施形態において、走査線駆動回路12が出力する低レベル(Lレベル)の第1走査信号Sc1a〜Scnaは、基準電圧Vss(=0V)以下であれば基本的によいが、本実施形態では、基準電圧Vss(=0V)よりも低い信号レベルである。そして、スイッチングトランジスタQ24がオンされると、そのLレベルの第1走査信号Sc2aの電圧、すなわち、負電圧が有機EL素子21の画素電極に供給され、その有機EL素子21には逆バイアス(逆方向電圧)が加わるようになっている。
図3は、図2の画素回路20を駆動するための各走査信号の波形を示すタイミングチャートである。
図3に示すように、時刻t11〜t12の期間において、第1の副走査線Y1aにスイッチングトランジスタQ23及びQ22をオン状態とするHレベルの第1走査信号Sc1aが出力される。すると、スイッチングトランジスタQ22,Q23が共にオン状態となる。このとき、データ線X1とプログラムトランジスタQ25のドレインとが電気的に接続されるとともに、プログラムトランジスタQ25は、そのゲートとドレインとが電気的に接続されたダイオード接続になる。従って、プログラムトランジスタQ25は、データ線X1より供給されたデータ電流Id1を自己のチャネルに流し、そのデータ電流Id1に応じたゲート電圧を自己のゲートに発生させる。プログラムトランジスタQ25のゲートに接続された保持キャパシタC1には、プログラムトランジスタQ25のゲート電圧に応じた電荷が蓄積され、その蓄積された電荷に相当するデータが書き込まれる。これにより、駆動トランジスタQ20のゲートに印加される電圧(ゲート電圧)は、データ電流Id1に基づいて設定した輝度階調に相当する電圧に到達する。
図3に示すように、時刻t11〜t12の期間において、第1の副走査線Y1aにスイッチングトランジスタQ23及びQ22をオン状態とするHレベルの第1走査信号Sc1aが出力される。すると、スイッチングトランジスタQ22,Q23が共にオン状態となる。このとき、データ線X1とプログラムトランジスタQ25のドレインとが電気的に接続されるとともに、プログラムトランジスタQ25は、そのゲートとドレインとが電気的に接続されたダイオード接続になる。従って、プログラムトランジスタQ25は、データ線X1より供給されたデータ電流Id1を自己のチャネルに流し、そのデータ電流Id1に応じたゲート電圧を自己のゲートに発生させる。プログラムトランジスタQ25のゲートに接続された保持キャパシタC1には、プログラムトランジスタQ25のゲート電圧に応じた電荷が蓄積され、その蓄積された電荷に相当するデータが書き込まれる。これにより、駆動トランジスタQ20のゲートに印加される電圧(ゲート電圧)は、データ電流Id1に基づいて設定した輝度階調に相当する電圧に到達する。
時刻t12以降では、スイッチングトランジスタQ22,Q23をオフ状態とするために、第1走査信号Sc1aはLレベルとする。これにより、データ電流Id1が供給されるデータ線X1とプログラムトランジスタQ25のドレインとが電気的に分離され、プログラムトランジスタQ25のゲートとドレインとの間も電気的に分離される。そして、駆動トランジスタQ20のゲートには、保持キャパシタC1の蓄積電荷に応じたゲート電圧が印加され続ける。
時刻t11〜t13の期間では、第2の副走査線Y1bにLレベルの第2走査信号Sc1bが出力されるため、スイッチングトランジスタQ21はオン状態となっている。また、駆動トランジスタQ20は、設定されたゲート電圧に応じた導通状態となり、そのゲート電圧(保持キャパシタC1のデータ)に応じた駆動電流をスイッチングトランジスタQ21を介して有機EL素子21に供給する。従って、有機EL素子21は、供給される駆動電流に応じた輝度階調で発光する。
時刻t13〜t14の期間では、第2の副走査線Y1bにHレベルの第2走査信号Sc1bが出力されるため、スイッチングトランジスタQ21はオフとなる。スイッチングトランジスタQ21がオフすると、有機EL素子21に対する駆動電流の経路が遮断されるため、有機EL素子21は非発光状態になる。またこのとき、スイッチングトランジスタQ24がオンすることで、有機EL素子21(画素電極)がそのスイッチングトランジスタQ24を介して次段の走査線Y2(第1の副走査線Y2a)に導通される。
次段の走査線Y2における第1の副走査線Y2aには、走査線Y1にHレベルの第1走査信号Sc1aが出力される期間(t11〜t12)の直後(時刻t21〜t22)にHレベルの第1走査信号Sc2aが出力されており、それ以外の期間ではLレベルの第1走査信号Sc2aが出力されている。
つまり、時刻t13〜t14の期間では、次段の走査線Y2(第1の副走査線Y2a)からのLレベルの第1走査信号Sc2aが有機EL素子21(画素電極)に供給される。このLレベルの第1走査信号Sc2aは、基準電圧Vss(=0V)よりもΔVssだけ低い信号レベルをとる。従って、有機EL素子21を狭持する画素電極と対向電極とにおいて、画素電極には対向電極の基準電圧VssよりもΔVssだけ低い負電圧が加わるため、有機EL素子21にはその負電圧に応じた逆バイアスが印加される。
このように、画素回路20を構成することにより、1水平走査期間(1H)において、順バイアス及び逆バイアスの双方が有機EL素子21に印加される。
この実施の形態において、走査線Y1を第1の副走査線Y1aと第2の副走査線Y1bとにより構成したが、スイッチングトランジスタQ21及びスイッチングトランジスタQ24のゲートを第1の副走査線Y1aに接続してもよい。すなわち、スイッチングトランジスタQ21〜Q24のゲートはすべて共通の走査線Y1(第1の副走査線Y1a)に接続しても、データの書き込み、有機EL素子21への駆動電流の供給、及び有機EL素子21への非順バイアスの印加という、上述の一連の基本的動作は可能である。ただし、この場合は、データの書き込みと有機EL素子21への非順バイアスの印加とが同時に行われることになる。
この実施の形態において、走査線Y1を第1の副走査線Y1aと第2の副走査線Y1bとにより構成したが、スイッチングトランジスタQ21及びスイッチングトランジスタQ24のゲートを第1の副走査線Y1aに接続してもよい。すなわち、スイッチングトランジスタQ21〜Q24のゲートはすべて共通の走査線Y1(第1の副走査線Y1a)に接続しても、データの書き込み、有機EL素子21への駆動電流の供給、及び有機EL素子21への非順バイアスの印加という、上述の一連の基本的動作は可能である。ただし、この場合は、データの書き込みと有機EL素子21への非順バイアスの印加とが同時に行われることになる。
詳述すると、図3に示すタイミングチャートにおいて、時刻t11〜t12の期間に、走査線Y1(第1の副走査線Y1a)にHレベルの走査信号Sc1aが出力されるため、スイッチングトランジスタQ23、Q22及びQ24がオン状態となる。一方、スイッチングトランジスタQ21は、スイッチングトランジスタQ23、Q22及びQ24とは反対の導電型であるPチャネル型であるため、時刻t11〜t12の期間において、スイッチングトランジスタQ21はオフ状態となり、駆動トランジスタQ20と有機EL素子21とが電気的に切断される。この時、上述のようにスイッチングトランジスタQ24はオン状態となるため、スイッチングトランジスタQ24を介して有機EL素子21に対して次段の走査線である走査線Y2を構成する副走査線Y2aから逆バイアスが印加されることとなる。
もちろん、この時、スイッチングトランジスタQ22及びQ23もオン状態となっているので、駆動トランジスタQ20のゲートに印加される電圧(ゲート電圧)は、データ電流Id1に相応する電圧レベルとなり、駆動トランジスタQ20の導通状態はデータ電流Id1に相応したものとなる。
時刻t12〜t14の期間では、走査線Y1(第1の副走査線Y1a)にはLレベルの走査信号Sc1aが出力されるため、スイッチングトランジスタQ22、Q23、及びQ24はオフ状態となる。一方、スイッチングトランジスタQ21はオン状態となるため駆動トランジスタQ20と有機EL素子21とが電気的に接続され、時刻t11〜t12の期間に設定された駆動トランジスタQ20の導通状態に相応した駆動電流が有機EL素子21に供給されることになる。
上述のように、画素回路20に含まれるトランジスタのうち少なくともデータ線Xとの導通を制御するトランジスタと、有機EL素子21等の電気光学素子に対する非順バイアスの印加を制御するトランジスタと、を共通の制御信号(例えば、走査信号)によって動作させる。この構成によって、画素回路20に対して設けられる配線の数を低減することが可能となり、開口率の向上が図られる。
以上詳述したように本実施の形態は、以下の特徴を有する。
(1)順バイアス及び逆バイアスの双方が有機EL素子21に印加され、両極性のストレスが交互に作用するので、有機EL素子21の寿命の向上を図ることができる。
(1)順バイアス及び逆バイアスの双方が有機EL素子21に印加され、両極性のストレスが交互に作用するので、有機EL素子21の寿命の向上を図ることができる。
(2)次段の走査線Y(第1の副走査線Y1a〜Yna)を利用して逆バイアスを印加する構成であるので、逆バイアスを供給するための配線を別途設ける必要が無い。その結果、開口率の低下を抑制することができる。
(3)画素回路20において、有機EL素子21の画素電極を次段の走査線に導通させるスイッチングトランジスタQ24としてNチャネルのトランジスタを用いることにより、画素電極に対向電極よりも低い電圧(負電圧)を確実に供給することができる。
(第2実施形態)
次に、本発明の第2実施形態について図4及び図5に従って説明する。本実施形態において、画素回路20が第1実施形態と相違する。従って、その相違する部分について詳細に説明する。
次に、本発明の第2実施形態について図4及び図5に従って説明する。本実施形態において、画素回路20が第1実施形態と相違する。従って、その相違する部分について詳細に説明する。
図4に示すように、本実施形態の画素回路20では、第1実施形態と相違してスイッチングトランジスタQ21を省略し、リセットトランジスタQ26を追加している。
詳しくは、駆動トランジスタQ20のドレインは有機EL素子21(画素電極)に接続されている。また、リセットトランジスタQ26は、保持キャパシタC1に対して並列に接続されている。このリセットトランジスタQ26のゲートは、走査線Y1を構成する第3の副走査線Y1cに接続され、そのゲートには第3の副走査線Y1cからのリセット信号Sc1rが入力される。
なお、本実施形態では、各走査線Y1〜Ynは、第1の副走査線Y1a〜Ynaと第2の副走査線Y1b〜Ynbと第3の副走査線Y1c〜Yncとで構成されている。また、リセットトランジスタQ26は、Nチャネルトランジスタより構成されており、Hレベルのリセット信号Sc1rによりオンする。
図5は、本実施形態の画素回路20を駆動するための各走査信号の波形を示すタイミングチャートである。
図5に示すように、上記第1実施形態と相違してHレベルの第2走査信号Sc1bが出力される直前の期間(時刻t121〜t122)で、リセットトランジスタQ26をオン状態とするHレベルのリセット信号Sc1rが出力されている。
図5に示すように、上記第1実施形態と相違してHレベルの第2走査信号Sc1bが出力される直前の期間(時刻t121〜t122)で、リセットトランジスタQ26をオン状態とするHレベルのリセット信号Sc1rが出力されている。
時刻t121〜t122の期間において、Hレベルのリセット信号Sc1rが出力されると、リセットトランジスタQ26がオン状態となる。リセットトランジスタQ26がオン状態となると、第1の電源線Lddから電源電圧Vddが同リセットトランジスタQ26を介して保持キャパシタC1に印加されるため、時刻t1〜t2においてデータ電流Id1に基づいて設定された電圧が消去される。つまり、時刻t121〜t122の期間では、保持キャパシタC1のデータがリセットされ、駆動トランジスタのQ20のゲート電圧は電源電圧Vddの電位となる。そのため、駆動トランジスタのQ20が実質的にオフし、有機EL素子21に対する駆動電流の経路が遮断され、有機EL素子21は非発光状態になる。
本実施形態では、Hレベルの走査信号Sc1aが出力される時刻t11からHレベルのリセット信号Sc1rが出力される時刻t121までの期間が発光期間になる。
その後、時刻t13〜t14の期間では、Hレベルの第2走査信号Sc1bが出力されスイッチングトランジスタQ24がオンすることで、有機EL素子21(画素電極)がスイッチングトランジスタQ24を介して次段の走査線Y2(第1の副走査線Y2a)に導通される。このとき、次段の走査線Y2(第1の副走査線Y2a)からのLレベルの第1走査信号Sc2aが画素電極に供給されて、有機EL素子21には逆バイアスが印加される。
本実施形態の画素回路20においても、順バイアス及び逆バイアスの双方を有機EL素子21に印加することができるため、第1実施形態と同様に、有機EL素子21の寿命の向上を図ることができる。また、リセットトランジスタQ26により保持キャパシタC1がリセットされ、駆動トランジスタQ20がオフ状態とされた後に有機EL素子21に逆バイアスが印加される。この場合、第1実施形態のように、駆動電流の経路を遮断するためのスイッチングトランジスタQ21を設けることなく、逆バイアスを確実に印加することができる。
(第3実施形態)
次に、本発明の第3実施形態について図6及び図7に従って説明する。本実施形態において、画素回路20が第1実施形態と相違する。従って、その相違する部分について詳細に説明する。
次に、本発明の第3実施形態について図6及び図7に従って説明する。本実施形態において、画素回路20が第1実施形態と相違する。従って、その相違する部分について詳細に説明する。
図6に示すように、本実施形態の画素回路20では、第1実施形態と相違してプログラムトランジスタQ25を省略している。また、駆動トランジスタQ20と有機EL素子21との間に設けられるスイッチングトランジスタQ21aが、Nチャネルトランジスタより構成されている。なお、本実施形態でも、第2実施形態と同様に、各走査線Y1〜Ynは、第1の副走査線Y1a〜Ynaと第2の副走査線Y1b〜Ynbと第3の副走査線Y1c〜Yncとで構成されている。
詳しくは、駆動トランジスタQ20のドレインは、スイッチングトランジスタQ21aを介して有機EL素子21(画素電極)に接続されるとともに、スイッチングトランジスタQ22とスイッチングトランジスタQ23との接続点に接続されている。
スイッチングトランジスタQ21aのゲートは、走査線Y1を構成する第2の副走査線Y1bに接続されており、そのゲートには第2の副走査線Y1bからの第2走査信号Sc1bが入力される。スイッチングトランジスタQ24のゲートは、走査線Y1を構成する第3の副走査線Y1cに接続されており、そのゲートには第3の副走査線Y1cからの第3走査信号Sc1cが入力される。
スイッチングトランジスタQ21aは、Hレベルの第2走査信号Sc1bによりオンし、Lレベルの第2走査信号Sc1bによりオフする。一方、スイッチングトランジスタQ24は、Hレベルの第3走査信号Sc1cによりオンし、Lレベルの第3走査信号Sc1cによりオフする。
図7は、本実施形態の画素回路20を駆動するための各走査信号の波形を示すタイミングチャートである。
図7に示すように、時刻t11〜t12の期間において、Hレベルの第1走査信号Sc1aが出力されると、各スイッチングトランジスタQ22,Q23が共にオンする。このとき、データ線X1と駆動トランジスタQ20のドレインとが電気的に接続されるとともに、駆動トランジスタQ20は、そのゲートとドレインとが電気的に接続されたダイオード接続になる。従って、駆動トランジスタQ20は、データ線X1より供給されたデータ電流Id1を自己のチャネルに流し、そのデータ電流Id1に応じたゲート電圧を自己のゲートに発生させる。駆動トランジスタQ20のゲートに接続された保持キャパシタC1には、駆動トランジスタQ20のゲート電圧に応じた電圧が蓄積され、蓄積された電荷に相当するデータが書き込まれる。
図7に示すように、時刻t11〜t12の期間において、Hレベルの第1走査信号Sc1aが出力されると、各スイッチングトランジスタQ22,Q23が共にオンする。このとき、データ線X1と駆動トランジスタQ20のドレインとが電気的に接続されるとともに、駆動トランジスタQ20は、そのゲートとドレインとが電気的に接続されたダイオード接続になる。従って、駆動トランジスタQ20は、データ線X1より供給されたデータ電流Id1を自己のチャネルに流し、そのデータ電流Id1に応じたゲート電圧を自己のゲートに発生させる。駆動トランジスタQ20のゲートに接続された保持キャパシタC1には、駆動トランジスタQ20のゲート電圧に応じた電圧が蓄積され、蓄積された電荷に相当するデータが書き込まれる。
このように、時刻t11〜t12の期間において、駆動トランジスタQ20は、保持キャパシタC1にデータを書き込むプログラムトランジスタとしても機能する。また、この期間では、第2走査信号Sc1bはLレベルに維持されているため、スイッチングトランジスタQ21aはオフし、有機EL素子21に対する駆動電流の経路が遮断され、有機EL素子21は非発光状態になっている。
時刻t12以降では、第1走査信号Sc1aはLレベルとなるため、各スイッチングトランジスタQ22,Q23は共にオフする。これにより、データ電流Id1が供給されるデータ線X1と駆動トランジスタQ20のドレインとが電気的に分離され、駆動トランジスタQ20のゲートとドレインとの間も電気的に分離される。そして、駆動トランジスタQ20のゲートには、保持キャパシタC1の蓄積電荷に応じたゲート電圧が印加され続ける。
また、時刻t12〜t13の期間において、第2の副走査線Y1bにHレベルの第2走査信号Sc1bが出力されるため、スイッチングトランジスタQ21aがオンする。従って、駆動トランジスタQ20は、ゲート電圧(保持キャパシタC1に蓄積された電荷量)に応じた駆動電流をスイッチングトランジスタQ21aを介して有機EL素子21に供給する。そして、有機EL素子21は、供給される駆動電流に応じた輝度階調で発光する。
時刻t13において、第2走査信号Sc1bがLレベルとなると、スイッチングトランジスタQ21aがオフし、有機EL素子21に対する駆動電流の経路が遮断され、有機EL素子21は非発光状態になる。
また、時刻t13〜t14の期間では、第3の副走査線Y1cにHレベルの第3走査信号Sc1cが出力されるため、スイッチングトランジスタQ24がオンする。従って、有機EL素子21(画素電極)がスイッチングトランジスタQ24を介して次段の走査線Y2(第1の副走査線Y2a)に導通される。このとき、次段の走査線Y2(第1の副走査線Y2a)からのLレベルの第1走査信号Sc2aが画素電極に供給され、有機EL素子21には逆バイアスが印加される。
本実施形態の画素回路20においても、バイアス及び逆バイアスの双方を有機EL素子21に印加することができるため、第1実施形態と同様に、有機EL素子21の寿命の向上を図ることができる。
なお、本実施形態の画素回路20において、スイッチングトランジスタQ21aとスイッチングトランジスタQ24はともにNチャネルトランジスタであるとして記載した。この構成以外にも、スイッチングトランジスタQ21aをNチャネルトランジスタより構成し、スイッチングトランジスタQ24をPチャネルトランジスタより構成してもよい。あるいは、スイッチングトランジスタQ21a及びスイッチングトランジスタQ24をそれぞれPチャネルトランジスタ及びNチャネルトランジスタにより構成してもよい。
このように、スイッチングトランジスタQ21a及びQ24の導電型を互いに異ならせることにより、スイッチングトランジスタQ21aのゲート電極及びスイッチングトランジスタQ24のゲート電極をともに走査線Y1を構成する第2の副走査線Y1bに接続することができる。
すなわち、スイッチングトランジスタQ21aは、Lレベルの第2走査信号Sc1bによりオン状態となり、Hレベルの第2走査信号Sc1bによりオフ状態となる。一方、スイッチングトランジスタQ24は、Hレベルの第2走査信号Sc1bによりオン状態となり、Lレベルの第2走査信号Sc1bによりオフ状態となる。つまり、スイッチングトランジスタQ21aとスイッチングトランジスタQ24とは、第2走査信号Sc1bの信号レベルに基づいて相補的に制御される。
さらに、スイッチングトランジスタQ22、Q23、及びQ24は全て同一の導電型であり、スイッチングトランジスタQ21aはスイッチングトランジスタQ22、Q23、及びQ24とは異なる導電型とすれば、スイッチングトランジスタQ21a,Q22,Q23及びQ24のゲートを同一の副走査線であるY1aに接続することもできる。この場合、第1の実施形態に関連して述べたように、画素回路20に対するデータ書き込みと有機EL素子21に対する非順バイアスの印加とは、同時に行われることとなる。
これによれば、スイッチングトランジスタQ21aとスイッチングトランジスタQ24とを共通の制御信号により制御することができ、必要となる配線の増加を抑えることができる。
(第4実施形態)
次に、本発明の第4実施形態について図8及び図9に従って説明する。本実施形態において、画素回路20が第1実施形態と相違する。従って、その相違する部分について詳細に説明する。
次に、本発明の第4実施形態について図8及び図9に従って説明する。本実施形態において、画素回路20が第1実施形態と相違する。従って、その相違する部分について詳細に説明する。
図8に示すように、本実施形態の画素回路20では、第1実施形態と相違して、スイッチングトランジスタQ21が省略され、走査線Y1が第1〜第3の副走査線Y1a〜Y1cにより構成される。そして、スイッチングトランジスタQ22のゲートは、走査線Y1を構成する第2の副走査線Y1bに接続されており、そのゲートには第2の副走査線Y1bからの第2走査信号Sc1bが入力される。また、スイッチングトランジスタQ24のゲートは、走査線Y1を構成する第3の副走査線Y1cに接続されており、そのゲートには第3の副走査線Y1cからの第3走査信号Sc1cが入力される。
図9は、図8の画素回路20を駆動するための各走査信号の波形を示すタイミングチャートである。
図9に示すように、時刻t11〜t12の期間において、第1の副走査線Y1aにスイッチングトランジスタQ23をオン状態とするHレベルの第1走査信号Sc1aが出力される。第2の副走査線Y1bにスイッチングトランジスタQ22をオン状態とするHレベルの第2走査信号Sc1bが出力される。すると、スイッチングトランジスタQ22,Q23が共にオン状態となる。このとき、データ線X1とプログラムトランジスタQ25のドレインとが電気的に接続されるとともに、プログラムトランジスタQ25は、そのゲートとドレインとが電気的に接続されたダイオード接続になる。従って、プログラムトランジスタQ25は、データ線X1より供給されたデータ電流Id1を自己のチャネルに流し、そのデータ電流Id1に応じたゲート電圧を自己のゲートに発生させる。プログラムトランジスタQ25のゲートに接続された保持キャパシタC1には、プログラムトランジスタQ25のゲート電圧に応じた電荷が蓄積される。つまり、データに相当する電荷量が保持キャパシタC1に書き込まれる。これにより、駆動トランジスタQ20のゲートに印加される電圧(ゲート電圧)は、データ電流Id1に基づいて設定した輝度階調に相当する電圧に到達する。
図9に示すように、時刻t11〜t12の期間において、第1の副走査線Y1aにスイッチングトランジスタQ23をオン状態とするHレベルの第1走査信号Sc1aが出力される。第2の副走査線Y1bにスイッチングトランジスタQ22をオン状態とするHレベルの第2走査信号Sc1bが出力される。すると、スイッチングトランジスタQ22,Q23が共にオン状態となる。このとき、データ線X1とプログラムトランジスタQ25のドレインとが電気的に接続されるとともに、プログラムトランジスタQ25は、そのゲートとドレインとが電気的に接続されたダイオード接続になる。従って、プログラムトランジスタQ25は、データ線X1より供給されたデータ電流Id1を自己のチャネルに流し、そのデータ電流Id1に応じたゲート電圧を自己のゲートに発生させる。プログラムトランジスタQ25のゲートに接続された保持キャパシタC1には、プログラムトランジスタQ25のゲート電圧に応じた電荷が蓄積される。つまり、データに相当する電荷量が保持キャパシタC1に書き込まれる。これにより、駆動トランジスタQ20のゲートに印加される電圧(ゲート電圧)は、データ電流Id1に基づいて設定した輝度階調に相当する電圧に到達する。
図9に示すように、上記第1実施形態と相違してHレベルの第2走査信号Sc1bが出力される直前の期間(時刻t121〜t122)で、スイッチングトランジスタQ22をオン状態とするHレベルの第2走査信号Sc1bが出力されている。
時刻t121〜t122の期間において、Hレベルの第2走査信号Sc1bが出力されると、スイッチングトランジスタQ22がオン状態となる。スイッチングトランジスタQ22がオン状態となると、スイッチングトランジスタQ22とプログラムトランジスタQ25を介して保持キャパシタC1に印加された電圧が消去される。そのため、駆動トランジスタのQ20が実質的にオフし、有機EL素子21に対する駆動電流の経路が遮断され、有機EL素子21は非発光状態になる。
本実施形態では、Hレベルの走査信号Sc1aが出力される時刻t11からHレベルの第2走査信号Sc1bが出力される時刻t121までの期間が発光期間になる。
(第5実施形態) 前記各実施形態で説明した電気光学装置としての有機ELディスプレイ10を用いた電子機器について説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
図10は、モバイル型のパーソナルコンピュータの構成を示す斜視図を示す。図10において、パーソナルコンピュータ30は、キーボード31を備えた本体部32と、前記有機ELディスプレイ10を用いた表示ユニット33とを備えている。この場合でも、有機ELディスプレイ10を用いた表示ユニット33は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ30の表示品位を長期間にわたって維持することができる。
尚、本発明の実施形態は、以下のように変更してもよい。
○上記各実施形態の画素回路20は、データ電流Id1〜Idmに応じた電荷を保持キャパシタC1にセットする電流プログラム方式の回路構成であるが、これに限定されるものではなく、電圧プログラム方式の画素回路20にも本発明を適用することができる。
○上記各実施形態の画素回路20は、データ電流Id1〜Idmに応じた電荷を保持キャパシタC1にセットする電流プログラム方式の回路構成であるが、これに限定されるものではなく、電圧プログラム方式の画素回路20にも本発明を適用することができる。
図11には、その電圧プログラム方式の画素回路20の具体例を示している。すなわち、図11の画素回路20において、駆動トランジスタQ20は、ドレインが有機EL素子21(画素電極)に接続され、ソースが第1の電源線Lddに接続されている。また、駆動トランジスタQ20のゲートと第1の電源線Lddとの間には、保持キャパシタC1が接続されている。さらに、駆動トランジスタQ20のゲートは、スイッチングトランジスタQ22を介してデータ線X1に接続されるとともに、リセットトランジスタQ26を介して第1の電源線Lddに接続されている。また、有機EL素子21(画素電極)は、スイッチングトランジスタQ24を介して次段の走査線Y2を構成する第1の副走査線Y2aに接続されている。
スイッチングトランジスタQ22のゲートは、走査線Y1を構成する第1の副走査線Y1aに接続されており、そのゲートには第1の副走査線Y1aからの第1走査信号Sc1aが入力される。スイッチングトランジスタQ24のゲートは、走査線Y1を構成する第2の副走査線Y1bに接続されており、そのゲートには第2の副走査線Y1bからの第2走査信号Sc1bが入力される。リセットトランジスタQ26のゲートは、走査線Y1を構成する第3の副走査線Y1cに接続されており、そのゲートには第3の副走査線Y1cからのリセット信号Sc1rが入力される。
この画素回路20は、上記第2実施形態と同様の走査信号、すなわち、図5に示す各走査信号によって駆動される。具体的には、時刻t11〜t12の期間において、Hレベルの第1走査信号Sc1aが出力されると、スイッチングトランジスタQ22がオンする。このとき、データ線X1からのデータ電圧Dd1が保持キャパシタC1に供給される。これにより、駆動トランジスタQ20のゲートに印加される電圧(ゲート電圧)は、データ電圧Dd1に基づいて設定した輝度階調に相当する電圧に到達する。そして、そのゲート電圧に応じた駆動電流が有機EL素子21に供給され、供給される駆動電流に応じた輝度階調で有機EL素子21が発光する。
その後、時刻t121〜t122の期間において、Hレベルのリセット信号Sc1rが出力されると、リセットトランジスタQ26がオンする。このとき、第1の電源線Lddから電源電圧VddがリセットトランジスタQ26を介して保持キャパシタC1に印加され、保持キャパシタC1がリセットされる。従って、駆動トランジスタのQ20のゲート電圧は電源電圧Vddの電位となり、駆動トランジスタのQ20がオフして、有機EL素子21は非発光状態になる。
さらに、時刻t13〜t14の期間では、Hレベルの第2走査信号Sc1bが出力されスイッチングトランジスタQ24がオンすることで、有機EL素子21(画素電極)がそのスイッチングトランジスタQ24を介して次段の走査線Y2(第1の副走査線Y2a)に導通される。このとき、次段の走査線Y2(第1の副走査線Y2a)からのLレベルの第1走査信号Sc2aが画素電極に供給されて、有機EL素子21には逆バイアスが印加される。
このように、図11の画素回路20においても、順バイアス及び逆バイアスの双方を有機EL素子21に印加することができるため、上記各実施形態と同様に、有機EL素子21の寿命の向上を図ることができる。
○上記各実施形態における画素回路20は、次段の走査線を利用してLレベルの走査信号を供給し、有機EL素子21に逆バイアスを印加する構成であるが、これに限定されるものではない。例えば、画素回路20を駆動する走査線の前段の走査線やそれ以外の走査線を利用して逆バイアスを印加する構成としてもよい。但し、上記実施形態のように、隣接する次段の走査線の電位を利用して逆バイアスを印加する構成とする方が、逆バイアスの印加のために必要となる配線を短くできるので、開口率の低下を抑制する上で好ましいものとなる。
○図12に示す画素回路20のように、走査線ではなく負電圧Voffを印加するための電圧供給線Loffによって逆バイアスを印加する回路構成としてもよい。つまり、図12の画素回路20は、図4に示す第2実施形態の画素回路20と相違して、スイッチングトランジスタQ24を電圧供給線Loffに接続している。そして、スイッチングトランジスタQ24をオンし有機EL素子21の画素電極を電圧供給線Loffに導通させることで、該有機EL素子21の画素電極に負電圧Voffを供給するようにしている。このようにしても、逆バイアスを有機EL素子21に印加することができるため、有機EL素子21の寿命の向上を図ることができる。
○図4、図11及び図12の画素回路20では、リセットトランジスタQ26を用いて保持キャパシタC1のデータをリセットする構成であるが、これに限定されるものではない。すなわち、画素回路20にて、リセットトランジスタQ26を省略し、データ線Xからのリセットデータを保持キャパシタC1に書き込むよう構成してもよい。なおこの場合には、リセットデータを出力するデータ線駆動回路13がリセット機構に相当する。
○第1実施形態において、図13に示す各走査信号により画素回路20を駆動してもよい。すなわち、時刻t11〜t12の期間では、Hレベルの第1走査信号Sc1aにより、上記第1実施形態と同様のプロセスで保持キャパシタC1に対するデータ書き込みが行われる。また、上記第1実施形態と相違して時刻t13〜t14の期間では、第2走査信号Sc1bが所定周期でHレベルとLレベルとを交互に繰り返すパルス波形となっている。第2走査信号Sc1bがHレベルである場合、スイッチングトランジスタQ21がオフして、スイッチングトランジスタQ24がオンする。この場合、スイッチングトランジスタQ21により駆動電流の経路が遮断されるとともに、スイッチングトランジスタQ24によりLレベルの走査信号Sc2aが有機EL素子21(画素電極)に供給されるため、有機EL素子21は逆バイアス状態(非発光状態)になる。一方、第2走査信号Sc1bがLレベルである場合、スイッチングトランジスタQ21がオンして、スイッチングトランジスタQ24がオフする。この場合、駆動電流の経路が形成されるため、有機EL素子21は順バイアス状態(発光状態)になる。このように、時刻t13〜t14の期間においては、有機EL素子21への逆バイアスの印加が断続的になり、駆動電流の経路も断続的に形成されるため、有機EL素子21の駆動モードは、発光と非発光とを交互に繰り返すインパルス駆動となる。
この駆動モードを採用する場合、1フレーム(あるいは1垂直走査期間)内において、逆バイアスの印加が複数回実施されることとなり、有機EL素子21の寿命をより向上させることができる。また、有機EL素子21が非発光となる期間が分散される。その結果、表示画像のちらつきを抑制でき、動画表示特性の改善を図ることができる。
○上記各実施形態では、非発光期間において、走査線Y、電圧供給線Loffの電位、すなわち画素電極に印加する電位を対向電極の電位(具体的には、0V)よりも低くして、有機EL素子21に逆バイアスを印加するよう構成したが、これに限定されるものではない。つまり、非発光期間において、非順バイアスを加えるものであればよく、例えば、次段の走査線Yの電位を対向電極と同等の電位とし、有機EL素子21にバイアスを与えないようにしてもよい。
C1…保持部としての保持キャパシタ、Loff…電圧供給線、Q20…駆動素子としての駆動トランジスタ、Q21,21a…第3のスイッチング素子としてのスイッチングトランジスタ、Q22,Q23…第1のスイッチング素子としてのスイッチングトランジスタ、Q24…第2のスイッチング素子としてのスイッチングトランジスタ、Q26…リセット機構としてのリセットトランジスタ、Sc1a〜Scna…第1走査信号、X,X1〜Xm…データ線、Y,Y1〜Yn…走査線、10…電気光学装置としての有機ELディスプレイ、20…画素回路、21…電気光学素子としての有機EL素子、30…電子機器としてのパーソナルコンピュータ。
Claims (12)
- 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、を含む電気光学装置であって、
前記複数の画素回路の各々は、
前記複数の走査線のうち対応する走査線からの走査信号によって制御される第1のスイッチング素子と、
前記データ線から前記第1のスイッチング素子を介して供給されたデータを保持する保持部と、
前記保持部のデータに応じた駆動電流を前記電気光学素子に供給する駆動素子と、
前記電気光学素子に接続され、該電気光学素子を前記対応する走査線とは異なる走査線と導通させるための第2のスイッチング素子と、を含み、
前記電気光学素子の非駆動時に、前記第2のスイッチング素子をオン状態にして、該電気光学素子に非順バイアスを印加するようにしたことを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置において、
前記駆動電流を流す経路に設けられ、前記非順バイアスの印加時に、該経路を電気的に遮断する第3のスイッチング素子を含むことを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置において、
前記非順バイアスを印加する際に、前記保持部のデータをリセットするリセット機構を含むことを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置において、
前記第2のスイッチング素子は、1フレーム或いは1垂直走査期間において複数回オン状態とされることを特徴とする電気光学装置。 - 請求項1〜4のいずれか1つに記載の電気光学装置において、
前記第2のスイッチング素子は、前記電気光学素子を狭持する第1電極及び第2電極のうち前記第1電極に接続されるものであり、その第2のスイッチング素子を介して導通させる前記異なる走査線の電位は、該第2のスイッチング素子をオン状態にする期間の少なくとも一部の期間において、前記第2電極の電位と同等であるかあるいは低いことを特徴とする電気光学装置。 - 請求項1〜5のいずれか1つに記載の電気光学装置において、
前記異なる走査線は、前記対応する走査線の次に選択される次段の走査線であることを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、を含む電気光学装置であって、
前記画素回路は、
前記複数の走査線のうち対応する走査線からの走査信号によって制御される第1のスイッチング素子と、
前記データ線から前記第1のスイッチング素子を介して供給されたデータを保持する保持部と、
前記保持部のデータに応じた駆動電流を前記電気光学素子に供給する駆動素子と、
前記電気光学素子に接続され、該電気光学素子を電圧供給線に導通させるための第2のスイッチング素子と、
前記保持部のデータをリセットするリセット機構と、を含み、前記リセット機構によりデータをリセットし、前記駆動素子をオフ状態とした状態で、前記第2のスイッチング素子をオン状態として、前記電気光学素子に非順バイアスを印加するようにしたことを特徴とする電気光学装置。 - 請求項1〜7のいずれか1つに記載の電気光学装置において、
前記第2のスイッチング素子は、Nチャネルのトランジスタであり、前記電気光学素子の画素電極に接続されることを特徴とする電気光学装置。 - 請求項1〜7のいずれか1つに記載の電気光学装置において、
前記第2のスイッチング素子は第1のトランジスタにより構成され、
前記第3のスイッチング素子は第2のトランジスタにより構成され、
前記第1のトランジスタと前記第2のトランジスタは互いに異なる導電型であり、
前記第1のトランジスタ及び前記第2のトランジスタはともに同一の制御信号により制御されることを特徴とする電気光学装置。 - 請求項9に記載の電気光学装置において、
前記第1のトランジスタと前記第2のトランジスタは相補的に制御されることを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、を含む電気光学装置の駆動方法であって、
前記複数の走査線のうち対応する走査線からの走査信号によってスイッチング素子を制御し、前記データ線からそのスイッチング素子を介して供給されるデータを保持部に保持するステップと、
そのデータに応じた駆動電流を前記電気光学素子に供給し、該電気光学素子を駆動するステップと、
前記電気光学素子の非駆動時にて、前記電気光学素子を前記対応する走査線とは異なる走査線と導通させ、該電気光学素子に非順バイアスを印加するステップと、を含むことを特徴とする電気光学装置の駆動方法。 - 請求項1〜10のいずれか1つに記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010063676A JP2010181903A (ja) | 2010-03-19 | 2010-03-19 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010063676A JP2010181903A (ja) | 2010-03-19 | 2010-03-19 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003179596A Division JP2005017485A (ja) | 2003-06-24 | 2003-06-24 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010181903A true JP2010181903A (ja) | 2010-08-19 |
Family
ID=42763474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010063676A Withdrawn JP2010181903A (ja) | 2010-03-19 | 2010-03-19 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010181903A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022041966A1 (zh) * | 2020-08-28 | 2022-03-03 | 上海和辉光电股份有限公司 | 显示装置及其驱动方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113048A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
JP2000268957A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2000347621A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | 画像表示方法および装置 |
WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
JP2003122304A (ja) * | 2001-10-17 | 2003-04-25 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法と携帯情報端末 |
JP2003280585A (ja) * | 2002-03-26 | 2003-10-02 | Sanyo Electric Co Ltd | 表示装置 |
JP2004252104A (ja) * | 2003-02-19 | 2004-09-09 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP2004279548A (ja) * | 2003-03-13 | 2004-10-07 | Nippon Hoso Kyokai <Nhk> | 表示駆動方法およびその回路ならびに画像表示装置 |
JP2004325885A (ja) * | 2003-04-25 | 2004-11-18 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP2005017438A (ja) * | 2003-06-24 | 2005-01-20 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
-
2010
- 2010-03-19 JP JP2010063676A patent/JP2010181903A/ja not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113048A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
JP2000268957A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2000347621A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | 画像表示方法および装置 |
WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
JP2003122304A (ja) * | 2001-10-17 | 2003-04-25 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法と携帯情報端末 |
JP2003280585A (ja) * | 2002-03-26 | 2003-10-02 | Sanyo Electric Co Ltd | 表示装置 |
JP2004252104A (ja) * | 2003-02-19 | 2004-09-09 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP2004279548A (ja) * | 2003-03-13 | 2004-10-07 | Nippon Hoso Kyokai <Nhk> | 表示駆動方法およびその回路ならびに画像表示装置 |
JP2004325885A (ja) * | 2003-04-25 | 2004-11-18 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP2005017438A (ja) * | 2003-06-24 | 2005-01-20 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022041966A1 (zh) * | 2020-08-28 | 2022-03-03 | 上海和辉光电股份有限公司 | 显示装置及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100658132B1 (ko) | 전자 장치, 전자 장치의 구동 방법 및 전자 기기 | |
JP3829778B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
US9626913B2 (en) | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device | |
JP2008083680A (ja) | 電気光学装置および電子機器 | |
JP2004054238A (ja) | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
JP2007025523A (ja) | 電子装置、電気光学装置および電子機器 | |
CN100361180C (zh) | 发光显示设备及其驱动方法 | |
WO2013014703A1 (ja) | 表示装置及び表示装置の駆動方法 | |
KR20210087867A (ko) | 디스플레이 모듈 및 이의 구동 방법 | |
KR102203773B1 (ko) | 표시패널과 이를 이용한 oled 표시 장치 | |
JP2005017485A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
JP2004325885A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP3982544B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
JP4337327B2 (ja) | ディスプレイ及び電子機器 | |
JP2010181903A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
JP2008304573A (ja) | 表示装置 | |
JP4655497B2 (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
JP4774726B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2005156703A (ja) | 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器 | |
JP2004070294A (ja) | 電子装置、電子装置の駆動方法及び電子機器 | |
JP2005043460A (ja) | 電子装置、電子装置の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP2005017977A (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
JP2004054239A (ja) | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
JP2011180552A (ja) | 画像表示装置及びその駆動方法 | |
JP2005141149A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110622 |