JP2005017977A - 電流生成供給回路及び該電流生成供給回路を備えた表示装置 - Google Patents
電流生成供給回路及び該電流生成供給回路を備えた表示装置 Download PDFInfo
- Publication number
- JP2005017977A JP2005017977A JP2003186260A JP2003186260A JP2005017977A JP 2005017977 A JP2005017977 A JP 2005017977A JP 2003186260 A JP2003186260 A JP 2003186260A JP 2003186260 A JP2003186260 A JP 2003186260A JP 2005017977 A JP2005017977 A JP 2005017977A
- Authority
- JP
- Japan
- Prior art keywords
- current
- unit
- signal
- generation
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 15
- 101100192828 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PXA2 gene Proteins 0.000 description 14
- 101100377798 Arabidopsis thaliana ABCD1 gene Proteins 0.000 description 13
- 102100024462 Cyclin-dependent kinase 4 inhibitor B Human genes 0.000 description 13
- 101000980919 Homo sapiens Cyclin-dependent kinase 4 inhibitor B Proteins 0.000 description 13
- 101150020779 PXA1 gene Proteins 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 101100192829 Arabidopsis thaliana PXC1 gene Proteins 0.000 description 2
- 101100192830 Arabidopsis thaliana PXC2 gene Proteins 0.000 description 2
- 108050001286 Somatostatin Receptor Proteins 0.000 description 2
- 102000011096 Somatostatin receptor Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101000836084 Homo sapiens Serpin B7 Proteins 0.000 description 1
- 102100025521 Serpin B7 Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Amplifiers (AREA)
Abstract
【課題】負荷に供給する駆動電流が微少な場合であっても、適切な電流値を有する駆動電流を迅速に生成、供給することができる安価かつ小型化が可能な電流生成供給回路を提供し、以て、装置規模を小型化しつつ、表示応答特性及び表示画質の向上を図ることができる表示装置を提供する。
【解決手段】電流生成供給回路ＩＬＡは、複数ビットのデジタル信号ｄ０〜ｄ３を個別に取り込んで保持するデータラッチ部１０と、定電流発生源ＩＲＡから供給される一定の電流値を有する基準電流Ｉｒｅｆを取り込み、上記データラッチ部１０から出力される出力信号ｄ１０＊〜ｄ１３＊に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流ＩＤを生成し、負荷に出力する電流生成部２０Ａと、を備え、これらの構成と上記定電流発生源ＩＲＡが同一の基板上に一体的に形成された構成を有している。
【選択図】 図１
【解決手段】電流生成供給回路ＩＬＡは、複数ビットのデジタル信号ｄ０〜ｄ３を個別に取り込んで保持するデータラッチ部１０と、定電流発生源ＩＲＡから供給される一定の電流値を有する基準電流Ｉｒｅｆを取り込み、上記データラッチ部１０から出力される出力信号ｄ１０＊〜ｄ１３＊に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流ＩＤを生成し、負荷に出力する電流生成部２０Ａと、を備え、これらの構成と上記定電流発生源ＩＲＡが同一の基板上に一体的に形成された構成を有している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電流生成供給回路及び該電流生成供給回路を備えた表示装置に関し、特に、表示データに応じた階調電流に基づいて所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子のように、供給する電流に応じて駆動状態が制御される負荷に対して、所望の電流値を有する駆動電流を生成して供給する電流生成供給回路、並びに、該電流生成供給回路を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして多用されている液晶表示装置（ＬＣＤ）に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の、実用化に向けた研究開発が盛んに行われている。
【０００３】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００４】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた階調信号を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、走査ドライバにより選択状態に設定された各表示画素に、データドライバから階調信号を供給することにより、各表示画素（発光素子）が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００５】
ここで、上記ディスプレイにおける表示駆動動作としては、走査ドライバにより選択された特定の行の表示画素（発光素子）に対して、データドライバにより印加する階調信号の電圧値（階調信号電圧）を、表示データに応じて調整することにより、各発光素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の駆動方式や、データドライバにより供給する階調信号の電流値（階調電流）を調整することにより、各発光素子に流す発光駆動電流の電流値を制御する電流指定型の駆動方式等が知られている。
【０００６】
このような表示駆動方式のうち、電圧指定型の駆動方式においては、各表示画素において階調信号電圧の電圧成分を電流成分に変換する画素駆動回路を備える必要があるが、この画素駆動回路を構成する能動素子（薄膜トランジスタ等）の特性は外的環境や経時変化による影響を受けやすく、そのため、発光駆動電流の電流値の変動が大きくなり、長期間にわたり安定的に所望の発光特性を得ることが困難であるという問題があるのに対して、表示画素に供給する階調電流の電流値を調整する電流指定型の駆動方式においては、このような素子特性の変動の影響を抑制することができるという優位性を有している。なお、電流指定型の駆動方式に適用される画素駆動回路の構成例については、詳しく後述する。
【０００７】
そして、このような電流指定型の駆動方式を採用したディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図１６に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流生成供給回路を良好に適用することができる。
【０００８】
このようなデータドライバにおいては、トランジスタＴＰｒに流れる入力電流（基準電流）Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する階調電流（駆動電流）ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。ここで、図１６に示したようなデータドライバ（定電流生成供給回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【０００９】
また、データドライバの他の構成としては、例えば、図１７に示すように、表示データに応じた電流値を有する入力電流Ｉｄｔを生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍと、該各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに対応して設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍとを備えたものを良好に適用することができる。
【００１０】
このようなデータドライバにおいては、時系列的に入力されるラッチ制御信号ＳＬ１、ＳＬ２、・・・ＳＬｍに基づいて、電流源ＰＩから出力される表示データに応じた入力電流Ｉｄｔを、ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに順次保持し、所定のタイミングで入力される出力イネーブル信号Ｓｅｎに基づいて、出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに保持された入力電流Ｉｄｔに基づく階調電流（駆動電流）ＩＤ１、ＩＤ２、・・・ＩＤｍを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図１７においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【００１１】
なお、図１６、図１７に示した従来技術においては、データドライバにより生成された階調電流（駆動電流）をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された階調電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。また、図１６に示したデータドライバ（電流生成供給回路）を構成するカレントミラー回路は、バイポーラトランジスタを適用した回路構成を有しているが、電界効果型トランジスタを適用したものも知られている。
【００１２】
【特許文献１】
特開２００２−２０２８２３号公報 （第３頁、図２、図１５）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、データドライバにより表示データに応じた階調電流（駆動電流）を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、データラインに供給される階調電流が表示データに対応して変化するとともに、各データライン（表示画素）に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成（図１６、図１７参照）に、所定の電流源から共通の電流供給ラインＬｐ、Ｌｉを介して供給される入力電流Ｉｒ、Ｉｄｔも変化することになる。
【００１４】
一般に、信号配線には寄生容量（配線容量）が存在するため、上述したような電流供給ラインやデータラインを介して所定の電流を供給する動作は、当該信号配線（電流供給ラインやデータライン）に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、電流供給ラインやデータラインを介して供給される電流が微少である場合には、その充放電動作に時間を要し、電流供給ラインやデータラインの電位が安定するまでに所定の（ある程度の）時間を要することになる。
【００１５】
ここで、データドライバにおける動作は、データライン数（すなわち、表示画素数）が増加するほど、各データラインにおける電流の保持、供給動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したように電流供給ラインやデータラインへの充放電動作にある程度の時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。すなわち、表示パネルの小型化や高精細化（高解像度化）等に伴って、データラインを介して供給される階調電流の電流値が小さくなるほど、データドライバの動作速度（又は、動作期間）が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１６】
（２）また、従来技術に示したようなデータドライバにおいては、一般に、データラインに供給する階調電流を生成する電流生成部（図１６、図１７に示したトランジスタやラッチ回路等からなる回路部分）と、該電流生成部に表示データに応じた入力電流Ｉｒ、Ｉｄｔを供給する電流発生源（電流源）とが別個に構成され、例えば、電流生成部が形成された基板の外部に設けられた電流発生源からワイヤ配線等を介して、所定の電流値を有する入力電流を供給するように構成されている。
【００１７】
このような構成を有するデータドライバ（電流生成供給回路）においては、電流生成部と電流発生源を別個に製造し、ワイヤ配線等を用いて電気的に接続する必要があるため、製造プロセスの増加に伴う製品コストの上昇や、回路規模の増大を招くという問題を有している。また、電流発生源から供給される入力電流にノイズが混入し易くなることにより、データドライバにより生成される階調電流の電流値が表示データに適切に対応しなくなり、表示画質の劣化を招くという問題を有していた。
【００１８】
そこで、本発明は、上述した課題に鑑み、負荷に供給する駆動電流が微少な場合であっても、適切な電流値を有する駆動電流を迅速に生成、供給することができる安価かつ小型化が可能な電流生成供給回路を提供し、以て、装置規模を小型化しつつ、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
請求項１記載の発明は、負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流生成供給回路において、少なくとも、所定の基準電流を生成する定電流源と、前記定電流源から供給される前記基準電流に基づいて、複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記負荷に対して供給する電流生成手段と、を備え、少なくとも、前記電流生成手段並びに前記定電流源を同一の基板上に形成したことを特徴とする。
【００２０】
請求項２記載の発明は、請求項１記載の電流生成供給回路において、前記定電流源は、制御電圧に応じて前記基準電流の電流値を任意に変更設定する手段を備えていることを特徴とする。
請求項３記載の発明は、請求項１乃至３のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する前記複数の単位電流を生成する単位電流生成回路部と、前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択して合成するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記駆動電流とすることを特徴とする。
【００２１】
請求項４記載の発明は、請求項３記載の電流生成供給回路において、前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、前記電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記スイッチ回路部により前記単位電流を選択的に合成し、前記駆動電流として前記負荷に供給することを特徴とする。
請求項５記載の発明は、請求項３記載の電流生成供給回路において、前記単位電流生成回路部は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を備え、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする。
【００２２】
請求項６記載の発明は、請求項５記載の電流生成供給回路において、前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする。
請求項７記載の発明は、請求項６記載の電流生成供給回路において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項８記載の発明は、請求項１乃至３のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成する手段と、を備えていることを特徴とする。
【００２３】
請求項９記載の発明は、請求項８記載の電流生成供給回路において、前記電流生成手段は、所定のタイミングで、前記基準電流トランジスタに前記基準電流を流して、前記電荷蓄積手段に蓄積された電荷量を、前記基準電流に応じた電荷量にリフレッシュするリフレッシュ手段を備えたことを特徴とする。
請求項１０記載の発明は、請求項１乃至９のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記駆動電流を前記負荷側から引き込む方向に流すように、前記駆動電流の信号極性を設定することを特徴とする。
【００２４】
請求項１１記載の発明は、請求項１乃至９のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記駆動電流を前記負荷に流し込む方向に流すように、前記駆動電流の信号極性を設定することを特徴とする。
請求項１２記載の発明は、請求項１乃至１１のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項１３記載の発明は、請求項１２記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２５】
請求項１４記載の発明は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、所定の基準電流を生成する定電流源と、前記複数の表示画素の各々に対応し、前記定電流源から供給される基準電流に基づいて、複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記複数の表示画素の各々に対して前記階調電流として供給する電流生成手段を有する複数の電流生成供給回路と、を備え、少なくとも、前記電流生成供給回路及び前記定電流源を同一の基板上に形成したことを特徴とする。
【００２６】
請求項１５記載の発明は、請求項１４記載の表示装置において、前記定電流源は、制御電圧に応じて前記基準電流の電流値を任意に変更設定する手段を備えていることを特徴とする。
請求項１６記載の発明は、請求項１４又は１５のいずれかに記載の表示装置において、前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する前記複数の単位電流を生成する単位電流生成回路部と、前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択して合成するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記階調電流とすることを特徴とする。
【００２７】
請求項１７記載の発明は、請求項１６記載の表示装置において、前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、前記電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記スイッチ回路部により前記単位電流を選択的に合成し、前記階調電流として前記表示画素に供給することを特徴とする。
請求項１８記載の発明は、請求項１７記載の表示装置において、前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において、前記信号保持手段により、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする。
【００２８】
請求項１９記載の発明は、請求項１６記載の表示装置において、前記単位電流生成回路部は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を備え、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする。
請求項２０記載の発明は、請求項１９記載の表示装置において、前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする。
【００２９】
請求項２１記載の発明は、請求項２０記載の表示装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項２２記載の発明は、請求項１４又は１５のいずれかに記載の表示装置において、前記電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成する手段と、を備えていることを特徴とする。
【００３０】
請求項２３記載の発明は、請求項２２記載の表示装置において、前記電流生成手段は、所定のタイミングで、前記基準電流トランジスタに前記基準電流を流して、前記電荷蓄積手段に蓄積された電荷量を、前記基準電流に応じた電荷量にリフレッシュするリフレッシュ手段を備えたことを特徴とする。
請求項２４記載の発明は、請求項１４又は２３記載の表示装置において、前記信号駆動手段は、前記基準電流が供給される基準電流供給線を備え、前記複数の電流生成供給回路の各々は、前記複数の表示画素に対応して、前記基準電流供給線に並列に接続され、該基準電流供給線を介して前記基準電流が供給されることを特徴とする。
【００３１】
請求項２５記載の発明は、請求項１４乃至２４のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
請求項２６記載の発明は、請求項１４乃至２４のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
請求項２７記載の発明は、請求項１４乃至２６のいずれかに記載の表示装置において、前記表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項２８記載の発明は、請求項２７記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００３２】
すなわち、本発明に係る電流生成供給回路は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する負荷に対して、所定の電流値を有する駆動電流（階調電流）を個別に供給する電流駆動回路であって、少なくとも、所定の電流値を有する基準電流を生成する定電流源と、該基準電流に基づいて、負荷の駆動状態を設定する複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成する単位電流生成回路部と、上記デジタル信号の各ビット値に応じて、単位電流を選択的に合成するスイッチ回路部と、を有し、該合成電流を駆動電流として負荷に供給する電流生成手段を備え、該電流生成手段が、上記定電流源とともに同一の基板上に形成された構成を有している。
【００３３】
ここで、定電流源は、変更設定が不可能な一定の電流値を有する基準電流を生成して供給するようにした回路構成を適用するものであってもよいし、所定の制御信号（制御電圧）に基づいて、変更設定が可能な所定の電流値を有する基準電流を生成するようにした回路構成を適用するものであってもよい。
また、電流生成手段は、上記基準電流が流れる基準電流トランジスタと、上記複数の単位電流が各々流れる複数の単位電流トランジスタと、を具備したカレントミラー回路構成を適用することができ、特に、複数の単位電流トランジスタの各チャネル幅が相互に異なるように設定することにより、一定の基準電流に対して各々異なる比率の電流値を有する複数の単位電流が生成される回路構成を適用することができる。
【００３４】
これにより、負荷に直接駆動電流を供給する電流駆動回路（電流生成供給回路）において、所定の電流値を有する一定の基準電流、及び、複数ビットのデジタル信号に基づいて、負荷を所望の駆動状態で動作させることができる駆動電流を生成することができるため、負荷に供給する駆動電流の電流値が微少な場合や、負荷への駆動電流の供給時間が短い場合であっても、上記入力信号を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００３５】
また、本発明に係る電流生成供給回路においては、少なくとも、電流生成供給回路を構成する電流生成手段が、基準電流を供給する定電流源とともに、同一の基板上に一体的に形成された構成を有していることにより、電流生成供給回路と定電流源とをワイヤ配線等により接続する必要がないので、製造プロセスの削減や回路規模の縮小に伴う製品コストの低減を図ることができるとともに、ワイヤ配線等を介したノイズの混入による駆動電流への影響を抑制することができ、負荷を所望の駆動状態で適切に動作させることができる。
【００３６】
特に、定電流源として基準電流の電流値を変更設定可能な構成を適用した場合には、制御信号（制御電圧の電圧値）に応じて、単位電流生成回路部において生成される各単位電流の電流値を任意に設定することができるので、上記複数ビットのデジタル信号により指定される階調に対する駆動電流の電流特性を任意に変更設定することができ、負荷を所望の駆動特性（指定階調に対する負荷の駆動状態の関係）で動作させることができる。
【００３７】
さらに、本発明に係る電流生成供給回路においては、単位電流生成回路部を構成する基準電流トランジスタに基準電流が流れることにより生じる電圧成分を保持する電荷蓄積手段（コンデンサ）が設けられ、所定のタイミングで基準電流トランジスタに一定の基準電流を流すことにより、該電荷蓄積手段に保持された電圧成分をリフレッシュするように構成されているので、単位電流トランジスタにおける電流リーク等に起因する、上記電圧成分の電圧低下を抑制して、各単位電流トランジスタの導通状態（すなわち、各単位電流の電流値）を均一化することができ、負荷を適切かつ安定した駆動状態で動作させることができる。
【００３８】
そして、本発明に係る表示装置においては、相互に直交する複数の走査ライン（走査線）及び複数のデータライン（信号線）の交点近傍に、発光素子を備えた複数の表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路を、各データライン（又は、表示画素）に対応して設けられるデータドライバ（信号駆動手段）の階調電流生成回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間に、データラッチ部（信号保持手段）に保持した複数ビットのデジタル信号（表示データ）及び定電流源から供給される一定の基準電流に基づいて、電流生成部（電流生成手段）において生成された特定の単位電流の合成電流を、階調電流として表示画素に供給するように構成されている。
【００３９】
これにより、階調電流生成回路により表示画素に供給される階調電流が、一定の基準電流、及び、複数ビットのデジタル信号に基づいて生成されるので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流の電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流の供給時間（選択時間）が短く設定されている場合であっても、基準電流が供給される基準電流供給線に存在する寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【００４０】
また、本発明に係る表示装置においても、少なくとも、ゲートドライバを構成する階調電流生成回路及び定電流源が、同一の基板上に一体的に形成されているので、表示装置の回路規模の縮小や製造プロセスの削減に伴う製品コストの低減を図ることができるとともに、基準電流へのノイズの混入を抑制することができ、表示データに応じた適切な画像表示を実現することができる。
さらに、定電流源として、上述したような制御信号（制御電圧）に応じて基準電流の電流値を変更設定することができる回路構成を適用することができ、これにより、制御信号に基づいて、階調電流生成回路により生成される階調電流の電流特性を変更設定して、指定階調に対する表示画素（発光素子）の輝度特性を任意に設定することができるので、表示装置の使用環境（環境照度）等に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【００４１】
なお、本発明に係る表示装置においては、表示画素が接続された各列のデータラインごとに上述した階調電流生成回路（電流生成供給回路）を２組備え、該２組の階調電流生成回路を交互に選択状態に設定して、一方の階調電流生成回路から所定の行の表示画素群に階調電流を供給する動作を実行しつつ、他方の階調電流生成回路により次の行の表示画素に対応した表示データ（複数ビットのデジタル信号）を取り込み保持する動作を並行して実行するように構成したものであってもよい。
これによれば、特定の行の表示画素に階調電流を供給する動作と、次行の表示画素に供給する階調電流を生成するための表示データを取り込む動作を、２組の階調電流生成回路により並行して交互に繰り返し実行することにより、各行の表示画素に対して連続的に階調電流を生成して供給することができるので、実質的にデータドライバの動作速度を向上させて、表示装置の画質の向上を図ることができる。
【００４２】
【発明の実施の形態】
以下、本発明に係る電流生成供給回路及び電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
まず、本発明に係る電流生成供給回路について、図面を参照して説明する。
＜電流生成供給回路の第１の実施形態＞
図１は、本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
図１（ａ）に示すように、本実施形態に係る電流生成供給回路ＩＬＡは、少なくとも、電流値を指定するための複数ビットのデジタル信号（本実施形態においては、便宜的に４ビットの場合を示す）ｄ０、ｄ１、ｄ２、ｄ３（ｄ０〜ｄ３）を個別に取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（ＬＣ０〜ＬＣ３）を備えたデータラッチ部（信号保持手段）１０と、定電流発生源（定電流源）ＩＲＡから供給される一定の電流値を有する基準電流Ｉｒｅｆを、基準電流供給線Ｌｓを介して取り込み、上記データラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（反転出力信号）ｄ１０＊、ｄ１１＊、ｄ１２＊、ｄ１３＊（ｄ１０＊〜ｄ１３＊；以下、本明細書中では、反転極性を示す記号を、便宜的に「＊」を用いて示す。図１（ａ）、（ｂ）の符号参照）に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流（駆動電流）ＩＤを生成し、駆動電流供給線Ｌｄを介して図示を省略した負荷に出力する電流生成部（電流生成手段）２０Ａと、を備え、これらの構成と上記定電流発生源ＩＲＡが同一の基板上に一体的に形成された構成を有している。
【００４３】
なお、図１（ａ）に示したデータラッチ部１０の構成は、本明細書においては、便宜的に図１（ｂ）に示すような回路記号で表す。図１（ｂ）において、ＩＮ０〜ＩＮ３は、各々、図１（ａ）に示した各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＩＮを示し、ＯＴ０〜ＯＴ３は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の非反転出力接点ＯＴを示し、ＯＴ０＊〜ＯＴ３＊は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の反転出力接点ＯＴ＊を示す。
【００４４】
以下、上記各構成について、具体的に説明する。
（データラッチ部１０）
データラッチ部１０は、図１（ａ）に示すように、デジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０〜ＬＣ３が並列に設けられた構成を有し、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号（非反転クロック信号）ＣＬＫ、（反転クロック信号）ＣＬＫ＊に基づいて、該タイミング制御信号ＣＬＫがハイレベル（ＣＬＫ＊がローレベル）となるタイミングで、各々個別に供給される上記デジタル信号ｄ０〜ｄ３を同時に取り込み、タイミング制御信号ＣＬＫがローレベル（ＣＬＫ＊がハイレベル）となるタイミングで、取り込んだデジタル信号ｄ０〜ｄ３に基づく信号レベル（非反転レベル及び反転レベル）を出力、保持する動作（信号保持動作）を実行する。
【００４５】
（電流生成部２０Ａ）
図２は、本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。
電流生成部２０Ａは、図２に示すように、後述する定電流発生源ＩＲＡから供給される基準電流Ｉｒｅｆに対して、各々、異なる比率の電流値を有する複数の単位電流Ｉｓａ、Ｉｓｂ、Ｉｓｃ、Ｉｓｄ（Ｉｓａ〜Ｉｓｄ）を生成するカレントミラー回路部（単位電流生成回路部）２１Ａと、上記複数の単位電流Ｉｓａ〜Ｉｓｄのうち、上述したデータラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号（反転出力信号）ｄ１０＊〜ｄ１３＊（図１に示した反転出力接点ＯＴ０＊〜ＯＴ３＊の信号レベル）に基づいて、任意の単位電流を選択して合成するスイッチ回路部２２Ａと、を備えている。
【００４６】
カレントミラー回路部２１Ａは、具体的には、図２に示すように、定電流発生源ＩＲＡから基準電流供給線Ｌｓを介して、基準電流Ｉｒｅｆが供給される（引き抜かれる）電流入力接点ＩＮＡと高電位電源＋Ｖとの間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｇａに接続されたｐチャネル型の電界効果型トランジスタ（以下、「ｐチャネル型トランジスタ」と記す）からなる基準電流トランジスタＴＰ１１と、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと高電位電源＋Ｖとの間に各電流路が接続されるとともに、制御端子が接点Ｎｇａに共通に接続された複数（ラッチ回路ＬＣ０〜ＬＣ３に対応した４個）のｐチャネル型トランジスタからなる単位電流トランジスタＴＰ１２、ＴＰ１３、ＴＰ１４、ＴＰ１５（ＴＰ１２〜ＴＰ１５）と、を備えた構成を有している。また、接点Ｎｇａ（基準電流トランジスタＴＰ１１のゲート端子）は、電流入力接点ＩＮＡに直接接続されているとともに、高電位電源＋Ｖとの間にコンデンサ（電荷蓄積手段）Ｃａが接続された構成を有している。
なお、図２においては、カレントミラー回路部２１Ａを構成する各トランジスタＴＰ１１〜ＴＰ１５のトランジスタサイズの大小関係を、トランジスタの回路記号の幅を変えることで便宜的かつ概念的に示した。
【００４７】
また、スイッチ回路部２２Ａは、負荷が接続される電流出力接点ＯＵＴｉと各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に電流路が接続されるとともに、制御端子に上記データラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０＊〜ｄ１３＊が並列的に印加される複数（４個）のｐチャネル型トランジスタからなるスイッチトランジスタＴＰ１６、ＴＰ１７、ＴＰ１８、ＴＰ１９（ＴＰ１６〜ＴＰ１９）と、を備えた構成を有している。
【００４８】
ここで、本実施形態に係る電流生成部２０Ａにおいては、特に、上述したカレントミラー回路部２１Ａを構成する各単位電流トランジスタＴＰ１２〜ＴＰ１５に流れる単位電流Ｉｓａ〜Ｉｓｄが、基準電流トランジスタＴＰ１１に流れる一定の基準電流Ｉｒｅｆに対して、各々異なる所定の電流比率の電流値を有するように設定されている。
具体的には、各単位電流トランジスタＴＰ１２〜ＴＰ１５のトランジスタサイズが各々異なる比率、例えば、各単位電流トランジスタＴＰ１２〜ＴＰ１５を構成する電界効果型トランジスタにおいて、チャネル長を一定とした場合の各チャネル幅の比が、Ｗ１２：Ｗ１３：Ｗ１４：Ｗ１５＝１：２：４：８になるように形成されている。ここで、Ｗ１２は、単位電流トランジスタＴＰ１２のチャネル幅を示し、Ｗ１３は、単位電流トランジスタＴＰ１３のチャネル幅を示し、Ｗ１４は、単位電流トランジスタＴＰ１４のチャネル幅を示し、Ｗ１５は、単位電流トランジスタＴＰ１５のチャネル幅を示す。
【００４９】
これにより、各単位電流トランジスタＴＰ１２〜ＴＰ１５に流れる単位電流Ｉｓａ〜Ｉｓｄの電流値は、基準電流トランジスタＴＰ１１のチャネル幅をＷ１１とすると、各々Ｉｓａ＝（Ｗ１２／Ｗ１１）×Ｉｒｅｆ、Ｉｓｂ＝（Ｗ１３／Ｗ１１）×Ｉｒｅｆ、Ｉｓｃ＝（Ｗ１４／Ｗ１１）×Ｉｒｅｆ、Ｉｓｄ＝（Ｗ１５／Ｗ１１）×Ｉｒｅｆに設定される。したがって、単位電流トランジスタＴＰ１２〜ＴＰ１５の各チャネル幅を、各々２ｋ（ｋ＝０、１、２、３、・・・；２ｋ＝１、２、４、８、・・・）の関係になるように設定することにより、各単位電流Ｉｓａ〜Ｉｓｄの電流値を２ｋで規定される比率に設定することができる。
【００５０】
このような構成を有する電流生成部２０Ａにおいては、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊の信号レベルに応じて、スイッチ回路部２２Ａのうちの、特定のスイッチトランジスタがオン動作（スイッチトランジスタＴＰ１６〜ＴＰ１９のいずれか１つ以上がオン動作する場合のほか、いずれのスイッチトランジスタＴＰ１６〜ＴＰ１９もオフ動作する場合を含む）し、該オン動作したスイッチトランジスタに接続されたカレントミラー回路部２２Ａの単位電流トランジスタ（ＴＰ１２〜ＴＰ１５のいずれか１つ以上の組み合わせ）に、基準電流トランジスタＴＰ１１ａ又はＴＰ１１ｂに流れる基準電流Ｉｒｅｆに対して、所定比率（ａ×２ｋ倍；ａは基準電流トランジスタＴＰ１１ａ又はＴＰ１１ｂのチャネル幅Ｗ１１により規定される定数）の電流値を有する単位電流Ｉｓａ〜Ｉｓｄが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流ＩＤが、高電位電源＋Ｖから、オン状態にあるスイッチトランジスタ（ＴＰ１６〜ＴＰ１９のいずれか）に接続された単位電流トランジスタ（ＴＰ１２〜ＴＰ１５のいずれか）及び電流出力接点ＯＵＴｉ、駆動電流供給線Ｌｄを介して、図示を省略した負荷方向に流れる。
【００５１】
したがって、複数ビットのデジタル信号のビット数ｋに応じて、２ｋ段階の電流値を有する負荷駆動電流ＩＤが生成される。すなわち、本実施形態のように４ビットのデジタル信号ｄ０〜ｄ３を適用した場合には、各単位電流トランジスタＴＰ１２〜ＴＰ１５に接続されるトランジスタＴＰ１６〜ＴＰ１９のオン状態に応じて、２４＝１６段階（階調）の異なる電流値を有する負荷駆動電流ＩＤが生成される。
【００５２】
（定電流発生源ＩＲＡ）
また、定電流発生源ＩＲＡは、図２に示すように、高電位電源＋Ｖと接点Ｎｒａとの間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｒａに接続されたｐチャネル型トランジスタＴｒ１０１と、接点Ｎｒａと低電位電源−Ｖとの間に、電流路が接続されるとともに、制御端子が接点Ｎｒａに接続されたｎチャネル型トランジスタＴｒ１０２と、基準電流供給線Ｌｓを介して電流生成供給回路ＩＬＡの電流生成部２１Ａに、基準電流Ｉｒｅｆを供給する（引き抜く）電流入力接点ＩＮＡと低電位電源−Ｖとの間に、電流路が接続されるとともに、制御端子がｎチャネル型トランジスタＴｒ１０２の制御端子（接点Ｎｒａ）に接続されたｎチャネル型トランジスタＴｒ１０３と、を備えた構成を有している。
【００５３】
このような構成を有する定電流発生源ＩＲＡにおいては、所定の高電位電源＋Ｖと低電位電源−Ｖとの間に、直接に接続されたｐチャネル型トランジスタＴｒ１０１及びｎチャネル型トランジスタＴｒ１０２の電流路を定常的に流れる電流を基準として、ｎチャネル型トランジスタＴｒ１０２及びＴｒ１０３からなるカレントミラー回路により所定の電流比率の電流値を有する電流がｎチャネル型トランジスタＴｒ１０３の電流路に流れ、基準電流供給線Ｌｓ及び電流入力接点ＩＮＡを介して、基準電流Ｉｒｅｆとして上記電流生成供給回路ＩＬＡ（電流生成部２０Ａ）に供給される（電流生成供給回路ＩＬＡ側から定電流発生源ＩＲＡ方向に引き抜かれる）。
【００５４】
これにより、本実施形態に係る電流生成供給回路ＩＬＡにおいては、タイミング制御信号ＣＬＫ、ＣＬＫ＊により規定されるタイミングで、データラッチ部１０に入力される複数ビットのデジタル信号ｄ０〜ｄ３（すなわち、データラッチ部１０からの出力信号ｄ１０＊〜ｄ１３＊）に応じて、電流生成部２２Ａにより基準電流Ｉｒｅｆに対して所定の電流比率の電流値を有するアナログ電流からなる負荷駆動電流ＩＤが生成されて、負荷に供給されることになる（本実施形態においては、上述したように、電流生成供給回路側から負荷方向に負荷駆動電流が流し込まれる）。
【００５５】
なお、本実施形態においては、電流生成供給回路に接続された負荷に対して、電流生成供給回路側から負荷駆動電流ＩＤを流し込むように電流極性を設定した構成（以下、便宜的に「電流印加方式」と記す）について示したが、本発明はこれに限定されるものではなく、負荷側から電流生成供給回路方向に負荷駆動電流ＩＤを引き込むように電流極性を設定した構成（以下、便宜的に「電流シンク方式」と記す）を適用したものであってもよい。以下、電流シンク方式に対応した電流生成供給回路について、簡単に後述する。
【００５６】
＜電流生成供給回路の第２の実施形態＞
図３は、本発明に係る電流生成供給回路の第２の実施形態を示す概略構成図であり、図４は、本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００５７】
図３に示すように、本実施形態に係る電流生成供給回路ＩＬＢは、上述した第１の実施形態（図１参照）と同様に、データラッチ部１０と、該データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）の非反転出力接点ＯＴに接続された電流生成部２０Ｂと、を備え、これらの構成と、電流生成供給回路ＩＬＢ（電流生成部２０Ｂ）に基準電流Ｉｒｅｆを供給する定電流発生源ＩＲＢが同一の基板上に一体的に形成された構成を有している。
【００５８】
電流生成部２０Ｂは、図４に示すように、概略、上述した実施形態（図２参照）と略同等の回路構成を有するカレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂと、を備え、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号（非反転出力信号）ｄ１０〜ｄ１３に基づいて、基準電流Ｉｒｅｆに対して所定の電流比率の電流値を有する複数の単位電流Ｉｓｈ、Ｉｓｉ、Ｉｓｊ、Ｉｓｋ（Ｉｓｈ〜Ｉｓｋ）を選択的に合成して生成される負荷駆動電流ＩＤを負荷に供給するように構成されている。
【００５９】
電流生成部２０Ｂは、具体的には、図４に示すように、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを構成する全てのトランジスタＴＮ２１、ＴＮ２２〜ＴＮ２９がｎチャネル型トランジスタにより形成されている。基準電流トランジスタＴＮ２１は、電流路が定電流発生源ＩＲＢから基準電流供給線Ｌｓを介して、基準電流Ｉｒｅｆが供給される（流し込まれる）電流入力接点ＩＮＢと低電位電源−Ｖとの間に接続されるとともに、制御端子が接点Ｎｇｂに接続され、接点Ｎｇｂと低電位電源−Ｖとの間にはコンデンサＣｂが接続されている。
【００６０】
また、単位電流トランジスタＴＮ２２〜ＴＮ２５は、各々、電流路が各接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと低電位電源−Ｖとの間に接続されるとともに、制御端子が接点Ｎｇｂに共通に接続され、また、スイッチング用のトランジスタＴＮ２６〜ＴＮ２９は、各々、電流路が上記各接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子にデータラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（非反転出力信号）ｄ１０〜ｄ１３が並列的に印加されるように構成されている。
【００６１】
ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各単位電流トランジスタＴＮ２２〜ＴＮ２５のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタＴＮ２１を基準として、所定の比率になるように形成され、各電流路に流れる単位電流Ｉｓｈ〜Ｉｓｋが、基準電流Ｉｒｅｆに対して、各々異なる所定の電流比率の電流値を有するように設定されている。
【００６２】
また、定電流発生源ＩＲＢは、図４に示すように、高電位電源＋Ｖと低電位電源−Ｖとの間に、電流路が接点Ｎｒｂを介して直列に接続されるとともに、各制御端子が接点Ｎｒｂに共通に接続されたｐチャネル型トランジスタＴｒ２０１及びｎチャネル型トランジスタＴｒ２０２と、低電位電源−Ｖと電流生成供給回路ＩＬＢ（電流生成部２１Ｂ）の電流入力接点ＩＮＢとの間に、電流路が接続されるとともに、制御端子がｎチャネル型トランジスタＴｒ２０２の制御端子（接点Ｎｒｂ）に接続されたｎチャネル型トランジスタＴｒ２０３と、を備えた構成を有している。
【００６３】
このような構成を有する定電流発生源ＩＲＢにおいても、上述した実施形態（図２参照）と同様に、ｐチャネル型トランジスタＴｒ２０１及びｎチャネル型トランジスタＴｒ２０２の電流路を定常的に流れる電流を基準として、ｎチャネル型トランジスタＴｒ２０２及びＴｒ２０３からなるカレントミラー回路により、ｎチャネル型トランジスタＴｒ２０３の電流路に流れる所定の電流比率の電流値を有する電流が、基準電流供給線Ｌｓ及び電流入力接点ＩＮＢを介して、基準電流Ｉｒｅｆとして上記電流生成供給回路ＩＬＢ（電流生成部２０Ｂ）に供給される（定電流発生源ＩＲＢ側から電流生成供給回路ＩＬＢ方向に流し込まれる）。
【００６４】
これにより、本実施形態に係る電流生成供給回路ＩＬＢにおいても、データラッチ部１０に入力される複数ビットのデジタル信号ｄ０〜ｄ３（データラッチ部１０からの出力信号ｄ１０〜ｄ１３）に応じて、スイッチ回路部２２Ｂの特定のスイッチトランジスタＴＮ２６〜ＴＮ２９がオン動作して、該オン動作したスイッチトランジスタに接続された単位電流トランジスタＴＮ２２〜ＴＮ２５を介して流れる、基準電流Ｉｒｅｆに対して所定比率倍の電流値を有する単位電流Ｉｓｈ〜Ｉｓｋが選択的に合成されて、電流出力接点ＯＵＴｉ及び駆動電流供給線Ｌｄを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、負荷側から電流生成供給回路方向に負荷駆動電流が流れ込む）。
【００６５】
したがって、上述した第１及び第２の実施形態に示した電流生成供給回路ＩＬＡ、ＩＬＢにおいては、駆動電流供給線Ｌｄを介して負荷に直接接続された電流生成部２０Ａ、２０Ｂに、定電流発生源ＩＲＡ、ＩＲＢから基準電流供給線Ｌｓを介して信号レベルが変動しない一定の基準電流Ｉｒｅｆを供給し、複数ビットのデジタル信号ｄ０〜ｄ３（データラッチ部１０の出力信号ｄ１０〜ｄ１３、ｄ１０＊〜ｄ１３＊）に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する負荷駆動電流ＩＤを生成する構成を有していることにより、負荷駆動電流の生成に関連して供給される信号（デジタル信号及び基準電流）が電位変動をほとんど生じることがないので、負荷駆動電流ＩＤの電流値が微少な場合や、負荷への負荷駆動電流ＩＤの供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、配線容量等の寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００６６】
また、負荷駆動電流ＩＤの電流値を設定するために電流生成供給回路ＩＬＡ、ＩＬＢに供給される電流として一定の電流値からなる基準電流Ｉｒｅｆを供給し、かつ、複数ビットのデジタル信号の信号レベルをそのまま適用して、カレントミラー回路により予め基準電流に対する電流比率が規定された複数の単位電流を選択的に合成して負荷駆動電流ＩＤを生成することができるので、複数ビットのデジタル信号により指定される階調（指定階調）に対して均一化された電流特性（指定階調−負荷駆動電流の電流値の関係）を有する負荷駆動電流を生成することができ、比較的簡易な駆動制御方法（負荷駆動電流の生成供給動作）で、負荷を適切な駆動状態で動作させることができる。
【００６７】
また、第１及び第２の実施形態に示した電流生成供給回路においては、少なくとも、電流生成供給回路を構成するデータラッチ部及び電流生成部に加え、基準電流を供給する定電流発生源が、同一の基板上に一体的に形成された構成を有していることにより、別個に設けられた電流生成供給回路と定電流発生源とをワイヤ配線等により接続する必要がないので、製造プロセスの削減や回路規模の縮小に伴う製品コストの低減を図ることができるとともに、ワイヤ配線（基準電流供給線）等を介したノイズの混入による負荷駆動電流への影響を抑制することができ、負荷を所望の駆動状態で適切に動作させることができる。
【００６８】
＜電流生成供給回路の第３の実施形態＞
図５は、第３の実施形態に係る電流生成供給回路に適用される定電流発生源の一具体例を示す回路構成図であり、図６は、本実施形態に係る電流生成供給回路における負荷駆動電流の電流特性の一例を示す特性図である。なお、本実施形態において、定電流発生源以外の構成については、上述した各実施形態（図１乃至図４）と同等の構成を有しているので、その説明を簡略化又は省略する。
【００６９】
図５（ａ）に示すように、本実施形態に係る電流印加方式に対応した電流生成供給回路に適用される定電流発生源ＩＲＣは、少なくとも、電流発生部（図２参照）２０Ａに基準電流Ｉｒｅｆが供給される電流入力接点ＩＮＣ（第１の実施形態に係る電流生成供給回路ＩＬＡに示した電流入力接点ＩＮＡに相当する）と低電位電源−Ｖとの間に電流路が接続され、制御端子に所定の制御電圧（バイアス電圧；制御信号）Ｖｂｓが印加されるｎチャネル型トランジスタＴｒ３０１を備えた構成を有している。
【００７０】
また、図５（ｂ）に示すように、本実施形態に係る電流シンク方式に対応した電流生成供給回路に適用される定電流発生源ＩＲＣは、少なくとも、高電位電源＋Ｖと電流発生部（図４参照）２０Ｂに基準電流Ｉｒｅｆが供給される電流入力接点ＩＮＣ（第２の実施形態に係る電流生成供給回路ＩＬＢに示した電流入力接点ＩＮＢに相当する）との間に電流路が接続され、制御端子に所定の制御電圧Ｖｂｓが印加されるｎチャネル型トランジスタＴｒ３０２を備えた構成を有している。
【００７１】
このような構成を有する定電流発生源ＩＲＣによれば、ｎチャネル型トランジスタＴｒ３０１、Ｔｒ３０２のゲート端子に任意の電圧値を有する制御電圧Ｖｂｓを印加することにより、該ｎチャネル型トランジスタＴｒ３０１、Ｔｒ３０２の導通状態（すなわち、ｎチャネル型トランジスタのソース−ドレイン間の電位差）が制御されて、ｎチャネル型トランジスタＴｒ３０１、Ｔｒ３０２の電流路を流れる電流値が変更制御される。これにより、定電流発生源ＩＲＣから電流入力接点ＩＮＣに供給される（引き抜かれる、又は、流し込まれる）基準電流Ｉｒｅｆが任意の電流値に設定される。
【００７２】
したがって、本実施形態に係る定電流発生源ＩＲＣを備えた電流生成供給回路においては、例えば、図示を省略した制御部（コントローラ）等から定電流発生源ＩＲＣに供給する制御信号（制御電圧Ｖｂｓの電圧値）に応じて、定電流発生源ＩＲＣにより生成される基準電流Ｉｒｅｆの電流値が任意に変更設定され、電流生成部に設けられた基準電流トランジスタのゲート端子（接点Ｎｇａ、Ｎｇｂ）に生じる電圧成分（すなわち、コンデンサＣａ、Ｃｂに蓄積される電荷量）が、上記制御信号により設定される基準電流Ｉｒｅｆの電流値及びチャネル幅に基づいて、所定の電圧レベルに一義的に設定され、各単位電流トランジスタのゲート端子に共通に印加される。
【００７３】
これにより、各単位電流トランジスタの導通状態が制御されて、複数ビットのデジタル信号ｄ０〜ｄ３による指定階調に対する負荷駆動電流ＩＤの電流値の関係（電流特性）が規定される。よって、図６に示すように、制御信号（制御電圧Ｖｂｓの電圧値）を適宜設定することにより、指定階調に対する負荷駆動電流の電流特性を任意に変更設定することができ、負荷を所望の駆動特性（指定階調に対する負荷の駆動状態の関係）で動作させることができる。ここで、図６においては、制御電圧Ｖｂｓの電圧値を２段階（２種類）に切り換えた場合の電流特性ＳＰａ及びＳＰｂを示したが、本発明はこれに限定されるものではなく、制御電圧Ｖｂｓの電圧値を連続的に変更することにより、電流生成供給回路の電流特性を無段階的に任意の設定変更することができ、負荷を任意の駆動特性で動作させることができる。
【００７４】
なお、上述した第１乃至第３の実施形態において、複数ビットのデジタル信号としては、後述するように、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。以下、上述したような構成及び機能を有する電流生成供給回路を、データドライバに適用した表示装置について、具体的に説明する。
【００７５】
＜表示装置の第１の実施形態＞
図７は、本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図であり、図８は、本実施形態に係る表示装置の要部構成を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、データドライバ側から表示画素に階調電流（駆動電流）を流し込むようにした電流印加方式を採用した場合について説明し、上述した第１の実施形態に示した電流生成供給回路（図１、図２）を適宜参照する。
【００７６】
図７、図８に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素（負荷）がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬａ、ＳＬｂに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬ１、ＤＬ２、・・・（ＤＬ）に接続されたデータドライバ（信号駆動手段）１３０Ａと、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０Ａと、表示装置１００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０Ａと、を備えて構成されている。
【００７７】
以下、上記各構成について説明する。
（表示パネル１１０Ａ）
表示パネル１１０Ａは、図８に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、走査ラインＳＬａ、ＳＬｂに対して直交し、各列ごとの表示画素群に対応するように配設されたデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図８中、画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００７８】
表示画素は、例えば、走査ドライバ１２０Ａから走査ラインＳＬａを介して印加される走査信号Ｖｓｅｌ、走査ラインＳＬｂを介して印加される走査信号Ｖｓｅｌ＊（走査ラインＳＬａに印加される走査信号Ｖｓｅｌの極性反転信号；図８の符号参照）、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される階調電流（駆動電流）Ｉｐｉｘに基づいて、各表示画素における階調電流Ｉｐｉｘの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬと、を有して構成されている。
【００７９】
なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。また、本実施形態においては、表示画素の発光素子として、有機ＥＬ素子ＯＥＬを適用した構成を示すが、本発明はこれに限定されるものではなく、発光素子に供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子であれば、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００８０】
（走査ドライバ１２０Ａ）
走査ドライバ１２０Ａは、図８に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各行の走査ラインＳＬａ、ＳＬｂに対応して複数段備え、システムコントローラ１４０Ａから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル（選択レベル；例えば、ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬａに印加されるとともに、該走査信号Ｖｓｅｌを極性反転した電圧レベルが走査信号Ｖｓｅｌ＊として各走査ラインＳＬｂに印加される。これにより、各行ごとの表示画素群を選択状態に設定し、データドライバ１３０Ａから各データラインＤＬを介して供給される表示データに基づく階調電流Ｉｐｉｘを、各表示画素に書き込むように制御する。
【００８１】
（データドライバ１３０Ａ）
データドライバ１３０Ａは、図８に示すように、システムコントローラ１４０Ａから供給されるデータ制御信号（後述するシフトスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１５０Ａから供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、定電流発生源ＩＲから供給される基準電流Ｉｒｅｆに基づいて、当該表示データに対応する電流値を有する階調電流Ｉｐｉｘを生成して、各データラインＤＬを介して走査ドライバ１２０Ａにより選択状態に設定された各表示画素に並行して供給するように制御する。なお、データドライバ１３０Ａの具体的な回路構成やその駆動制御動作については、詳しく後述する。
【００８２】
（システムコントローラ１４０Ａ）
システムコントローラ１４０Ａは、後述する表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの各々に対して、走査制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ等）及びデータ制御信号（上述したシフトスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖｓｅｌ、Ｖｓｅｌ＊及び階調電流Ｉｐｉｘを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作（詳しくは、後述する）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００８３】
（表示信号生成回路１５０Ａ）
表示信号生成回路１５０Ａは、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０Ａは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０Ａに供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０Ａは、表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａに対して供給する上記走査制御信号及びデータ制御信号を生成する。
【００８４】
なお、本実施形態において、表示パネル１１０Ａとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル１１０Ａと走査トランジスタ１２０Ａ、データドライバ１３０Ａが同一の基板上に形成されているものであってもよいし、後述するデータドライバ１３０Ａのみ、もしくは、走査ドライバ１２０Ａ及びデータドライバ１３０Ａを、表示パネル１１０Ａとは別個に設けて電気的に接続するようにしたものであってもよい。
【００８５】
（データドライバの構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置１００Ａに適用されるデータドライバ１３０Ａは、概略、第１の実施形態（図１、図２参照）に示した電流生成供給回路ＩＬＡ（データラッチ部１０、電流生成部２０Ａ）が各データラインＤＬに対応して、階調電流生成回路として個別に設けられ、各々の階調電流生成回路に対して、第１の実施形態（図２参照）に示したように、同一の基板上に形成された唯一の定電流発生源（定電流源）ＩＲＡから、共通の基準電流供給線Ｌｓを介して、一定の電流値を有する基準電流Ｉｒｅｆが供給される（本実施例においては、基準電流Ｉｒｅｆが引き抜かれるように供給される）ように構成されている。
【００８６】
本実施例に係るデータドライバ１３０Ａは、例えば、図８に示すように、システムコントローラ１４０Ａからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、シフトスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３１Ａと、該シフトレジスタ回路１３１Ａからのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の出力タイミングに基づいて、表示信号生成回路１５０Ａから順次供給される１行分の表示データＤ０〜Ｄｑ（ここでは、図１、図２に示した電流生成供給回路ＩＬＡに入力されるデジタル信号ｄ０〜ｄ３に対応させて、便宜的にｑ＝３とする）を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データライン（上述した駆動電流供給線Ｌｄに相当する）ＤＬ１、ＤＬ２、・・・に供給する階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・（上述した電流生成供給回路ＩＬＡに相当する；以下、便宜的に「階調電流生成回路ＰＸＡ」とも記す）からなる階調電流生成回路群１３２Ａと、データドライバ１３０Ａの内部であって、少なくとも、上記階調電流生成回路群１３２Ａと同一の基板上に一体的に形成され、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、共通の基準電流供給線Ｌｓを介して一定の電流値を有する基準電流Ｉｒｅｆを定常的に供給する唯一の定電流発生源ＩＲ（上述した定電流発生源ＩＲＡに相当する）と、を備えて構成されている。
【００８７】
ここで、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・は、上述した電流生成供給回路ＩＬＡ（図１、図２）と同等の構成を有するデータラッチ部（信号保持手段）１０１、１０２、１０３、・・・、及び、電流生成部（電流生成手段）２０１、２０２、２０３・・・を各々備えた構成を有している。
なお、本実施例においては、データドライバ１３０Ａに設けられた全ての階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、単一の定電流発生源ＩＲから基準電流Ｉｒｅｆが共通に供給される構成を示したが、本発明はこれに限定されるものではなく、例えば、データドライバが表示パネルに対して複数個設けられている場合には、各データドライバ内に定電流発生源を個別に備えるものであってもよく、また、単一のデータドライバ内に設けられた複数の階調電流生成回路ごとに対応して定電流発生源を複数備えるものであってもよい。
【００８８】
（表示画素の構成例）
次いで、上述した表示装置（表示パネル１１０Ａ）の各表示画素に適用される画素駆動回路について簡単に説明する。
図９は、本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、電流印加方式を採用した表示装置に適用可能な一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【００８９】
図９に示すように、本実施例に係る画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が電源接点Ｖｄｄ及び接点Ｎｘａに各々接続されたｐチャネル型トランジスタＴｒ３１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｘａに各々接続されたｐチャネル型トランジスタＴｒ３２と、ゲート端子が接点Ｎｘｂに、ソース端子及びドレイン端子が接点Ｎｘａ及び接点Ｎｘｃに各々接続されたｐチャネル型トランジスタＴｒ３３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎｘｂ及び接点Ｎｘｃに各々接続されたｎチャネル型トランジスタＴｒ３４と、接点Ｎｘａ及び接点Ｎｘｂ間に接続されたコンデンサ（保持容量）Ｃｘと、を備えた構成を有している。ここで、電源接点Ｖｄｄは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【００９０】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎｘｃに、カソード端子が低電位電源（例えば、接地電位Ｖｇｎｄ）に各々接続された構成を有している。ここで、コンデンサＣｘは、トランジスタＴｒ３３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００９１】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａにハイレベル（選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂにローレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、階調電流Ｉｐｉｘをデータドライバ１３０ＡからデータラインＤＬに供給する。ここでは、階調電流Ｉｐｉｘとして、正極性の電流を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して表示画素（画素駆動回路ＤＣｘ）方向に当該電流が流し込まれる（印加する）ように設定する。
【００９２】
これにより、画素駆動回路ＤＣｘを構成するトランジスタＴｒ３２及びＴｒ３４がオン動作するとともに、トランジスタＴｒ３１がオフ動作して、データラインＤＬに供給された階調電流Ｉｐｉｘに対応する正の電位が接点Ｎｘａに印加される。また、接点Ｎｘｂ及び接点Ｎｘｃ間が短絡して、トランジスタＴｒ３３のゲート−ドレイン間が同電位に制御されることにより、トランジスタＴｒ３３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎｘａ及び接点Ｎｘｂ間）には、階調電流Ｉｐｉｘに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【００９３】
次いで、発光動作期間において、走査ラインＳＬａにローレベル（非選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂにハイレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、データラインＤＬへの階調電流Ｉｐｉｘの供給を遮断する。これにより、トランジスタＴｒ３２及びＴｒ３４がオフ動作してデータラインＤＬ及び接点Ｎｘａ間、並びに、接点Ｎｘｂ及び接点Ｎｘｃ間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【００９４】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎｘａ及び接点Ｎｘｂ間（トランジスタのＴｒ３３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ３３はオン動作する。また、上記走査信号Ｖｓｅｌ（ローレベル）の印加により、トランジスタＴｒ３１が同時にオン動作するので、電源接点（高電位電源）ＶｄｄからトランジスタＴｒ３１及びＴｒ３３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉｐｉｘ（より詳しくは、コンデンサＣｘに蓄積された電荷に基づく電圧成分）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
【００９５】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１０は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１１は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図８に示したデータドライバの構成に加え、図１及び図２に示した電流生成供給回路の構成も適宜参照しながら説明する。
【００９６】
（データドライバの制御動作）
データドライバ１３０Ａにおける制御動作は、まず、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられたデータラッチ部１０１、１０２、１０３、・・・に、表示信号生成回路１５０Ａから供給される表示データＤ０〜Ｄ３を取り込み保持する信号保持動作と、該データラッチ部１０１、１０２、１０３、・・・からの出力信号（表示データＤ０〜Ｄ３の反転出力信号）に基づいて、電流生成部２０１、２０２、２０３、・・・により、上記表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを生成して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して各表示画素（画素駆動回路ＤＣｘ）に個別に供給する電流生成供給動作と、を順次設定することにより実行される。
【００９７】
ここで、信号保持動作においては、図１０に示すように、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各データラッチ部１０１、１０２、１０３、・・・により、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれたデータラッチ部１０１、１０２、１０３、・・・から順に、出力信号が各電流生成部２０１、２０２、２０３、・・・に出力される状態が、一定期間（例えば、次のハイレベルのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が出力されるまでの期間）保持される。
【００９８】
また、電流生成供給動作においては、上記データラッチ部１０１、１０２、１０３、・・・から出力される出力信号に基づいて、各電流生成部２０１、２０２、２０３、・・・に設けられた複数のスイッチトランジスタ（図２に示したスイッチトランジスタＴＰ１６〜ＴＰ１９）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された単位電流トランジスタ（図２に示した単位電流トランジスタＴＰ１２〜ＴＰ１５）に流れる単位電流の合成電流が、階調電流Ｉｐｉｘとして各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して順次供給される。
【００９９】
ここで、階調電流Ｉｐｉｘは、例えば、全てのデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・に対して、少なくとも一定期間、並列的に供給されるように設定される。また、本実施形態においては、上述したように、基準電流Ｉｒｅｆに対して予めトランジスタサイズにより規定された所定比率（例えば、ａ×２ｋ；ｋ＝０、１、２、３、・・・）の電流値を有する複数の単位電流を生成し、上記反転出力信号に基づいてスイッチトランジスタがオン／オフ動作することにより、所定の単位電流を選択して合成し、正極性の階調電流Ｉｐｉｘを生成して、データドライバ１３０側からデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・方向に流し込むように該階調電流Ｉｐｉｘを供給する。
【０１００】
なお、本実施例に係るデータドライバ１３０Ａにおいては、図８に示したように、定電流発生源ＩＲから一定の電流値を有する基準電流Ｉｒｅｆが供給される共通の基準電流供給線Ｌｓに対して、複数の階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・が並列的に接続された構成を有し、図１０に示したように、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・において、表示データＤ０〜Ｄ３に基づいて、同時に並行して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・（表示画素）に供給する階調電流Ｉｐｉｘが生成されるので、基準電流供給線Ｌｓを介して各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に供給される電流は、定電流発生源ＩＲにより供給される基準電流Ｉｒｅｆそのものではなく、階調電流生成回路の数（すなわち、表示パネル１１０に配設されたデータラインの数に相当する；例えば、ｍ個）に応じて、略均等分割された電流値（Ｉｒｅｆ／ｍ）を有する電流が供給されることになる。
【０１０１】
したがって、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・の電流生成部２０１、２０２、２０３、・・・を構成するカレントミラー回路部において設定される基準電流Ｉｒｅｆに対する各単位電流の電流比率（すなわち、基準電流トランジスタに対する単位電流トランジスタのチャネル幅の比）を、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に供給される上記電流値（Ｉｒｅｆ／ｍ）を勘案して、例えば、図３に示した回路構成における比率のｍ倍に設定するようにしてもよい。
【０１０２】
また、他の構成として、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に、例えば、シフトレジスタ回路１３１Ａから出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて選択的にオン動作するスイッチ手段を設け、各電流生成部２０１、２０２、２０３、・・・において、表示データＤ０〜Ｄ３に基づいて階調電流Ｉｐｉｘが生成される電流生成供給動作の期間のみ、上記定電流発生源ＩＲからの基準電流Ｉｒｅｆをそのまま、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に選択的に供給するようにしてもよい（後述する表示装置の第２の実施形態に示す電流供給制御トランジスタＴＰ４８参照）。
【０１０３】
（表示パネル１１０の制御動作）
そして、表示パネル１１０Ａ（表示画素）における制御動作は、図１１に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔｓｅと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔｓｅは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインＤＬに階調電流Ｉｐｉｘを並列的に供給する一定期間を含む期間に設定される。
【０１０４】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図１１に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０Ａにより走査ラインＳＬａ、ＳＬｂを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬに並列的に供給された階調電流Ｉｐｉｘを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図１１に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１０５】
したがって、本実施形態に係るデータドライバ及び表示装置によれば、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・により各データラインＤＬを介して特定の行の表示画素群に供給される階調電流Ｉｐｉｘが、単一の定電流発生源ＩＲから（共通の基準電流供給線Ｌｓを介して）供給される信号レベルが変動しない一定の基準電流Ｉｒｅｆ、及び、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ３に基づいて生成されるので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流Ｉｐｉｘの電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流Ｉｐｉｘの供給時間（選択時間）が短く設定されている場合であっても、階調電流Ｉｐｉｘの生成に関連してデータドライバ（各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・）に供給される信号の伝達遅延の影響を排除して、データドライバの動作速度の低下を抑制することができるともに、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・により生成される階調電流を均一化して、表示装置における表示応答特性及び表示画質の向上を図ることができる。
【０１０６】
また、本実施形態に係るデータドライバ及び表示装置によれば、少なくとも、データドライバの階調電流生成回路群、及び、基準電流を供給する定電流発生源が、同一の基板上に一体的に形成された構成を有していることにより、各階調電流生成供給回路と定電流発生源とをワイヤ配線等により接続する必要がないので、製造プロセスの削減及び回路規模の縮小に伴う製品コストの低減や表示装置の小型化を図ることができるとともに、ワイヤ配線（基準電流供給線）等を介したノイズの混入による階調電流への影響を抑制することができ、表示画素を表示データに応じた適切な輝度階調で発光動作させて表示画質の向上を図ることができる。
【０１０７】
なお、本実施形態に係る表示装置においては、データドライバ及び表示画素（画素駆動回路）として、電流印加方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図３、図４に示したような電流生成供給回路ＩＬＢを階調電流生成回路に適用して、表示画素側からデータドライバ方向に階調電流Ｉｐｉｘを引き込むように供給する電流シンク方式対応した構成を有するものであってもよいことはいうまでもない。
【０１０８】
また、本実施形態に係る表示装置においては、図１、図２（又は図３、図４）に示したように、定電流発生源ＩＲにより設定変更が不可能な一定の電流値を有する基準電流Ｉｒｅｆを生成して、各階調電流生成回路に対して供給する構成を示したが、本発明はこれに限定されるものではなく、例えば、図５に示したような回路構成を有し、制御信号（制御電圧）に基づいて、基準電流Ｉｒｅｆの電流値を任意に設定して各階調電流生成回路に共通に供給するようにしてもよい。
【０１０９】
これによれば、基準電流Ｉｒｅｆの電流値に応じて、各階調電流生成回路ＰＸＡを構成する電流生成部２０１、２０２、２０３、・・・に設けられた基準電流トランジスタの制御端子（ゲート端子）に生じる電圧成分が制御され、各単位電流トランジスタの導通状態が規定されるため、表示データＤ０〜Ｄ３により指定される階調に対する階調電流Ｉｐｉｘの電流値の関係も変更設定される。よって、制御信号（制御電圧の電圧値）を適宜設定することにより、指定階調に対する表示画素（発光素子）における発光輝度の関係（階調−輝度特性）を任意に設定することができる。
【０１１０】
したがって、例えば、本実施形態に係る表示装置を備えた電子機器を、屋内等、比較的環境照度の低い条件下で利用する場合には、定電流発生源により生成される基準電流の電流値を小さく設定し、表示画素の階調−輝度特性を緩やかに変化するように設定することにより、最高階調における発光輝度を抑制し、また、該電子機器を、屋外等、環境照度の高い条件下で利用する場合には、基準電流の電流値を大きく設定し、表示画素の階調−輝度特性を急峻に変化するように設定することにより、最高階調における発光輝度を高くすることができるので、環境照度に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【０１１１】
＜表示装置の第２の実施形態＞
次に、本発明に係る電流生成供給回路を適用可能な表示装置の第２の実施形態について簡単に説明する。
（データドライバの構成例）
図１２は、第２の実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。ここで、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１１２】
本実施形態に係る表示装置に適用されるデータドライバは、概略、図１に示した電流生成供給回路ＩＬＡを基本構成とする階調電流生成回路が、各データラインＤＬに２組設けられ、所定の動作タイミングで各組の階調電流生成回路が、相補的かつ連続的に表示データの取り込み保持、階調電流の生成供給動作を実行するように構成されている。ここで、本構成例においては、２組設けられた各階調電流生成回路群に対して、第１の実施形態（図２参照）に示したように、同一の基板上に形成された唯一の定電流発生源（定電流源）から、共通の基準電流供給線を介して、一定の電流値を有する基準電流Ｉｒｅｆが供給される（基準電流Ｉｒｅｆが引き抜かれるように供給される）ように構成されている。
【０１１３】
本実施例に係るデータドライバ１３０Ｂは、図１２に示すように、具体的には、図示を省略したシステムコントローラからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂを生成する反転ラッチ回路１３３Ｂと、該非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（上述したタイミング制御信号ＣＬＫに相当する；以下、便宜的に「シフト信号ＳＲ」とも記す）を順次出力するシフトレジスタ回路１３１Ｂと、該シフトレジスタ回路１３１Ｂからのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路から順次供給される１行分の表示データＤ０〜Ｄ３を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給（印加）する２組の階調電流供給回路群１３２Ｂ及び１３２Ｃと、システムコントローラからデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記階調電流供給回路群１３２Ｂ及び１３２Ｃのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を出力する選択設定回路１３４Ｂと、少なくとも上記２組の階調電流供給回路群１３２Ｂ及び１３２Ｃと同一の基板上に一体的に形成され、該階調電流供給回路群１３２Ｂ及び１３２Ｃを構成する各階調電流供給回路ＰＸＢ１、ＰＸＢ２、・・・及びＰＸＣ１、ＰＸＣ２、・・・（以下、「階調電流供給回路部ＰＸＢ、ＰＸＣ」とも記す）に共通の基準電流供給線Ｌｓを介して一定の基準電流Ｉｒｅｆを供給する（負極性の電流を供給して引き抜く）定電流発生源ＩＲと、を備えて構成されている。
【０１１４】
（階調電流生成回路ＰＸＢ、ＰＸＣ）
図１３は、本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図であり、図１４は、本実施例に適用される階調電流供給回路を構成する電流生成部の一具体例を示す構成図である。ここでは、上述した電流生成供給回路（図２、図３）の構成と対応付けながら説明する。また、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１１５】
階調電流供給回路群１３２Ｂ、１３２Ｃを構成する各階調電流供給回路ＰＸＢ、ＰＸＣは、図１３に示すように、図１に示した電流生成供給回路ＩＬＡと同等の構成を有するデータラッチ部１０及び電流生成部２０Ｃと、データラッチ部１０からの非反転出力信号ｄ１０〜ｄ１３（非反転出力接点ＯＴ０〜ＯＴ３の信号レベル）に基づいて、表示画素を黒表示動作等の特定の駆動状態で動作させる場合にのみ、表示画素（データラインＤＬ）に対して特定電圧を印加する特定状態設定部ＢＬＫと、選択設定回路１３４Ｂから出力される選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて、各階調電流供給回路ＰＸＢ、ＰＸＣの動作状態を選択的に設定する動作設定部ＡＣＴと、を備えた構成を有している。
【０１１６】
ここで、電流生成部２０Ｃは、図１４に示すように、図２に示した電流生成部と同様に、カレントミラー回路部２１Ｃを構成する基準電流トランジスタＴＰ５１及び単位電流トランジスタＴＰ５２〜ＴＰ５５と、スイッチ回路部２２Ｃを構成するスイッチトランジスタＴＰ５６〜ＴＰ５９に加え、後述する動作設定部ＡＣＴから出力されるタイミング制御信号（図１に示したタイミング制御信号ＣＬＫに相当する）に基づいて、電流入力接点ＩＮｉと接点Ｎｇとの間の導通状態を制御するｎチャネル型トランジスタからなるリフレッシュ制御トランジスタ（リフレッシュ手段）Ｔｒ５０を備えた回路構成を有している。すなわち、このリフレッシュ制御トランジスタＴｒ５０により、動作設定部ＡＣＴから出力されるタイミング制御信号（非反転クロック信号）がハイレベルとなるタイミングで、基準電流Ｉｒｅｆに基づく電荷が接点Ｎｇｃに接続されたコンデンサＣｃに蓄積され、接点Ｎｇｃの電圧（基準電流トランジスタＴＰ５１のゲート電位）が基準電流トランジスタＴＰ５１のチャネル幅と基準電流Ｉｒｅｆに基づく一定電圧に再充電（リフレッシュ）される。なお、上記ゲート電位のリフレッシュ動作については、後述する。
【０１１７】
（特定状態設定部ＢＬＫ）
特定状態設定部ＢＬＫは、図１３に示すように、データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３を入力信号とする論理和演算回路（以下、「ＯＲ回路」と略記する）４１と、該ＯＲ回路４１の出力端が制御端子（ゲート）に接続されるとともに、電流路の一端側が特定電圧Ｖｂｋを印加する電圧源に、他端側が階調電流生成部２０Ｃの電流出力接点ＯＵＴｉに、各々接続されたｐチャネル型トランジスタからなる特定電圧印加トランジスタＴＰ４２と、を備えた構成を有している。
このような構成を有する特定状態設定部ＢＬＫにおいては、上記データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３の信号レベルが全て“０”となる特定状態（黒表示状態に相当する）であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＰ４２を介して、電流出力接点ＯＵＴｉ（すなわち、データラインＤＬ及び表示画素）に特定電圧Ｖｂｋが印加される。
【０１１８】
（動作設定部ＡＣＴ）
動作設定部ＡＣＴは、例えば、図１３に示すように、選択設定回路１３４Ｂから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）を反転処理するインバータ４４と、データラインＤＬに電流路が設けられ、制御端子に上記選択設定信号の反転信号（インバータ４４の出力信号）が印加されるｐチャネル型トランジスタＴＰ４３と、選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）の反転信号及びシフトレジスタ回路１３１Ｂからのシフト信号ＳＲを入力とするＮＡＮＤ回路４５と、該ＮＡＮＤ回路４５の論理出力を反転処理するインバータ４６と、該インバータ４６の反転出力をさらに反転処理するインバータ４７と、電流生成部２０Ｃへの基準電流Ｉｒｅｆの供給経路に電流路が設けられ、制御端子に上記インバータ４７の出力信号が印加されるｐチャネル型トランジスタからなる電流供給制御トランジスタＴＰ４８と、を備えた構成を有している。
【０１１９】
このような構成を有する階調電流供給回路部ＰＸＢ、ＰＸＣにおいては、選択設定回路１３４Ｂから動作設定部ＡＣＴに選択レベル（ハイレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ４３がオン動作して、電流生成部２０Ｃの電流出力接点ＯＵＴｉが、ｐチャネル型トランジスタＴＰ４３を介してデータラインＤＬに接続される。
【０１２０】
このとき同時に、ＮＡＮＤ回路４５及びインバータ４６、４７により、シフト信号ＳＲの出力タイミングに関わらずデータラッチ部１０の非反転入力接点ＣＫにはローレベルのタイミング制御信号（非反転クロック信号）が、また、反転入力接点ＣＫ＊及び電流供給制御トランジスタＴＰ４８の制御端子にはハイレベルのタイミング制御信号（反転クロック信号）が定常的に入力されて、データラッチ部１０に保持されている表示データＤ０〜Ｄ３に基づく反転出力信号ｄ１０＊〜ｄ１３＊が電流生成部２０Ｃに供給されるものの、電流生成部２０Ｃへの基準電流Ｉｒｅｆの供給が遮断される。
【０１２１】
一方、選択設定回路１３４Ｂから非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ４３がオフ動作して、電流生成部２０Ｃの電流出力接点ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、ＮＡＮＤ回路４５及びインバータ４６、４７により、シフト信号ＳＲの出力タイミングに対応してデータラッチ部１０の非反転入力接点ＣＫにはハイレベルのタイミング制御信号が、また、反転入力接点ＣＫ＊及び電流供給制御トランジスタＴＰ４８の制御端子にはローレベルのタイミング制御信号が入力されて、データラッチ部１０に表示データＤ０〜Ｄ３が取り込み保持されるとともに、電流生成部２０Ｃに基準電流Ｉｒｅｆが供給される。
【０１２２】
これにより、選択レベルの選択設定信号が入力された場合には、データラッチ部１０から出力される反転出力信号ｄ１０＊〜ｄ１３＊に基づいて、電流生成部２０Ｃにおいて、表示データＤ０〜Ｄ３に応じた階調電流Ｉｐｉｘが生成されて、データラインＤＬを介して表示画素に供給されることになり、階調電流供給回路ＰＸＢ又はＰＸＣが選択状態に設定される。
一方、非選択レベルの選択設定信号が入力された場合には、データラッチ部１０において、表示データＤ０〜Ｄ３を取り込んで保持するものの、階調電流Ｉｐｉｘは生成されず、データラインＤＬには供給されないことになり、階調電流供給回路ＰＸＢ又はＰＸＣが非選択状態に設定される。
【０１２３】
なお、この非選択状態においては、図１３及び図１４に示した電流供給制御トランジスタＴＰ４８がオン動作して、電流生成部２０Ｃに基準電流Ｉｒｅｆが供給され、図１４に示した基準電流トランジスタＴＰ５１に流れることにより、ゲート端子（接点Ｎｇｃ）の電位が、基準電流トランジスタＴＰ５１のチャネル幅と基準電流Ｉｒｅｆに基づく一定電圧に再充電されるリフレッシュ動作が実行される。したがって、後述する選択設定回路１３４Ｂにより、２組の階調電流供給回路群１３２Ｂ及び１３２Ｃに入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の階調電流供給回路群１３２Ｂ及び１３２Ｃのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【０１２４】
（反転ラッチ回路１３３Ｂ／選択設定回路１３４Ｂ）
反転ラッチ回路１３３Ｂ又は選択設定回路１３４Ｂは、概略、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが印加されると、当該信号レベルが保持されて、該信号レベルの非反転信号及び反転信号が、各々非反転出力端子及び反転出力端子から出力され、シフトレジスタ回路１３１Ｂに対して非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂとして、また、階調電流供給回路群１３２Ｂ（各階調電流供給回路部ＰＸＢ１、ＰＸＢ２、・・・）及び１３２Ｃ（各階調電流供給回路部ＰＸＣ１、ＰＸＣ２、・・・）に対して非反転信号ＳＬａ及び反転信号ＳＬｂ（選択設定信号）として供給される。
【０１２５】
（シフトレジスタ回路１３１Ｂ）
シフトレジスタ回路１３１Ｂは、上述した反転ラッチ回路１３３Ｂから出力される非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、システムコントローラから供給されるサンプリングスタート信号ＳＴＲを取り込み、所定のタイミングで順次シフトしつつ、該シフト信号ＳＲ１、ＳＲ２、・・・を階調電流供給回路群１３２Ｂ及び１３２Ｃに出力する。
【０１２６】
図１５は、本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
上述したようなデータドライバ１３０Ｂにおける制御動作は、非選択レベル（ローレベル）の選択設定信号を入力することにより、階調電流供給回路ＰＸＢ、ＰＸＣのデータラッチ部１０に表示データＤ０〜Ｄ３を取り込んで保持する信号保持動作期間においては、カレントミラー回路部２１Ｃに設けられたリフレッシュ制御トランジスタＴｒ５０、及び、動作設定部ＡＣＴに設けられた電流供給制御トランジスタＴＰ４８の双方をオン動作させることにより、基準電流トランジスタＴＰ５１の電流路に基準電流Ｉｒｅｆを流すとともに、該基準電流トランジスタＴＰ５１のゲート端子（接点Ｎｇｃ）に基準電流Ｉｒｅｆに基づく電荷を供給する。これにより、コンデンサＣｃに電荷が蓄積（充電）され、ゲート端子の電位が所定の一定電圧にリフレッシュされる。また、このとき、動作設定部ＡＣＴに設けられたｐチャネル型トランジスタＴＰ４３がオフ状態にあることにより、電流生成部２０Ｃにおける階調電流Ｉｐｉｘの生成、データラインＤＬへの供給は行われない。
【０１２７】
また、本実施形態に係るデータドライバ１３０Ｂにおいて、選択レベル（ハイレベル）の選択設定信号を入力することにより、上記取り込み保持された表示データＤ０〜Ｄ３に基づいて階調電流供給回路ＰＸＢ、ＰＸＣにおいて階調電流を生成して供給する電流生成供給動作期間においては、上記リフレッシュ制御トランジスタＴｒ５０及び電流供給制御トランジスタＴＰ４８の双方をオフ動作させることにより、基準電流トランジスタＴＰ５１のゲート端子（接点Ｎｇｃ）への電荷の供給を遮断する。
【０１２８】
このとき、コンデンサＣｃに充電された電圧成分により基準電流トランジスタＴＰ５１のゲート端子の電位は、所定の一定電圧に保持されるので、階調電流供給回路ＰＸＢ、ＰＸＣにおいて、上記表示データＤ０〜Ｄ３に基づいて特定の単位電流トランジスタにのみ単位電流が流れ、該単位電流を合成することにより所望の電流値を有する階調電流Ｉｐｉｘが生成される。これにより、各階調電流供給回路ＰＸＢ、ＰＸＣから表示データＤ０〜Ｄ３に応じた電流値を有する階調電流ＩｐｉｘがデータラインＤＬを介して各表示画素に継続的に供給される。
【０１２９】
したがって、各データラインに対して、２組の階調電流生成回路（群）を備え、各階調電流生成回路の動作状態を交互に繰り返し実行することにより、データドライバから各表示画素に対して継続的に、表示データに適切に対応した電流値を有する階調電流を供給することができるので、表示画素を所定の輝度階調で迅速に発光動作させることができ、表示装置の表示応答速度及び表示画質を一層向上させることができる。
【０１３０】
また、各階調電流供給回路ＰＸＢ、ＰＸＣ（電流生成部２０Ｃ）を構成する各単位電流トランジスタＴＰ５２〜ＴＰ５５のゲート端子（接点Ｎｇｃ）に印加される電位（ゲート電位）を、周期的に所定の一定電圧に再充電（リフレッシュ）することができるので、単位電流トランジスタにおける電流リーク等に起因するゲート電位の低下を抑制することができ、各単位電流トランジスタの導通状態のバラツキにより、階調電流（すなわち、表示画素の輝度階調）が不均一になる現象を抑制して、良好な階調表示動作（表示画質の向上）を実現することができる。
【０１３１】
また、本実施形態に係る表示装置（データドライバ）においても、少なくとも、ゲートドライバ１３０Ｂを構成する階調電流生成回路群１３２Ｂ、１３２Ｃ及び定電流発生源ＩＲが、同一の基板上に一体的に形成され、定電流発生源ＩＲから供給される一定の電流値を有する基準電流Ｉｒｅｆに基づいて表示データＤ０〜Ｄ３（複数ビットのデジタル信号）に応じた階調電流Ｉｐｉｘを生成して、各表示画素に供給することができるので、表示装置の回路規模の縮小や製造プロセスの削減に伴う製品コストの低減を図ることができるとともに、基準電流へのノイズの混入を抑制することができ、表示データに応じた適切な画像表示を実現することができる。
【０１３２】
さらに、データドライバ１３０Ｂに設けられる定電流発生源ＩＲとして、本実施形態に示した構成（すなわち、図２に示した定電流発生源ＩＲＡの回路構成）に代えて、図５に示したような制御信号（制御電圧）に応じて基準電流Ｉｒｅｆの電流値を変更設定可能な構成（定電流発生源ＩＲＣ）を適用することもでき、この場合には、例えば、システムコントローラ等から出力される制御信号（制御電圧）に基づいて、図６に示したように、各階調電流生成回路ＰＸＢ、ＰＸＣにより生成される階調電流Ｉｐｉｘの電流特性を変更設定して、指定階調に対する表示画素（有機ＥＬ素子）の輝度特性を任意に設定することができるので、表示装置の使用環境（環境照度）等に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【０１３３】
【発明の効果】
以上説明したように、本発明に係る電流生成供給回路によれば、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態で動作する負荷に対して、所定の電流値を有する駆動電流を個別に供給する電流生成供給回路において、少なくとも、所定の電流値を有する基準電流を生成する定電流源と、該基準電流に基づいて、負荷の駆動状態を設定する複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、上記デジタル信号の各ビット値に応じて、単位電流を選択的に合成して、該合成電流を駆動電流として負荷に供給する電流生成手段を備え、該電流生成手段が、上記定電流源とともに同一の基板上に形成された構成を有しているので、電流生成供給手段と定電流源とをワイヤ配線等により接続する必要がなく、製造プロセスの削減や回路規模の縮小に伴う製品コストの低減を図ることができるとともに、ワイヤ配線等を介したノイズの混入による駆動電流への影響を抑制することができ、負荷を所望の駆動状態で適切に動作させることができる。
【０１３４】
ここで、定電流源として基準電流の電流値を変更設定可能な構成を適用することにより、制御信号（制御電圧の電圧値）に応じて、上記各単位電流の電流値を任意に設定することができるので、上記複数ビットのデジタル信号により指定される階調に対する駆動電流の電流特性を任意に変更設定することができ、負荷を所望の駆動特性（指定階調に対する負荷の駆動状態の関係）で動作させることができる。
【０１３５】
また、負荷に直接駆動電流を供給する電流駆動回路（電流生成供給回路）において、所定の電流値を有する基準電流、及び、複数ビットのデジタル信号に基づいて、負荷を所望の駆動状態で動作させることができる駆動電流を生成することができるため、負荷に供給する駆動電流の電流値が微少な場合や、負荷への駆動電流の供給時間が短い場合であっても、上記入力信号を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【０１３６】
そして、本発明に係る表示装置においては、相互に直交する複数の走査ライン及び複数のデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路を、各データライン（又は、表示画素）に対応して設けられるデータドライバの階調電流生成回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間に、データラッチ部に保持した複数ビットのデジタル信号（表示データ）及び定電流源から供給される一定の基準電流に基づいて、電流生成部において生成された特定の単位電流の合成電流を、階調電流として表示画素に供給するように構成されているので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流の電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流の供給時間（選択時間）が短く設定されている場合であっても、基準電流が供給される基準電流供給線に存在する寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１３７】
また、本発明に係る表示装置においても、少なくとも、ゲートドライバを構成する階調電流生成回路及び定電流源が、同一の基板上に一体的に形成されているので、表示装置の回路規模の縮小や製造プロセスの削減に伴う製品コストの低減を図ることができるとともに、基準電流へのノイズの混入を抑制することができ、表示データに応じた適切な画像表示を実現することができる。
【０１３８】
さらに、定電流源として、基準電流の電流値を変更設定することができる回路構成を適用することにより、制御信号（制御電圧）に基づいて、階調電流生成回路により生成される階調電流の電流特性を変更設定して、指定階調に対する表示画素（発光素子）の輝度特性を任意に設定することができるので、表示装置の使用環境（環境照度）等に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【図面の簡単な説明】
【図１】本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
【図２】本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。
【図３】本発明に係る電流生成供給回路の第２の実施形態を示す概略構成図である。
【図４】本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。
【図５】第３の実施形態に係る電流生成供給回路に適用される定電流発生源の一具体例を示す回路構成図である。
【図６】本実施形態に係る電流生成供給回路における負荷駆動電流の電流特性の一例を示す特性図である。
【図７】本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図である。
【図８】本実施形態に係る表示装置の要部構成を示す概略構成図である。
【図９】本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。
【図１０】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１１】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１２】第２の実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図１３】本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図である。
【図１４】本実施例に適用される階調電流供給回路を構成する電流生成部の一具体例を示す構成図である。
【図１５】本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１６】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図１７】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
ＩＬＡ、ＩＬＢ 電流生成供給回路
ＩＲＡ〜ＩＲＣ、ＩＲ 定電流発生源
１０ データラッチ部
２０Ａ〜２０Ｃ 電流生成部
２１Ａ、２１Ｂ カレントミラー回路部
２２Ａ、２２Ｂ スイッチ回路部
１００Ａ 表示装置
１１０Ａ 表示パネル
１２０Ａ 走査ドライバ
１３０Ａ、１３０Ｂ データドライバ
ＰＸＡ〜ＰＸＣ 階調電流生成回路
ＤＣｘ 画素駆動回路
【発明の属する技術分野】
本発明は、電流生成供給回路及び該電流生成供給回路を備えた表示装置に関し、特に、表示データに応じた階調電流に基づいて所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子のように、供給する電流に応じて駆動状態が制御される負荷に対して、所望の電流値を有する駆動電流を生成して供給する電流生成供給回路、並びに、該電流生成供給回路を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして多用されている液晶表示装置（ＬＣＤ）に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の、実用化に向けた研究開発が盛んに行われている。
【０００３】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００４】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた階調信号を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、走査ドライバにより選択状態に設定された各表示画素に、データドライバから階調信号を供給することにより、各表示画素（発光素子）が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００５】
ここで、上記ディスプレイにおける表示駆動動作としては、走査ドライバにより選択された特定の行の表示画素（発光素子）に対して、データドライバにより印加する階調信号の電圧値（階調信号電圧）を、表示データに応じて調整することにより、各発光素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の駆動方式や、データドライバにより供給する階調信号の電流値（階調電流）を調整することにより、各発光素子に流す発光駆動電流の電流値を制御する電流指定型の駆動方式等が知られている。
【０００６】
このような表示駆動方式のうち、電圧指定型の駆動方式においては、各表示画素において階調信号電圧の電圧成分を電流成分に変換する画素駆動回路を備える必要があるが、この画素駆動回路を構成する能動素子（薄膜トランジスタ等）の特性は外的環境や経時変化による影響を受けやすく、そのため、発光駆動電流の電流値の変動が大きくなり、長期間にわたり安定的に所望の発光特性を得ることが困難であるという問題があるのに対して、表示画素に供給する階調電流の電流値を調整する電流指定型の駆動方式においては、このような素子特性の変動の影響を抑制することができるという優位性を有している。なお、電流指定型の駆動方式に適用される画素駆動回路の構成例については、詳しく後述する。
【０００７】
そして、このような電流指定型の駆動方式を採用したディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図１６に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流生成供給回路を良好に適用することができる。
【０００８】
このようなデータドライバにおいては、トランジスタＴＰｒに流れる入力電流（基準電流）Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する階調電流（駆動電流）ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。ここで、図１６に示したようなデータドライバ（定電流生成供給回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【０００９】
また、データドライバの他の構成としては、例えば、図１７に示すように、表示データに応じた電流値を有する入力電流Ｉｄｔを生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍと、該各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに対応して設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍとを備えたものを良好に適用することができる。
【００１０】
このようなデータドライバにおいては、時系列的に入力されるラッチ制御信号ＳＬ１、ＳＬ２、・・・ＳＬｍに基づいて、電流源ＰＩから出力される表示データに応じた入力電流Ｉｄｔを、ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに順次保持し、所定のタイミングで入力される出力イネーブル信号Ｓｅｎに基づいて、出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに保持された入力電流Ｉｄｔに基づく階調電流（駆動電流）ＩＤ１、ＩＤ２、・・・ＩＤｍを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図１７においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【００１１】
なお、図１６、図１７に示した従来技術においては、データドライバにより生成された階調電流（駆動電流）をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された階調電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。また、図１６に示したデータドライバ（電流生成供給回路）を構成するカレントミラー回路は、バイポーラトランジスタを適用した回路構成を有しているが、電界効果型トランジスタを適用したものも知られている。
【００１２】
【特許文献１】
特開２００２−２０２８２３号公報 （第３頁、図２、図１５）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、データドライバにより表示データに応じた階調電流（駆動電流）を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、データラインに供給される階調電流が表示データに対応して変化するとともに、各データライン（表示画素）に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成（図１６、図１７参照）に、所定の電流源から共通の電流供給ラインＬｐ、Ｌｉを介して供給される入力電流Ｉｒ、Ｉｄｔも変化することになる。
【００１４】
一般に、信号配線には寄生容量（配線容量）が存在するため、上述したような電流供給ラインやデータラインを介して所定の電流を供給する動作は、当該信号配線（電流供給ラインやデータライン）に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、電流供給ラインやデータラインを介して供給される電流が微少である場合には、その充放電動作に時間を要し、電流供給ラインやデータラインの電位が安定するまでに所定の（ある程度の）時間を要することになる。
【００１５】
ここで、データドライバにおける動作は、データライン数（すなわち、表示画素数）が増加するほど、各データラインにおける電流の保持、供給動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したように電流供給ラインやデータラインへの充放電動作にある程度の時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。すなわち、表示パネルの小型化や高精細化（高解像度化）等に伴って、データラインを介して供給される階調電流の電流値が小さくなるほど、データドライバの動作速度（又は、動作期間）が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１６】
（２）また、従来技術に示したようなデータドライバにおいては、一般に、データラインに供給する階調電流を生成する電流生成部（図１６、図１７に示したトランジスタやラッチ回路等からなる回路部分）と、該電流生成部に表示データに応じた入力電流Ｉｒ、Ｉｄｔを供給する電流発生源（電流源）とが別個に構成され、例えば、電流生成部が形成された基板の外部に設けられた電流発生源からワイヤ配線等を介して、所定の電流値を有する入力電流を供給するように構成されている。
【００１７】
このような構成を有するデータドライバ（電流生成供給回路）においては、電流生成部と電流発生源を別個に製造し、ワイヤ配線等を用いて電気的に接続する必要があるため、製造プロセスの増加に伴う製品コストの上昇や、回路規模の増大を招くという問題を有している。また、電流発生源から供給される入力電流にノイズが混入し易くなることにより、データドライバにより生成される階調電流の電流値が表示データに適切に対応しなくなり、表示画質の劣化を招くという問題を有していた。
【００１８】
そこで、本発明は、上述した課題に鑑み、負荷に供給する駆動電流が微少な場合であっても、適切な電流値を有する駆動電流を迅速に生成、供給することができる安価かつ小型化が可能な電流生成供給回路を提供し、以て、装置規模を小型化しつつ、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
請求項１記載の発明は、負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流生成供給回路において、少なくとも、所定の基準電流を生成する定電流源と、前記定電流源から供給される前記基準電流に基づいて、複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記負荷に対して供給する電流生成手段と、を備え、少なくとも、前記電流生成手段並びに前記定電流源を同一の基板上に形成したことを特徴とする。
【００２０】
請求項２記載の発明は、請求項１記載の電流生成供給回路において、前記定電流源は、制御電圧に応じて前記基準電流の電流値を任意に変更設定する手段を備えていることを特徴とする。
請求項３記載の発明は、請求項１乃至３のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する前記複数の単位電流を生成する単位電流生成回路部と、前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択して合成するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記駆動電流とすることを特徴とする。
【００２１】
請求項４記載の発明は、請求項３記載の電流生成供給回路において、前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、前記電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記スイッチ回路部により前記単位電流を選択的に合成し、前記駆動電流として前記負荷に供給することを特徴とする。
請求項５記載の発明は、請求項３記載の電流生成供給回路において、前記単位電流生成回路部は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を備え、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする。
【００２２】
請求項６記載の発明は、請求項５記載の電流生成供給回路において、前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする。
請求項７記載の発明は、請求項６記載の電流生成供給回路において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項８記載の発明は、請求項１乃至３のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成する手段と、を備えていることを特徴とする。
【００２３】
請求項９記載の発明は、請求項８記載の電流生成供給回路において、前記電流生成手段は、所定のタイミングで、前記基準電流トランジスタに前記基準電流を流して、前記電荷蓄積手段に蓄積された電荷量を、前記基準電流に応じた電荷量にリフレッシュするリフレッシュ手段を備えたことを特徴とする。
請求項１０記載の発明は、請求項１乃至９のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記駆動電流を前記負荷側から引き込む方向に流すように、前記駆動電流の信号極性を設定することを特徴とする。
【００２４】
請求項１１記載の発明は、請求項１乃至９のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記駆動電流を前記負荷に流し込む方向に流すように、前記駆動電流の信号極性を設定することを特徴とする。
請求項１２記載の発明は、請求項１乃至１１のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項１３記載の発明は、請求項１２記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２５】
請求項１４記載の発明は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、所定の基準電流を生成する定電流源と、前記複数の表示画素の各々に対応し、前記定電流源から供給される基準電流に基づいて、複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記複数の表示画素の各々に対して前記階調電流として供給する電流生成手段を有する複数の電流生成供給回路と、を備え、少なくとも、前記電流生成供給回路及び前記定電流源を同一の基板上に形成したことを特徴とする。
【００２６】
請求項１５記載の発明は、請求項１４記載の表示装置において、前記定電流源は、制御電圧に応じて前記基準電流の電流値を任意に変更設定する手段を備えていることを特徴とする。
請求項１６記載の発明は、請求項１４又は１５のいずれかに記載の表示装置において、前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する前記複数の単位電流を生成する単位電流生成回路部と、前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択して合成するスイッチ回路部と、を備え、前記選択された前記単位電流の合成電流を、前記階調電流とすることを特徴とする。
【００２７】
請求項１７記載の発明は、請求項１６記載の表示装置において、前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、前記電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記スイッチ回路部により前記単位電流を選択的に合成し、前記階調電流として前記表示画素に供給することを特徴とする。
請求項１８記載の発明は、請求項１７記載の表示装置において、前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において、前記信号保持手段により、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする。
【００２８】
請求項１９記載の発明は、請求項１６記載の表示装置において、前記単位電流生成回路部は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を備え、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする。
請求項２０記載の発明は、請求項１９記載の表示装置において、前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする。
【００２９】
請求項２１記載の発明は、請求項２０記載の表示装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項２２記載の発明は、請求項１４又は１５のいずれかに記載の表示装置において、前記電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成する手段と、を備えていることを特徴とする。
【００３０】
請求項２３記載の発明は、請求項２２記載の表示装置において、前記電流生成手段は、所定のタイミングで、前記基準電流トランジスタに前記基準電流を流して、前記電荷蓄積手段に蓄積された電荷量を、前記基準電流に応じた電荷量にリフレッシュするリフレッシュ手段を備えたことを特徴とする。
請求項２４記載の発明は、請求項１４又は２３記載の表示装置において、前記信号駆動手段は、前記基準電流が供給される基準電流供給線を備え、前記複数の電流生成供給回路の各々は、前記複数の表示画素に対応して、前記基準電流供給線に並列に接続され、該基準電流供給線を介して前記基準電流が供給されることを特徴とする。
【００３１】
請求項２５記載の発明は、請求項１４乃至２４のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
請求項２６記載の発明は、請求項１４乃至２４のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
請求項２７記載の発明は、請求項１４乃至２６のいずれかに記載の表示装置において、前記表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項２８記載の発明は、請求項２７記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００３２】
すなわち、本発明に係る電流生成供給回路は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する負荷に対して、所定の電流値を有する駆動電流（階調電流）を個別に供給する電流駆動回路であって、少なくとも、所定の電流値を有する基準電流を生成する定電流源と、該基準電流に基づいて、負荷の駆動状態を設定する複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成する単位電流生成回路部と、上記デジタル信号の各ビット値に応じて、単位電流を選択的に合成するスイッチ回路部と、を有し、該合成電流を駆動電流として負荷に供給する電流生成手段を備え、該電流生成手段が、上記定電流源とともに同一の基板上に形成された構成を有している。
【００３３】
ここで、定電流源は、変更設定が不可能な一定の電流値を有する基準電流を生成して供給するようにした回路構成を適用するものであってもよいし、所定の制御信号（制御電圧）に基づいて、変更設定が可能な所定の電流値を有する基準電流を生成するようにした回路構成を適用するものであってもよい。
また、電流生成手段は、上記基準電流が流れる基準電流トランジスタと、上記複数の単位電流が各々流れる複数の単位電流トランジスタと、を具備したカレントミラー回路構成を適用することができ、特に、複数の単位電流トランジスタの各チャネル幅が相互に異なるように設定することにより、一定の基準電流に対して各々異なる比率の電流値を有する複数の単位電流が生成される回路構成を適用することができる。
【００３４】
これにより、負荷に直接駆動電流を供給する電流駆動回路（電流生成供給回路）において、所定の電流値を有する一定の基準電流、及び、複数ビットのデジタル信号に基づいて、負荷を所望の駆動状態で動作させることができる駆動電流を生成することができるため、負荷に供給する駆動電流の電流値が微少な場合や、負荷への駆動電流の供給時間が短い場合であっても、上記入力信号を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００３５】
また、本発明に係る電流生成供給回路においては、少なくとも、電流生成供給回路を構成する電流生成手段が、基準電流を供給する定電流源とともに、同一の基板上に一体的に形成された構成を有していることにより、電流生成供給回路と定電流源とをワイヤ配線等により接続する必要がないので、製造プロセスの削減や回路規模の縮小に伴う製品コストの低減を図ることができるとともに、ワイヤ配線等を介したノイズの混入による駆動電流への影響を抑制することができ、負荷を所望の駆動状態で適切に動作させることができる。
【００３６】
特に、定電流源として基準電流の電流値を変更設定可能な構成を適用した場合には、制御信号（制御電圧の電圧値）に応じて、単位電流生成回路部において生成される各単位電流の電流値を任意に設定することができるので、上記複数ビットのデジタル信号により指定される階調に対する駆動電流の電流特性を任意に変更設定することができ、負荷を所望の駆動特性（指定階調に対する負荷の駆動状態の関係）で動作させることができる。
【００３７】
さらに、本発明に係る電流生成供給回路においては、単位電流生成回路部を構成する基準電流トランジスタに基準電流が流れることにより生じる電圧成分を保持する電荷蓄積手段（コンデンサ）が設けられ、所定のタイミングで基準電流トランジスタに一定の基準電流を流すことにより、該電荷蓄積手段に保持された電圧成分をリフレッシュするように構成されているので、単位電流トランジスタにおける電流リーク等に起因する、上記電圧成分の電圧低下を抑制して、各単位電流トランジスタの導通状態（すなわち、各単位電流の電流値）を均一化することができ、負荷を適切かつ安定した駆動状態で動作させることができる。
【００３８】
そして、本発明に係る表示装置においては、相互に直交する複数の走査ライン（走査線）及び複数のデータライン（信号線）の交点近傍に、発光素子を備えた複数の表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路を、各データライン（又は、表示画素）に対応して設けられるデータドライバ（信号駆動手段）の階調電流生成回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間に、データラッチ部（信号保持手段）に保持した複数ビットのデジタル信号（表示データ）及び定電流源から供給される一定の基準電流に基づいて、電流生成部（電流生成手段）において生成された特定の単位電流の合成電流を、階調電流として表示画素に供給するように構成されている。
【００３９】
これにより、階調電流生成回路により表示画素に供給される階調電流が、一定の基準電流、及び、複数ビットのデジタル信号に基づいて生成されるので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流の電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流の供給時間（選択時間）が短く設定されている場合であっても、基準電流が供給される基準電流供給線に存在する寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【００４０】
また、本発明に係る表示装置においても、少なくとも、ゲートドライバを構成する階調電流生成回路及び定電流源が、同一の基板上に一体的に形成されているので、表示装置の回路規模の縮小や製造プロセスの削減に伴う製品コストの低減を図ることができるとともに、基準電流へのノイズの混入を抑制することができ、表示データに応じた適切な画像表示を実現することができる。
さらに、定電流源として、上述したような制御信号（制御電圧）に応じて基準電流の電流値を変更設定することができる回路構成を適用することができ、これにより、制御信号に基づいて、階調電流生成回路により生成される階調電流の電流特性を変更設定して、指定階調に対する表示画素（発光素子）の輝度特性を任意に設定することができるので、表示装置の使用環境（環境照度）等に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【００４１】
なお、本発明に係る表示装置においては、表示画素が接続された各列のデータラインごとに上述した階調電流生成回路（電流生成供給回路）を２組備え、該２組の階調電流生成回路を交互に選択状態に設定して、一方の階調電流生成回路から所定の行の表示画素群に階調電流を供給する動作を実行しつつ、他方の階調電流生成回路により次の行の表示画素に対応した表示データ（複数ビットのデジタル信号）を取り込み保持する動作を並行して実行するように構成したものであってもよい。
これによれば、特定の行の表示画素に階調電流を供給する動作と、次行の表示画素に供給する階調電流を生成するための表示データを取り込む動作を、２組の階調電流生成回路により並行して交互に繰り返し実行することにより、各行の表示画素に対して連続的に階調電流を生成して供給することができるので、実質的にデータドライバの動作速度を向上させて、表示装置の画質の向上を図ることができる。
【００４２】
【発明の実施の形態】
以下、本発明に係る電流生成供給回路及び電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
まず、本発明に係る電流生成供給回路について、図面を参照して説明する。
＜電流生成供給回路の第１の実施形態＞
図１は、本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
図１（ａ）に示すように、本実施形態に係る電流生成供給回路ＩＬＡは、少なくとも、電流値を指定するための複数ビットのデジタル信号（本実施形態においては、便宜的に４ビットの場合を示す）ｄ０、ｄ１、ｄ２、ｄ３（ｄ０〜ｄ３）を個別に取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（ＬＣ０〜ＬＣ３）を備えたデータラッチ部（信号保持手段）１０と、定電流発生源（定電流源）ＩＲＡから供給される一定の電流値を有する基準電流Ｉｒｅｆを、基準電流供給線Ｌｓを介して取り込み、上記データラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（反転出力信号）ｄ１０＊、ｄ１１＊、ｄ１２＊、ｄ１３＊（ｄ１０＊〜ｄ１３＊；以下、本明細書中では、反転極性を示す記号を、便宜的に「＊」を用いて示す。図１（ａ）、（ｂ）の符号参照）に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流（駆動電流）ＩＤを生成し、駆動電流供給線Ｌｄを介して図示を省略した負荷に出力する電流生成部（電流生成手段）２０Ａと、を備え、これらの構成と上記定電流発生源ＩＲＡが同一の基板上に一体的に形成された構成を有している。
【００４３】
なお、図１（ａ）に示したデータラッチ部１０の構成は、本明細書においては、便宜的に図１（ｂ）に示すような回路記号で表す。図１（ｂ）において、ＩＮ０〜ＩＮ３は、各々、図１（ａ）に示した各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＩＮを示し、ＯＴ０〜ＯＴ３は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の非反転出力接点ＯＴを示し、ＯＴ０＊〜ＯＴ３＊は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の反転出力接点ＯＴ＊を示す。
【００４４】
以下、上記各構成について、具体的に説明する。
（データラッチ部１０）
データラッチ部１０は、図１（ａ）に示すように、デジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０〜ＬＣ３が並列に設けられた構成を有し、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号（非反転クロック信号）ＣＬＫ、（反転クロック信号）ＣＬＫ＊に基づいて、該タイミング制御信号ＣＬＫがハイレベル（ＣＬＫ＊がローレベル）となるタイミングで、各々個別に供給される上記デジタル信号ｄ０〜ｄ３を同時に取り込み、タイミング制御信号ＣＬＫがローレベル（ＣＬＫ＊がハイレベル）となるタイミングで、取り込んだデジタル信号ｄ０〜ｄ３に基づく信号レベル（非反転レベル及び反転レベル）を出力、保持する動作（信号保持動作）を実行する。
【００４５】
（電流生成部２０Ａ）
図２は、本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。
電流生成部２０Ａは、図２に示すように、後述する定電流発生源ＩＲＡから供給される基準電流Ｉｒｅｆに対して、各々、異なる比率の電流値を有する複数の単位電流Ｉｓａ、Ｉｓｂ、Ｉｓｃ、Ｉｓｄ（Ｉｓａ〜Ｉｓｄ）を生成するカレントミラー回路部（単位電流生成回路部）２１Ａと、上記複数の単位電流Ｉｓａ〜Ｉｓｄのうち、上述したデータラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号（反転出力信号）ｄ１０＊〜ｄ１３＊（図１に示した反転出力接点ＯＴ０＊〜ＯＴ３＊の信号レベル）に基づいて、任意の単位電流を選択して合成するスイッチ回路部２２Ａと、を備えている。
【００４６】
カレントミラー回路部２１Ａは、具体的には、図２に示すように、定電流発生源ＩＲＡから基準電流供給線Ｌｓを介して、基準電流Ｉｒｅｆが供給される（引き抜かれる）電流入力接点ＩＮＡと高電位電源＋Ｖとの間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｇａに接続されたｐチャネル型の電界効果型トランジスタ（以下、「ｐチャネル型トランジスタ」と記す）からなる基準電流トランジスタＴＰ１１と、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと高電位電源＋Ｖとの間に各電流路が接続されるとともに、制御端子が接点Ｎｇａに共通に接続された複数（ラッチ回路ＬＣ０〜ＬＣ３に対応した４個）のｐチャネル型トランジスタからなる単位電流トランジスタＴＰ１２、ＴＰ１３、ＴＰ１４、ＴＰ１５（ＴＰ１２〜ＴＰ１５）と、を備えた構成を有している。また、接点Ｎｇａ（基準電流トランジスタＴＰ１１のゲート端子）は、電流入力接点ＩＮＡに直接接続されているとともに、高電位電源＋Ｖとの間にコンデンサ（電荷蓄積手段）Ｃａが接続された構成を有している。
なお、図２においては、カレントミラー回路部２１Ａを構成する各トランジスタＴＰ１１〜ＴＰ１５のトランジスタサイズの大小関係を、トランジスタの回路記号の幅を変えることで便宜的かつ概念的に示した。
【００４７】
また、スイッチ回路部２２Ａは、負荷が接続される電流出力接点ＯＵＴｉと各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に電流路が接続されるとともに、制御端子に上記データラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０＊〜ｄ１３＊が並列的に印加される複数（４個）のｐチャネル型トランジスタからなるスイッチトランジスタＴＰ１６、ＴＰ１７、ＴＰ１８、ＴＰ１９（ＴＰ１６〜ＴＰ１９）と、を備えた構成を有している。
【００４８】
ここで、本実施形態に係る電流生成部２０Ａにおいては、特に、上述したカレントミラー回路部２１Ａを構成する各単位電流トランジスタＴＰ１２〜ＴＰ１５に流れる単位電流Ｉｓａ〜Ｉｓｄが、基準電流トランジスタＴＰ１１に流れる一定の基準電流Ｉｒｅｆに対して、各々異なる所定の電流比率の電流値を有するように設定されている。
具体的には、各単位電流トランジスタＴＰ１２〜ＴＰ１５のトランジスタサイズが各々異なる比率、例えば、各単位電流トランジスタＴＰ１２〜ＴＰ１５を構成する電界効果型トランジスタにおいて、チャネル長を一定とした場合の各チャネル幅の比が、Ｗ１２：Ｗ１３：Ｗ１４：Ｗ１５＝１：２：４：８になるように形成されている。ここで、Ｗ１２は、単位電流トランジスタＴＰ１２のチャネル幅を示し、Ｗ１３は、単位電流トランジスタＴＰ１３のチャネル幅を示し、Ｗ１４は、単位電流トランジスタＴＰ１４のチャネル幅を示し、Ｗ１５は、単位電流トランジスタＴＰ１５のチャネル幅を示す。
【００４９】
これにより、各単位電流トランジスタＴＰ１２〜ＴＰ１５に流れる単位電流Ｉｓａ〜Ｉｓｄの電流値は、基準電流トランジスタＴＰ１１のチャネル幅をＷ１１とすると、各々Ｉｓａ＝（Ｗ１２／Ｗ１１）×Ｉｒｅｆ、Ｉｓｂ＝（Ｗ１３／Ｗ１１）×Ｉｒｅｆ、Ｉｓｃ＝（Ｗ１４／Ｗ１１）×Ｉｒｅｆ、Ｉｓｄ＝（Ｗ１５／Ｗ１１）×Ｉｒｅｆに設定される。したがって、単位電流トランジスタＴＰ１２〜ＴＰ１５の各チャネル幅を、各々２ｋ（ｋ＝０、１、２、３、・・・；２ｋ＝１、２、４、８、・・・）の関係になるように設定することにより、各単位電流Ｉｓａ〜Ｉｓｄの電流値を２ｋで規定される比率に設定することができる。
【００５０】
このような構成を有する電流生成部２０Ａにおいては、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊の信号レベルに応じて、スイッチ回路部２２Ａのうちの、特定のスイッチトランジスタがオン動作（スイッチトランジスタＴＰ１６〜ＴＰ１９のいずれか１つ以上がオン動作する場合のほか、いずれのスイッチトランジスタＴＰ１６〜ＴＰ１９もオフ動作する場合を含む）し、該オン動作したスイッチトランジスタに接続されたカレントミラー回路部２２Ａの単位電流トランジスタ（ＴＰ１２〜ＴＰ１５のいずれか１つ以上の組み合わせ）に、基準電流トランジスタＴＰ１１ａ又はＴＰ１１ｂに流れる基準電流Ｉｒｅｆに対して、所定比率（ａ×２ｋ倍；ａは基準電流トランジスタＴＰ１１ａ又はＴＰ１１ｂのチャネル幅Ｗ１１により規定される定数）の電流値を有する単位電流Ｉｓａ〜Ｉｓｄが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流ＩＤが、高電位電源＋Ｖから、オン状態にあるスイッチトランジスタ（ＴＰ１６〜ＴＰ１９のいずれか）に接続された単位電流トランジスタ（ＴＰ１２〜ＴＰ１５のいずれか）及び電流出力接点ＯＵＴｉ、駆動電流供給線Ｌｄを介して、図示を省略した負荷方向に流れる。
【００５１】
したがって、複数ビットのデジタル信号のビット数ｋに応じて、２ｋ段階の電流値を有する負荷駆動電流ＩＤが生成される。すなわち、本実施形態のように４ビットのデジタル信号ｄ０〜ｄ３を適用した場合には、各単位電流トランジスタＴＰ１２〜ＴＰ１５に接続されるトランジスタＴＰ１６〜ＴＰ１９のオン状態に応じて、２４＝１６段階（階調）の異なる電流値を有する負荷駆動電流ＩＤが生成される。
【００５２】
（定電流発生源ＩＲＡ）
また、定電流発生源ＩＲＡは、図２に示すように、高電位電源＋Ｖと接点Ｎｒａとの間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｒａに接続されたｐチャネル型トランジスタＴｒ１０１と、接点Ｎｒａと低電位電源−Ｖとの間に、電流路が接続されるとともに、制御端子が接点Ｎｒａに接続されたｎチャネル型トランジスタＴｒ１０２と、基準電流供給線Ｌｓを介して電流生成供給回路ＩＬＡの電流生成部２１Ａに、基準電流Ｉｒｅｆを供給する（引き抜く）電流入力接点ＩＮＡと低電位電源−Ｖとの間に、電流路が接続されるとともに、制御端子がｎチャネル型トランジスタＴｒ１０２の制御端子（接点Ｎｒａ）に接続されたｎチャネル型トランジスタＴｒ１０３と、を備えた構成を有している。
【００５３】
このような構成を有する定電流発生源ＩＲＡにおいては、所定の高電位電源＋Ｖと低電位電源−Ｖとの間に、直接に接続されたｐチャネル型トランジスタＴｒ１０１及びｎチャネル型トランジスタＴｒ１０２の電流路を定常的に流れる電流を基準として、ｎチャネル型トランジスタＴｒ１０２及びＴｒ１０３からなるカレントミラー回路により所定の電流比率の電流値を有する電流がｎチャネル型トランジスタＴｒ１０３の電流路に流れ、基準電流供給線Ｌｓ及び電流入力接点ＩＮＡを介して、基準電流Ｉｒｅｆとして上記電流生成供給回路ＩＬＡ（電流生成部２０Ａ）に供給される（電流生成供給回路ＩＬＡ側から定電流発生源ＩＲＡ方向に引き抜かれる）。
【００５４】
これにより、本実施形態に係る電流生成供給回路ＩＬＡにおいては、タイミング制御信号ＣＬＫ、ＣＬＫ＊により規定されるタイミングで、データラッチ部１０に入力される複数ビットのデジタル信号ｄ０〜ｄ３（すなわち、データラッチ部１０からの出力信号ｄ１０＊〜ｄ１３＊）に応じて、電流生成部２２Ａにより基準電流Ｉｒｅｆに対して所定の電流比率の電流値を有するアナログ電流からなる負荷駆動電流ＩＤが生成されて、負荷に供給されることになる（本実施形態においては、上述したように、電流生成供給回路側から負荷方向に負荷駆動電流が流し込まれる）。
【００５５】
なお、本実施形態においては、電流生成供給回路に接続された負荷に対して、電流生成供給回路側から負荷駆動電流ＩＤを流し込むように電流極性を設定した構成（以下、便宜的に「電流印加方式」と記す）について示したが、本発明はこれに限定されるものではなく、負荷側から電流生成供給回路方向に負荷駆動電流ＩＤを引き込むように電流極性を設定した構成（以下、便宜的に「電流シンク方式」と記す）を適用したものであってもよい。以下、電流シンク方式に対応した電流生成供給回路について、簡単に後述する。
【００５６】
＜電流生成供給回路の第２の実施形態＞
図３は、本発明に係る電流生成供給回路の第２の実施形態を示す概略構成図であり、図４は、本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００５７】
図３に示すように、本実施形態に係る電流生成供給回路ＩＬＢは、上述した第１の実施形態（図１参照）と同様に、データラッチ部１０と、該データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）の非反転出力接点ＯＴに接続された電流生成部２０Ｂと、を備え、これらの構成と、電流生成供給回路ＩＬＢ（電流生成部２０Ｂ）に基準電流Ｉｒｅｆを供給する定電流発生源ＩＲＢが同一の基板上に一体的に形成された構成を有している。
【００５８】
電流生成部２０Ｂは、図４に示すように、概略、上述した実施形態（図２参照）と略同等の回路構成を有するカレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂと、を備え、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号（非反転出力信号）ｄ１０〜ｄ１３に基づいて、基準電流Ｉｒｅｆに対して所定の電流比率の電流値を有する複数の単位電流Ｉｓｈ、Ｉｓｉ、Ｉｓｊ、Ｉｓｋ（Ｉｓｈ〜Ｉｓｋ）を選択的に合成して生成される負荷駆動電流ＩＤを負荷に供給するように構成されている。
【００５９】
電流生成部２０Ｂは、具体的には、図４に示すように、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを構成する全てのトランジスタＴＮ２１、ＴＮ２２〜ＴＮ２９がｎチャネル型トランジスタにより形成されている。基準電流トランジスタＴＮ２１は、電流路が定電流発生源ＩＲＢから基準電流供給線Ｌｓを介して、基準電流Ｉｒｅｆが供給される（流し込まれる）電流入力接点ＩＮＢと低電位電源−Ｖとの間に接続されるとともに、制御端子が接点Ｎｇｂに接続され、接点Ｎｇｂと低電位電源−Ｖとの間にはコンデンサＣｂが接続されている。
【００６０】
また、単位電流トランジスタＴＮ２２〜ＴＮ２５は、各々、電流路が各接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと低電位電源−Ｖとの間に接続されるとともに、制御端子が接点Ｎｇｂに共通に接続され、また、スイッチング用のトランジスタＴＮ２６〜ＴＮ２９は、各々、電流路が上記各接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子にデータラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（非反転出力信号）ｄ１０〜ｄ１３が並列的に印加されるように構成されている。
【００６１】
ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各単位電流トランジスタＴＮ２２〜ＴＮ２５のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタＴＮ２１を基準として、所定の比率になるように形成され、各電流路に流れる単位電流Ｉｓｈ〜Ｉｓｋが、基準電流Ｉｒｅｆに対して、各々異なる所定の電流比率の電流値を有するように設定されている。
【００６２】
また、定電流発生源ＩＲＢは、図４に示すように、高電位電源＋Ｖと低電位電源−Ｖとの間に、電流路が接点Ｎｒｂを介して直列に接続されるとともに、各制御端子が接点Ｎｒｂに共通に接続されたｐチャネル型トランジスタＴｒ２０１及びｎチャネル型トランジスタＴｒ２０２と、低電位電源−Ｖと電流生成供給回路ＩＬＢ（電流生成部２１Ｂ）の電流入力接点ＩＮＢとの間に、電流路が接続されるとともに、制御端子がｎチャネル型トランジスタＴｒ２０２の制御端子（接点Ｎｒｂ）に接続されたｎチャネル型トランジスタＴｒ２０３と、を備えた構成を有している。
【００６３】
このような構成を有する定電流発生源ＩＲＢにおいても、上述した実施形態（図２参照）と同様に、ｐチャネル型トランジスタＴｒ２０１及びｎチャネル型トランジスタＴｒ２０２の電流路を定常的に流れる電流を基準として、ｎチャネル型トランジスタＴｒ２０２及びＴｒ２０３からなるカレントミラー回路により、ｎチャネル型トランジスタＴｒ２０３の電流路に流れる所定の電流比率の電流値を有する電流が、基準電流供給線Ｌｓ及び電流入力接点ＩＮＢを介して、基準電流Ｉｒｅｆとして上記電流生成供給回路ＩＬＢ（電流生成部２０Ｂ）に供給される（定電流発生源ＩＲＢ側から電流生成供給回路ＩＬＢ方向に流し込まれる）。
【００６４】
これにより、本実施形態に係る電流生成供給回路ＩＬＢにおいても、データラッチ部１０に入力される複数ビットのデジタル信号ｄ０〜ｄ３（データラッチ部１０からの出力信号ｄ１０〜ｄ１３）に応じて、スイッチ回路部２２Ｂの特定のスイッチトランジスタＴＮ２６〜ＴＮ２９がオン動作して、該オン動作したスイッチトランジスタに接続された単位電流トランジスタＴＮ２２〜ＴＮ２５を介して流れる、基準電流Ｉｒｅｆに対して所定比率倍の電流値を有する単位電流Ｉｓｈ〜Ｉｓｋが選択的に合成されて、電流出力接点ＯＵＴｉ及び駆動電流供給線Ｌｄを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、負荷側から電流生成供給回路方向に負荷駆動電流が流れ込む）。
【００６５】
したがって、上述した第１及び第２の実施形態に示した電流生成供給回路ＩＬＡ、ＩＬＢにおいては、駆動電流供給線Ｌｄを介して負荷に直接接続された電流生成部２０Ａ、２０Ｂに、定電流発生源ＩＲＡ、ＩＲＢから基準電流供給線Ｌｓを介して信号レベルが変動しない一定の基準電流Ｉｒｅｆを供給し、複数ビットのデジタル信号ｄ０〜ｄ３（データラッチ部１０の出力信号ｄ１０〜ｄ１３、ｄ１０＊〜ｄ１３＊）に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する負荷駆動電流ＩＤを生成する構成を有していることにより、負荷駆動電流の生成に関連して供給される信号（デジタル信号及び基準電流）が電位変動をほとんど生じることがないので、負荷駆動電流ＩＤの電流値が微少な場合や、負荷への負荷駆動電流ＩＤの供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、配線容量等の寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００６６】
また、負荷駆動電流ＩＤの電流値を設定するために電流生成供給回路ＩＬＡ、ＩＬＢに供給される電流として一定の電流値からなる基準電流Ｉｒｅｆを供給し、かつ、複数ビットのデジタル信号の信号レベルをそのまま適用して、カレントミラー回路により予め基準電流に対する電流比率が規定された複数の単位電流を選択的に合成して負荷駆動電流ＩＤを生成することができるので、複数ビットのデジタル信号により指定される階調（指定階調）に対して均一化された電流特性（指定階調−負荷駆動電流の電流値の関係）を有する負荷駆動電流を生成することができ、比較的簡易な駆動制御方法（負荷駆動電流の生成供給動作）で、負荷を適切な駆動状態で動作させることができる。
【００６７】
また、第１及び第２の実施形態に示した電流生成供給回路においては、少なくとも、電流生成供給回路を構成するデータラッチ部及び電流生成部に加え、基準電流を供給する定電流発生源が、同一の基板上に一体的に形成された構成を有していることにより、別個に設けられた電流生成供給回路と定電流発生源とをワイヤ配線等により接続する必要がないので、製造プロセスの削減や回路規模の縮小に伴う製品コストの低減を図ることができるとともに、ワイヤ配線（基準電流供給線）等を介したノイズの混入による負荷駆動電流への影響を抑制することができ、負荷を所望の駆動状態で適切に動作させることができる。
【００６８】
＜電流生成供給回路の第３の実施形態＞
図５は、第３の実施形態に係る電流生成供給回路に適用される定電流発生源の一具体例を示す回路構成図であり、図６は、本実施形態に係る電流生成供給回路における負荷駆動電流の電流特性の一例を示す特性図である。なお、本実施形態において、定電流発生源以外の構成については、上述した各実施形態（図１乃至図４）と同等の構成を有しているので、その説明を簡略化又は省略する。
【００６９】
図５（ａ）に示すように、本実施形態に係る電流印加方式に対応した電流生成供給回路に適用される定電流発生源ＩＲＣは、少なくとも、電流発生部（図２参照）２０Ａに基準電流Ｉｒｅｆが供給される電流入力接点ＩＮＣ（第１の実施形態に係る電流生成供給回路ＩＬＡに示した電流入力接点ＩＮＡに相当する）と低電位電源−Ｖとの間に電流路が接続され、制御端子に所定の制御電圧（バイアス電圧；制御信号）Ｖｂｓが印加されるｎチャネル型トランジスタＴｒ３０１を備えた構成を有している。
【００７０】
また、図５（ｂ）に示すように、本実施形態に係る電流シンク方式に対応した電流生成供給回路に適用される定電流発生源ＩＲＣは、少なくとも、高電位電源＋Ｖと電流発生部（図４参照）２０Ｂに基準電流Ｉｒｅｆが供給される電流入力接点ＩＮＣ（第２の実施形態に係る電流生成供給回路ＩＬＢに示した電流入力接点ＩＮＢに相当する）との間に電流路が接続され、制御端子に所定の制御電圧Ｖｂｓが印加されるｎチャネル型トランジスタＴｒ３０２を備えた構成を有している。
【００７１】
このような構成を有する定電流発生源ＩＲＣによれば、ｎチャネル型トランジスタＴｒ３０１、Ｔｒ３０２のゲート端子に任意の電圧値を有する制御電圧Ｖｂｓを印加することにより、該ｎチャネル型トランジスタＴｒ３０１、Ｔｒ３０２の導通状態（すなわち、ｎチャネル型トランジスタのソース−ドレイン間の電位差）が制御されて、ｎチャネル型トランジスタＴｒ３０１、Ｔｒ３０２の電流路を流れる電流値が変更制御される。これにより、定電流発生源ＩＲＣから電流入力接点ＩＮＣに供給される（引き抜かれる、又は、流し込まれる）基準電流Ｉｒｅｆが任意の電流値に設定される。
【００７２】
したがって、本実施形態に係る定電流発生源ＩＲＣを備えた電流生成供給回路においては、例えば、図示を省略した制御部（コントローラ）等から定電流発生源ＩＲＣに供給する制御信号（制御電圧Ｖｂｓの電圧値）に応じて、定電流発生源ＩＲＣにより生成される基準電流Ｉｒｅｆの電流値が任意に変更設定され、電流生成部に設けられた基準電流トランジスタのゲート端子（接点Ｎｇａ、Ｎｇｂ）に生じる電圧成分（すなわち、コンデンサＣａ、Ｃｂに蓄積される電荷量）が、上記制御信号により設定される基準電流Ｉｒｅｆの電流値及びチャネル幅に基づいて、所定の電圧レベルに一義的に設定され、各単位電流トランジスタのゲート端子に共通に印加される。
【００７３】
これにより、各単位電流トランジスタの導通状態が制御されて、複数ビットのデジタル信号ｄ０〜ｄ３による指定階調に対する負荷駆動電流ＩＤの電流値の関係（電流特性）が規定される。よって、図６に示すように、制御信号（制御電圧Ｖｂｓの電圧値）を適宜設定することにより、指定階調に対する負荷駆動電流の電流特性を任意に変更設定することができ、負荷を所望の駆動特性（指定階調に対する負荷の駆動状態の関係）で動作させることができる。ここで、図６においては、制御電圧Ｖｂｓの電圧値を２段階（２種類）に切り換えた場合の電流特性ＳＰａ及びＳＰｂを示したが、本発明はこれに限定されるものではなく、制御電圧Ｖｂｓの電圧値を連続的に変更することにより、電流生成供給回路の電流特性を無段階的に任意の設定変更することができ、負荷を任意の駆動特性で動作させることができる。
【００７４】
なお、上述した第１乃至第３の実施形態において、複数ビットのデジタル信号としては、後述するように、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。以下、上述したような構成及び機能を有する電流生成供給回路を、データドライバに適用した表示装置について、具体的に説明する。
【００７５】
＜表示装置の第１の実施形態＞
図７は、本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図であり、図８は、本実施形態に係る表示装置の要部構成を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、データドライバ側から表示画素に階調電流（駆動電流）を流し込むようにした電流印加方式を採用した場合について説明し、上述した第１の実施形態に示した電流生成供給回路（図１、図２）を適宜参照する。
【００７６】
図７、図８に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素（負荷）がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬａ、ＳＬｂに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬ１、ＤＬ２、・・・（ＤＬ）に接続されたデータドライバ（信号駆動手段）１３０Ａと、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０Ａと、表示装置１００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０Ａと、を備えて構成されている。
【００７７】
以下、上記各構成について説明する。
（表示パネル１１０Ａ）
表示パネル１１０Ａは、図８に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、走査ラインＳＬａ、ＳＬｂに対して直交し、各列ごとの表示画素群に対応するように配設されたデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図８中、画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００７８】
表示画素は、例えば、走査ドライバ１２０Ａから走査ラインＳＬａを介して印加される走査信号Ｖｓｅｌ、走査ラインＳＬｂを介して印加される走査信号Ｖｓｅｌ＊（走査ラインＳＬａに印加される走査信号Ｖｓｅｌの極性反転信号；図８の符号参照）、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される階調電流（駆動電流）Ｉｐｉｘに基づいて、各表示画素における階調電流Ｉｐｉｘの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬと、を有して構成されている。
【００７９】
なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。また、本実施形態においては、表示画素の発光素子として、有機ＥＬ素子ＯＥＬを適用した構成を示すが、本発明はこれに限定されるものではなく、発光素子に供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子であれば、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００８０】
（走査ドライバ１２０Ａ）
走査ドライバ１２０Ａは、図８に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各行の走査ラインＳＬａ、ＳＬｂに対応して複数段備え、システムコントローラ１４０Ａから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル（選択レベル；例えば、ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬａに印加されるとともに、該走査信号Ｖｓｅｌを極性反転した電圧レベルが走査信号Ｖｓｅｌ＊として各走査ラインＳＬｂに印加される。これにより、各行ごとの表示画素群を選択状態に設定し、データドライバ１３０Ａから各データラインＤＬを介して供給される表示データに基づく階調電流Ｉｐｉｘを、各表示画素に書き込むように制御する。
【００８１】
（データドライバ１３０Ａ）
データドライバ１３０Ａは、図８に示すように、システムコントローラ１４０Ａから供給されるデータ制御信号（後述するシフトスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１５０Ａから供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、定電流発生源ＩＲから供給される基準電流Ｉｒｅｆに基づいて、当該表示データに対応する電流値を有する階調電流Ｉｐｉｘを生成して、各データラインＤＬを介して走査ドライバ１２０Ａにより選択状態に設定された各表示画素に並行して供給するように制御する。なお、データドライバ１３０Ａの具体的な回路構成やその駆動制御動作については、詳しく後述する。
【００８２】
（システムコントローラ１４０Ａ）
システムコントローラ１４０Ａは、後述する表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの各々に対して、走査制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ等）及びデータ制御信号（上述したシフトスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖｓｅｌ、Ｖｓｅｌ＊及び階調電流Ｉｐｉｘを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作（詳しくは、後述する）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００８３】
（表示信号生成回路１５０Ａ）
表示信号生成回路１５０Ａは、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０Ａは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０Ａに供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０Ａは、表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａに対して供給する上記走査制御信号及びデータ制御信号を生成する。
【００８４】
なお、本実施形態において、表示パネル１１０Ａとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル１１０Ａと走査トランジスタ１２０Ａ、データドライバ１３０Ａが同一の基板上に形成されているものであってもよいし、後述するデータドライバ１３０Ａのみ、もしくは、走査ドライバ１２０Ａ及びデータドライバ１３０Ａを、表示パネル１１０Ａとは別個に設けて電気的に接続するようにしたものであってもよい。
【００８５】
（データドライバの構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置１００Ａに適用されるデータドライバ１３０Ａは、概略、第１の実施形態（図１、図２参照）に示した電流生成供給回路ＩＬＡ（データラッチ部１０、電流生成部２０Ａ）が各データラインＤＬに対応して、階調電流生成回路として個別に設けられ、各々の階調電流生成回路に対して、第１の実施形態（図２参照）に示したように、同一の基板上に形成された唯一の定電流発生源（定電流源）ＩＲＡから、共通の基準電流供給線Ｌｓを介して、一定の電流値を有する基準電流Ｉｒｅｆが供給される（本実施例においては、基準電流Ｉｒｅｆが引き抜かれるように供給される）ように構成されている。
【００８６】
本実施例に係るデータドライバ１３０Ａは、例えば、図８に示すように、システムコントローラ１４０Ａからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、シフトスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３１Ａと、該シフトレジスタ回路１３１Ａからのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の出力タイミングに基づいて、表示信号生成回路１５０Ａから順次供給される１行分の表示データＤ０〜Ｄｑ（ここでは、図１、図２に示した電流生成供給回路ＩＬＡに入力されるデジタル信号ｄ０〜ｄ３に対応させて、便宜的にｑ＝３とする）を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データライン（上述した駆動電流供給線Ｌｄに相当する）ＤＬ１、ＤＬ２、・・・に供給する階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・（上述した電流生成供給回路ＩＬＡに相当する；以下、便宜的に「階調電流生成回路ＰＸＡ」とも記す）からなる階調電流生成回路群１３２Ａと、データドライバ１３０Ａの内部であって、少なくとも、上記階調電流生成回路群１３２Ａと同一の基板上に一体的に形成され、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、共通の基準電流供給線Ｌｓを介して一定の電流値を有する基準電流Ｉｒｅｆを定常的に供給する唯一の定電流発生源ＩＲ（上述した定電流発生源ＩＲＡに相当する）と、を備えて構成されている。
【００８７】
ここで、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・は、上述した電流生成供給回路ＩＬＡ（図１、図２）と同等の構成を有するデータラッチ部（信号保持手段）１０１、１０２、１０３、・・・、及び、電流生成部（電流生成手段）２０１、２０２、２０３・・・を各々備えた構成を有している。
なお、本実施例においては、データドライバ１３０Ａに設けられた全ての階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、単一の定電流発生源ＩＲから基準電流Ｉｒｅｆが共通に供給される構成を示したが、本発明はこれに限定されるものではなく、例えば、データドライバが表示パネルに対して複数個設けられている場合には、各データドライバ内に定電流発生源を個別に備えるものであってもよく、また、単一のデータドライバ内に設けられた複数の階調電流生成回路ごとに対応して定電流発生源を複数備えるものであってもよい。
【００８８】
（表示画素の構成例）
次いで、上述した表示装置（表示パネル１１０Ａ）の各表示画素に適用される画素駆動回路について簡単に説明する。
図９は、本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、電流印加方式を採用した表示装置に適用可能な一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【００８９】
図９に示すように、本実施例に係る画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が電源接点Ｖｄｄ及び接点Ｎｘａに各々接続されたｐチャネル型トランジスタＴｒ３１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｘａに各々接続されたｐチャネル型トランジスタＴｒ３２と、ゲート端子が接点Ｎｘｂに、ソース端子及びドレイン端子が接点Ｎｘａ及び接点Ｎｘｃに各々接続されたｐチャネル型トランジスタＴｒ３３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎｘｂ及び接点Ｎｘｃに各々接続されたｎチャネル型トランジスタＴｒ３４と、接点Ｎｘａ及び接点Ｎｘｂ間に接続されたコンデンサ（保持容量）Ｃｘと、を備えた構成を有している。ここで、電源接点Ｖｄｄは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【００９０】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎｘｃに、カソード端子が低電位電源（例えば、接地電位Ｖｇｎｄ）に各々接続された構成を有している。ここで、コンデンサＣｘは、トランジスタＴｒ３３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００９１】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａにハイレベル（選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂにローレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、階調電流Ｉｐｉｘをデータドライバ１３０ＡからデータラインＤＬに供給する。ここでは、階調電流Ｉｐｉｘとして、正極性の電流を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して表示画素（画素駆動回路ＤＣｘ）方向に当該電流が流し込まれる（印加する）ように設定する。
【００９２】
これにより、画素駆動回路ＤＣｘを構成するトランジスタＴｒ３２及びＴｒ３４がオン動作するとともに、トランジスタＴｒ３１がオフ動作して、データラインＤＬに供給された階調電流Ｉｐｉｘに対応する正の電位が接点Ｎｘａに印加される。また、接点Ｎｘｂ及び接点Ｎｘｃ間が短絡して、トランジスタＴｒ３３のゲート−ドレイン間が同電位に制御されることにより、トランジスタＴｒ３３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎｘａ及び接点Ｎｘｂ間）には、階調電流Ｉｐｉｘに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【００９３】
次いで、発光動作期間において、走査ラインＳＬａにローレベル（非選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂにハイレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、データラインＤＬへの階調電流Ｉｐｉｘの供給を遮断する。これにより、トランジスタＴｒ３２及びＴｒ３４がオフ動作してデータラインＤＬ及び接点Ｎｘａ間、並びに、接点Ｎｘｂ及び接点Ｎｘｃ間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【００９４】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎｘａ及び接点Ｎｘｂ間（トランジスタのＴｒ３３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ３３はオン動作する。また、上記走査信号Ｖｓｅｌ（ローレベル）の印加により、トランジスタＴｒ３１が同時にオン動作するので、電源接点（高電位電源）ＶｄｄからトランジスタＴｒ３１及びＴｒ３３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉｐｉｘ（より詳しくは、コンデンサＣｘに蓄積された電荷に基づく電圧成分）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
【００９５】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１０は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１１は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図８に示したデータドライバの構成に加え、図１及び図２に示した電流生成供給回路の構成も適宜参照しながら説明する。
【００９６】
（データドライバの制御動作）
データドライバ１３０Ａにおける制御動作は、まず、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられたデータラッチ部１０１、１０２、１０３、・・・に、表示信号生成回路１５０Ａから供給される表示データＤ０〜Ｄ３を取り込み保持する信号保持動作と、該データラッチ部１０１、１０２、１０３、・・・からの出力信号（表示データＤ０〜Ｄ３の反転出力信号）に基づいて、電流生成部２０１、２０２、２０３、・・・により、上記表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを生成して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して各表示画素（画素駆動回路ＤＣｘ）に個別に供給する電流生成供給動作と、を順次設定することにより実行される。
【００９７】
ここで、信号保持動作においては、図１０に示すように、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各データラッチ部１０１、１０２、１０３、・・・により、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれたデータラッチ部１０１、１０２、１０３、・・・から順に、出力信号が各電流生成部２０１、２０２、２０３、・・・に出力される状態が、一定期間（例えば、次のハイレベルのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が出力されるまでの期間）保持される。
【００９８】
また、電流生成供給動作においては、上記データラッチ部１０１、１０２、１０３、・・・から出力される出力信号に基づいて、各電流生成部２０１、２０２、２０３、・・・に設けられた複数のスイッチトランジスタ（図２に示したスイッチトランジスタＴＰ１６〜ＴＰ１９）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された単位電流トランジスタ（図２に示した単位電流トランジスタＴＰ１２〜ＴＰ１５）に流れる単位電流の合成電流が、階調電流Ｉｐｉｘとして各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して順次供給される。
【００９９】
ここで、階調電流Ｉｐｉｘは、例えば、全てのデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・に対して、少なくとも一定期間、並列的に供給されるように設定される。また、本実施形態においては、上述したように、基準電流Ｉｒｅｆに対して予めトランジスタサイズにより規定された所定比率（例えば、ａ×２ｋ；ｋ＝０、１、２、３、・・・）の電流値を有する複数の単位電流を生成し、上記反転出力信号に基づいてスイッチトランジスタがオン／オフ動作することにより、所定の単位電流を選択して合成し、正極性の階調電流Ｉｐｉｘを生成して、データドライバ１３０側からデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・方向に流し込むように該階調電流Ｉｐｉｘを供給する。
【０１００】
なお、本実施例に係るデータドライバ１３０Ａにおいては、図８に示したように、定電流発生源ＩＲから一定の電流値を有する基準電流Ｉｒｅｆが供給される共通の基準電流供給線Ｌｓに対して、複数の階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・が並列的に接続された構成を有し、図１０に示したように、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・において、表示データＤ０〜Ｄ３に基づいて、同時に並行して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・（表示画素）に供給する階調電流Ｉｐｉｘが生成されるので、基準電流供給線Ｌｓを介して各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に供給される電流は、定電流発生源ＩＲにより供給される基準電流Ｉｒｅｆそのものではなく、階調電流生成回路の数（すなわち、表示パネル１１０に配設されたデータラインの数に相当する；例えば、ｍ個）に応じて、略均等分割された電流値（Ｉｒｅｆ／ｍ）を有する電流が供給されることになる。
【０１０１】
したがって、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・の電流生成部２０１、２０２、２０３、・・・を構成するカレントミラー回路部において設定される基準電流Ｉｒｅｆに対する各単位電流の電流比率（すなわち、基準電流トランジスタに対する単位電流トランジスタのチャネル幅の比）を、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に供給される上記電流値（Ｉｒｅｆ／ｍ）を勘案して、例えば、図３に示した回路構成における比率のｍ倍に設定するようにしてもよい。
【０１０２】
また、他の構成として、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に、例えば、シフトレジスタ回路１３１Ａから出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて選択的にオン動作するスイッチ手段を設け、各電流生成部２０１、２０２、２０３、・・・において、表示データＤ０〜Ｄ３に基づいて階調電流Ｉｐｉｘが生成される電流生成供給動作の期間のみ、上記定電流発生源ＩＲからの基準電流Ｉｒｅｆをそのまま、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に選択的に供給するようにしてもよい（後述する表示装置の第２の実施形態に示す電流供給制御トランジスタＴＰ４８参照）。
【０１０３】
（表示パネル１１０の制御動作）
そして、表示パネル１１０Ａ（表示画素）における制御動作は、図１１に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔｓｅと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔｓｅは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインＤＬに階調電流Ｉｐｉｘを並列的に供給する一定期間を含む期間に設定される。
【０１０４】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図１１に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０Ａにより走査ラインＳＬａ、ＳＬｂを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬに並列的に供給された階調電流Ｉｐｉｘを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図１１に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１０５】
したがって、本実施形態に係るデータドライバ及び表示装置によれば、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・により各データラインＤＬを介して特定の行の表示画素群に供給される階調電流Ｉｐｉｘが、単一の定電流発生源ＩＲから（共通の基準電流供給線Ｌｓを介して）供給される信号レベルが変動しない一定の基準電流Ｉｒｅｆ、及び、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ３に基づいて生成されるので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流Ｉｐｉｘの電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流Ｉｐｉｘの供給時間（選択時間）が短く設定されている場合であっても、階調電流Ｉｐｉｘの生成に関連してデータドライバ（各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・）に供給される信号の伝達遅延の影響を排除して、データドライバの動作速度の低下を抑制することができるともに、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・により生成される階調電流を均一化して、表示装置における表示応答特性及び表示画質の向上を図ることができる。
【０１０６】
また、本実施形態に係るデータドライバ及び表示装置によれば、少なくとも、データドライバの階調電流生成回路群、及び、基準電流を供給する定電流発生源が、同一の基板上に一体的に形成された構成を有していることにより、各階調電流生成供給回路と定電流発生源とをワイヤ配線等により接続する必要がないので、製造プロセスの削減及び回路規模の縮小に伴う製品コストの低減や表示装置の小型化を図ることができるとともに、ワイヤ配線（基準電流供給線）等を介したノイズの混入による階調電流への影響を抑制することができ、表示画素を表示データに応じた適切な輝度階調で発光動作させて表示画質の向上を図ることができる。
【０１０７】
なお、本実施形態に係る表示装置においては、データドライバ及び表示画素（画素駆動回路）として、電流印加方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図３、図４に示したような電流生成供給回路ＩＬＢを階調電流生成回路に適用して、表示画素側からデータドライバ方向に階調電流Ｉｐｉｘを引き込むように供給する電流シンク方式対応した構成を有するものであってもよいことはいうまでもない。
【０１０８】
また、本実施形態に係る表示装置においては、図１、図２（又は図３、図４）に示したように、定電流発生源ＩＲにより設定変更が不可能な一定の電流値を有する基準電流Ｉｒｅｆを生成して、各階調電流生成回路に対して供給する構成を示したが、本発明はこれに限定されるものではなく、例えば、図５に示したような回路構成を有し、制御信号（制御電圧）に基づいて、基準電流Ｉｒｅｆの電流値を任意に設定して各階調電流生成回路に共通に供給するようにしてもよい。
【０１０９】
これによれば、基準電流Ｉｒｅｆの電流値に応じて、各階調電流生成回路ＰＸＡを構成する電流生成部２０１、２０２、２０３、・・・に設けられた基準電流トランジスタの制御端子（ゲート端子）に生じる電圧成分が制御され、各単位電流トランジスタの導通状態が規定されるため、表示データＤ０〜Ｄ３により指定される階調に対する階調電流Ｉｐｉｘの電流値の関係も変更設定される。よって、制御信号（制御電圧の電圧値）を適宜設定することにより、指定階調に対する表示画素（発光素子）における発光輝度の関係（階調−輝度特性）を任意に設定することができる。
【０１１０】
したがって、例えば、本実施形態に係る表示装置を備えた電子機器を、屋内等、比較的環境照度の低い条件下で利用する場合には、定電流発生源により生成される基準電流の電流値を小さく設定し、表示画素の階調−輝度特性を緩やかに変化するように設定することにより、最高階調における発光輝度を抑制し、また、該電子機器を、屋外等、環境照度の高い条件下で利用する場合には、基準電流の電流値を大きく設定し、表示画素の階調−輝度特性を急峻に変化するように設定することにより、最高階調における発光輝度を高くすることができるので、環境照度に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【０１１１】
＜表示装置の第２の実施形態＞
次に、本発明に係る電流生成供給回路を適用可能な表示装置の第２の実施形態について簡単に説明する。
（データドライバの構成例）
図１２は、第２の実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。ここで、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１１２】
本実施形態に係る表示装置に適用されるデータドライバは、概略、図１に示した電流生成供給回路ＩＬＡを基本構成とする階調電流生成回路が、各データラインＤＬに２組設けられ、所定の動作タイミングで各組の階調電流生成回路が、相補的かつ連続的に表示データの取り込み保持、階調電流の生成供給動作を実行するように構成されている。ここで、本構成例においては、２組設けられた各階調電流生成回路群に対して、第１の実施形態（図２参照）に示したように、同一の基板上に形成された唯一の定電流発生源（定電流源）から、共通の基準電流供給線を介して、一定の電流値を有する基準電流Ｉｒｅｆが供給される（基準電流Ｉｒｅｆが引き抜かれるように供給される）ように構成されている。
【０１１３】
本実施例に係るデータドライバ１３０Ｂは、図１２に示すように、具体的には、図示を省略したシステムコントローラからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂを生成する反転ラッチ回路１３３Ｂと、該非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（上述したタイミング制御信号ＣＬＫに相当する；以下、便宜的に「シフト信号ＳＲ」とも記す）を順次出力するシフトレジスタ回路１３１Ｂと、該シフトレジスタ回路１３１Ｂからのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路から順次供給される１行分の表示データＤ０〜Ｄ３を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給（印加）する２組の階調電流供給回路群１３２Ｂ及び１３２Ｃと、システムコントローラからデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記階調電流供給回路群１３２Ｂ及び１３２Ｃのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を出力する選択設定回路１３４Ｂと、少なくとも上記２組の階調電流供給回路群１３２Ｂ及び１３２Ｃと同一の基板上に一体的に形成され、該階調電流供給回路群１３２Ｂ及び１３２Ｃを構成する各階調電流供給回路ＰＸＢ１、ＰＸＢ２、・・・及びＰＸＣ１、ＰＸＣ２、・・・（以下、「階調電流供給回路部ＰＸＢ、ＰＸＣ」とも記す）に共通の基準電流供給線Ｌｓを介して一定の基準電流Ｉｒｅｆを供給する（負極性の電流を供給して引き抜く）定電流発生源ＩＲと、を備えて構成されている。
【０１１４】
（階調電流生成回路ＰＸＢ、ＰＸＣ）
図１３は、本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図であり、図１４は、本実施例に適用される階調電流供給回路を構成する電流生成部の一具体例を示す構成図である。ここでは、上述した電流生成供給回路（図２、図３）の構成と対応付けながら説明する。また、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１１５】
階調電流供給回路群１３２Ｂ、１３２Ｃを構成する各階調電流供給回路ＰＸＢ、ＰＸＣは、図１３に示すように、図１に示した電流生成供給回路ＩＬＡと同等の構成を有するデータラッチ部１０及び電流生成部２０Ｃと、データラッチ部１０からの非反転出力信号ｄ１０〜ｄ１３（非反転出力接点ＯＴ０〜ＯＴ３の信号レベル）に基づいて、表示画素を黒表示動作等の特定の駆動状態で動作させる場合にのみ、表示画素（データラインＤＬ）に対して特定電圧を印加する特定状態設定部ＢＬＫと、選択設定回路１３４Ｂから出力される選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて、各階調電流供給回路ＰＸＢ、ＰＸＣの動作状態を選択的に設定する動作設定部ＡＣＴと、を備えた構成を有している。
【０１１６】
ここで、電流生成部２０Ｃは、図１４に示すように、図２に示した電流生成部と同様に、カレントミラー回路部２１Ｃを構成する基準電流トランジスタＴＰ５１及び単位電流トランジスタＴＰ５２〜ＴＰ５５と、スイッチ回路部２２Ｃを構成するスイッチトランジスタＴＰ５６〜ＴＰ５９に加え、後述する動作設定部ＡＣＴから出力されるタイミング制御信号（図１に示したタイミング制御信号ＣＬＫに相当する）に基づいて、電流入力接点ＩＮｉと接点Ｎｇとの間の導通状態を制御するｎチャネル型トランジスタからなるリフレッシュ制御トランジスタ（リフレッシュ手段）Ｔｒ５０を備えた回路構成を有している。すなわち、このリフレッシュ制御トランジスタＴｒ５０により、動作設定部ＡＣＴから出力されるタイミング制御信号（非反転クロック信号）がハイレベルとなるタイミングで、基準電流Ｉｒｅｆに基づく電荷が接点Ｎｇｃに接続されたコンデンサＣｃに蓄積され、接点Ｎｇｃの電圧（基準電流トランジスタＴＰ５１のゲート電位）が基準電流トランジスタＴＰ５１のチャネル幅と基準電流Ｉｒｅｆに基づく一定電圧に再充電（リフレッシュ）される。なお、上記ゲート電位のリフレッシュ動作については、後述する。
【０１１７】
（特定状態設定部ＢＬＫ）
特定状態設定部ＢＬＫは、図１３に示すように、データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３を入力信号とする論理和演算回路（以下、「ＯＲ回路」と略記する）４１と、該ＯＲ回路４１の出力端が制御端子（ゲート）に接続されるとともに、電流路の一端側が特定電圧Ｖｂｋを印加する電圧源に、他端側が階調電流生成部２０Ｃの電流出力接点ＯＵＴｉに、各々接続されたｐチャネル型トランジスタからなる特定電圧印加トランジスタＴＰ４２と、を備えた構成を有している。
このような構成を有する特定状態設定部ＢＬＫにおいては、上記データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３の信号レベルが全て“０”となる特定状態（黒表示状態に相当する）であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＰ４２を介して、電流出力接点ＯＵＴｉ（すなわち、データラインＤＬ及び表示画素）に特定電圧Ｖｂｋが印加される。
【０１１８】
（動作設定部ＡＣＴ）
動作設定部ＡＣＴは、例えば、図１３に示すように、選択設定回路１３４Ｂから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）を反転処理するインバータ４４と、データラインＤＬに電流路が設けられ、制御端子に上記選択設定信号の反転信号（インバータ４４の出力信号）が印加されるｐチャネル型トランジスタＴＰ４３と、選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）の反転信号及びシフトレジスタ回路１３１Ｂからのシフト信号ＳＲを入力とするＮＡＮＤ回路４５と、該ＮＡＮＤ回路４５の論理出力を反転処理するインバータ４６と、該インバータ４６の反転出力をさらに反転処理するインバータ４７と、電流生成部２０Ｃへの基準電流Ｉｒｅｆの供給経路に電流路が設けられ、制御端子に上記インバータ４７の出力信号が印加されるｐチャネル型トランジスタからなる電流供給制御トランジスタＴＰ４８と、を備えた構成を有している。
【０１１９】
このような構成を有する階調電流供給回路部ＰＸＢ、ＰＸＣにおいては、選択設定回路１３４Ｂから動作設定部ＡＣＴに選択レベル（ハイレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ４３がオン動作して、電流生成部２０Ｃの電流出力接点ＯＵＴｉが、ｐチャネル型トランジスタＴＰ４３を介してデータラインＤＬに接続される。
【０１２０】
このとき同時に、ＮＡＮＤ回路４５及びインバータ４６、４７により、シフト信号ＳＲの出力タイミングに関わらずデータラッチ部１０の非反転入力接点ＣＫにはローレベルのタイミング制御信号（非反転クロック信号）が、また、反転入力接点ＣＫ＊及び電流供給制御トランジスタＴＰ４８の制御端子にはハイレベルのタイミング制御信号（反転クロック信号）が定常的に入力されて、データラッチ部１０に保持されている表示データＤ０〜Ｄ３に基づく反転出力信号ｄ１０＊〜ｄ１３＊が電流生成部２０Ｃに供給されるものの、電流生成部２０Ｃへの基準電流Ｉｒｅｆの供給が遮断される。
【０１２１】
一方、選択設定回路１３４Ｂから非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ４３がオフ動作して、電流生成部２０Ｃの電流出力接点ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、ＮＡＮＤ回路４５及びインバータ４６、４７により、シフト信号ＳＲの出力タイミングに対応してデータラッチ部１０の非反転入力接点ＣＫにはハイレベルのタイミング制御信号が、また、反転入力接点ＣＫ＊及び電流供給制御トランジスタＴＰ４８の制御端子にはローレベルのタイミング制御信号が入力されて、データラッチ部１０に表示データＤ０〜Ｄ３が取り込み保持されるとともに、電流生成部２０Ｃに基準電流Ｉｒｅｆが供給される。
【０１２２】
これにより、選択レベルの選択設定信号が入力された場合には、データラッチ部１０から出力される反転出力信号ｄ１０＊〜ｄ１３＊に基づいて、電流生成部２０Ｃにおいて、表示データＤ０〜Ｄ３に応じた階調電流Ｉｐｉｘが生成されて、データラインＤＬを介して表示画素に供給されることになり、階調電流供給回路ＰＸＢ又はＰＸＣが選択状態に設定される。
一方、非選択レベルの選択設定信号が入力された場合には、データラッチ部１０において、表示データＤ０〜Ｄ３を取り込んで保持するものの、階調電流Ｉｐｉｘは生成されず、データラインＤＬには供給されないことになり、階調電流供給回路ＰＸＢ又はＰＸＣが非選択状態に設定される。
【０１２３】
なお、この非選択状態においては、図１３及び図１４に示した電流供給制御トランジスタＴＰ４８がオン動作して、電流生成部２０Ｃに基準電流Ｉｒｅｆが供給され、図１４に示した基準電流トランジスタＴＰ５１に流れることにより、ゲート端子（接点Ｎｇｃ）の電位が、基準電流トランジスタＴＰ５１のチャネル幅と基準電流Ｉｒｅｆに基づく一定電圧に再充電されるリフレッシュ動作が実行される。したがって、後述する選択設定回路１３４Ｂにより、２組の階調電流供給回路群１３２Ｂ及び１３２Ｃに入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の階調電流供給回路群１３２Ｂ及び１３２Ｃのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【０１２４】
（反転ラッチ回路１３３Ｂ／選択設定回路１３４Ｂ）
反転ラッチ回路１３３Ｂ又は選択設定回路１３４Ｂは、概略、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが印加されると、当該信号レベルが保持されて、該信号レベルの非反転信号及び反転信号が、各々非反転出力端子及び反転出力端子から出力され、シフトレジスタ回路１３１Ｂに対して非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂとして、また、階調電流供給回路群１３２Ｂ（各階調電流供給回路部ＰＸＢ１、ＰＸＢ２、・・・）及び１３２Ｃ（各階調電流供給回路部ＰＸＣ１、ＰＸＣ２、・・・）に対して非反転信号ＳＬａ及び反転信号ＳＬｂ（選択設定信号）として供給される。
【０１２５】
（シフトレジスタ回路１３１Ｂ）
シフトレジスタ回路１３１Ｂは、上述した反転ラッチ回路１３３Ｂから出力される非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、システムコントローラから供給されるサンプリングスタート信号ＳＴＲを取り込み、所定のタイミングで順次シフトしつつ、該シフト信号ＳＲ１、ＳＲ２、・・・を階調電流供給回路群１３２Ｂ及び１３２Ｃに出力する。
【０１２６】
図１５は、本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
上述したようなデータドライバ１３０Ｂにおける制御動作は、非選択レベル（ローレベル）の選択設定信号を入力することにより、階調電流供給回路ＰＸＢ、ＰＸＣのデータラッチ部１０に表示データＤ０〜Ｄ３を取り込んで保持する信号保持動作期間においては、カレントミラー回路部２１Ｃに設けられたリフレッシュ制御トランジスタＴｒ５０、及び、動作設定部ＡＣＴに設けられた電流供給制御トランジスタＴＰ４８の双方をオン動作させることにより、基準電流トランジスタＴＰ５１の電流路に基準電流Ｉｒｅｆを流すとともに、該基準電流トランジスタＴＰ５１のゲート端子（接点Ｎｇｃ）に基準電流Ｉｒｅｆに基づく電荷を供給する。これにより、コンデンサＣｃに電荷が蓄積（充電）され、ゲート端子の電位が所定の一定電圧にリフレッシュされる。また、このとき、動作設定部ＡＣＴに設けられたｐチャネル型トランジスタＴＰ４３がオフ状態にあることにより、電流生成部２０Ｃにおける階調電流Ｉｐｉｘの生成、データラインＤＬへの供給は行われない。
【０１２７】
また、本実施形態に係るデータドライバ１３０Ｂにおいて、選択レベル（ハイレベル）の選択設定信号を入力することにより、上記取り込み保持された表示データＤ０〜Ｄ３に基づいて階調電流供給回路ＰＸＢ、ＰＸＣにおいて階調電流を生成して供給する電流生成供給動作期間においては、上記リフレッシュ制御トランジスタＴｒ５０及び電流供給制御トランジスタＴＰ４８の双方をオフ動作させることにより、基準電流トランジスタＴＰ５１のゲート端子（接点Ｎｇｃ）への電荷の供給を遮断する。
【０１２８】
このとき、コンデンサＣｃに充電された電圧成分により基準電流トランジスタＴＰ５１のゲート端子の電位は、所定の一定電圧に保持されるので、階調電流供給回路ＰＸＢ、ＰＸＣにおいて、上記表示データＤ０〜Ｄ３に基づいて特定の単位電流トランジスタにのみ単位電流が流れ、該単位電流を合成することにより所望の電流値を有する階調電流Ｉｐｉｘが生成される。これにより、各階調電流供給回路ＰＸＢ、ＰＸＣから表示データＤ０〜Ｄ３に応じた電流値を有する階調電流ＩｐｉｘがデータラインＤＬを介して各表示画素に継続的に供給される。
【０１２９】
したがって、各データラインに対して、２組の階調電流生成回路（群）を備え、各階調電流生成回路の動作状態を交互に繰り返し実行することにより、データドライバから各表示画素に対して継続的に、表示データに適切に対応した電流値を有する階調電流を供給することができるので、表示画素を所定の輝度階調で迅速に発光動作させることができ、表示装置の表示応答速度及び表示画質を一層向上させることができる。
【０１３０】
また、各階調電流供給回路ＰＸＢ、ＰＸＣ（電流生成部２０Ｃ）を構成する各単位電流トランジスタＴＰ５２〜ＴＰ５５のゲート端子（接点Ｎｇｃ）に印加される電位（ゲート電位）を、周期的に所定の一定電圧に再充電（リフレッシュ）することができるので、単位電流トランジスタにおける電流リーク等に起因するゲート電位の低下を抑制することができ、各単位電流トランジスタの導通状態のバラツキにより、階調電流（すなわち、表示画素の輝度階調）が不均一になる現象を抑制して、良好な階調表示動作（表示画質の向上）を実現することができる。
【０１３１】
また、本実施形態に係る表示装置（データドライバ）においても、少なくとも、ゲートドライバ１３０Ｂを構成する階調電流生成回路群１３２Ｂ、１３２Ｃ及び定電流発生源ＩＲが、同一の基板上に一体的に形成され、定電流発生源ＩＲから供給される一定の電流値を有する基準電流Ｉｒｅｆに基づいて表示データＤ０〜Ｄ３（複数ビットのデジタル信号）に応じた階調電流Ｉｐｉｘを生成して、各表示画素に供給することができるので、表示装置の回路規模の縮小や製造プロセスの削減に伴う製品コストの低減を図ることができるとともに、基準電流へのノイズの混入を抑制することができ、表示データに応じた適切な画像表示を実現することができる。
【０１３２】
さらに、データドライバ１３０Ｂに設けられる定電流発生源ＩＲとして、本実施形態に示した構成（すなわち、図２に示した定電流発生源ＩＲＡの回路構成）に代えて、図５に示したような制御信号（制御電圧）に応じて基準電流Ｉｒｅｆの電流値を変更設定可能な構成（定電流発生源ＩＲＣ）を適用することもでき、この場合には、例えば、システムコントローラ等から出力される制御信号（制御電圧）に基づいて、図６に示したように、各階調電流生成回路ＰＸＢ、ＰＸＣにより生成される階調電流Ｉｐｉｘの電流特性を変更設定して、指定階調に対する表示画素（有機ＥＬ素子）の輝度特性を任意に設定することができるので、表示装置の使用環境（環境照度）等に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【０１３３】
【発明の効果】
以上説明したように、本発明に係る電流生成供給回路によれば、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態で動作する負荷に対して、所定の電流値を有する駆動電流を個別に供給する電流生成供給回路において、少なくとも、所定の電流値を有する基準電流を生成する定電流源と、該基準電流に基づいて、負荷の駆動状態を設定する複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、上記デジタル信号の各ビット値に応じて、単位電流を選択的に合成して、該合成電流を駆動電流として負荷に供給する電流生成手段を備え、該電流生成手段が、上記定電流源とともに同一の基板上に形成された構成を有しているので、電流生成供給手段と定電流源とをワイヤ配線等により接続する必要がなく、製造プロセスの削減や回路規模の縮小に伴う製品コストの低減を図ることができるとともに、ワイヤ配線等を介したノイズの混入による駆動電流への影響を抑制することができ、負荷を所望の駆動状態で適切に動作させることができる。
【０１３４】
ここで、定電流源として基準電流の電流値を変更設定可能な構成を適用することにより、制御信号（制御電圧の電圧値）に応じて、上記各単位電流の電流値を任意に設定することができるので、上記複数ビットのデジタル信号により指定される階調に対する駆動電流の電流特性を任意に変更設定することができ、負荷を所望の駆動特性（指定階調に対する負荷の駆動状態の関係）で動作させることができる。
【０１３５】
また、負荷に直接駆動電流を供給する電流駆動回路（電流生成供給回路）において、所定の電流値を有する基準電流、及び、複数ビットのデジタル信号に基づいて、負荷を所望の駆動状態で動作させることができる駆動電流を生成することができるため、負荷に供給する駆動電流の電流値が微少な場合や、負荷への駆動電流の供給時間が短い場合であっても、上記入力信号を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【０１３６】
そして、本発明に係る表示装置においては、相互に直交する複数の走査ライン及び複数のデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路を、各データライン（又は、表示画素）に対応して設けられるデータドライバの階調電流生成回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間に、データラッチ部に保持した複数ビットのデジタル信号（表示データ）及び定電流源から供給される一定の基準電流に基づいて、電流生成部において生成された特定の単位電流の合成電流を、階調電流として表示画素に供給するように構成されているので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流の電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流の供給時間（選択時間）が短く設定されている場合であっても、基準電流が供給される基準電流供給線に存在する寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１３７】
また、本発明に係る表示装置においても、少なくとも、ゲートドライバを構成する階調電流生成回路及び定電流源が、同一の基板上に一体的に形成されているので、表示装置の回路規模の縮小や製造プロセスの削減に伴う製品コストの低減を図ることができるとともに、基準電流へのノイズの混入を抑制することができ、表示データに応じた適切な画像表示を実現することができる。
【０１３８】
さらに、定電流源として、基準電流の電流値を変更設定することができる回路構成を適用することにより、制御信号（制御電圧）に基づいて、階調電流生成回路により生成される階調電流の電流特性を変更設定して、指定階調に対する表示画素（発光素子）の輝度特性を任意に設定することができるので、表示装置の使用環境（環境照度）等に応じた適切な発光輝度で表示画素を発光動作させることができ、所望の画像情報を視認性良く表示することができる。
【図面の簡単な説明】
【図１】本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
【図２】本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。
【図３】本発明に係る電流生成供給回路の第２の実施形態を示す概略構成図である。
【図４】本実施形態に係る電流生成供給回路に適用される電流生成部及び定電流発生源の一具体例を示す回路構成図である。
【図５】第３の実施形態に係る電流生成供給回路に適用される定電流発生源の一具体例を示す回路構成図である。
【図６】本実施形態に係る電流生成供給回路における負荷駆動電流の電流特性の一例を示す特性図である。
【図７】本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図である。
【図８】本実施形態に係る表示装置の要部構成を示す概略構成図である。
【図９】本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。
【図１０】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１１】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１２】第２の実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図１３】本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図である。
【図１４】本実施例に適用される階調電流供給回路を構成する電流生成部の一具体例を示す構成図である。
【図１５】本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１６】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図１７】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
ＩＬＡ、ＩＬＢ 電流生成供給回路
ＩＲＡ〜ＩＲＣ、ＩＲ 定電流発生源
１０ データラッチ部
２０Ａ〜２０Ｃ 電流生成部
２１Ａ、２１Ｂ カレントミラー回路部
２２Ａ、２２Ｂ スイッチ回路部
１００Ａ 表示装置
１１０Ａ 表示パネル
１２０Ａ 走査ドライバ
１３０Ａ、１３０Ｂ データドライバ
ＰＸＡ〜ＰＸＣ 階調電流生成回路
ＤＣｘ 画素駆動回路
Claims (28)
- 負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流生成供給回路において、
少なくとも、
所定の電流値を有する基準電流を生成する定電流源と、
前記定電流源から供給される前記基準電流に基づいて、複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記負荷に対して供給する電流生成手段と、
を備え、
少なくとも、前記電流生成手段並びに前記定電流源を同一の基板上に形成したことを特徴とする電流生成供給回路。 - 前記定電流源は、制御電圧に応じて前記基準電流の電流値を任意に変更設定する手段を備えていることを特徴とする請求項１記載の電流生成供給回路。
- 前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する前記複数の単位電流を生成する単位電流生成回路部と、
前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択して合成するスイッチ回路部と、
を備え、
前記選択された前記単位電流の合成電流を、前記駆動電流とすることを特徴とする請求項１乃至３のいずれかに記載の電流生成供給回路。 - 前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、
前記電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記スイッチ回路部により前記単位電流を選択的に合成し、前記駆動電流として前記負荷に供給することを特徴とする請求項３記載の電流生成供給回路。 - 前記単位電流生成回路部は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を備え、
前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする請求項３記載の電流生成供給回路。 - 前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする請求項５記載の電流生成供給回路。
- 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項６記載の電流生成供給回路。
- 前記電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、
前記電荷蓄積手段に保持された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成する手段と、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の電流生成供給回路。 - 前記電流生成手段は、所定のタイミングで、前記基準電流トランジスタに前記基準電流を流して、前記電荷蓄積手段に蓄積された電荷量を、前記基準電流に応じた電荷量にリフレッシュするリフレッシュ手段を備えたことを特徴とする請求項８記載の電流生成供給回路。
- 前記電流生成手段は、前記駆動電流を前記負荷側から引き込む方向に流すように、前記駆動電流の信号極性を設定することを特徴とする請求項１乃至９のいずれかに記載の電流生成供給回路。
- 前記電流生成手段は、前記駆動電流を前記負荷に流し込む方向に流すように、前記駆動電流の信号極性を設定することを特徴とする請求項１乃至９のいずれかに記載の電流生成供給回路。
- 前記負荷は、前記電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１乃至１１のいずれかに記載の電流生成供給回路。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１２記載の電流生成供給回路。
- 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、少なくとも、
所定の電流値を有する基準電流を生成する定電流源と、
前記複数の表示画素の各々に対応し、前記定電流源から供給される基準電流に基づいて、複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記複数の表示画素の各々に対して前記階調電流として供給する電流生成手段を有する複数の電流生成供給回路と、
を備え、
少なくとも、前記電流生成供給回路及び前記定電流源を同一の基板上に形成したことを特徴とする表示装置。 - 前記定電流源は、制御電圧に応じて前記基準電流の電流値を任意に変更設定する手段を備えていることを特徴とする請求項１４記載の表示装置。
- 前記電流生成手段は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有する前記複数の単位電流を生成する単位電流生成回路部と、
前記複数の単位電流から、前記デジタル信号の各ビット値に応じて前記単位電流を選択して合成するスイッチ回路部と、
を備え、
前記選択された前記単位電流の合成電流を、前記階調電流とすることを特徴とする請求項１４又は１５のいずれかに記載の表示装置。 - 前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、
前記電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記スイッチ回路部により前記単位電流を選択的に合成し、前記階調電流として前記表示画素に供給することを特徴とする請求項１６記載の表示装置。 - 前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、
一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において、前記信号保持手段により、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする請求項１７記載の表示装置。 - 前記単位電流生成回路部は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を備え、
前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする請求項１６記載の表示装置。 - 前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする請求項１９記載の表示装置。
- 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項２０記載の表示装置。
- 前記電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、
前記電荷蓄積手段に保持された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成する手段と、
を備えていることを特徴とする請求項１４又は１５のいずれかに記載の表示装置。 - 前記電流生成手段は、所定のタイミングで、前記基準電流トランジスタに前記基準電流を流して、前記電荷蓄積手段に蓄積された電荷量を、前記基準電流に応じた電荷量にリフレッシュするリフレッシュ手段を備えたことを特徴とする請求項２２記載の表示装置。
- 前記信号駆動手段は、前記基準電流が供給される基準電流供給線を備え、前記複数の電流生成供給回路の各々は、前記複数の表示画素に対応して、前記基準電流供給線に並列に接続され、該基準電流供給線を介して前記基準電流が供給されることを特徴とする請求項１４又は２３記載の表示装置。
- 前記電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする請求項１４乃至２４のいずれかに記載の表示装置。
- 前記電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする請求項１４乃至２４のいずれかに記載の表示装置。
- 前記表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１４乃至２６のいずれかに記載の表示装置。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項２７記載の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186260A JP2005017977A (ja) | 2003-06-30 | 2003-06-30 | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 |
| KR1020040037421A KR100742063B1 (ko) | 2003-05-26 | 2004-05-25 | 전류생성공급회로 및 표시장치 |
| TW093114918A TWI263963B (en) | 2003-05-26 | 2004-05-26 | Current generating and supplying circuit and display device |
| US10/855,584 US20040239668A1 (en) | 2003-05-26 | 2004-05-26 | Display device and method for driving display device |
| CNB2004100639280A CN100463021C (zh) | 2003-05-26 | 2004-05-26 | 电流生成供给电路及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186260A JP2005017977A (ja) | 2003-06-30 | 2003-06-30 | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005017977A true JP2005017977A (ja) | 2005-01-20 |
Family
ID=34185435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003186260A Pending JP2005017977A (ja) | 2003-05-26 | 2003-06-30 | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005017977A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293289A (ja) * | 2005-01-17 | 2006-10-26 | Seiko Epson Corp | 電気光学装置、駆動回路、駆動方法および電子機器 |
| KR101869823B1 (ko) * | 2011-06-01 | 2018-06-21 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 구동방법 |
| CN112751509A (zh) * | 2019-10-31 | 2021-05-04 | 精工爱普生株式会社 | 电机驱动电路、集成电路装置以及电子设备 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039926A (ja) * | 1998-07-24 | 2000-02-08 | Canon Inc | 電流出力回路 |
| JP2000056847A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | 定電流駆動回路 |
| JP2000081920A (ja) * | 1998-09-07 | 2000-03-21 | Canon Inc | 電流出力回路 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2000340842A (ja) * | 1999-04-30 | 2000-12-08 | Agilent Technol Inc | Ｌｅｄ駆動装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| JP2002351402A (ja) * | 2001-05-25 | 2002-12-06 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 |
| EP1282103A2 (en) * | 2001-08-02 | 2003-02-05 | Seiko Epson Corporation | Circuit for supplying the pixel in a luminescent display device with a prescribed current |
| EP1288901A2 (en) * | 2001-08-29 | 2003-03-05 | Nec Corporation | A semiconductor device for driving a current load device and a current load device provided therewith |
| WO2003023752A1 (fr) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Affichage el, circuit d'entrainement d'affichage el et affichage d'image |
| WO2003027998A1 (fr) * | 2001-09-25 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | Ecran electroluminescent et dispositif d'affichage electroluminescent comprenant celui-ci |
| JP2003131620A (ja) * | 2001-10-29 | 2003-05-09 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
| JP2003150082A (ja) * | 2001-11-15 | 2003-05-21 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置 |
| JP2003150104A (ja) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置 |
| JP2003202830A (ja) * | 2001-12-28 | 2003-07-18 | Oki Electric Ind Co Ltd | 駆動回路 |
-
2003
- 2003-06-30 JP JP2003186260A patent/JP2005017977A/ja active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039926A (ja) * | 1998-07-24 | 2000-02-08 | Canon Inc | 電流出力回路 |
| JP2000056847A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | 定電流駆動回路 |
| JP2000081920A (ja) * | 1998-09-07 | 2000-03-21 | Canon Inc | 電流出力回路 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2000340842A (ja) * | 1999-04-30 | 2000-12-08 | Agilent Technol Inc | Ｌｅｄ駆動装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| JP2002351402A (ja) * | 2001-05-25 | 2002-12-06 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 |
| EP1282103A2 (en) * | 2001-08-02 | 2003-02-05 | Seiko Epson Corporation | Circuit for supplying the pixel in a luminescent display device with a prescribed current |
| EP1288901A2 (en) * | 2001-08-29 | 2003-03-05 | Nec Corporation | A semiconductor device for driving a current load device and a current load device provided therewith |
| WO2003023752A1 (fr) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Affichage el, circuit d'entrainement d'affichage el et affichage d'image |
| WO2003027998A1 (fr) * | 2001-09-25 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | Ecran electroluminescent et dispositif d'affichage electroluminescent comprenant celui-ci |
| JP2003131620A (ja) * | 2001-10-29 | 2003-05-09 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
| JP2003150082A (ja) * | 2001-11-15 | 2003-05-21 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置 |
| JP2003150104A (ja) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置 |
| JP2003202830A (ja) * | 2001-12-28 | 2003-07-18 | Oki Electric Ind Co Ltd | 駆動回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293289A (ja) * | 2005-01-17 | 2006-10-26 | Seiko Epson Corp | 電気光学装置、駆動回路、駆動方法および電子機器 |
| JP4501839B2 (ja) * | 2005-01-17 | 2010-07-14 | セイコーエプソン株式会社 | 電気光学装置、駆動回路及び電子機器 |
| KR101869823B1 (ko) * | 2011-06-01 | 2018-06-21 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 구동방법 |
| CN112751509A (zh) * | 2019-10-31 | 2021-05-04 | 精工爱普生株式会社 | 电机驱动电路、集成电路装置以及电子设备 |
| CN112751509B (zh) * | 2019-10-31 | 2024-02-13 | 精工爱普生株式会社 | 电机驱动电路、集成电路装置以及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4304585B2 (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
| US7397447B2 (en) | Circuit in light emitting display | |
| KR100653846B1 (ko) | 유기 발광 다이오드의 구동 회로 및 구동 방법 | |
| US8610749B2 (en) | Display device and drive method for display device | |
| US7864167B2 (en) | Display device wherein drive currents are based on gradation currents and method for driving a display device | |
| JP2004287349A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| US8810488B2 (en) | Display device and method for driving the same | |
| JP2008225492A (ja) | 表示装置 | |
| JP2005338653A (ja) | 表示装置及びその駆動制御方法 | |
| JP4958392B2 (ja) | 表示装置 | |
| JP4247660B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
| JP4074995B2 (ja) | 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置 | |
| JP4232193B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
| JP4103079B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
| JP2005017977A (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
| JP2004363887A (ja) | 電流生成供給回路 | |
| JP4103139B2 (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
| JP4074994B2 (ja) | 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 | |
| JP4241144B2 (ja) | 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置 | |
| JP4329868B2 (ja) | 表示装置 | |
| JP4941426B2 (ja) | 表示装置 | |
| JP4305085B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
| JP4811434B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
| JP2004361575A (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
| JP2010181903A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081219 |