JP4305085B2 - 電流生成供給回路及び電流生成供給回路を備えた表示装置 - Google Patents

Description

本発明は、電流生成供給回路及び該電流生成供給回路を備えた表示装置に関し、特に、表示データに応じた階調電流に基づいて所定の輝度階調で発光動作する電流駆動型（ 又は、電流指定型） の発光素子のように、供給する電流に応じて駆動状態が制御される負荷に対して、所望の電流値を有する駆動電流を生成して供給する電流生成供給回路及び該電流生成供給回路を備えた表示装置に関する。

近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして多用されている液晶表示装置（ＬＣＤ）に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の、実用化に向けた研究開発が盛んに行われている。

このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。

このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた階調信号を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、走査ドライバにより選択状態に設定された各表示画素に、データドライバから階調信号を供給することにより、各表示画素（発光素子）が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。

ここで、上記ディスプレイにおける表示駆動動作としては、走査ドライバにより選択された特定の行の表示画素（発光素子）に対して、データドライバにより印加する階調信号の電圧値（階調信号電圧）を、表示データに応じて調整することにより、各発光素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の駆動方式や、データドライバにより供給する階調信号の電流値（階調電流）を調整することにより、各発光素子に流す発光駆動電流の電流値を制御する電流指定型の駆動方式等が知られている。

このような表示駆動方式のうち、電圧指定型の駆動方式においては、各表示画素において階調信号電圧の電圧成分を電流成分に変換する画素駆動回路を備える必要があるが、この画素駆動回路を構成する能動素子（薄膜トランジスタ等）の特性は外的環境や経時変化による影響を受けやすく、そのため、発光駆動電流の電流値の変動が大きくなり、長期間にわたり安定的に所望の発光特性を得ることが困難であるという問題があるのに対して、表示画素に供給する階調電流の電流値を調整する電流指定型の駆動方式においては、このような素子特性の変動の影響を抑制することができるという優位性を有している。なお、電流指定型の駆動方式に適用される画素駆動回路の構成例については、詳しく後述する。

そして、このような電流指定型の駆動方式を採用したディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図２１に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流生成供給回路を良好に適用することができる。

このようなデータドライバにおいては、トランジスタＴＰｒに流れる入力電流（基準電流）Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる階調電流（駆動電流）ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。ここで、図２１に示したようなデータドライバ（定電流生成供給回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。この場合、画像表示信号に応じて各表示画素に供給される駆動電流の電流値を変化させるためには、入力電流Ｉｒを画像表示信号に応じて変化させることが必要となる。

また、入力信号がデジタル信号で供給される場合において、一定の基準電流に基づいて入力信号に応じた電流値を有するアナログ電流を生成する構成として、電流セル型のデジタルアナログ変換器に用いられる、重み付けされた定電流が流れる複数の定電流トランジスタと、入力デジタル信号に応じて動作される複数の電流スイッチを備えるデジタルアナログ変換回路が知られており、例えば、特許文献２等に記載されている。

特開２００２−２０２８２３号公報 （第３頁、図２、図１５） 特開２００２−００９６２３号公報 （第５〜６頁、図１、図２）

ところで、一般に、画像を表示するディスプレイにおいて、良好な色再現性を有する表示を得るために、人の目の視覚特性に起因して、ディスプレイの発光輝度と階調レベルとの関係が線形ではなく、図２２に示すような非線形な特性（ガンマ特性）を持たせるように設定されている。
しかしながら、表示データがデジタル信号で供給され、電流指定型の駆動方式を用いる発光素子型ディスプレイ場合において、上記のような、複数の定電流トランジスタと複数の電流スイッチを備えたデジタルアナログ変換回路をデータドライバに適用した場合、デジタルアナログ変換回路によって生成される出力電流の電流値は、例えば、特許文献２の図２に記載されているように、入力デジタル信号（表示データ）のデータ値（階調値）に比例した、線形特性を有しており、発光素子型ディスプレイの発光輝度も表示データの階調値に比例した線形特性を有するようになり、ディスプレイの発光輝度特性を非線形な特性（ガンマ特性）に設定することは困難であった。

すなわち、従来においては、表示データがデジタル信号で供給される場合において、発光素子型ディスプレイの発光輝度特性は、表示データの階調値に比例した線形特性を有することとなり、良好な色再現性を有する表示品位を得ることができないという問題があった。
そこで、本発明は、上述した課題に鑑み、デジタル信号の表示データの階調値に対し、電流値が所望のガンマ特性を有する負荷駆動電流を供給する電流生成供給回路、及びその制御方法を提供し、表示品位を向上させることができる表示装置を提供することを目的とする。

請求項１記載の発明は、負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流生成供給回路において、少なくとも、定電流源から供給される単一の基準電流が電流路に流れる単一の基準電流トランジスタと、前記基準電流トランジスタの制御端子に接続され、該基準電流トランジスタの前記電流路に前記基準電流を流したときの該基準電流の電流成分に応じた電荷を蓄積する一つの電荷蓄積手段と、制御端子が前記基準電流トランジスタの制御端子に共通に接続されて前記基準電流トランジスタとカレントミラー回路をなし、前記電荷蓄積手段に保持された電荷量に応じた単一の電圧成分に基づいて、前記基準電流に対して異なる電流比率を有する複数の単位電流を個別に生成する複数の単位電流トランジスタを有する単位電流生成手段と、前記負荷の駆動状態を設定する複数ビットのデジタル信号の各ビット値に基づいて前記各単位電流を選択的に合成し、前記駆動電流として前記負荷に供給する駆動電流生成手段と、を備え、前記デジタル信号の前記各ビット値に基づく複数の階調レベルは複数の階調領域に分けられ、前記複数の単位電流トランジスタは２つ以上の所定の数の前記単位電流トランジスタからなる複数の単位電流トランジスタ群に分けられ、該各単位電流トランジスタ群に含まれる前記所定の数の単位電流トランジスタの各々によって生成される前記単位電流は単位電流群をなし、一つの前記単位電流群における前記各単位電流の電流値は、前記基準電流に対してＣ×２ ^ｋ （前記ｋは一つの単位電流トランジスタ群における各単位電流トランジスタに対応して設定される数であって、ｋ＝０、１、２、・・・に設定される。前記Ｃは前記各単位電流トランジスタのトランジスタサイズに基づいて設定される定数である。）の比率を有し、前記定数Ｃは前記複数の単位電流トランジスタ群の各々で異なる値に設定され、前記駆動電流生成手段は、前記階調レベルが含まれる前記階調領域に対応して前記複数の単位電流トランジスタ群のうちの少なくとも一つの前記単位電流トランジスタ群によって生成される前記単位電流群の前記各単位電流を前記各ビット値に基づいて選択的に合成して前記駆動電流を生成して、前記各階調レベルに対する前記駆動電流の電流値を非線形特性とすることを特徴とする。

請求項２記載の発明は、請求項１記載の電流生成供給回路において、前記複数の階調レベルは前記階調レベルが低い領域からなる低階調領域と前記階調レベルが高い領域からなる高階調領域とに分けられ、前記複数の単位電流トランジスタ群は、前記定数が第１の値を有する第１の単位電流群を生成する第１の単位電流トランジスタ群と、前記定数が前記第１の値と異なる第２の値を有する第２の単位電流群を生成する第２の単位電流トランジスタ群と、を有し、前記駆動電流生成手段は、前記階調レベルが前記低階調領域に含まれるとき前記第１の単位電流群に含まれる前記各単位電流のみを選択的に合成し、前記階調レベルが前記高階調領域に含まれるとき、前記第１の単位電流群と前記第２の単位電流群に含まれる前記各単位電流を選択的に合成することを特徴とする。
請求項３記載の発明は、請求項２記載の電流生成供給回路において、前記第２の単位電流群における前記定数の値は、前記第１の単位電流群における前記定数の値より大きい値に設定されていることを特徴とする。

請求項４記載の発明は、請求項２記載の電流生成供給回路において、前記第２の単位電流群における前記定数の値は、前記第１の単位電流群における全規定数の値より小さい値に設定されていることを特徴とする。
請求項５記載の発明は、請求項２乃至４のいずれかに記載の電流生成供給回路において、前記駆動電流生成手段は、特性切換信号に基づいて、前記階調レベルに対応して選択的に合成する前記単位電流に対応する前記第１及び第２の単位電流群を変更して、前記階調レベルの増加に対する前記駆動電流の増加率を切り換える手段を備えることを特徴とする。

請求項６記載の発明は、請求項１記載の電流生成供給回路において、前記各単位電流トランジスタ群に含まれる前記各単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。

請求項７記載の発明は、請求項１乃至６のいずれかに記載の電流生成供給回路において、前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、前記駆動電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記単位電流生成手段により生成される前記複数の単位電流を選択的に合成し、前記駆動電流として前記負荷に供給することを特徴とする。

請求項８記載の発明は、請求項１乃至７のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項９記載の発明は、請求項８記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。

請求項１０記載の発明は、少なくとも、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該複数の走査線及び該複数の信号線の各交点に、マトリクス状に複数の表示画素が配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動部と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動部と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記表示画素は、前記階調電流の電流値に応じた輝度で発光動作する電流駆動型の発光素子を備え、前記信号駆動部は、前記各表示画素に対応して、前記表示信号に基づく複数ビットのデジタル信号を各ビットごとに保持する信号保持手段と、定電流源から供給される単一の基準電流が電流路に流れる単一の基準電流トランジスタと、前記基準電流トランジスタの制御端子に接続され、該基準電流トランジスタの前記電流路に前記基準電流を流したときの該基準電流の電流成分に応じた電荷を蓄積する一つの電荷蓄積手段と、制御端子が前記基準電流トランジスタの制御端子に共通に接続されて前記基準電流トランジスタとカレントミラー回路をなし、前記電荷蓄積手段に保持された電荷量に応じた単一の電圧成分に基づいて、前記基準電流に対して異なる電流比率を有する複数の単位電流を個別に生成する複数の単位電流トランジスタを有する単位電流生成手段と、前記信号保持手段に保持された前記デジタル信号の各ビット値に基づいて前記単位電流生成手段により生成される前記各単位電流を選択的に合成し、前記表示画素に対して前記階調電流として供給する階調電流生成手段と、を有する電流生成供給回路を備え、前記デジタル信号の前記各ビット値に基づく複数の階調レベルは複数の階調領域に分けられ、前記複数の単位電流トランジスタは２つ以上の所定数の前記単位電流トランジスタからなる複数の単位電流トランジスタ群に分けられ、該各単位電流トランジスタ群に含まれる前記所定の数の単位電流トランジスタの各々によって生成される前記単位電流は単位電流群をなし、一つの前記単位電流群における前記各単位電流の電流値は、前記基準電流に対してＣ×２ ^ｋ （前記ｋは一つの単位電流トランジスタ群における各単位電流トランジスタに対応して設定される数であって、ｋ＝０、１、２、・・・に設定される。前記Ｃは前記各単位電流トランジスタのトランジスタサイズに基づいて設定される定数である。）の比率を有し、前記定数Ｃは前記複数の単位電流トランジスタ群の各々で異なる値に設定され、前記階調電流生成手段は、前記階調レベルが含まれる前記階調領域に対応して前記各単位電流群の少なくとも一つを選択の前記単位電流トランジスタ群によって生成される前記単位電流群の前記各単位電流を前記各ビット値に基づいて選択的に合成して前記階調電流を生成する手段を備えて、前記階調レベルに対する前記階調電流の電流値の特性が、前記階調レベルに対する前記発光素子の発光輝度の特性が所定のガンマ特性に近づくように、非線形に設定されていることを特徴とする。

請求項１１記載の発明は、請求項１０記載の表示装置において、前記複数の階調レベルは前記階調レベルが低い領域からなる低階調領域と前記階調レベルが高い領域からなる高階調領域とに分けられ、前記複数の単位電流トランジスタ群は、前記定数が第１の値を有する第１の単位電流群を生成する第１の単位電流トランジスタ群と、前記定数が前記第１の値と異なる第２の値を有する第２の単位電流群を生成する第２の単位電流トランジスタ群と、を有し、前記階調電流生成手段は、前記階調レベルが前記低階調領域に含まれるとき前記第１の単位電流群に含まれる前記各単位電流のみを選択的に合成し、前記階調レベルが前記高階調領域に含まれるとき、前記第１の単位電流群と前記第２の単位電流群に含まれる前記各単位電流を選択的に合成することを特徴とする。
請求項１２記載の発明は、請求項１１記載の表示装置において、前記階調電流生成手段は、特性切換信号に基づいて、前記階調レベルに対応して選択的に合成する前記単位電流に対応する前記第１及び第２の単位電流群を変更して、前記階調レベルの増加に対する前記駆動電流の増加率を切り換える手段を備えることを特徴とする。

請求項１３記載の発明は、請求項１０記載の表示装置において、前記各単位電流トランジスタ群に含まれる前記各単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項１４記載の発明は、請求項１０乃至１３のいずれかに記載の表示装置において、前記信号駆動部は、前記基準電流が供給される基準電流供給線を備え、前記複数の表示画素に対応する複数の前記電流生成供給回路の各々が、前記基準電流供給線に並列に接続され、該基準電流供給線を介して前記基準電流が供給されることを特徴とする。

請求項１５記載の発明は、請求項１０乃至１４のいずれかに記載の表示装置において、前記信号駆動部は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、一方の前記電流生成供給回路において前記信号保持手段に先のタイミングで保持した前記複数ビットのデジタル信号に基づいて、前記単位電流生成手段及び前記階調電流生成手段により生成された前記階調電流を、前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において前記信号保持手段に次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする。

請求項１６記載の発明は、請求項１０乃至１５のいずれかに記載の表示装置において、前記単位電流生成手段及び前記階調電流生成手段は、前記階調電流の信号極性を、前記表示画素側から引き込む方向に流すように設定することを特徴とする。
請求項１７記載の発明は、請求項１０乃至１５のいずれかに記載の表示装置において、前記単位電流生成手段及び前記階調電流生成手段は、前記階調電流の信号極性を、前記表示画素に流し込む方向に流すように設定することを特徴とする。
請求項１８記載の発明は、請求項１０乃至１７記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。

すなわち、本発明に係る電流生成供給回路は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する負荷に対して、所定の電流値を有する駆動電流（負荷駆動電流）を個別に供給する電流駆動回路において、少なくとも、定電流源から供給される単一の基準電流が電流路に流れる単一の基準電流トランジスタと、前記基準電流トランジスタの制御端子に接続され、該基準電流トランジスタの前記電流路に前記基準電流を流したときの該基準電流の電流成分に応じた電荷を蓄積する一つの電荷蓄積手段と、制御端子が前記基準電流トランジスタの制御端子に共通に接続されて前記基準電流トランジスタとカレントミラー回路をなし、前記電荷蓄積手段に保持された単一の電荷量に応じた電圧成分に基づいて、所定の電流比率を有する複数の単位電流を個別に生成する複数の単位電流トランジスタを有する単位電流生成手段と、複数ビットのデジタル信号の各ビット値に基づいて上記各単位電流を選択的に合成して、駆動電流を生成する駆動電流生成手段と、を備え、前記デジタル信号の前記各ビット値に基づく複数の階調レベルは複数の階調領域（少なくとも、低階調領域及び高階調領域で）に分けられ、上記単位電流生成手段における複数の単位電流トランジスタは２つ以上の所定の数の前記単位電流トランジスタからなる複数の単位電流トランジスタ群に分けられ、該各単位電流トランジスタ群に含まれる前記所定の数の単位電流トランジスタの各々によって生成される前記単位電流は単位電流群をなし、一つの前記単位電流群における前記各単位電流の電流値は、前記基準電流に対してＣ×２ ^ｋ （前記ｋは一つの単位電流トランジスタ群における各単位電流トランジスタに対応して設定される数であって、ｋ＝０、１、２、・・・に設定される。前記Ｃは前記各単位電流トランジスタのトランジスタサイズに基づいて設定される定数である。）の比率を有し、前記定数Ｃは前記複数の単位電流トランジスタ群の各々で異なる値に設定され、前記駆動電流生成手段は、前記階調レベルが含まれる前記階調領域に対応して前記各単位電流トランジスタ群によって生成される前記単位電流群の前記各単位電流を前記各ビット値に基づいて選択的に合成して前記駆動電流を生成して、階調レベルに対する上記駆動電流の電流値が非線形特性を有するようにした構成を有している。

ここで、上記駆動電流の電流値に設定される非線形特性は、具体的には、例えば、高階調領域での線形特性の階調レベルの増加に対する駆動電流の増加率を、低階調領域での増加率よりも大きく（又は、小さく）設定することにより、下に凸（又は、上に凸）となる折れ線特性を有する電流値が得られ、任意の特性曲線に近似した電流特性を実現することができる。これにより、負荷を所望の駆動特性で動作させることができ、これを用いた表示装置において、所望のガンマ特性に近似した特性を実現して、良好な表示品位を得ることができる。

また、上記単位電流生成手段として、定電流源から供給される一定の基準電流が流れる基準電流トランジスタと、上記各単位電流が流れるとともに、トランジスタサイズが相互に異なるように設定された複数の単位電流トランジスタと、を備え、これらのトランジスタの制御端子相互を共通に接続したカレントミラー回路構成を適用することができる。
さらに、上記単位電流生成手段は、基準電流トランジスタの制御端子に、基準電流トランジスタに基準電流が流れることにより生じる電圧成分を保持（電荷を保持）する電荷蓄積手段（コンデンサ）を備え、該電荷蓄積手段に蓄積された電圧成分に基づいて、上記複数の単位電流トランジスタの導通状態を均一に制御して、基準電流に対して所定の電流比率を有する複数の単位電流を生成する回路構成を適用することができる。

これにより、負荷に直接駆動電流を供給する電流生成供給回路において、一定の基準電流及び複数ビットのデジタル信号に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する駆動電流を生成することができるので、電流生成供給回路により生成する駆動電流の電流値が微少な場合や、負荷への駆動電流の供給時間が短い場合であっても、上記基準電流を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速に動作させることができる。

そして、本発明に係る表示装置においては、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路を、各データライン（又は、表示画素）に対応して設けられる信号駆動部（データドライバ）の階調電流生成回路に適用し、単位電流生成手段において生成される単位電流（さらには、階調電流生成手段において複数の単位電流を選択的に合成して生成される階調電流）の、階調レベルに対する電流値（電流特性）が、発光素子の発光輝度特性が所定のガンマ特性に近づくように、非線形に設定されている。

これにより、各階調電流生成回路から各表示画素に供給される階調電流の電流特性を、上述したように、発光素子の発光輝度が所定のガンマ特性に近似するように、非線形に設定することができるので、表示パネルの発光特性を、所望のガンマ特性に良好に近似させることができ、所望の画像情報の色再現性を改善して、表示画質の向上を図ることができる。さらに、上記階調電流の電流特性を、特性切換信号に基づいて適宜切り換え制御する構成を適用することにより、表示画素（発光素子）の発光特性を簡易に切り換え設定することができる。

なお、本発明に係る表示装置においては、表示画素が接続された各列のデータラインごとに上述した階調電流生成回路を２組備え、該２組の階調電流生成回路を交互に選択状態に設定して、一方の階調電流生成回路から所定の行の表示画素群に階調電流を供給する動作を実行しつつ、並行して、他方の階調電流生成回路において、次の行の表示画素に対応した表示データ（複数ビットのデジタル信号）を取り込み保持する動作を実行するように構成したものであってもよい。

これによれば、特定の行の表示画素に階調電流を供給する動作と、次行の表示画素に供給する階調電流を生成するための表示データを取り込む動作を、２組の階調電流生成回路により交互に繰り返し実行することにより、各行の表示画素に対して連続的に階調電流を生成して供給することができるので、実質的に信号駆動部の動作速度を向上させて、表示装置の画質の向上を図ることができる。

以下、本発明に係る電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。

＜電流生成供給回路の第１の実施形態＞
図１は、本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
図１（ａ）に示すように、本実施形態に係る電流生成供給回路ＩＬＡは、少なくとも、電流値を指定するための複数ビットのデジタル信号（本実施形態においては、便宜的に３ビットの場合を示す）ｄ０、ｄ１、ｄ２（ｄ０〜ｄ２）を取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２（ＬＣ０〜ＬＣ２）を備えたデータラッチ部（信号保持手段）１０と、定電流発生源（定電流源）ＩＲＡから供給される一定の電流値を有する基準電流Ｉrefを、基準電流供給線Ｌｓを介して取り込み、上記データラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ２）から出力される出力信号（非反転出力信号）ｄ１０、ｄ１１、ｄ１２（ｄ１０〜ｄ１２）に基づいて、上記基準電流Ｉrefに対して所定比率の電流値を有する負荷駆動電流（駆動電流）ＩＤを生成し、駆動電流供給線Ｌｄを介して図示を省略した負荷に出力する電流生成部２０Ａと、を備えた構成を有している。ここで、本実施形態においては、定電流発生源ＩＲＡは、電流供給線Ｌｓを介して電流生成部２０Ａから基準電流Ｉrefを引き抜くように、低電位電源（例えば、接地電位）−Ｖに接続されている。

なお、図１（ａ）に示したデータラッチ部１０の構成は、本明細書においては、便宜的に図１（ｂ）に示すような回路記号で示す。図１（ｂ）において、ＩＮ０〜ＩＮ２は、各々、図１（ａ）に示した各ラッチ回路ＬＣ０〜ＬＣ２の入力接点ＩＮを示し、ＯＴ０〜ＯＴ２は、各々、各ラッチ回路ＬＣ０〜ＬＣ２の非反転出力接点ＯＴを示し、ＯＴ０^＊〜ＯＴ２^＊は、各々、各ラッチ回路ＬＣ０〜ＬＣ２の反転出力接点ＯＴ^＊を示す。

以下、上記各構成について、具体的に説明する。
（データラッチ部１０）
データラッチ部１０は、図１に示したように、デジタル信号ｄ０〜ｄ２のビット数（３ビット）に応じた数の、周知のラッチ回路ＬＣ０〜ＬＣ２が並列に設けられた構成を有し、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号（非反転クロック信号）ＣＬＫ、（反転クロック信号）ＣＬＫ^＊に基づいて、該非反転クロック信号ＣＬＫがハイレベル（反転クロック信号ＣＬＫ^＊がローレベル）となるタイミングで、各々個別に供給される上記デジタル信号ｄ０〜ｄ２を同時に取り込み、非反転クロック信号ＣＬＫがローレベル（反転クロック信号ＣＬＫ^＊がハイレベル）となるタイミングで、取り込んだデジタル信号ｄ０〜ｄ２に基づく信号レベル（非反転レベル及び反転レベル）を出力、保持する動作（信号保持動作）を実行する。

（電流生成部２０Ａ）
図２は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。
電流生成部２０Ａは、図２に示すように、上記データラッチ部１０に取り込み保持され、所定のタイミングで非反転レベル（又は、反転レベル）として出力される出力信号ｄ１０〜ｄ１２（図１に示した非反転出力接点ＯＴ０〜ＯＴ２の信号レベル）に基づいて、後述するカレントミラー回路部２２Ａにおける複数の単位電流の生成状態を制御する制御信号ｄ1a、ｄ0a、ｄab、ｄ1b、ｄ0b（以下、便宜的に「制御信号ＤＣＡ」とも総称する）を生成するデコーダ回路部（駆動電流生成手段）２１Ａと、定電流発生源ＩＲＡから供給される基準電流Ｉrefに対して、各々、異なる比率の電流値を有する複数の単位電流Ｉ1a、Ｉ0a、Ｉab、Ｉ1b、Ｉ0b（以下、便宜的に「単位電流ＩＵＡ」とも総称する）を生成するカレントミラー回路部（単位電流生成手段）２２Ａと、該複数の単位電流ＩＵＡのうち、上記デコーダ回路部２１Ａから個別に出力される制御信号ＤＣＡに基づいて、任意の単位電流を選択して合成するスイッチ回路部（駆動電流生成手段）２３Ａと、を備えている。

デコーダ回路部２１Ａは、具体的には、図２に示すように、上記データラッチ部１０のラッチ回路ＬＣ１及びＬＣ２から出力される出力信号（非反転出力信号）ｄ１１及びｄ１２を入力とし、これらの否定論理和演算の結果を制御信号ｄ1aとして出力するＮＯＲ回路１１と、上記ラッチ回路ＬＣ０及びＬＣ２から出力される出力信号ｄ１０及びｄ１２を入力とし、これらの否定論理和演算の結果を制御信号ｄ0aとして出力するＮＯＲ回路１２と、ラッチ回路ＬＣ２から出力される出力信号ｄ１２を反転処理するインバータ１３と、ラッチ回路ＬＣ１及びＬＣ２から出力される出力信号ｄ１１及びｄ１２を入力とし、これらの否定論理積演算の結果を制御信号ｄ1bとして出力するＮＡＮＤ回路１４と、ラッチ回路ＬＣ０及びＬＣ２から出力される出力信号ｄ１０及びｄ１２を入力とし、これらの否定論理積演算の結果を制御信号ｄ0bとして出力するＮＡＮＤ回路１５と、を備えた構成を有している。
なお、本発明に係る電流生成供給回路に適用可能なデコーダ回路部は、本実施形態に示した構成に限定されるものではなく、同等の機能を有するもの（具体的には、後述する表１に示すような論理動作を実現できるもの）であれば他の構成を有するものであってもよい。

このような構成を有するデコーダ回路部２１Ａにおいては、表１に示すように、ＮＯＲ回路１１により、入力信号となるデータラッチ部１０からの出力信号ｄ１１及びｄ１２がともにローレベル（“０”）となる場合のみ、ハイレベル（“１”）の制御信号ｄ1aが出力され、ＮＯＲ回路１２により、出力信号ｄ１０及びｄ１２がともにローレベル（“０”）となる場合のみ、ハイレベル（“１”）の制御信号ｄ0aが出力される。

また、ＮＡＮＤ回路１４により、出力信号ｄ１１及びｄ１２がともにハイレベル（“１”）となる場合のみ、ローレベル（“０”）の制御信号ｄ1bが出力され、ＮＡＮＤ回路１５により、出力信号ｄ１０及びｄ１２がともにハイレベル（“１”）となる場合のみ、ローレベル（“０”）の制御信号ｄ0bが出力される。さらに、インバータ１３により、出力信号ｄ１２がローレベル（“０”）となる場合には、ハイレベル（“１”）の制御信号ｄabが出力され、出力信号ｄ１２がハイレベル（“１”）となる場合には、ローレベル（“０”）の制御信号ｄabが出力される。

カレントミラー回路部２２Ａは、具体的には、図２に示すように、定電流発生源ＩＲＡから基準電流供給線Ｌｓを介して、基準電流Ｉrefが供給される（引き抜かれる）電流入力接点ＩＮＡと高電位電源＋Ｖとの間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎgaに接続されたｐチャネル型の電界効果型トランジスタ（以下、「ｐチャネル型トランジスタ」と略記する）からなる基準電流トランジスタＴＰｓと、接点Ｎ1a、Ｎ0a、Ｎab、Ｎ1b、Ｎ0bの各々と高電位電源＋Ｖとの間に各電流路が接続されるとともに、制御端子が上記接点Ｎgaに共通に接続された複数（デコーダ回路部２１Ａにより生成される制御信号の数に対応した５個）のｐチャネル型トランジスタからなる単位電流トランジスタＴＰ1a、ＴＰ0a、ＴＰab、ＴＰ1b、ＴＰ0b（以下、便宜的に「単位電流トランジスタＴＰｕ」とも総称する）と、接点Ｎga（基準電流トランジスタＴＰｓのゲート端子）と高電位電源＋Ｖとの間に接続されたコンデンサ（電荷蓄積手段）ＣＡと、を備えた構成を有している。

また、スイッチ回路部２３Ａは、駆動電流供給線Ｌｄを介して、負荷が直接接続される電流出力接点ＯＵＴｉと上記各接点Ｎ1a、Ｎ0a、Ｎab、Ｎ1b、Ｎ0bとの間に電流路が接続されるとともに、制御端子に上記デコーダ回路部２１Ａから個別に出力される制御信号ｄ1a、ｄ0a、ｄab、ｄ1b、ｄ0bが並列的に印加される複数（５個）のｐチャネル型トランジスタからなるスイッチトランジスタＴＳ1a、ＴＳ0a、ＴＳab、ＴＳ1b、ＴＳ0b（以下、便宜的に「単位電流トランジスタＴＳＡ」とも総称する）と、を備えた構成を有している。

ここで、本実施形態に係る電流生成部２０Ａにおいては、特に、上述したカレントミラー回路部２２Ａを構成する各単位電流トランジスタＴＰ1a、ＴＰ0a、ＴＰab、ＴＰ1b、ＴＰ0bに流れる単位電流群Ｉ1a、Ｉ0a、Ｉab、Ｉ1b、Ｉ0bが、基準電流トランジスタＴＰｓに流れる一定の基準電流Ｉrefに対して、各々異なる所定の電流比率の電流値を有するように設定されている。

具体的には、各単位電流トランジスタＴＰ1a、ＴＰ0aのトランジスタサイズが各々異なる比率、例えば、各単位電流トランジスタＴＰ1a、ＴＰ0aを構成する電界効果型トランジスタにおいて、チャネル長を一定とした場合の各チャネル幅の比が、Ｗ1a：Ｗ0a＝２：１になるように形成されている。ここで、Ｗ1aは、単位電流トランジスタＴＰ1aのチャネル幅を示し、Ｗ0aは、単位電流トランジスタＴＰ0aのチャネル幅を示す。

これにより、各単位電流トランジスタＴＰ1a、ＴＰ0aに流れる単位電流Ｉ1a、Ｉ0a（第１の単位電流群）の電流値は、基準電流トランジスタＴＰｓのチャネル幅をＷｓとすると、各々Ｉ1a＝（Ｗ1a／Ｗｓ）×Ｉref、Ｉ0a＝（Ｗ0a／Ｗｓ）×Ｉrefに設定される。したがって、単位電流トランジスタＴＰ1a、ＴＰ0aの各チャネル幅の比を、各々２^ｋ（ｋ＝０、１、２、・・・；２^ｋ＝１、２、４、・・・）の関係になるように設定することにより、各単位電流Ｉ1a、Ｉ0aの電流値をα×２^ｋ倍（αは基準電流トランジスタＴＰｓのチャネル幅Ｗｓ及び単位電流トランジスタＴＰ1a、ＴＰ0aのチャネル幅Ｗ1a、Ｗ0aにより規定される定数）で規定される比率に設定することができる。

また、各単位電流トランジスタＴＰ1b、ＴＰ0bにおいても同様に、該トランジスタサイズが各々異なる比率、例えば、各単位電流トランジスタＴＰ1b、ＴＰ0bを構成する電界効果型トランジスタにおいて、チャネル長を一定とした場合の各チャネル幅の比が、Ｗ1b：Ｗ0b＝２：１になるように形成されている。ここで、Ｗ1bは、単位電流トランジスタＴＰ1bのチャネル幅を示し、Ｗ0bは、単位電流トランジスタＴＰ0bのチャネル幅を示す。

これにより、各単位電流トランジスタＴＰ1b、ＴＰ0b、ＴＰabに流れる単位電流Ｉ1b、Ｉ0b、Ｉab（第２の単位電流群）の電流値は、単位電流Ｉ1b、Ｉ0bについては、基準電流トランジスタＴＰｓのチャネル幅をＷｓとすると、各々Ｉ1b＝（Ｗ1b／Ｗｓ）×Ｉref、Ｉ0b＝（Ｗ0b／Ｗｓ）×Ｉrefに設定される。したがって、単位電流トランジスタＴＰ1b、ＴＰ0bの各チャネル幅の比を、各々２^ｋ（ｋ＝０、１、２、・・・；２^ｋ＝１、２、４、・・・）の関係になるように設定することにより、各単位電流Ｉ1ｂ、Ｉ0ｂの電流値をβ×２^ｋ倍（βは基準電流トランジスタＴＰｓのチャネル幅Ｗｓ及び単位電流トランジスタＴＰ1b、ＴＰ0bのチャネル幅Ｗ1b、Ｗ0bにより規定される定数）で規定される比率に設定することができる。

また、単位電流トランジスタＴＰabに流れる単位電流Ｉabの電流値は、上述した単位電流トランジスタＴＰ1a、ＴＰ0aにより実現される電流特性（上述したデジタル信号のビット値により設定される階調レベルに対する、電流生成部２０Ａにより生成される負荷駆動電流の電流値特性）と、上述した単位電流トランジスタＴＰ1b、ＴＰ0bにより実現される電流特性において、後述するように、双方の電流特性相互を円滑（滑らか、かつ、連続的に）に切り換え制御するための任意の調整値（例えば、単位電流トランジスタＴＰ0bと同等のチャネル幅を有するように形成した場合に流れる電流値）を有するように適宜設定される。

次いで、本実施形態に係る電流生成部の制御動作について、図面及び表１を参照して詳しく説明する。
図３は、本実施形態に係る電流生成部（カレントミラー回路部及びスイッチ回路部）の等価回路を示す回路構成図であり、図４は、本実施形態に係る電流生成部により実現される電流特性（階調レベルに対する負荷駆動電流の電流値特性）を示す概略特性図である。また、図５は、本実施形態に係る電流生成部の制御動作の具体例を示すタイミングチャート及び電流特性のシミュレーション結果である。

図２に示した構成を有する電流生成部２０Ａは、図３に示すように、デコーダ回路部２１Ａから出力される２ビットの制御信号ｄ1a、ｄ0aに基づいてスイッチトランジスタＴＳ1a、ＴＳ0aのオン、オフ状態を設定することにより、単位電流トランジスタＴＰ1a、ＴＰ0aに流れる単位電流Ｉ1a、Ｉ0aを制御して、上述したα×２^ｋで規定される電流特性（図４（ａ）に示す第１の電流特性線Ｓ１）を実現する第１の特性回路ＣＴ１と、デコーダ回路部２１Ａから出力される２ビットの制御信号ｄ1b、ｄ0bに基づいてスイッチトランジスタＴＳ1b、ＴＳ0bのオン、オフ状態を設定することにより、単位電流トランジスタＴＰ1b、ＴＰ0bに流れる単位電流Ｉ1b、Ｉ0bを制御して、上述したβ×２^ｋで規定される電流特性（図４（ａ）に示す第２の電流特性線Ｓ２）を実現する第２の特性回路ＣＴ２と、を電流出力接点ＯＵＴｉに対して並列に接続した回路構成と等価であり、これらの特性回路ＣＴ１、ＣＴ２により実現される各電流特性を用いて、図４（ａ）に示すように、デコーダ回路部２１Ａから出力される制御信号に基づいて、電流生成部２０Ａにより生成、出力される負荷駆動電流の電流特性を切り換え制御する。

すなわち、制御信号の信号レベルにより規定される階調レベルが、上記表１に示した階調レベルのうち、低階調領域（階調レベル“０”〜“３”）にある場合には、第２の特性回路ＣＴ２のスイッチトランジスタＴＳ1b、ＴＳ0bはいずれもオフ状態となり、単位電流Ｉ1b、Ｉ0bは生成されず、制御信号に応じて第１の特性回路ＣＴ１により生成される各単位電流Ｉ1a、Ｉ0aにより得られる電流値を有する（すなわち、第１の電流特性線Ｓ１に基づく）負荷駆動電流ＩＤが出力される。

一方、制御信号の信号レベルにより規定される階調レベルが、高階調領域（階調レベル“４”〜“７”；表１参照）にある場合には、第１の特性回路ＣＴ１のスイッチトランジスタＴＳ1a、ＴＳ0aはいずれもオン状態となり、単位電流Ｉ1a、Ｉ0aに加え、制御信号に応じて第２の特性回路ＣＴ２により生成される各単位電流Ｉ1b、Ｉ0bを合成することにより得られる電流値を有する（すなわち、第２の電流特性線Ｓ２に単位電流Ｉ1a及びＩ0a分を合成した電流特性；図４（ａ）に示す電流特性線Ｓ２′に基づく）負荷駆動電流ＩＤが出力される。

また、図２に示した電流生成部２０Ａにおいて、単位電流Ｉabの生成を制御する構成は、図３に示すように、デコーダ回路部２１Ａから出力される制御信号ｄabに基づいてスイッチトランジスタＴＳabのオン、オフ状態を設定することにより、一定電流Ｉabの供給が制御される定電流発生源ＩＲabを有する定電流供給回路ＣＴ３を、電流出力接点ＯＵＴｉに接続した回路構成と等価であり、この定電流供給回路ＣＴ３により、上述した特性回路ＣＴ１により実現される電流特性（電流特性線Ｓ１）における階調レベル“３”と、特性回路ＣＴ２により実現される電流特性（電流特性線Ｓ２′）における階調レベル“４”に対応する出力電流（負荷駆動電流ＩＤ）の電流値相互が同一値とならないように、図４（ｂ）に示すように、高階調領域では単位電流Ｉab分だけ出力電流の電流値が加算されるように設定している（電流特性線Ｓ２′Ｓ２″参照）。

そして、このような回路構成を有する電流生成部２０Ａにおいて、図５（ａ）に示すようなタイミングで、電流生成部２０Ａ（デコーダ回路部２１Ａ）への入力信号（データラッチ部１０の出力信号）ｄ１０〜ｄ１２の信号レベルを、表１に示した場合と同様に時系列的に設定することにより、図５（ｂ）に示すように、図４（ｂ）と同様の下に凸となる１節の折れ線特性を有する電流特性が得られることがシミュレーションにより実証された。

すなわち、本実施形態に係る電流生成供給回路ＩＬＡにおいては、データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ２）から並列的に出力される各出力信号ｄ１０〜ｄ１２の信号レベルに応じて、スイッチ回路部２３Ａのうちの、特定のスイッチトランジスタがオン動作し、該オン動作したスイッチトランジスタに接続されたカレントミラー回路部２２Ａの単位電流トランジスタ（ＴＰｕのいずれか１つ以上の組み合わせ）に、基準電流トランジスタＴＰｓに流れる基準電流Ｉrefに対して、所定比率（α×２^ｋ倍、又は、β×２^ｋ倍）の電流値を有する単位電流ＩＵＡが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流ＩＤが、高電位電源＋Ｖから、オン状態にあるスイッチトランジスタ（ＴＳＡのいずれか）に接続された単位電流トランジスタ（ＴＰｕのいずれか）及び電流出力接点ＯＵＴｉ、駆動電流供給線Ｌｄを介して、図示を省略した負荷方向に流れる。

これにより、複数ビットのデジタル信号のビット数ｋに応じて、２^ｋ段階の電流値を有するとともに、任意の電流特性を有する負荷駆動電流ＩＤ（アナログ電流）が生成される。すなわち、本実施形態のように３ビットのデジタル信号ｄ０〜ｄ２を適用した場合には、各単位電流トランジスタＴＰｕに接続されるスイッチトランジスタＴＳＡのオン状態に応じて、２^３＝８段階（階調）の異なる電流値を有する負荷駆動電流ＩＤが生成され、負荷を８階調の異なる駆動状態で動作させることができる。

なお、本実施形態に係る電流生成部においては、図４、図５に示したように、電流特性が１節の折れ線特性を有する場合についてのみ説明したが、本発明はこれに限定されるものではなく、さらに多節（例えば、３節）の折れ線特性を有する電流特性が得られるように、相互に電流特性が異なる複数の特性回路を、電流出力接点に共通に接続するようにしたものであってもよい。

また、本実施形態においては、図４、図５に示したように、負荷駆動電流ＩＤの電流特性が、低階調領域に比較して高階調領域において、電流特性線の傾きが急峻になる場合（すなわち、電流特性線が下に凸となる凹型の特性変化）について説明したが、本発明はこれに限定されるものではなく、電流生成部のカレントミラー回路部を構成する各単位電流トランジスタのチャネル幅を適宜制御する（例えば、単位電流トランジスタＴＰ1a、ＴＰ0a側と単位電流トランジスタＴＰ1b、ＴＰ0b側のチャネル幅を入れ替える）ことにより、低階調領域において、高階調領域に比較して電流特性線の傾きが急峻になる（すなわち、電流特性線が上に凸となる凸型の特性変化）電流特性を設定することもできる。

なお、設定される電流特性は、例えば、本実施形態の電流生成供給回路を後述する表示装置に適用して、前記図２２に示したような、ディスプレイのガンマ特性を実現するために適用することができて、良好な表示品位を得ることができる効果を奏するものである。また、設定される電流特性の傾きは、要求されるガンマ特性や、負荷として用いられる発光素子の電流と発光輝度の特性に応じて、適宜設定される。

さらに、本実施形態においては、電流生成供給回路ＩＬＡに接続された負荷に対して、電流生成供給回路ＩＬＡ側から負荷駆動電流ＩＤを流し込むように電流極性を設定した構成（以下、便宜的に「電流印加方式」と記す）について示したが、本発明はこれに限定されるものではなく、負荷側から電流生成供給回路方向に負荷駆動電流ＩＤを引き込むように電流極性を設定した構成（以下、便宜的に「電流シンク方式」と記す）を適用したものであってもよい。以下、電流シンク方式に対応した電流生成供給回路について、簡単に後述する。

＜電流生成供給回路の第２の実施形態＞
図６は、本発明に係る電流生成供給回路の第２の実施形態を示す要部構成図であり、図７は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。

図６に示すように、本実施形態に係る電流生成供給回路ＩＬＢは、上述した第１の実施形態（図１参照）と同様に、複数ビットのデジタル信号ｄ０〜ｄ２を取り込み保持するデータラッチ部１０と、データラッチ部１０の非反転出力接点ＯＴ０〜ＯＴ２に接続され、該非反転出力信号ｄ１０〜ｄ１２に基づいて生成される制御信号ｄ1c、ｄ0c、ｄcd、ｄ1d、ｄ0dに応じて、基準電流Ｉrefに対して所定の電流比率の電流値を有する複数の単位電流群Ｉ1c、Ｉ0c、Ｉcd、Ｉ1d、Ｉ0dを選択的に合成して生成される負荷駆動電流ＩＤを負荷に供給する電流生成部２０Ｂと、を備え、該電流生成部２０Ｂは、図７に示すように、概略、上述した第１の実施形態（図３参照）と略同様に、デコーダ回路部２１Ｂ、カレントミラー回路部２２Ｂ及びスイッチ回路部２３Ｂを備えた構成を有している。ここで、本実施形態においては、電流生成部２０Ｂに接続された定電流発生源ＩＲＢは、電流生成部２０Ｂに基準電流Ｉrefを流し込むように、他端側が高電位電源＋Ｖに接続されている。

デコーダ回路部２１Ｂは、具体的には、図７に示すように、上記データラッチ部１０（ラッチ回路ＬＣ１、ＬＣ２；図１参照）から出力される出力信号（非反転出力信号）ｄ１１及びｄ１２を入力とし、これらの論理和演算の結果を制御信号ｄ1cとして出力するＯＲ回路３１と、データラッチ部１０（ラッチ回路ＬＣ０、ＬＣ２）から出力される出力信号ｄ１０及びｄ１２を入力とし、これらの論理和演算の結果を制御信号ｄ0cとして出力するＯＲ回路３２と、データラッチ部１０（ラッチ回路ＬＣ２）から出力される出力信号ｄ１２を反転処理して制御信号ｄcdとして出力するインバータ３３と、データラッチ部１０から出力される出力信号ｄ１１及びｄ１２を入力とし、これらの論理積演算の結果を制御信号ｄ1dとして出力するＡＮＤ回路３４と、データラッチ部１０から出力される出力信号ｄ１０及びｄ１２を入力とし、これらの論理積演算の結果を制御信号ｄ0dとして出力するＡＮＤ回路３５と、を備えた構成を有している。

また、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂは、各回路部を構成する基準電流トランジスタＴＮｓ、単位電流トランジスタＴＮ1c、ＴＮ0c、ＴＮcd、ＴＮ1d、ＴＮ0d、及び、スイッチトランジスタＴｓ1c、ＴＳ0c、ＴＳcd、ＴＳ1d、ＴＳ0dが全てｎチャネル型トランジスタにより形成されている。さらに、基準電流トランジスタＴＮｓは、電流路が定電流発生源ＩＲＢから基準電流Ｉrefが供給される（流し込まれる）電流入力接点ＩＮＢと低電位電源−Ｖとの間に接続されるとともに、制御端子が接点Ｎgbに接続され、該接点Ｎgbと低電位電源−Ｖとの間にはコンデンサＣＢが接続されている。

また、単位電流トランジスタＴＮ1c、ＴＮ0c、ＴＮcd、ＴＮ1d、ＴＮ0dは、各々、電流路が各接点Ｎ1c、Ｎ0c、Ｎcd、Ｎ1d、Ｎ0dと低電位電源−Ｖとの間に接続されるとともに、制御端子が上記接点Ｎgbに共通に接続され、また、スイッチングトランジスタＴｓ1c、ＴＳ0c、ＴＳcd、ＴＳ1d、ＴＳ0dは、各々、電流路が上記各接点Ｎ1c、Ｎ0c、Ｎcd、Ｎ1d、Ｎ0dと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子にデコーダ回路部２１Ｂから個別に出力される制御信号ｄ1c、ｄ0c、ｄcd、ｄ1d、ｄ0dが並列的に印加されるように構成されている。

ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各単位電流トランジスタＴＮ1c、ＴＮ0c、ＴＮcd、ＴＮ1d、ＴＮ0dのトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタＴＮｓを基準として、所定の比率になるように形成されるとともに、単位電流トランジスタＴＮ1c、ＴＮ0cの電流路に流れる単位電流Ｉ1c、Ｉ0c（第１の単位電流群）が、第１の電流特性に基づく所定の電流値を有するように設定され、単位電流トランジスタＴＮcd、ＴＮ1d、ＴＮ0dの電流路に流れる単位電流Ｉcd、Ｉ1d、Ｉ0d（第２の単位電流群）が、第２の電流特性に基づく所定の電流値を有するように設定されている。

これにより、本実施形態に係る電流生成供給回路ＩＬＢにおいても、データラッチ部１０から出力される出力信号ｄ１０〜ｄ１２の信号レベルに応じて、スイッチ回路部２２Ｂの特定のスイッチトランジスタがオン動作して、該オン動作したスイッチトランジスタに接続された単位電流トランジスタを介して流れる単位電流が選択的に合成されて、電流出力接点ＯＵＴｉ及び駆動電流供給線Ｌｄを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、負荷側から電流生成供給回路方向に負荷駆動電流が流れ込む）。

したがって、上述した第１及び第２の実施形態に示した電流生成供給回路ＩＬＡ、ＩＬＢにおいては、駆動電流供給線Ｌｄを介して負荷に直接接続された電流生成部２０Ａ、２０Ｂに、定電流発生源ＩＲＡ、ＩＲＢから基準電流供給線Ｌｓを介して信号レベルが変動しない一定の基準電流Ｉrefを供給し、複数ビットのデジタル信号ｄ０〜ｄ２（データラッチ部１０の出力信号ｄ１０〜ｄ１２）に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する負荷駆動電流ＩＤを生成する構成を有していることにより、負荷駆動電流ＩＤの生成に関連して供給される基準電流が一定電流に保持されているので、負荷駆動電流ＩＤの電流値が微少な場合や、負荷への負荷駆動電流ＩＤの供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、配線容量等の寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、電流生成供給回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。

また、負荷駆動電流ＩＤの電流値を設定するために電流生成供給回路ＩＬＡ、ＩＬＢに供給される電流として一定の電流値からなる基準電流Ｉrefを供給し、かつ、複数ビットのデジタル信号の信号レベルをそのまま適用して、カレントミラー回路により予め基準電流に対する電流比率が規定された複数の単位電流を選択的に合成して負荷駆動電流ＩＤを生成することができるので、複数ビットのデジタル信号により指定される階調（指定階調）に対して均一化された階調特性（指定階調に対する負荷駆動電流の電流値の関係）を有する負荷駆動電流を生成することができ、比較的簡易な駆動制御方法（負荷駆動電流の生成供給動作）で、負荷を適切な駆動状態で動作させることができる。

＜電流生成供給回路の第３の実施形態＞
図８は、本発明に係る電流生成供給回路の第３の実施形態を示す要部構成図であり、図９は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。また、図１０は、本実施形態に係る電流生成部により生成される負荷駆動電流の電流特性のシミュレーション結果である。ここで、上述した各実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。

上述した第１及び第２の実施形態においては、カレントミラー回路部を構成する単位電流トランジスタのチャネル幅の設定により、電流生成供給回路（電流生成部）により生成される負荷駆動電流の電流特性（より具体的には、２種類の電流特性を合成することにより得られる電流特性の変化（折れ線特性）が下又は上のいずれかに凸となる）が固定的に設定される場合について説明したが、本実施形態においては、特性切換信号の設定のみで、上記電流特性を可変制御できるようにした構成を有している。

具体的には、図８に示すように、本実施形態に係る電流生成供給回路ＩＬＣは、上述した第１の実施形態（図１参照）と同様に、複数ビットのデジタル信号ｄ０〜ｄ２を取り込み保持するデータラッチ部１０と、データラッチ部１０からの非反転出力信号ｄ１０〜ｄ１２、及び、図示を省略したコントローラ等の制御手段から出力される特性切換信号ｄｓに応じて、所定の電流特性に基づく電流値を有する負荷駆動電流ＩＤを生成して、負荷に供給する電流生成部２０Ｃと、を備え、該電流生成部２０Ｃは、図９に示すように、概略、上述した第１の実施形態（図３参照）と略同様に、デコーダ回路部２１Ｃ、カレントミラー回路部２２Ｃ及びスイッチ回路部２３Ｃを備えた構成を有している。ここで、本実施形態においては、電流生成部２０Ｃに接続された定電流発生源ＩＲＣは、電流生成部２０Ｃから基準電流Ｉrefを引き抜くように、他端側が低電位電源−Ｖに接続されている。なお、カレントミラー回路部２２Ｃ及びスイッチ回路部２３Ｃは、第１の実施形態に示したカレントミラー回路部２２Ａ及びスイッチ回路部２３Ａと同一の回路構成（図２参照）を有しているので、その説明を省略する。

デコーダ回路部２１Ｃは、具体的には、図９に示すように、上記データラッチ部１０から出力される出力信号ｄ１０、ｄ１１、ｄ１２及び特性切換信号ｄｓを各々反転処理して、反転信号として出力するインバータ回路部４１と、出力信号ｄ１０、ｄ１１、ｄ１２及び特性切換信号ｄｓの反転信号及び非反転信号の任意の組み合わせを入力とし、各否定論理積演算の結果を論理信号として個別に出力するＮＡＮＤ回路部４２、４３、４４、４５と、各ＮＡＮＤ回路部４２、４３、４４、４５における論理信号を入力とし、論理積演算の結果を制御信号ｄ1a、ｄ0a、ｄ1b、ｄ0bとして、スイッチ回路部２３Ｃを構成する各スイッチトランジスタＴＳ1a、ＴＳ0a、ＴＳ1b、ＴＳ0bに出力するＡＮＤ回路４６、４７、４８、４９と、を備えた構成を有している。

ここで、インバータ回路部４１は、各出力信号ｄ１０、ｄ１１、ｄ１２を反転処理するインバータ４１ａ、４１ｂ、４１ｃと、特性切換信号ｄｓを反転処理するインバータ４１ｓと、を有している。
また、ＮＡＮＤ回路部４２は、出力信号ｄ１１、ｄ１２及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４２ａと、出力信号ｄ１１、出力信号ｄ１２の反転信号（インバータ４１ｃの出力信号）及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４２ｂと、出力信号ｄ１１の反転信号（インバータ４１ｂの出力信号）、出力信号ｄ１２及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４２ｃと、出力信号ｄ１１、ｄ１２及び特性切換信号ｄｓの反転信号（インバータ４１ｓの出力信号）を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４２ｄと、を有している。

また、ＮＡＮＤ回路部４３は、出力信号ｄ１０、ｄ１２及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４３ａと、出力信号ｄ１０、出力信号ｄ１２の反転信号及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４３ｂと、出力信号ｄ１０の反転信号（インバータ４１ａの出力信号）、出力信号ｄ１２及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４３ｃと、出力信号ｄ１０、ｄ１２及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４３ｄと、を有している。

また、ＮＡＮＤ回路部４４は、出力信号ｄ１１、ｄ１２及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４４ａと、出力信号ｄ１１、出力信号ｄ１２の反転信号及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４４ｂと、出力信号ｄ１０の反転信号、出力信号ｄ１２及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４４ｃと、出力信号ｄ１０、ｄ１２及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４４ｄと、を有している。

さらに、ＮＡＮＤ回路部４５は、出力信号ｄ１０、ｄ１２及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４５ａと、出力信号ｄ１０、出力信号ｄ１２の反転信号及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４５ｂと、出力信号ｄ１０の反転信号、出力信号ｄ１２及び特性切換信号ｄｓの反転信号を入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４５ｃと、出力信号ｄ１０、ｄ１２及び特性切換信号ｄｓを入力とし、これらの否定論理積演算処理を実行するＮＡＮＤ回路４５ｄと、を有している。

また、ＡＮＤ回路部４６は、ＮＡＮＤ回路部４２（ＮＡＮＤ回路４２ａ〜４２ｄ）から並列的に出力される論理信号を入力とし、これらの論理積演算処理を実行し、ＡＮＤ回路部４７は、ＮＡＮＤ回路部４３（ＮＡＮＤ回路４３ａ〜４３ｄ）から並列的に出力される論理信号を入力とし、これらの論理積演算処理を実行し、ＡＮＤ回路部４８は、ＮＡＮＤ回路部４４（ＮＡＮＤ回路４４ａ〜４４ｄ）から並列的に出力される論理信号を入力とし、これらの論理積演算処理を実行し、ＡＮＤ回路部４９は、ＮＡＮＤ回路部４５（ＮＡＮＤ回路４５ａ〜４５ｄ）から並列的に出力される論理信号を入力とし、これらの論理積演算処理を実行する。また、出力信号ｄ１２の反転信号（インバータ４１ｃの出力信号）は、制御信号ｄabとして、スイッチ回路部２３Ｃを構成するスイッチトランジスタＴＳabに直接出力される。

このような構成を有するデコーダ回路部２１Ｃにおいては、表２に示すように、特性切換信号ｄｓがローレベル（“０”）に設定されている状態では、ＮＡＮＤ回路部４２及びＡＮＤ回路４６により、入力信号となるデータラッチ部１０からの出力信号ｄ１１及びｄ１２がともにハイレベル（“１”）となる場合のみ、ローレベル（“０”）の制御信号ｄ1aが出力され、ＮＡＮＤ回路部４３及びＡＮＤ回路４７により、出力信号ｄ１０及びｄ１２がともにハイレベル（“１”）となる場合のみ、ローレベル（“０”）の制御信号ｄ0aが出力される。

また、ＮＡＮＤ回路部４４及びＡＮＤ回路４８により、出力信号ｄ１１及びｄ１２がともにローレベル（“０”）となる場合のみ、ハイレベル（“１”）の制御信号ｄ1bが出力され、ＮＡＮＤ回路部４５及びＡＮＤ回路４９により、出力信号ｄ１０及びｄ１２がともにローレベル（“０”）となる場合のみ、ハイレベル（“１”）の制御信号ｄ0bが出力される。さらに、インバータ４１ｃにより、出力信号ｄ１２がローレベル（“０”）となる場合には、ハイレベル（“１”）の制御信号ｄabが出力され、出力信号ｄ１２がハイレベル（“１”）となる場合には、ローレベル（“０”）の制御信号ｄabが出力される。

一方、特性切換信号ｄｓがハイレベル（“１”）に設定されている状態では、ＮＡＮＤ回路部４２及びＡＮＤ回路４６により、入力信号となるデータラッチ部１０からの出力信号ｄ１１及びｄ１２がともにローレベル（“０”）となる場合のみ、ハイレベル（“１”）の制御信号ｄ1aが出力され、ＮＡＮＤ回路部４３及びＡＮＤ回路４７により、出力信号ｄ１０及びｄ１２がともにローレベル（“０”）となる場合のみ、ハイレベル（“１”）の制御信号ｄ0aが出力される。

また、ＮＡＮＤ回路部４４及びＡＮＤ回路４８により、出力信号ｄ１１及びｄ１２がともにハイレベル（“１”）となる場合のみ、ローレベル（“０”）の制御信号ｄ1bが出力され、ＮＡＮＤ回路部４５及びＡＮＤ回路４９により、出力信号ｄ１０及びｄ１２がともにハイレベル（“１”）となる場合のみ、ローレベル（“０”）の制御信号ｄ0bが出力される。
すなわち、特性切換信号ｄｓがハイレベル（“１”）に設定されている状態では、上述した第１の実施形態に示したデコーダ回路部２１Ａと同等の論理動作が実行される。

このような電流生成部２０Ｃにおける制御動作は、特性切換信号ｄｓがハイレベル（“１”）に設定された状態では、図１０（ａ）に示すように、上述した第１の実施形態（図５参照）と同様に、複数ビットのデジタル信号ｄ０〜ｄ２により指定される階調が低階調領域（階調レベル“０”〜“３”）では、比較的緩やかに変化する（特性変化の傾きが小さい）傾向を示し、高階調領域（階調レベル“４”〜“７”）では、比較的急峻に変化する（特性変化の傾きが大きい）傾向を示す電流特性、すなわち、下に凸となる折れ線特性を有する電流特性Ｓａが得られる。

また、特性切換信号ｄｓがローレベル（“０”）に設定された状態では、図１０（ｂ）に示すように、複数ビットのデジタル信号ｄ０〜ｄ２により指定される階調が低階調領域（階調レベル“０”〜“３”）では、比較的急峻に変化する（特性変化の傾きが大きい）傾向を示し、高階調領域（階調レベル“４”〜“７”）では、比較的緩やかに変化する（特性変化の傾きが小さい）傾向を示す電流特性、すなわち、上に凸となる折れ線特性を有する電流特性Ｓｂが得られる。

したがって、本実施形態に係る電流生成供給回路ＩＬＣにおいては、特性切換信号ｄｓの信号レベルを切り換える制御により、簡易に負荷駆動電流ＩＤの電流特性を変更設定することができるので、例えば、電流生成供給回路に接続される負荷の特性や、表示装置に適用した場合の、要求されるガンマ特性に応じて適宜特性切換信号ｄｓを制御して、負荷を任意の駆動特性で動作させることができる。
なお、本実施形態に係る電流生成供給回路に適用可能なデコーダ回路部は、図９に示した構成に限定されるものではなく、同等の機能を有するもの（具体的には、上述した表２に示したような論理動作を実現できるもの）であれば他の構成を有するものであってもよい。

また、上述した各実施形態に示した電流生成供給回路においては、負荷駆動電流を生成する電流生成部として、基準電流トランジスタと複数の単位電流トランジスタからなるカレントミラー回路を適用し、定電流発生源から供給される基準電流に対して所定の電流比率を有する単位電流を選択的に合成して所望の電流値を有する負荷駆動電流を生成する構成について説明したが、本発明はこれに限定されるものではなく、例えば、上述したカレントミラー回路に替えて、相互に所定の電流比率を有する電流（単位電流）を個別に供給する複数の定電流発生源を備え、負荷の駆動状態を規定する複数ビットのデジタル信号に応じて、これらの電流を選択的に合成して任意の電流値を有する負荷駆動電流を生成するようにした構成を適用するものであってもよい。

また、上述した各実施形態に示した複数ビットのデジタル信号としては、後述するように、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することができ、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。以下、上述したような構成及び機能を有する電流生成供給回路を、データドライバに適用した表示装置について、具体的に説明する。

＜表示装置の第１の実施形態＞
図１１は、本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図であり、図１２は、本実施形態に係る表示装置の要部構成を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、データドライバ側から表示画素に階調電流（駆動電流）を流し込むようにした電流印加方式を採用した場合について説明し、上述した第３の実施形態に示した電流生成供給回路（図８乃至図１０）を適宜参照する。

図１１、図１２に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素（負荷）がマトリクス状に配列された表示パネル１１０Ａと、該表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬａ、ＳＬｂに接続された走査ドライバ（走査駆動部）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬ１、ＤＬ２、・・・（ＤＬ）に接続されたデータドライバ（信号駆動部）１３０Ａと、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０Ａと、表示装置１００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０Ａと、を備えて構成されている。

以下、上記各構成について説明する。
（表示パネル１１０Ａ）
表示パネル１１０Ａは、図１２に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、走査ラインＳＬａ、ＳＬｂに対して直交し、各列ごとの表示画素群に対応するように配設されたデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図１２中、画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。

表示画素は、例えば、走査ドライバ１２０Ａから走査ラインＳＬａを介して印加される走査信号Ｖsel、走査ラインＳＬｂを介して印加される走査信号Ｖsel^＊（走査ラインＳＬａに印加される走査信号Ｖselの極性反転信号；図１２の符号参照）、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される階調電流Ｉpixに基づいて、各表示画素における階調電流Ｉpixの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬと、を有して構成されている。

なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。また、本実施形態においては、表示画素の発光素子として、有機ＥＬ素子ＯＥＬを適用した構成を示すが、本発明はこれに限定されるものではなく、発光素子に供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子であれば、発光ダイオード等の他の発光素子を適用するものであってもよい。

（走査ドライバ１２０Ａ）
走査ドライバ１２０Ａは、図１２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各行の走査ラインＳＬａ、ＳＬｂに対応して複数段備え、システムコントローラ１４０Ａから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル（選択レベル；例えば、ハイレベル）を有する走査信号Ｖselとして各走査ラインＳＬａに印加されるとともに、該走査信号Ｖselを極性反転した電圧レベルが走査信号Ｖsel^＊として各走査ラインＳＬｂに印加される。これにより、各行ごとの表示画素群を選択状態に設定し、データドライバ１３０Ａから各データラインＤＬを介して供給される表示データに基づく階調電流Ｉpixを、各表示画素に書き込むように制御する。

（データドライバ１３０Ａ）
データドライバ１３０Ａは、図１２に示すように、システムコントローラ１４０Ａから供給されるデータ制御信号（後述するシフトスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ、特性切換信号Ｄｓ等）に基づいて、表示信号生成回路１５０Ａから供給される複数ビットのデジタル信号からなる表示データＤ０、Ｄ１、Ｄ２を取り込んで保持し、所定の基準電流Ｉrefに基づいて、当該表示データＤ０、Ｄ１、Ｄ２に対応する電流値を有する階調電流Ｉpixを生成して、走査ドライバ１２０Ａにより選択状態に設定された各表示画素に、各データラインＤＬを介して並行して供給するように制御する。なお、データドライバ１３０Ａの具体的な回路構成やその駆動制御動作については、詳しく後述する。

（システムコントローラ１４０Ａ）
システムコントローラ１４０Ａは、後述する表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの各々に対して、走査制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ等）及びデータ制御信号（上述したシフトスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖsel、Ｖsel^＊及び階調電流Ｉpixを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作（詳しくは、後述する）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。

（表示信号生成回路１５０Ａ）
表示信号生成回路１５０Ａは、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ２としてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０Ａは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０Ａに供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０Ａは、表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａに対して供給する上記走査制御信号及びデータ制御信号を生成する。

なお、本実施形態において、表示パネル１１０Ａとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル１１０Ａと走査トランジスタ１２０Ａ、データドライバ１３０Ａが同一の基板上に形成されているものであってもよいし、後述するデータドライバ１３０Ａのみ、もしくは、走査ドライバ１２０Ａ及びデータドライバ１３０Ａを、表示パネル１１０Ａとは別個に設けて電気的に接続するようにしたものであってもよい。ここで、有機ＥＬ素子を備えた表示画素からなる表示パネル１１０Ａと、周辺回路（ドライバ等）を同一の基板上に一体的に形成する場合にあっては、例えば、周辺回路の各機能素子（トランジスタ等）を、ポリシリコン材料等を適用して形成することにより、表示画素の製造プロセスと共通化することができるとともに、回路規模を大幅に縮小することができる。

（データドライバの構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置１００Ａに適用されるデータドライバ１３０Ａは、概略、図８及び図９に示した電流生成供給回路ＩＬＣ（データラッチ部１０、電流生成部２０Ｃ）を階調電流生成回路として適用し、該階調電流生成回路が各データラインＤＬに対応して個別に設けられ、各々の階調電流生成回路に対して、例えば、単一の定電流発生源（定電流源）から共通の基準電流供給線を介して、一定の電流値を有する基準電流Ｉrefが供給される（本実施例においては、基準電流Ｉrefが引き抜かれるように供給される）ように構成されている。

本実施例に係るデータドライバ１３０Ａは、例えば、図１２に示すように、システムコントローラ１４０Ａからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、シフトスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３１Ａと、該シフトレジスタ回路１３１Ａからのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の出力タイミングに基づいて、表示信号生成回路１５０Ａから順次供給される１行分の表示データＤ０〜Ｄｑ（ここでは、図８及び図９に示した電流生成供給回路ＩＬＣに入力されるデジタル信号ｄ０〜ｄ２に対応させて、便宜的にｑ＝２とする）を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉpixを生成して、各データライン（上述した駆動電流供給線Ｌｄに相当する）ＤＬ１、ＤＬ２、・・・に供給する階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・（上述した電流生成供給回路ＩＬＣに相当する；以下、便宜的に「階調電流生成回路ＰＸＡ」とも記す）からなる階調電流生成回路群１３２Ａと、データドライバ１３０Ａの外部に設けられ、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、共通の基準電流供給線Ｌｓを介して一定の電流値を有する基準電流Ｉrefを定常的に供給する定電流発生源ＩＲと、を備えて構成されている。

ここで、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・は、上述した電流生成供給回路ＩＬＣ（図８、図９）と同等のデータラッチ部（信号保持手段）１０１、１０２、１０３、・・・、及び、電流生成部（単位電流生成手段、階調電流生成手段）２０１、２０２、２０３・・・を各々備え、システムコントローラ１４０Ａからデータ制御信号として供給される特性切換信号Ｄｓ（上述した特性切換信号ｄｓに相当する）に基づいて、各電流生成部２０１、２０２、２０３・・・に設けられたデコーダ回路部における論理動作の極性を切り換え制御（図９、図１０、表２参照）することにより、表示データＤ０〜Ｄ２に基づく指定階調に対する階調電流Ｉpixの電流特性を変更設定可能なように構成されている。

なお、本実施例においては、データドライバ１３０Ａに設けられた全ての階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、単一の定電流発生源ＩＲから基準電流Ｉrefが共通に供給される構成を示したが、本発明はこれに限定されるものではなく、例えば、データドライバが表示パネルに対して複数個設けられている場合には、各データドライバごとに定電流発生源を個別に備えるものであってもよく、また、単一のデータドライバ内に設けられた複数の階調電流生成回路ごとに個別の定電流発生源を備えるものであってもよい。

（表示画素の構成例）
次いで、上述した表示パネルを構成する各表示画素に適用される画素駆動回路について簡単に説明する。
図１３は、本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、電流印加方式を採用した表示装置に適用可能な一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。

図１３に示すように、本実施例に係る画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が電源接点Ｖdd及び接点Ｎxaに各々接続されたｐチャネル型トランジスタＴｒ５１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎxaに各々接続されたｐチャネル型トランジスタＴｒ５２と、ゲート端子が接点Ｎxbに、ソース端子及びドレイン端子が接点Ｎxa及び接点Ｎxcに各々接続されたｐチャネル型トランジスタＴｒ５３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎxb及び接点Ｎxcに各々接続されたｎチャネル型トランジスタＴｒ５４と、接点Ｎxa及び接点Ｎxb間に接続されたコンデンサ（保持容量）Ｃｘと、を備えた構成を有している。ここで、電源接点Ｖddは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。

また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎxcに、カソード端子が低電位電源（例えば、接地電位Ｖgnd）に各々接続された構成を有している。ここで、コンデンサＣｘは、トランジスタＴｒ５３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。

このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａにハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、走査ラインＳＬｂにローレベルの走査信号Ｖsel^＊を印加し、このタイミングに同期して、データドライバ１３０Ａから、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための階調電流ＩpixをデータラインＤＬに供給する。ここでは、階調電流Ｉpixとして、正極性の電流を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して表示画素（画素駆動回路ＤＣｘ）方向に当該電流が流し込まれる（印加する）ように設定する。

これにより、画素駆動回路ＤＣｘを構成するトランジスタＴｒ５２及びＴｒ５４がオン動作するとともに、トランジスタＴｒ５１がオフ動作して、データラインＤＬに供給された階調電流Ｉpixに対応する正の電位が接点Ｎxaに印加される。また、接点Ｎxb及び接点Ｎxc間が短絡して、トランジスタＴｒ５３のゲート−ドレイン間が同電位に制御されることにより、トランジスタＴｒ５３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎxa及び接点Ｎxb間）には、階調電流Ｉpixに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。

次いで、発光動作期間において、走査ラインＳＬａにローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、走査ラインＳＬｂにハイレベルの走査信号Ｖsel^＊を印加し、このタイミングに同期して、データラインＤＬへの階調電流Ｉpixの供給を遮断する。これにより、トランジスタＴｒ５２及びＴｒ５４がオフ動作してデータラインＤＬ及び接点Ｎxa間、並びに、接点Ｎxb及び接点Ｎxc間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。

このように、コンデンサＣｘが書込動作時の階調電流Ｉpixに応じた充電電圧を保持することにより、接点Ｎxa及び接点Ｎxb間（トランジスタのＴｒ５３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ５３はオン動作する。また、上記走査信号Ｖsel（ローレベル）の印加により、トランジスタＴｒ５１が同時にオン動作するので、電源接点（高電位電源）ＶddからトランジスタＴｒ５１及びＴｒ５３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉpix（より詳しくは、コンデンサＣｘに蓄積された電荷に基づく電圧成分）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。

＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１４は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１５は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。また、図１６は、本実施形態に係る表示装置における指定階調に対する表示画素の発光特性（階調レベル−発光輝度）の一例を示す特性図である。ここでは、図１２に示したデータドライバの構成に加え、図８及び図９に示した電流生成供給回路の構成も適宜参照しながら説明する。

（データドライバの制御動作）
データドライバ１３０Ａにおける制御動作は、まず、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられたデータラッチ部１０１、１０２、１０３、・・・に、表示信号生成回路１５０Ａから供給される表示データＤ０〜Ｄ２を取り込み保持するとともに、該表示データＤ０〜Ｄ２に基づく出力信号（非反転出力信号）を一定期間出力する信号保持動作と、該データラッチ部１０１、１０２、１０３、・・・からの出力信号に基づいて、電流生成部２０１、２０２、２０３、・・・により、上記表示データＤ０〜Ｄ２に対応する階調電流Ｉpixを生成して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して各表示画素（画素駆動回路ＤＣｘ）に個別に供給する電流生成供給動作と、を順次設定することにより実行される。

ここで、信号保持動作においては、図１４に示すように、シフトレジスタ回路１３１Ａから順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各データラッチ部１０１、１０２、１０３、・・・により、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ２を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ２が取り込まれたデータラッチ部１０１、１０２、１０３、・・・から順に、出力信号が各電流生成部２０１、２０２、２０３、・・・に出力される状態が、一定期間（例えば、次のハイレベルのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が出力されるまでの期間）保持される。

また、電流生成供給動作においては、上記データラッチ部１０１、１０２、１０３、・・・から出力される出力信号に基づいて、各電流生成部２０１、２０２、２０３、・・・に設けられた複数のスイッチトランジスタ（図９に示したスイッチトランジスタＴＳ1a、ＴＳ0a、ＴＳab、ＴＳ1b、ＴＳ0b）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された単位電流トランジスタ（図９に示したトランジスタＴＰ1a、ＴＰ0a、ＴＰab、ＴＰ1b、ＴＰ0b）に流れる単位電流の合成電流が、階調電流Ｉpixとして各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して順次供給される。

このとき、本実施例に係るデータドライバ１３０Ａにおいては、上述したように、システムコントローラ１４０Ａから出力される極性切換信号Ｄｓに基づいて、各階調電流生成回路ＰＸＡの各電流生成部２０１、２０２、２０３、・・・に設けられたデコーダ回路部における論理動作の極性を切り換え設定することにより、単位電流トランジスタの選択状態を切り換えて、単位電流に設定された電流特性を切り換え制御することができるので、任意の電流特性を有する階調電流Ｉpixを生成、供給することができる。

ここで、階調電流Ｉpixは、例えば、全てのデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・に対して、少なくとも一定期間、並列的に供給されるように設定される。また、本実施形態においては、上述したように、基準電流Ｉrefに対して予めトランジスタサイズにより規定された所定比率（２^ｋ；ｋ＝０、１、２、３、・・・）の電流値を有する複数の単位電流を生成し、上記データラッチ部１０１、１０２、１０３、・・・からの出力信号に基づいて各スイッチトランジスタがオン／オフ動作することにより、所定の単位電流を選択して合成し、正極性の階調電流Ｉpixを生成して、データドライバ１３０Ａ側からデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・方向に流し込むように該階調電流Ｉpixを供給する。

なお、本実施例に係るデータドライバ１３０Ａにおいては、図１２に示したように、定電流発生源ＩＲから一定の電流値を有する基準電流Ｉrefが供給される共通の基準電流供給線Ｌｓに対して、複数の階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・が並列的に接続された構成を有し、図１４に示したように、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・において、表示データＤ０〜Ｄ２に基づいて、同時に並行して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・（表示画素）に供給する階調電流Ｉpixが生成されるので、基準電流供給線Ｌｓを介して各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に供給される電流は、定電流発生源ＩＲにより供給される基準電流Ｉrefそのものではなく、階調電流生成回路の数（すなわち、表示パネル１１０Ａに配設されたデータラインＤＬの数に相当する；例えば、ｍ個）に応じて、略均等分割された電流値（Ｉref／ｍ）を有する電流が供給されることになる。

したがって、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・の電流生成部２０１、２０２、２０３、・・・を構成するカレントミラー回路部において設定される基準電流Ｉrefに対する各単位電流の電流比率（すなわち、基準電流トランジスタに対する単位電流トランジスタのチャネル幅の比）を、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に供給される上記電流値（Ｉref／ｍ）を勘案して、例えば、図９に示した回路構成における比率のｍ倍に設定するようにしてもよい。

また、他の構成として、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に、例えば、シフトレジスタ回路１３１Ａから出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて選択的にオン動作するスイッチ手段を設け、各電流生成部２０１、２０２、２０３、・・・において、表示データＤ０〜Ｄ２に基づいて階調電流Ｉpixが生成される電流生成供給動作の期間のみ、上記定電流発生源ＩＲからの基準電流Ｉrefをそのまま、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に選択的に供給するようにしてもよい。

（表示パネル１１０の制御動作）
そして、表示パネル１１０Ａ（表示画素）における制御動作は、図１５に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データＤ０〜Ｄ２に対応する階調電流Ｉpixを書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔseと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔnseと、を設定（Ｔsc＝Ｔse＋Ｔnse）し、各動作期間において、上述した画素駆動回路ＤＣｘ（表示画素）と同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔseは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインＤＬに階調電流Ｉpixを並列的に供給する一定期間を含む期間に設定される。

すなわち、表示画素への書込動作期間Ｔseにおいては、図１５に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０Ａにより走査ラインＳＬａ、ＳＬｂを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬに並列的に供給された階調電流Ｉpixを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図１５に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。

この場合、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・から各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・に個別に供給される階調電流Ｉpixの電流特性を、特性切換信号Ｄｓに基づいて適宜切り換え制御することができるので、例えば、図１６（ａ）に示すように、表示データに基づいて指定される階調（階調レベル）に対する表示画素（有機ＥＬ素子）における発光輝度（すなわち、階調電流Ｉpixの電流値）の変化を表す発光特性を２種類（Ｅａ、Ｅｂ）設定することができ、これらの発光特性を特性切換信号Ｄｓのみを操作することにより簡易に切り換え設定することができる。

したがって、本実施形態に係る表示装置において、特性切換信号Ｄｓを操作することにより、図１６（ａ）に示すように、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ２により指定される階調レベルが低階調となる領域（階調レベル“０”〜“３”）では、比較的緩やかに発光輝度が変化する（特性変化の傾きが小さい）傾向を示し、高階調となる領域（階調レベル“４”〜“７”）では、比較的急峻に発光輝度が変化する（特性変化の傾きが大きい）傾向を示す発光特性Ｅａ、すなわち、下に凸となる１節の折れ線特性を有する発光特性が得られるので、図１６（ｂ）に示したようなガンマ特性曲線に良好に近似させることができ、所望の画像情報の色再現性を改善して、良好な表示品位を得ることができる。

また、本実施形態に係るデータドライバ及び表示装置によれば、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・により各データラインＤＬを介して特定の行の表示画素群に供給される階調電流Ｉpixが、単一の定電流発生源ＩＲから共通の基準電流供給線Ｌｓを介して供給される一定の基準電流Ｉref、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流Ｉpixの電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流Ｉpixの供給時間（選択時間）が短く設定されている場合であっても、階調電流Ｉpixの生成に関連してデータドライバ（各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・）に供給される信号の伝達遅延の影響を排除して、データドライバの動作速度の低下を抑制することができ、表示装置における表示応答特性及び表示画質を一層向上させることができる。

＜表示装置の第２の実施形態＞
次に、本発明に係る電流生成供給回路を適用可能な表示装置の第２の実施形態について簡単に説明する。
（データドライバの構成例）
図１７は、第２の実施形態に係る表示装置に適用されるデータドライバの実施例を示す概略構成図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。また、上述した第３の実施形態に示した電流生成供給回路（図８、図９）を適宜参照する。

本実施形態に係る表示装置に適用されるデータドライバは、概略、第３の実施形態に示した電流生成供給回路ＩＬＣ（図８、図９参照）を基本構成とする階調電流生成回路が、各データラインＤＬに２組設けられ、所定の動作タイミングで各組の階調電流生成回路が、相補的かつ連続的に表示データの取り込み保持、階調電流の生成、供給動作を実行するように構成されている。ここで、本構成例においては、２組設けられた各階調電流生成回路群に対して、単一の定電流発生源から一定の電流値を有する負の基準電流Ｉrefが供給される（基準電流Ｉrefを引き抜く）ように構成されている。

本実施例に係るデータドライバ１３０Ｂは、図１７に示すように、具体的には、図示を省略したシステムコントローラからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂを生成する反転ラッチ回路１３３Ｂと、該非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（上述したタイミング制御信号ＳＣＫに相当する；以下、便宜的に「シフト信号ＳＲ」とも記す）を順次出力するシフトレジスタ回路１３１Ｂと、該シフトレジスタ回路１３１Ｂからのシフト信号ＳＲ１、ＳＲ２、・・・の出力タイミングに基づいて、図示を省略した表示信号生成回路から順次供給される１行分の表示データＤ０〜Ｄ２を順次取り込み、システムコントローラからデータ制御信号として供給される特性切換信号Ｄｓに基づいて設定される電流特性（又は、発光特性）に応じて、各表示画素における発光輝度に対応した階調電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給（印加）する２組の階調電流生成回路群１３２Ｂ及び１３２Ｃと、システムコントローラからデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記階調電流生成回路群１３２Ｂ及び１３２Ｃのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を出力する選択設定回路１３４Ｂと、階調電流生成回路群１３２Ｂ及び１３２Ｃを構成する各階調電流供給回路ＰＸＢ１、ＰＸＢ２、・・・及びＰＸＣ１、ＰＸＣ２、・・・（以下、「階調電流供給回路部ＰＸＢ、ＰＸＣ」とも記す）に共通の基準電流供給線Ｌｓを介して一定の基準電流Ｉrefを供給する（負極性の電流を供給して引き抜く）定電流発生源ＩＲと、を備えて構成されている。

（反転ラッチ回路１３３Ｂ／選択設定回路１３４Ｂ）
本実施例に係るデータドライバ１３０Ｂに適用される反転ラッチ回路１３３Ｂ又は選択設定回路１３４Ｂは、概略、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが印加されると、当該信号レベルが保持されて、該信号レベルの非反転信号及び反転信号が、各々非反転出力端子及び反転出力端子から出力され、シフトレジスタ回路１３１Ｂに対して非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂとして、また、階調電流生成回路群１３２Ｂ（各階調電流生成回路ＰＸＢ）及び１３２Ｃ（各階調電流供給回路部ＰＸＣ）に対して非反転信号ＳＬａ及び反転信号ＳＬｂ（選択設定信号）として供給する。

（シフトレジスタ回路１３１Ｂ）
シフトレジスタ回路１３１Ｂは、上述した反転ラッチ回路１３３Ｂから出力される非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、システムコントローラから供給されるシフトスタート信号ＳＴＲを取り込み、所定のタイミングで順次シフトしつつ、該シフト信号ＳＲ１、ＳＲ２、・・・を階調電流生成回路群１３２Ｂ及び１３２Ｃを構成する各階調電流生成回路ＰＸＢ、ＰＸＣに出力する。

（階調電流生成回路ＰＸＢ、ＰＸＣ）
図１８は、本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図であり、図１９は、本実施例に適用される階調電流供給回路を構成する電流生成部の一具体例を示す構成図である。ここでは、上述した代３の実施形態に示した電流生成供給回路（図８、図９）の構成と対応付けながら説明する。また、上述した実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。

階調電流生成回路群１３２Ｂ、１３２Ｃを構成する各階調電流生成回路ＰＸＢ、ＰＸＣは、図１８に示すように、図８に示した電流生成供給回路ＩＬＣと同等の構成を有するデータラッチ部１０及び電流生成部２０Ｄと、選択設定回路１３４Ｂから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて、各階調電流生成回路ＰＸＢ、ＰＸＣの選択状態及び動作状態を選択的に設定する動作設定部（動作状態設定手段）ＡＣＴと、データラッチ部１０に取り込み保持される表示データＤ０〜Ｄ２（データラッチ部１０の非反転出力接点ＯＴ０〜ＯＴ２から出力される非反転出力信号ｄ１０〜ｄ１２）に基づいて、表示画素を黒表示動作等の特定の駆動状態で動作させる場合にのみ、データラインＤＬ１、ＤＬ２、・・に対して特定電圧Ｖbkを印加する特定状態設定部ＢＬＫと、を備えた構成を有している。

ここで、電流生成部２０Ｄは、図１９に示すように、図９に示した電流生成部Ｃと同等の構成を有するデコーダ回路部２１Ｄ（具体的な回路構成の図示を省略する）と、基準電流トランジスタＴＰｓ及び単位電流トランジスタＴＰ1a、ＴＰ0a、ＴＰab、ＴＰ1b、ＴＰ0bからなるカレントミラー回路部２２Ｄと、スイッチトランジスタＴＳ1a、ＴＳ0a、ＴＳab、ＴＳ1b、ＴＳＰ0bからなるスイッチ回路部２２Ｄに加え、後述する動作設定部ＡＣＴから出力されるタイミング制御信号ＣＬＫに基づいて、電流入力接点ＩＮＤと接点Ｎgdとの間の導通状態を制御するｎチャネル型トランジスタからなるリフレッシュ制御トランジスタ（リフレッシュ手段）Ｔｒ６０を備えた回路構成を有している。

すなわち、このリフレッシュ制御トランジスタＴｒ６０により、動作設定部ＡＣＴから出力されるタイミング制御信号（非反転クロック信号）ＣＬＫがハイレベルとなるタイミングにおいて、基準電流Ｉrefに基づく電荷が接点Ｎgdに供給されてコンデンサＣＤに蓄積され、接点Ｎgdの電圧（すなわち、各単位電流トランジスタＴＰ1a、ＴＰ0a、ＴＰab、ＴＰ1b、ＴＰ0bのゲート端子に印加されるゲート電圧）が所定の一定電圧に再充電（リフレッシュ）される。なお、リフレッシュ動作については、後述する。

また、本実施例に係る階調電流生成回路ＰＸＢ、ＰＸＣに適用される動作設定部ＡＣＴは、図１８に示すように、選択設定回路１３４Ｂから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）を反転処理するインバータ６４と、データラインＤＬが接続される出力接点Ｔoutと電流生成部２０１の電流出力接点ＯＵＴｉとの間に電流路が設けられ、制御端子に上記選択設定信号の反転信号（インバータ６４の出力信号）が印加されるｐチャネル型トランジスタからなる出力制御トランジスタＴｒ６３と、選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）の反転信号及びシフトレジスタ回路１３１Ｂからのシフト信号ＳＲを入力とするＮＡＮＤ回路６５と、該ＮＡＮＤ回路６５の論理出力を反転処理するインバータ６６と、該インバータ６６の反転出力をさらに反転処理するインバータ６７と、基準電流Ｉrefが供給される（基準電流供給線Ｌｓが接続される）基準電流接点Ｔinsと電流生成部２０Ｄの電流入力接点ＩＮｉとの間に電流路が設けられ、制御端子に上記インバータ６７の出力信号が印加されるｐチャネル型トランジスタからなる電流供給制御トランジスタＴｒ６８と、を備えた構成を有している。

ここで、インバータ６６の出力信号は、タイミング制御信号ＣＬＫとして、データラッチ部１０の非反転入力接点ＣＫ、及び、電流生成部２０Ｄに設けられたリフレッシュ制御トランジスタＴｒ６０に印加され、インバータ６７の出力信号は、タイミング制御信号ＣＬＫ^＊として、データラッチ部１０の反転入力接点ＣＫ^＊に印加される。また、システムコントローラ１４０Ａから出力される極性切換信号Ｄｓは、切換信号接点ＴＣＳを介して直接電流生成部２０Ｄに入力される。

また、特定状態設定部ＢＬＫは、図１８に示すように、データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１２を入力信号とする論理和演算回路（以下、「ＯＲ回路」と略記する）６１と、該ＯＲ回路６１の出力信号が制御端子（ゲート）に印加されるとともに、特定電圧Ｖbkを印加する電圧接点Ｖinと電流生成部２０Ｄの電流出力接点ＯＵＴｉとの間に電流路が設けられたｐチャネル型トランジスタからなる特定電圧印加トランジスタＴｒ６２と、を備えた構成を有している。このような構成においては、ＯＲ回路６１により上記データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１２の信号レベルが全て“０”となる特定状態（黒表示状態に相当する）であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴｒ６２を介して、データラインＤＬに特定電圧Ｖbkが印加される。

このような構成を有する階調電流生成回路ＰＸＢ、ＰＸＣにおいては、選択設定回路１３４Ｂから動作設定部ＡＣＴに選択レベル（ハイレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ６４により信号極性が反転処理されることにより、出力制御トランジスタＴｒ６３がオン動作して、電流生成部２０Ｄの電流出力接点ＯＵＴｉが、出力制御トランジスタＴｒ６３及び出力端子Ｔoutを介してデータラインＤＬに接続される。

このとき同時に、ＮＡＮＤ回路６５及びインバータ６６、６７により、シフト信号ＳＲの出力タイミングに関わらずデータラッチ部１０の非反転入力接点ＣＫにはローレベルのタイミング制御信号（非反転クロック信号）ＣＬＫが、また、反転入力接点ＣＫ^＊及び電流供給制御トランジスタＴｒ６８の制御端子にはハイレベルのタイミング制御信号（反転クロック信号）ＣＬＫ^＊が定常的に入力されて、データラッチ部１０に保持されている表示データＤ０〜Ｄ２に基づく非反転出力信号ｄ１０〜ｄ１２が電流生成部２０Ｄに供給されるとともに、電流生成部２０Ｄへの基準電流Ｉrefの供給が遮断される。

これにより、選択レベルの選択設定信号が入力された場合には、先のタイミングで取り込み保持した表示データＤ０〜Ｄ２に基づいて、データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１２に基づいて、電流生成部２０Ｄにおいて、表示データＤ０〜Ｄ２に応じた階調電流Ｉpixが生成されて、データラインＤＬを介して表示画素に供給されることになり、階調電流供給回路ＰＸＢ又はＰＸＣは選択状態に設定される。

一方、選択設定回路１３４Ｂから非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ６４により信号極性が反転処理されることにより、出力制御トランジスタＴｒ６３がオフ動作して、電流生成部２０Ｄの電流出力接点ＯＵＴｉが出力端子Ｔout（データラインＤＬ）から切り離される。
このとき同時に、ＮＡＮＤ回路６５及びインバータ６６、６７により、シフト信号ＳＲの出力タイミングに応じてデータラッチ部１０の非反転入力接点ＣＫにはハイレベルのタイミング制御信号ＣＬＫが、また、反転入力接点ＣＫ^＊及び電流供給制御トランジスタＴｒ６８の制御端子にはローレベルのタイミング制御信号ＣＬＫ^＊が入力されて、データラッチ部１０に表示データＤ０〜Ｄ２が取り込み保持されるとともに、電流生成部２０Ｄに基準電流Ｉrefが供給される。

これにより、非選択レベルの選択設定信号が入力された場合には、データラッチ部１０において、表示データＤ０〜Ｄ２を取り込んで保持するものの、階調電流Ｉpixは生成されず、データラインＤＬには供給されないことになり、階調電流供給回路ＰＸＢ又はＰＸＣは非選択状態に設定される。なお、この非選択状態においては、電流生成部２０Ｄに基準電流Ｉrefが供給されるとともに、電流生成部２０Ｄに設けられたリフレッシュ制御トランジスタＴｒ６０がオン動作することにより、基準電流トランジスタＴＰｓのゲート端子（接点Ｎgd）の電位（コンデンサＣＤ）が所定電圧に再充電されるリフレッシュ動作が実行される。

したがって、選択設定回路１３４Ｂにより、階調電流生成回路群１３２Ｂ及び１３２Ｃの各々に入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の階調電流生成回路群１３２Ｂ及び１３２Ｃのいずれか一方を選択状態とするとともに、他方を非選択状態に設定することができる。

＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置（データドライバ）の動作について、図面を参照して説明する。
図２０は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。

（データドライバの制御動作）
上述したようなデータドライバ１３０Ｂにおける制御動作は、２組の階調電流生成回路群１３２Ｂ又は１３２Ｃのいずれか一方側に、表示データＤ０〜Ｄ２を取り込んで保持する信号保持動作期間においては、図２０に示すように、ｉ行目の水平選択期間（ｉ）に非選択レベル（ローレベル）の選択設定信号を入力することにより、該水平選択期間（ｉ）のうちの帰線期間を除く期間に、シフトレジスタ回路１３１Ｂから順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、各データラインＤＬ１、ＤＬ２、・・・に対応して設けられた各階調電流生成回路ＰＸＢ１、ＰＸＢ２、・・・又はＰＸＣ１、ＰＸＣ２、・・・のデータラッチ部１０に、（ｉ＋１）行目の各列の表示画素に対応して切り替わる表示データＤ０〜Ｄ２を順次取り込み保持する動作が１行分連続的に実行される。

また、この動作期間においては、電流生成部２０Ｄ（カレントミラー回路部２２Ｄ）に設けられたリフレッシュ制御トランジスタＴｒ６０、及び、動作設定部ＡＣＴに設けられた電流供給制御トランジスタＴｒ６８の双方がオン動作することにより、基準電流トランジスタＴＰｓの電流路に基準電流Ｉrefが流れ、該基準電流トランジスタＴＰｓのゲート端子（接点Ｎgd）に基準電流Ｉrefに応じた電荷が供給される。これにより、コンデンサＣＤに該電荷が蓄積（充電）され、ゲート端子の電位が所定電圧にリフレッシュされる（リフレッシュ動作）。ここで、動作設定部ＡＣＴに設けられた出力制御トランジスタＴｒ６３がオフ状態にあるため、電流生成部２０Ｄにおける階調電流Ｉrefの生成、及び、データラインＤＬへの供給は行われない。

次いで、上記取り込み保持された表示データＤ０〜Ｄ２に基づいて階調電流供給回路ＰＸＢ又はＰＸＣの一方側において、階調電流Ｉrefを生成して供給する電流生成供給動作期間においては、図２０に示すように、（ｉ＋１）行目の水平選択期間（ｉ＋１）に選択レベル（ハイレベル）の選択設定信号を入力することにより、該水平選択期間（ｉ＋１）のうちの帰線期間を除く期間に、出力制御トランジスタＴｒ６３がオン動作するとともに、上記リフレッシュ制御トランジスタＴｒ６０及び電流供給制御トランジスタＴｒ６８の双方がオフ動作する。

このとき、電流生成部２０Ｄにおいて、コンデンサＣＤに充電された電圧成分により接点Ｎgdの電位は、所定の電圧に保持されるので、階調電流供給回路ＰＸＢ又はＰＸＣにおいて、上述した先のタイミングのデータ取り込み動作（ｉ行目の水平選択期間）により取り込み保持された（ｉ＋１）行目の表示データＤ０〜Ｄ２に対応して、データラッチ部１０から出力される反転出力信号ｄ１０〜ｄ１２に基づいて生成される制御信号ｄ1a、ｄ0a、ｄab、ｄ1b、ｄ0bにより、複数のスイッチトランジスタＴＳ1a、ＴＳ0a、ＴＳab、ＴＳ1b、ＴＳ0bのオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された単位電流トランジスタＴＰ1a、ＴＰ0a、ＴＰab、ＴＰ1b、ＴＰ0bに流れる単位電流が合成（選択的に合成）されて、各階調電流生成回路ＰＸＢ１、ＰＸＢ２、・・・又はＰＸＣ１、ＰＸＣ２、・・・からデータラインＤＬ１、ＤＬ２、・・・に階調電流Ｉpixとして同時（並列的）に供給される。

そして、このような信号保持動作及び電流生成供給動作を、図２０に示すように、水平選択期間（１サイクル）ごとに、２組の階調電流生成回路群１３２Ｂ及び１３２Ｃにより同時に実行しつつ、かつ、交互に繰り返し実行するように設定することにより、例えば、一方の階調電流生成回路群１３２Ｂの非選択期間において、表示データＤ０〜Ｄ２を順次取り込む信号保持動作を実行しつつ、このとき同時に他方の階調電流生成回路群１３２Ｃに設定される選択期間において、先のタイミングで取り込んだ表示データＤ０〜Ｄ２に基づく階調電流Ｉpixを生成して、供給する電流生成供給動作を並行して実行することができる。

なお、本実施形態に係る表示装置においては、表示パネルの画像表示領域全域を黒表示等の特定の表示状態で駆動する場合には、表示データＤ０〜Ｄ２として信号レベルが全て“０”となる複数ビットのデジタル信号を入力することにより、水平選択期間のうち帰線期間を除く期間において、各階調電流生成回路ＰＸＢ１、ＰＸＢ２、・・・及びＰＸＣ１、ＰＸＣ２、・・・のデータラッチ部１０から電流生成部２０Ｄ及び特定状態設定部ＢＬＫ（ＯＲ回路６１）に出力される非反転出力信号ｄ１０〜ｄ１２が全てローレベル（“０”）に設定される。

これにより、電流生成部２０Ｄにおいて、単位電流Ｉ1a、Ｉ0a、Ｉab、Ｉ1b、Ｉ0bを選択的に合成するスイッチトランジスタＴＳ1a、ＴＳ0a、ＴＳab、ＴＳ1b、ＴＳ0bが全てオフ動作して階調電流Ｉrefが生成されず、データラインＤＬの信号レベルが不確定状態となるが、特定状態設定部ＢＬＫに設けられた特定電圧印加トランジスタＴｒ６２を介して、例えば、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧（特定電圧Ｖbk）が印加されることにより、データラインＤＬの信号レベルが速やかに確定して、良好な黒表示動作が実行される。

したがって、本実施形態に係るデータドライバ及び表示装置によれば、各データラインＤＬに対して、２組の階調電流生成回路（群）を備え、一方の階調電流生成回路により表示データを取り込み保持する信号保持動作と、他方の階調電流生成回路により階調信号を生成して出力する電流生成供給動作と、を並行して実行しつつ、かつ、該動作状態を水平選択期間ごとに交互に繰り返し実行することにより、データドライバから各表示画素に対して、表示データに適切に対応するとともに、所望の電流特性を有する階調電流を継続的に供給することができるので、データドライバの動作速度を実質的に向上させて、表示画素を所望の輝度階調で迅速に発光動作させることができ、表示装置の表示応答速度及び表示画質を一層向上させることができる。

また、２組の階調電流供給回路ＰＸＢ、ＰＸＣ（電流生成部２０Ｄ）を構成する各単位電流トランジスタのゲート端子に印加される電位（ゲート電位）を、周期的に所定の一定電圧に再充電（リフレッシュ）することができるので、単位電流トランジスタにおける電流リーク等に起因するゲート電位の低下を抑制することができ、各単位電流トランジスタの導通状態のバラツキにより、階調電流（すなわち、表示画素の輝度階調）が不均一になる現象を抑制して、良好な階調表示動作（表示画質の向上）を実現することができる。

なお、上述した各実施形態に係る表示装置においては、データドライバ及び表示画素（画素駆動回路）として、電流印加方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図６、図７に示したような電流生成供給回路ＩＬＢを基本要素として階調電流生成回路に適用し、表示画素側からデータドライバ方向に階調電流Ｉpixを引き込むように供給する電流シンク方式に対応した構成を有するものであってもよいことはいうまでもない。

本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。 本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。 本実施形態に係る電流生成部（カレントミラー回路部及びスイッチ回路部）の等価回路を示す回路構成図である。 本実施形態に係る電流生成部により実現される電流特性（階調レベルに対する負荷駆動電流の電流値特性）を示す概略特性図である。 本実施形態に係る電流生成部の制御動作の具体例を示すタイミングチャート及び電流特性のシミュレーション結果である。 本発明に係る電流生成供給回路の第２の実施形態を示す要部構成図である。 本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。 本発明に係る電流生成供給回路の第３の実施形態を示す要部構成図である。 本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。 本実施形態に係る電流生成部により生成される負荷駆動電流の電流特性のシミュレーション結果である。 本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図である。 本実施形態に係る表示装置の要部構成を示す概略構成図である。 本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。 本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。 本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。 本実施形態に係る表示装置における指定階調に対する表示画素の発光特性（階調レベル−発光輝度）の一例を示す特性図である。 第２の実施形態に係る表示装置に適用されるデータドライバの実施例を示す概略構成図である。 本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図である。 本実施例に適用される階調電流供給回路を構成する電流生成部の一具体例を示す構成図である。 本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。 従来技術におけるデータドライバの一構成例を示す回路構成図である。 ディスプレイにおけるガンマ特性（階調レベル−輝度）の一例を示す特性図である。

符号の説明

ＩＬＡ〜ＩＬＣ 電流生成供給回路
ＩＲＡ〜ＩＲＣ、ＩＲ 定電流発生源
１０ データラッチ部
２０Ａ〜２０Ｄ 電流生成部
ＡＣＴ 動作設定部
２１Ａ〜２１Ｄ デコーダ回路部
２２Ａ〜２２Ｄ カレントミラー回路部
２２Ａ〜２２Ｄ スイッチ回路部
１００Ａ 表示装置
１１０Ａ 表示パネル
１２０Ａ 走査ドライバ
１３０Ａ、１３０Ｂ データドライバ
１３２Ａ〜１３２Ｃ 階調電流生成回路群

Claims (18)

1. 負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流生成供給回路において、
   少なくとも、
   定電流源から供給される単一の基準電流が電流路に流れる単一の基準電流トランジスタと、
   前記基準電流トランジスタの制御端子に接続され、該基準電流トランジスタの前記電流路に前記基準電流を流したときの該基準電流の電流成分に応じた電荷を蓄積する一つの電荷蓄積手段と、
   制御端子が前記基準電流トランジスタの制御端子に共通に接続されて前記基準電流トランジスタとカレントミラー回路をなし、前記電荷蓄積手段に保持された電荷量に応じた単一の電圧成分に基づいて、前記基準電流に対して異なる電流比率を有する複数の単位電流を個別に生成するトランジスタサイズが各々異なる複数の単位電流トランジスタを有する単位電流生成手段と、
   前記負荷の駆動状態を設定する複数ビットのデジタル信号の各ビット値に基づいて前記各単位電流を選択的に合成し、前記駆動電流として前記負荷に供給する駆動電流生成手段と、
   を備え、
   前記デジタル信号の前記各ビット値に基づく複数の階調レベルは複数の階調領域に分けられ、前記複数の単位電流トランジスタは２つ以上の所定の数の前記単位電流トランジスタからなる複数の単位電流トランジスタ群に分けられ、該各単位電流トランジスタ群に含まれる前記所定の数の単位電流トランジスタの各々によって生成される前記単位電流は単位電流群をなし、一つの前記単位電流群における前記各単位電流の電流値は、前記基準電流に対してＣ×２ ^ｋ （前記ｋは一つの単位電流トランジスタ群における各単位電流トランジスタに対応して設定される数であって、ｋ＝０、１、２、・・・に設定される。前記Ｃは前記各単位電流トランジスタのトランジスタサイズに基づいて設定される定数である。）の比率を有し、前記定数Ｃは前記複数の単位電流トランジスタ群の各々で異なる値に設定され、前記駆動電流生成手段は、前記階調レベルが含まれる前記階調領域に対応して前記複数の単位電流トランジスタ群のうちの少なくとも一つの前記単位電流トランジスタ群によって生成される前記単位電流群の前記各単位電流を前記各ビット値に基づいて選択的に合成して前記駆動電流を生成して、前記各階調レベルに対する前記駆動電流の電流値を非線形特性とすることを特徴とする電流生成供給回路。
2. 前記複数の階調レベルは前記階調レベルが低い領域からなる低階調領域と前記階調レベルが高い領域からなる高階調領域とに分けられ、
   前記複数の単位電流トランジスタ群は、前記定数が第１の値を有する第１の単位電流群を生成する第１の単位電流トランジスタ群と、前記定数が前記第１の値と異なる第２の値を有する第２の単位電流群を生成する第２の単位電流トランジスタ群と、を有し、
   記駆動電流生成手段は、前記階調レベルが前記低階調領域に含まれるとき前記第１の単位電流群に含まれる前記各単位電流のみを選択的に合成し、前記階調レベルが前記高階調領域に含まれるとき、前記第１の単位電流群と前記第２の単位電流群に含まれる前記各単位電流を選択的に合成することを特徴とする請求項１記載の電流生成供給回路。
3. 前記第２の単位電流群における前記定数の値は、前記第１の単位電流群における前記定数の値より大きい値に設定されていることを特徴とする請求項２記載の電流生成供給回路。
4. 前記第２の単位電流群における前記定数の値は、前記第１の単位電流群における全規定数の値より小さい値に設定されていることを特徴とする請求項２記載の電流生成供給回路。
5. 前記駆動電流生成手段は、特性切換信号に基づいて、前記階調レベルに対応して選択的に合成する前記単位電流に対応する前記第１及び第２の単位電流群を変更して、前記階調レベルの増加に対する前記駆動電流の増加率を切り換える手段を備えることを特徴とする請求項２乃至４のいずれかに記載の電流生成供給回路。
6. 前記各単位電流トランジスタ群に含まれる前記各単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項１記載の電流生成供給回路。
7. 前記電流生成供給回路は、前記複数ビットのデジタル信号を各ビットごとに保持する信号保持手段を備え、
   前記駆動電流生成手段は、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記単位電流生成手段により生成される前記複数の単位電流を選択的に合成し、前記駆動電流として前記負荷に供給することを特徴とする請求項１乃至６のいずれかに記載の電流生成供給回路。
8. 前記負荷は、前記電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１乃至７のいずれかに記載の電流生成供給回路。
9. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項８記載の電流生成供給回路。
10. 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該複数の走査線及び該複数の信号線の各交点に、マトリクス状に複数の表示画素が配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動部と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動部と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
    前記表示画素は、前記階調電流の電流値に応じた輝度で発光動作する電流駆動型の発光素子を備え、
    前記信号駆動部は、
    前記各表示画素に対応して、前記表示信号に基づく複数ビットのデジタル信号を各ビットごとに保持する信号保持手段と、定電流源から供給される単一の基準電流が電流路に流れる単一の基準電流トランジスタと、前記基準電流トランジスタの制御端子に接続され、該基準電流トランジスタの前記電流路に前記基準電流を流したときの該基準電流の電流成分に応じた電荷を蓄積する一つの電荷蓄積手段と、制御端子が前記基準電流トランジスタの制御端子に共通に接続されて前記基準電流トランジスタとカレントミラー回路をなし、前記電荷蓄積手段に保持された電荷量に応じた単一の電圧成分に基づいて、前記基準電流に対して異なる電流比率を有する複数の単位電流を個別に生成するトランジスタサイズが各々異なる複数の単位電流トランジスタを有する単位電流生成手段と、前記信号保持手段に保持された前記デジタル信号の各ビット値に基づいて前記単位電流生成手段により生成される前記各単位電流を選択的に合成し、前記表示画素に対して前記階調電流として供給する階調電流生成手段と、を有する電流生成供給回路を備え、
    前記デジタル信号の前記各ビット値に基づく複数の階調レベルは複数の階調領域に分けられ、前記複数の単位電流トランジスタは２つ以上の所定数の前記単位電流トランジスタからなる複数の単位電流トランジスタ群に分けられ、該各単位電流トランジスタ群に含まれる前記所定の数の単位電流トランジスタの各々によって生成される前記単位電流は単位電流群をなし、一つの前記単位電流群における前記各単位電流の電流値は、前記基準電流に対してＣ×２ ^ｋ （前記ｋは一つの単位電流トランジスタ群における各単位電流トランジスタに対応して設定される数であって、ｋ＝０、１、２、・・・に設定される。前記Ｃは前記各単位電流トランジスタのトランジスタサイズに基づいて設定される定数である。）の比率を有し、前記定数Ｃは前記複数の単位電流トランジスタ群の各々で異なる値に設定され、前記階調電流生成手段は、前記階調レベルが含まれる前記階調領域に対応して前記各単位電流群の少なくとも一つを選択の前記単位電流トランジスタ群によって生成される前記単位電流群の前記各単位電流を前記各ビット値に基づいて選択的に合成して前記階調電流を生成する手段を備えて、前記階調レベルに対する前記階調電流の電流値の特性が、前記階調レベルに対する前記発光素子の発光輝度の特性が所定のガンマ特性に近づくように、非線形に設定されていることを特徴とする表示装置。
11. 前記複数の階調レベルは前記階調レベルが低い領域からなる低階調領域と前記階調レベルが高い領域からなる高階調領域とに分けられ、
    前記複数の単位電流トランジスタ群は、前記定数が第１の値を有する第１の単位電流群を生成する第１の単位電流トランジスタ群と、前記定数が前記第１の値と異なる第２の値を有する第２の単位電流群を生成する第２の単位電流トランジスタ群と、を有し、
    前記階調電流生成手段は、前記階調レベルが前記低階調領域に含まれるとき前記第１の単位電流群に含まれる前記各単位電流のみを選択的に合成し、前記階調レベルが前記高階調領域に含まれるとき、前記第１の単位電流群と前記第２の単位電流群に含まれる前記各単位電流を選択的に合成することを特徴とする請求項１０記載の表示装置。
12. 前記階調電流生成手段は、特性切換信号に基づいて、前記階調レベルに対応して選択的に合成する前記単位電流に対応する前記第１及び第２の単位電流群を変更して、前記階調レベルの増加に対する前記駆動電流の増加率を切り換える手段を備えることを特徴とする請求項１１記載の表示装置。
13. 前記各単位電流トランジスタ群に含まれる前記各単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項１０記載の表示装置。
14. 前記信号駆動部は、前記基準電流が供給される基準電流供給線を備え、前記複数の表示画素に対応する複数の前記電流生成供給回路の各々が、前記基準電流供給線に並列に接続され、該基準電流供給線を介して前記基準電流が供給されることを特徴とする請求項１０乃至１３のいずれかに記載の表示装置。
15. 前記信号駆動部は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、
    一方の前記電流生成供給回路において前記信号保持手段に先のタイミングで保持した前記複数ビットのデジタル信号に基づいて、前記単位電流生成手段及び前記階調電流生成手段により生成された前記階調電流を、前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において前記信号保持手段に次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする請求項１０乃至１４のいずれかに記載の表示装置。
16. 前記単位電流生成手段及び前記階調電流生成手段は、前記階調電流の信号極性を、前記表示画素側から引き込む方向に流すように設定することを特徴とする請求項１０乃至１５のいずれかに記載の表示装置。
17. 前記単位電流生成手段及び前記階調電流生成手段は、前記階調電流の信号極性を、前記表示画素に流し込む方向に流すように設定することを特徴とする請求項１０乃至１５のいずれかに記載の表示装置。
18. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１０乃至１７記載の表示装置。

Images