KR100803412B1 - 표시장치 및 표시장치 구동방법 - Google Patents

표시장치 및 표시장치 구동방법 Download PDF

Info

Publication number
KR100803412B1
KR100803412B1 KR1020057007450A KR20057007450A KR100803412B1 KR 100803412 B1 KR100803412 B1 KR 100803412B1 KR 1020057007450 A KR1020057007450 A KR 1020057007450A KR 20057007450 A KR20057007450 A KR 20057007450A KR 100803412 B1 KR100803412 B1 KR 100803412B1
Authority
KR
South Korea
Prior art keywords
current
signal
display
circuit
gradation
Prior art date
Application number
KR1020057007450A
Other languages
English (en)
Other versions
KR20050061580A (ko
Inventor
가쓰히코 모로사와
도모유키 시라사키
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002345876A external-priority patent/JP4247660B2/ja
Priority claimed from JP2003103871A external-priority patent/JP4241144B2/ja
Priority claimed from JP2003170376A external-priority patent/JP4074995B2/ja
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20050061580A publication Critical patent/KR20050061580A/ko
Application granted granted Critical
Publication of KR100803412B1 publication Critical patent/KR100803412B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디지털 신호로 구성된 표시신호에 응답하여 화상정보를 표시하는 표시장치는, 서로 직각으로 교차하는 복수개의 신호라인(DL)과 복수개의 주사라인(SL)과, 복수개의 신호라인과 복수개의 상기 주사라인의 교차점 부근에 배열된 광소자들(OEL)을 구비한 복수개의 표시화소(EM)로 구성되는 표시패널; 그리고, 각 주사신호에 공급되는 표시신호값을 기초로 복수개의 계조전류들로부터 구동전류를 생성하는 구동전류 생성회로(22A-D)와, 라인구간마다 각 표시화소의 선택상태를 설정하는 주사신호를 각 주사라인에 순차적으로 인가하는 주사 드라이버 회로(120A, 120B)와, 소정의 일정한 기준전류를 기초로 상기 각 표시신호 비트에 따르는 복수개의 계조전류들을 생성하는 계조전류 생성회로(21A-D)들을 적어도 포함하는 복수개의 전류생성회로들(ILA, ILB, ISA, ISB, ISC-F, PXA-D)로 구성되는 신호구동회로(130A-G);로 구성된다.
표시신호, 디지털 신호, 화상정보, 표시장치, 주사라인, 신호라인, 광소자, 표시패널, 전류지정방식, 기준전류, 계조전류. 휘도계조, 합성전류, 흑색표시.

Description

표시장치 및 표시장치 구동방법{DISPLAY DEVICE AND METHOD FOR DRIVING DISPLAY DEVICE}
본 발명은 전류 구동형 광소자들을 구비한 복수개의 표시화소로 구성된 표시패널상에 소망하는 화상정보를 표시하는 표시장치에 관한 발명으로서, 더 구체적으로, 표시장치 및 상기 표시장치를 구동하는 방법에 관한 발명이다.
최근들어, 음극선관(CRT)라 불리우는 전자식 스크린을 구비한 개인컴퓨터와 시각장비에서의 모니터들은, 액정표시(LCD) 평면패널 모니터 등의 평면패널 표시장치들이 놀라운 속도로 출현함에 따라 급속도로 퇴출되어 가고 있다. 특히, LCD는, 기타의 디스플레이 기술들에서 몇 가지 실용적인 이점들을 제공해 주기 때문에 넓리 보급되어 있다. 이것은 종래의 CRT 와 비교하여 박형 경량인데다가, 훨씬 적은 전력을 요구한다. LCD는, 대화면의 텔레비젼에서부터 소규모의 랩탑 컴퓨터와 개인 휴대정보 단말기(PDA), 심지어 소형의 휴대폰, 디지털 카메라 등의 기타 전자장치에 이르기까지 다양한 모습과 다양한 크기로 우리들에게 접근해옴에 따라, 실생활 주변에 널리 보급되고 있다.
이러한 혁명적인 LCD 기술의 뒤를 잇는 차세대 표시장치(디스플레이)로서, 유기 전계발광(EL) 소자(이하, 유기 EL 소자라 칭함)나 무기물 전계발광 소자(이 하, 무기물 EL 소자라 칭함), 또는 발광다이오드(LED) 등과 같은, 능동 매트릭스라 불리우는 자-발광형 발광소자들의 배열로 이루워진 표시패널로 구성되는 자-발광형 디스플레이(표시장치)의 본격적인 실용화가 전개되고 있다. 구체적으로, 능동 매트릭스라는 것은, 각 표시소자(각 화소)에, 주사들간에 자신의 상태를 유지하기 위한 트랜지스터(박막 트랜지스터 즉, TFT로 알려져 있음)와 같은 능동 구성소자가 포함되는 LCD 종류를 말한다.
자-발광형 세대의 표시장치, 그 중에서도, 능동 매트릭스 구동방법을 적용한 자-발광형 표시장치에 있어서, 화면표시 반응속도가 LCD와 비교하여 빠른데다가 제한없는 시야각을 갖는다. 또한, 저전력 소모와 함께 고휘도, 높은 콘트라스트, 및 고해상의 표시패널은 장래에 있어서는 필수불가결한 것으로 생각되고 있다. 그리고, LCD 표시장치와 같은 곳에서는 백라이트가 불필요하기 때문에, 보다 향상된 박형-경량이 가능하다는 우위적인 특징을 갖는다.
이러한 구체적인 형태의 표시패널은, 대략적으로, 라인 기입 방향으로 설치된 주사라인과 신호라인의 각 교점 부근에 배열된 발광소자들을 포함하는 표시패널들의 배열; 소정의 타이밍을 갖고 순차적으로 주사신호를 인가하여, 특정 라인의 표시화소들을 선택상태로 설정하는 주사 드라이버; 및 신호라인을 경유하여 각 표시화소에 공급되는 기입전류(구동전류)를 표시데이터에 따라 생성하는 데이터 드라이버로 구성된다. 각각의 발광소자들은 표시데이터에 따르는 소정의 휘도계조로 발광동작한다. 자-발광형 표시장치의 구성에 관해서는 이후에 상세하게 설명한다.
상기와 같은 표시장치의 표시구동동작에 있어서, 데이터 드라이버로부터의 표시데이터에 따르는 전류값을 갖는 각각의 기입전류들은, 주사 드라이버에 의해 선택된 특정라인의 표시화소에 공급된다. 이것은, 각 발광소자가 소정의 휘도계조로 발광하도록 하는 동작을, 주사 드라이버에 의해 선택된 특정라인의 표시화소에 대하여 하나의 화면에서의 각 라인마다 연속적으로 반복하는 전류지정방식 구동방법과는 대조된다. 또한, 하나의 화면에 대하여 데이터 드라이버에 의해 일정 값의 구동정전류를 공급하는 시간폭(신호폭)을 표시데이터에 따라 조정하여, 각각의 발광소자가 소정의 휘도계조로 발광하도록 하는 동작을 연속적으로 반복하는 펄스 폭 변조(PWM) 방식 구동방법이 잘 알려져 있다.
하지만, 상기 언급된 발광소자형 표시장치에서는 문제점이 발생되고 있으며, 이러한 단점으로부터 파생되는 결과들의 설명은 다음과 같다.
구체적으로, 데이터 드라이버는 각각의 표시화소에 대응하는 표시데이터에 따라 기입전류를 생성하는데, 종래의 구성 및 종래의 구동제어방법에서 데이터 드라이버의 출력단자에 연결된 각 신호라인을 경유하여 표시화소에 공급되는 상술한 기입전류는 표시데이터에 따라 변경된다. 따라서, 소정의 전류원으로부터, 각 신호라인에 대응하는 데이터 드라이버에 각각 형성되는 트랜지스터, 래치회로 등의 회로부에 공급되는 전류도 변경된다. 여기서, 일반적으로 신호배선에는 용량성분(기생용량)이 존재한다. 결과적으로, 위에서 언급한 전류원으로부터 데이터 드라이버에 공급되는 전류가 전류공급을 위한 신호배선을 경유하여 회로부에 공급되는 경우, 전류원으로부터 공급되는 전류를 변경하는 동작은 신호배선에 존재하는 기생용량에서의 소정의 전위의 충/방전과 등가가 된다. 그 결과로, 신호배선을 경유하여 공급되는 전류가 극단적으로 미소한 경우, 전류공급을 위한 신호배선의 충/방전 동작은 시간이 걸리게 되며, 신호라인의 전위가 안정화되는 시간만큼, 비교적 기나긴 시간이 요구된다.
한편, 신호라인의 갯수가 표시패널의 표시화소의 갯수의 생성에 비례하여 증가함에 따라, 각 신호라인에서 전류보전작동 등에 할당된 동작기간의 단축과, 데이터 드라이버에 필수적인 고속 동작을 요구하게 된다.
하지만, 상술한 바와 같이, 신호배선에서의 전류공급의 충/방전 동작은 소정의 시간을 요구하는데, 특히, 표시패널 크기의 소형화나 또는 고정밀화(고해상도)가 수반됨에 따라 신호라인을 경유하여 표시패널에 공급된 기입전류의 전류값은 낮아진다. 이것은 신호배선의 충/방전 동작에 요구되는 시간량이 증가하고, 충/방전 동작에 기안한 데이터 드라이버의 동작속도의 속도제어와 양호한 화질을 얻는 것이 어려워진다는 단점을 내포한다.
이에 더하여, 종래의 데이터 드라이버로 구성된 표시장치에서는, 기입전류가 데이터 드라이버에 의해 표시 데이터에 따라 생성되고 각각의 신호라인을 경유하여 표시화소에 공급되도록 구성된다. 하지만, 기입전류는 발광소자의 발광상태에 따라 변경되는 아날로그 신호이기 때문에, 신호는 외부 노이즈 또는 신호퇴화에 쉽게 영향받는데, 이로 인해 발광소자에서의 발광휘도가 낮아지거나 변경된다. 이것은 적합한 휘도계조로 안정된 화상표시를 획득하는 것을 어렵게 만든다는 문제점을 초래한다.
본 발명은 이러한 상황의 관점에서 고안되었다. 따라서, 본 발명은, 낮은 계조구간에서 구동전류가 감소되는 경우라 하더라도, 표시신호에 대한 응답으로 광소자에 공급되는 구동전류의 생성에 관한 동작속도를 개선하고, 구동전류의 생성에 필요한 시간량을 단축함으로써 표시응답특성을 향상시켜서 그 결과 양호한 표시화질을 얻게되는 전류구동방식 광소자를 갖는 표시화소를 구비하는 표시패널상에 표시신호에 대한 응답으로 화상정보를 표시하는 표시장치를 제공하는 이점을 갖는다.
이러한 이점을 얻기 위하여, 본 발명의 제 1 표시장치는, 서로 직각으로 교차하는 복수개의 신호라인과 복수개의 주사라인과, 복수개의 신호라인과 복수개의 주사라인의 교차점 부근에 배열된 광소자들을 구비한 복수개의 표시화소로 구성된 표시패널; 각 표시화소의 각 라인의 선택상태를 설정하는 주사신호를 각 주사라인에 순차적으로 인가하는 주사 드라이버 회로; 및 소정의 기준 정전류를 기초로 각 표시신호비트에 대응하는 복수개의 계조전류를 생성하는 계조전류 생성회로와, 상기 표시신호의 값을 기초로 복수개의 계조전류로부터 구동전류를 생성하고, 생성된 상기 구동전류를 각 신호라인에 공급하도록 해주는 구동전류 생성회로와, 및 상기 표시신호가 특정값을 가질 때에 상기 광소자를 특정동작상태에서 구동하도록 해주는 특정전압을 신호 라인에 공급하는 특정상태 설정회로를 구비하는 복수개의 전류생성회로로 구성된다.
본 발명의 표시장치에 따르면, 상술한 신호구동회로에서의 각각의 전류생성회로는 표시신호를 입력받아 보존하는 신호보존회로를 더 포함하며, 신호보존회로에 보존된 신호값을 기초로 복수개의 계조전류로부터 표시신호의 각각의 비트값에 대응하는 계조전류를 선택하여 합성하고, 구동전류를 생성한다.
본 발명에 따르면, 각 전류생성회로는 복수개의 계조전류를 생성하며, 각 전류생성회로는 복수개의 계조전류 트랜지스터로 구성되며, 각 계조전류 트랜지스터의 채널폭은 2n으로 규정되어 서로 다른 비율로 설정된다. 트랜지스터의 각 제어단자는 병렬연결되어 있으며, 계조전류는 각 계조전류 트랜지스터의 전류경로로 흐른다. 또한, 각 계조전류 생성회로는 기준전류를 기초로 기준전압을 생성하는 기준전압 생성회로를 포함한다. 기준전압 생성회로는 기준전압을 제어단자에 생성케 해주는 기준전류 트랜지스터로 구성되고, 기준전류가 전류경로에 공급된다. 기준전류 트랜지스터 제어단자들은 복수개의 계조전류 트랜지스터들의 제어단자에 공통접속된다. 기준전류 트랜지스터와 복수개의 계조전류 트랜지스터들은 전류거울회로를 구성한다.
또한, 본 발명에 따르면, 신호구동회로는 기준전류가 복수개의 계조전류 생성회로에 공급되는 구성을 갖는다. 기준전류는 기준전류 공급라인을 경유하여 공급된다. 각 계조생성회로는 기준전류 공급라인에서부터 적정 계조전류 생성회로까지의 기준전류의 공급상태를 제어하는 공급제어 스위칭회로를 포함한다. 공급제어 스위칭회로는 각 전류생성회로의 신호보존수단에서 표시신호를 입력받아 보존하는 타이밍과 동기되고, 기준전류가 복수개의 계조전류 생성회로의 계조전류회로 중에서 임의의 하나에만 공급되도록 선택적으로 스위칭제어를 실행한다.
본 발명에 따르면, 각 전류생성회로는, 표시신호가 특정값을 갖는 경우 광소자를 특정 작동상태로 구동케 하는 특정전압을 신호라인에 설정하는 특정상태 설정회로를 포함한다. 표시신호 특정값은 각각의 계조전류 모두가 표시신호로부터 비-선택되는 값이다. 특정전압은 광소자가 가장 낮은 계조상태에서 구동하도록 설정하는 전압이다.
또한, 본 발명에 따르면, 각 전류생성회로는 구동전류를 신호라인에 공급하는 타이밍에 앞서 소정의 리셋전압을 신호라인에 인가하는 리셋회로를 더 포함한다. 리셋전압은 적어도 표시화소에서의 광소자에 부가된 용량소자에 축적된 전하를 방전시켜서 광소자를 초기화시키는 저전위 전압이다. 리셋전압은 표시신호 특정값이 모든 복수개의 계조전류의 비-선택을 전제로 하는 경우에 인가된다.
이에 더하여, 본원 발명에 따르면, 표시화소에서의 광소자는 공급전류의 전류값에 따르는 휘도계조로서 발광동작을 실행하는 발광소자로 구성된다. 예를들어, 광소자는 유기 EL 소자로 구성된 발광소자이다. 표시화소는, 신호구동회로에 의해 공급된 구동전류에 대한 응답으로 전압성분을 보존하는 전압보존회로를 구비한 화소구동회로와, 전압보존회로에 보존된 전압성분을 기초로 발광소자에 발광구동전류를 공급하여 발광소자가 발광하도록 해주는 전류공급회로를 적어도 포함한다. 전류공급회로는 발광전류를 발광소자에 공급해주기 위한 발광구동용 트랜지스터를 포함한다.
상기의 이점을 달성하기 위하여, 디지털 신호로 구성된 표시신호에 따르는 화상정보를 표시하는 표시장치에 설정되는 본 발명에서의 제 2 표시장치는 다음을 포함한다: (1) 서로 직각으로 교차하는 복수개의 신호라인과 복수개의 주사라인, 복수개의 신호라인과 복수개의 주사라인의 교차점 부근 근처에 배열된 전류구동형의 광소자들, 소정의 일정 기준전류를 기초로 각 표시신호비트에 대응하는 복수개의 계조전류를 생성하는 계조전류 생성회로, 및 표시신호의 값을 기초로 구동전류를 생성하여 광소자에 구동전류를 공급하는 구동전류 생성회로로 구성된 전류생성회로를 구비한 복수개의 표시화소로 구성된 표시패널;
(2) 각 주사라인의 각 라인의 선택상태를 설정하는 주사신호를 각 주사라인에 순차적으로 인가하는 주사 드라이버 회로; 및
(3) 표시신호를 복수개의 신호라인에 공급하는 신호 드라이버 회로.
본 발명에 따르면, 전류생성회로는 표시신호를 입력받아 보존하는 신호보존회로를 포함하며, 신호보존회로에 보존된 신호값을 기초로 복수개의 계조전류로부터 표시신호의 각각의 비트값에 대응하는 계조전류를 선택하고 합성하여, 구동전류를 생성한다.
본 발명에 따르면, 각 계조전류 생성회로는 복수개의 계조전류를 생성하며, 각 계조전류 생성회로는 복수개의 계조전류 트랜지스터로 구성되며, 각 계조전류 트랜지스터의 채널폭은 2n으로 규정되어 서로 다른 비율로 설정된다. 트랜지스터의 각 제어단자는 병렬연결되어 있으며, 계조전류는 각 계조전류 트랜지스터의 전류경로로 흐른다. 또한, 각 계조전류 생성회로는 기준전류를 기초로 기준전압을 생성하는 기준전압 생성회로를 포함한다. 기준전압 생성회로는 기준전압을 제어단자에 생성케 해주는 기준전류 트랜지스터로 구성되고, 기준전류가 전류경로에 공급된다. 기준전류 트랜지스터 제어단자들은 복수개의 계조전류 트랜지스터들의 제어단자에 공통접속된다. 기준전류 트랜지스터와 복수개의 계조전류 트랜지스터들은 전류거울회로를 구성한다.
본 발명에 따르면, 각 전류생성회로는, 표시신호가 특정값을 갖는 경우 광소자를 특정 동작상태로 구동케 하는 특정전압을 신호라인에 설정하는 특정상태 설정회로를 포함한다. 표시신호 특정값은 각각의 계조전류 모두가 표시신호로부터 비-선택되는 값이다. 특정전압은 광소자가 가장 낮은 계조상태에서 구동하도록 설정되는 전압이다.
또한, 본 발명에 따르면, 각 전류생성회로는 구동전류를 신호라인에 공급하는 타이밍에 앞서 소정의 리셋전압을 신호라인에 인가하는 리셋회로를 더 포함한다. 리셋전압은 적어도 표시화소에서의 광소자에 부가된 용량소자에 축적된 전하를 방전시켜서 광소자를 초기화시키는 저전위 전압이다. 리셋전압은 표시신호 특정값이 모든 복수개의 계조전류의 비-선택을 전제로 하는 경우에 인가된다.
본원 발명에 따르면, 표시화소에서의 광소자는 공급전류의 전류값에 따르는 휘도계조로서 발광동작을 실시하는 발광소자로 구성된다. 예를들어, 광소자는 유기 EL 소자로 구성된 발광소자이다.
추가적으로, 본 발명에 따르면, 기준전류 트랜지스터, 계조전류 트랜지스터 및 발광구동용 트랜지스터들은 적어도 몸체 단자전극을 구성한 트랜지스터 구성을 갖는다.
한편, 본 발명은 복수개의 신호라인과 복수개의 주사라인의 교차점 부근에 배열된 광소자들이 마련된 복수개의 표시화소로 구성된 표시패널에서 디지털 신호로 구성된 표시신호에 따라 화상정보를 표시하는 표시장치를 구동하는 방법에 관한 것으로서, 상기 복수개의 표시화소에 대응하는 상기 표시신호를 입력받아 보존하는 단계; 소정의 일정한 기준전류를 기초로, 상기 각 표시신호 비트에 따라 생성된 복수개의 계조전류들로부터 상기 보존된 표시신호의 값에 따르는 구동전류를 생성하는 단계; 상기 구동전류를 상기 복수개의 신호라인에 공급하는 단계 ; 상기 표시신호가 특정값인지 아닌지의 여부를 판단하는 단계; 및 상기 표시신호가 상기 특정값인 것으로서 판단될 때 상기 표시화소가 특정동작상태에서 동작하도록 해주는 특정전압을 상기 신호라인에 인가해주는 단계;를 포함한다.
본 발명의 상기 목적과 이밖의 다른 목적 및 신규한 특성들은 첨부되는 도면들과 더불어 이후의 상세한 설명에서 더욱 완전하게 드러날 것이다. 하지만, 도면들은 본 발명의 설명용으로서 의도된 것이지 본 발명의 한정적인 뜻으로서 의도된 것은 아니라는 것을 확실히 이해해야 한다.
도 1은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 1 실시예를 도시하는 개략적인 블럭도이다.
도 2는 본 실시예에서 전류생성회로에 적용된 래치회로의 하나의 예를 도시하는 회로구성도이다.
도 3은 본 실시예에서 전류생성회로에 적용된 전류생성부의 하나의 예를 도시하는 회로구성도이다.
도 4는 본 발명에 관련된 표시장치에서의 전류생성회로의 제 2 실시예를 도시하는 개략적인 블럭도이다.
도 5는 본 실시예에서 전류생성회로에 적용된 전류생성부의 하나의 예를 도시하는 회로구성도이다.
도 6은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 3 실시예를 도시하는 개략적인 블럭도이다.
도 7은 본 실시예에서 전류생성회로의 특정상태 설정부에 적용가능한 논리회로의 상세구성에 관한 하나의 예를 도시하는 회로구성도이다.
도 8은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 4 실시예를 도시하는 개략적인 블럭도이다.
도 9는 본 실시예에서 전류생성회로의 특정상태 설정부에 적용가능한 논리회로의 상세구성에 관한 하나의 예를 도시하는 회로구성도이다.
도 10은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 5 실시예에 적용된 전류생성부의 하나의 예를 도시하는 개략적인 블럭도이다.
도 11은 본 실시예에서 전류생성회로의 전류생성부의 상세 회로의 예를 도시하는 도면이다.
도 12는 본 실시예에서 전류생성회로에 적용된 전류생성부의 다른 예를 도시하는 개략적인 블럭도이다.
도 13은 본 발명에 관련된 표시장치의 제 1 실시예를 도시하는 개략적인 블럭도이다.
도 14는 본 실시예에 관련된 표시장치에 적용된 표시패널의 구성예를 도시하는 개략적인 블럭도이다.
도 15는 본 실시예에 관련된 표시장치의 다른 구성예를 도시하는 개략적인 블럭도이다.
도 16은 본 실시예에 관련된 표시장치에 적용가능한 전류싱크방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
도 17은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 1 실시예의 구성을 도시하는 회로구성도이다.
도 18은 본 실시예에서 데이터 드라이버의 구동제어동작의 예를 도시하는 타이밍차트이다.
도 19는 본 실시예에서 표시패널의 구동제어동작의 예를 도시하는 타이밍차트이다.
도 20은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 2 실시예의 구성을 도시하는 회로구성도이다.
도 21은 본 실시예에서의 표시장치에 적용가능한 전류인가방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
도 22는 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 3 실시예에 적용된 전류생성회로의 예를 도시하는 개략적인 블럭도이다.
도 23은 본 실시예에서의 데이터 드라이버에 적용된 전류생성회로의 다른 예를 도시하는 개략적인 블럭도이다.
도 24는 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 4 실시예의 구성을 도시하는 회로구성도이다.
도 25는 본 실시예에서의 데이터 드라이버에 적용된 기입-전류 생성회로의 하나의 예를 도시하는 회로구성도이다.
도 26은 본 실시예에서의 데이터 드라이버에 적용된 반전 래치회로에 관한 하나의 예와 선택설정회로를 도시하는 회로구성도이다.
도 27은 본 실시예의 데이터 드라이버에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 28은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 5 실시예의 구성을 도시하는 회로구성도이다.
도 29는 본 실시예에서의 데이터 드라이버에 적용된 기입-전류 생성회로의 하나의 예를 도시하는 회로구성도이다.
도 30은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 6 실시예의 구성을 도시하는 회로구성도이다.
도 31은 본 실시예에서의 표시장치에 적용가능한 전류인가방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
도 32는 본 실시예의 데이터 드라이버에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 33은 본 실시예의 표시패널의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 34는 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 7 실시예의 구성을 도시하는 회로구성도이다.
도 35는 본 실시예에서의 표시장치에 적용가능한 전류싱크방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
도 36은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 8 실시예의 구성을 도시하는 회로구성도이다.
도 37은 본 실시예의 데이터 드라이버에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 38은 본 발명에 관련된 표시장치에 적용가능한 표시화소에 관한 다른 구성예를 도시하는 회로구성도이다.
도 39는 본 발명에 관련된 표시장치에 적용가능한 표시화소에 관한 다른 구성예를 도시하는 회로구성도이다.
도 40은 본 실시예에 관련된 표시장치에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 41은 본 발명에 관련된 표시장치의 제 2 실시예의 구성에 관한 하나의 예를 도시하는 개략적인 블럭도이다.
도 42는 본 실시예에서의 표시장치에 적용된 화소구동회로에 관한 하나의 실시예를 도시하는 회로구성도이다.
도 43은 본 실시예에서의 표시장치에 적용된 데이터 드라이버에 관한 하나의 실시예를 도시하는 회로구성도이다.
도 44는 본 실시예에서 표시장치의 구동제어동작에 관한 하나의 예를 도시하는 타이밍 차트이다.
도 45는 본 실시예에서의 표시장치에 적용된 화소구동회로에 관한 다른 실시예를 도시하는 회로구성도이다.
도 46은 본 실시예의 표시장치에 관한 다른 구성예를 도시하는 개략적인 블럭도이다.
도 47은 본 실시예에서의 표시장치에 적용된 화소구동회로에 관한 다른 실시예를 도시하는 회로구성도이다.
도 48a-48b들은 종래기술에 있어서의 N채널 박막 전계효과 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
도 49a-49b들은 종래기술에 있어서의 P채널 박막 전계효과 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
도 50a-50b들은 발광구동용 트랜지스터(Pch 트랜지스터)에 있어서의 전압-전류 특성과, 기입동작시와 발광동작시에 설정될 수 있는 드레인 전류(발광구동전류)의 전류값과의 관계를 도시하는 도면들이다.
도 51a-51b들은 몸체 단자 구성을 갖는 P채널 박막 트랜지스터의 평면 구성을 도시하는 개략도들이다.
도 52a-52d들은 몸체 단자 구성을 갖는 P채널 박막 트랜지스터의 단면 구성을 도시하는 개략도들이다.
도 53a-53b들은 몸체 단자구성을 갖는 N채널 박막 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
도 54a-54b들은 몸체 단자구성을 갖는 P채널 박막 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
이후에서는, 본 발명과 관련된 표시장치 및 표시장치의 구동방법에 적용되는 본 발명을 첨부된 도면에 도시된 바람직한 실시예들을 참조하면서 상세하게 설명한다.
우선, 도면들을 참조하면서, 본 발명에 관련된 표시장치에서의 데이터 드라이버, 또는 화소 구동회로에 적용된 전류생성회로의 구성 및 전류생성회로의 제어방법을 설명한다.
1. 전류생성회로
<<전류생성회로의 제 1 실시예>>
첫번째로, 도면들을 참조하면서, 본 발명에 관련된 표시장치에서의 전류생성회로의 제 1 실시예에 대하여 설명한다.
도 1은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 1 실시예를 도시하는 개략적인 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 관련된 전류생성회로(ILA)는 신호래치부(10)(신호보존회로)와 전류생성부(20A)로 형성되는 구성을 갖는다. 신호래치부(10)는 전류값을 특정해 주는 복수 비트(본 실시예에서는 4-bit)의 디지털 신호들(d0, d1, d2, d3)을 각각 입력받고 이들을 보존하는(응용에 있어서는, 래치 또는 래치들) 래치회로들(LC0, LC1, LC2, LC3)로 구성된다. 전류생성부(20A)는 전류생성기(IRA)로부터 공급된 정전류값을 갖는 기준전류(Iref)를 입력받고, 신호래치부(10)(각 래치회로들(LC0 - LC3))로부터 출력된 출력신호들(d0, d1, d2, d3)을 기초로, 기준전류(Iref)에 대하여 소정의 전류값을 갖는 구동전류(ID)를 생성하여, 이것을 부하에 연결된 부하전류 공급선(CL)에 공급한다.
여기서, 전류생성기(IRA)는 기준전류(Iref)를 기준전류 공급선(Ls)을 통해서 전류생성부(20A)의 방향으로 흐르도록 해주는 고전압공급원에 연결된 전압접촉점(+V)에 연결된다.
이후부터, 상기 구성에 대하여 자세하게 설명한다.
도 2는 본 실시예에서 전류생성회로에 적용된 래치회로의 하나의 예를 도시하는 회로구성도이다.
도 3은 본 실시예에서 전류생성회로에 적용된 전류생성부의 하나의 예를 도 시하는 회로구성도이다.
도 1에서 도시된 바와 같이, 신호래치부(10)는 디지털 신호(d0 - d3) 비트의 수에 따라 병렬로 형성된 여러개의 래치회로들(LC0 - LC3)로 구성되며; 타이밍 발생기, 쉬프트 레지스터(도면에서는 생략됨) 등으로부터 출력된 타이밍 제어신호(CLK)를 기초로, 각각에 공급된 상기 디지털 신호들(d0 - d3)을 동시에 입력받고; 적절한 디지털 신호(d0 - d3)를 기초로 신호레벨을 보존하고 출력하는 동작을 실행한다.
여기서, 도 2에서 도시된 바와 같이, 신호래치부(10)를 구성하는 각각의 래치회로들(LC0 - LC3)은 전세계적으로 알려져있는 복수개의 상보성 금속산화물 반도체(CMOS)형 트랜지스터 회로들로 구성되어 있으며, 여기에서는 p-채널형(이후부터 Pch이라 칭함)과 n-채널형(이후부터 Nch이라 칭함) 금속산화물 반도체 전계효과 트랜지스터(MOSFET)가 직렬연결되어 있다.
구체적으로, 도 2에서 도시된 바와 같이, 래치회로들(LC)(LC0 - LC3)은 Pch 트랜지스터(Tr1)와 Nch 트랜지스터(Tr2)로 구성된 CMOS(11); Pch 트랜지스터(Tr3)와 Nch 트랜지스터(Tr4)로 구성된 CMOS(12); Pch 트랜지스터(Tr5)와 Nch 트랜지스터(Tr6)로 구성된 CMOS(13); Pch 트랜지스터(Tr7)와 Nch 트랜지스터(Tr8)로 구성된 CMOS(14); Pch 트랜지스터(Tr9)와 Nch 트랜지스터(Tr10)로 구성된 CMOS(15); Pch 트랜지스터(Tr11)와 Nch 트랜지스터(Tr12)로 구성된 CMOS(16)을 포함한다.
CMOS(11)의 입력접촉점(CK)(래치회로(LC)의 클럭 입력단자)에서는 타이밍 제어신호(클럭신호)(CLK)가 공급되어 지고, 출력접촉점(N11)(이후부터는 설명의 편의 를 위해, "접촉점"을 "접점"으로서 표기한다)은 CMOS(12) 입력접점에 연결된다. 또한, 상술한 타이밍 제어신호(CLK)는 CMOS(13) 입력단자에 공급된다. CMOS(13) 출력접점(N12)은 CMOS(14)의 입력접점과 함께 CMOS(12) 출력접점에 연결된다. CMOS(14) 출력접점(N13)은 CMOS(15)와 CMOS(16)의 입력접점에 연결된다. 일측에서, 출력접점(N13)의 신호레벨은 반전 출력신호로서 래치회로(LC)의 반전 출력단자(OT*)(도 2에서의 설명의 편의를 위해 "OT*"로서 표기함)로부터 출력된다. 나머지 다른측에서는, CMOS(15) 출력접점(N15)의 신호레벨은 비-반전 출력신호로서 래치회로(LC)의 비-반전 출력단자(OT)로부터 출력된다.
또한, CMOS(11), CMOS(14), CMOS(15) 및 CMOS(16)들은, 전류경로의 한쪽 끝이 고-공급전압(Vdd)에 연결된 각각의 Pch 트랜지스터(Tr1, Tr7, Tr9, Tr11) 뿐만이 아니라, 전류경로의 한쪽 끝이 저-공급전압(Vgnd)(접지전압)에 연결된 각각의 Nch 트랜지스터(Tr2, Tr8, Tr10, Tr12)로 구성된다. CMOS(12) Pch 트랜지스터(Tr3)과 CMOS(13) Nch 트랜지스터(Tr6)에 있어서, 전류경로의 한쪽 끝은 래치회로(LC)의 신호 입력단자(IN)에 연결되어 있으며, 상술한 디지털 신호들(d0 - d3)이 공급된다. 또한, CMOS(12) Nch 트랜지스터(Tr4)과 CMOS(13) Pch 트랜지스터(Tr5)에 있어서, 이들의 전류경로의 한쪽 끝은 상기의 CMOS(16) 출력접점(N14)에 연결된다.
상기와 같은 구성을 갖는 신호래치부(10)에 있어서, 초기에 타이밍 제어신호(CLK)(소정의 신호폭을 갖는 하이-레벨의 펄스신호)가 인가되면, CMOS(12) Pch 트랜지스터(Tr3)측과 CMOS(13) Nch 트랜지스터(Tr6)은 "ON" 으로 동작하여, 디지털 신호들(d0 - d3)이 적절한 타이밍으로 입력되고, CMOS(12)와 CMOS(13)의 공통 출력 접점(N12)의 신호레벨은 디지털 신호들(d0 - d3)에 의해 특정된다. 따라서, 출력단자(N12)의 신호레벨(디지털 신호들(d0 - d3)의 신호레벨)을 기초로, CMOS(16) 출력접점(N14)에 공급되는 비-반전 출력단자(OT)와 반전 출력단자(OT*)의 각각의 신호레벨(하이-레벨/로우-레벨)이 결정된다.
여기서, 상술한 타이밍 제어신호(CLK)(즉, 로우-레벨 상태의 타이밍 제어신호(CLK))의 인가 이후, CMOS(12) Pch 트랜지스터(Tr3)측과 CMOS(13) Nch 트랜지스터(Tr6)가 "OFF" 으로 동작하는 동안, CMOS(12) Nch 트랜지스터(Tr4)와 CMOS(13) Pch 트랜지스터(Tr5)는 "ON"으로 동작한다. CMOS(12)와 CMOS(13)의 공통 출력접점(N12)의 신호레벨이 특정되고, (비-반전 출력신호(비-반전 출력단자(OT)의 신호레벨)와 동등한) CMOS(16) 출력접점(N14)의 신호레벨이 입력된다. 따라서, 타이밍 제어신호(CLK)의 인가시간과 동등한 신호레벨을 갖는 비-반전 출력신호(OT)(비-반전 출력단자(OT)의 신호레벨)와 반전 출력신호(반전 출력단자(OT*)의 신호레벨)들은 계속적으로 출력된다. 이러한 출력신호의 신호레벨은 신호 입력단자(IN)의 신호레벨(디지털 신호들(d0 - d3)의 신호레벨)이 다음 타이밍 제어신호(CLK)가 인가되는 시점에서 변경될 때 까지, 동일한 출력상태로 보존된다.
도 3에서 도시된 바와 같이, 전류생성부(20A)는 전류거울회로(계조전류 생성회로)(21A)와 스위칭회로(구동전류 생성회로)(22A)로 구성된다. 전류거울회로(21A)는 기준전류(Iref)에 대하여 각각 다른 비율(각각은 다른 비율을 가짐)의 전류값을 갖는 복수개의 계조전류들(Idsa, Idsb, Idsc, Idsd)을 생성한다. 스위칭회로(22A)는 상술한 신호래치부(10)의 각각의 래치회로들(LC0-LC3)로부터의 출력신호들(d10, d11, d12, d13)(도 2에 도시된 비-반전 출력단자(OT)의 신호레벨)을 기초로, 상술한 복수개의 계조전류들(Idsa - Idsd)로부터 계조전류를 임의적으로 선택한다.
구체적으로, 도 3에서 도시된 바와 같이, 전류생성부(20A)에 적용된 전류거울회로(21A)는 Nch 트랜지스터(Tr21)(기준전류 트랜지스터)와 복수개의 Nch 트랜지스터들(Tr22, Tr23, Tr24, Tr25)(계조전류 트랜지스터)로 구성된다. Nch 트랜지스터(Tr21)에는 전류입력접점(INi)과 저-공급전압(Vgnd)(접지전압)사이의 전류경로에 연결된 기준전류 공급선(Ls)을 경유하여 공급되는 기준전류(Iref)가 제공된다. Nch 트랜지스터(Tr21)(기준전류 트랜지스터)의 제어단자(게이트 단자)는 각각의 접점들(Na, Nb, Nc, Nd)과 저-공급전압(Vgnd)사이에서 연결되는 각각의 전류경로(소스-드레인 단자들)을 따라 접점(Ng)에 연결된다. (복수개의 래치회로들(LC0 - LC3)에 대응하는) Nch 트랜지스터(Tr22, Tr23, Tr24, Tr25)(계조전류 트랜지스터)의 각 제어단자들은 접점(Ng)에 공통연결된다. 여기서, 접점(Ng)은 저-공급전압(Vgnd)과의 사이에 캐패시터(C1)가 연결되는 것과 함께, 전류입력접점(INi)에 직접 연결되는 것으로 구성된다.
기준전류 트랜지스터(Tr21)는 제어단자(게이트 단자: 접점(Ng)에서 기준전압(Vref)을 생성한다. 기준전류(Iref)가 전류입력접점(INi)에 공급되면 기준전류(Iref)는 전류경로로 흐른다. 각각의 계조전류 트랜지스터(Tr22 - Tr25)의 계조전류들은 각 제어단자에 공급된 기준전압(Vref)을 기초로 각 전류경로로 흐른다.
또한, 전류생성부(20A)에 적용된 스위칭회로(22A)는, 부하가 연결된 각각의 접점(Na, Nb, Nc, Nd)과 전류출력접점(OUTi)사이에 전류경로가 연결되는 구성을 갖 는다. 출력신호들(d10 - d13)은 상술한 각각의 래치회로(LC0 - LC3)로부터 각각 출력되고, 복수개의 Nch 트랜지스터(Tr26, Tr27, Tr28, Tr29)(4 디바이스)의 제어단자에 평행하게 인가된다.
여기서, 본 실시예에 적용된 전류생성부(20A)에서, 특히, 전류거울회로(21A)를 구성하고, 각각의 계조전류 트랜지스터(Tr22 - Tr25)에 흐르는 계조전류들(Idsa-Idsd)은 기준전류 트랜지스터(Tr21)에 흐르는 기준전류(Iref)에 대하여 각각 다른 소정의 비율의 전류값을 갖도록 설정된다. 구체적으로, 각 계조전류 트랜지스터들(Tr22-Tr25)의 트랜지스터 크기는 각각 다른 비율로 설정된다. 예를들어, 각각의 계조전류 트랜지스터들(Tr22-Tr25)의 채널길이가 고정된 경우, 각 채널 폭의 비(W2:W3:W4:W5)는 1:2:4:8에 대응되도록 형성된다.
따라서, 만약 기준전류 트랜지스터(Tr21)의 채널 폭을 W1으로 가정하면, 각 계조전류 트랜지스터들(Tr22-Tr25)에 흐르는 계조전류들(Idsa-Idsd)의 전류값은 각각 Idsa = (W2 / W1) × Iref, Idsb = (W3 / W1) × Iref, Idsc = (W3 / W1) × Iref, 및 Idsd = (W4 / W1) × Iref로 설정될 것이다. 그러므로, 각 계조전류 트랜지스터들(Tr22-Tr25)의 채널 폭을 2n (n = 0, 1, 2, 3, ...; 2n = 1, 2, 4, 8)으로 설정함으로써, 계조전류들 사이의 전류값은 2n 으로 규정되는 비율로 설정될 수가 있다.
이러한 방법으로, 각 계조전류들(Idsa-Idsd)로부터의 전류값은 2n 단계의 전류값을 구성하는 구동전류(ID)를 생성하도록 설정된다. 또한 이후에 설명되겠지만, 복수개의 디지털 신호(d0 - d3) 비트(출력신호 (d10 - d13)를 근거로, 계조전류들이 임의적으로 선택되어 합성된다. 그러므로, 도 1-3에서 도시된 바와 같이, 4-비트 디지털 신호들(d0 - d3)이 적용될 경우, 각 계조전류 트랜지스터들(Tr22-Tr25)에 연결된 트랜지스터들(Tr26-Tr29)의 "ON" 상태에 따라, 24 = 16 의 다른 전류값들을 가지는 구동전류(ID)가 생성된다.
상기 구성을 갖는 전류생성부(20A)에서, 상술한 래치회로들(LC0-LC3)로부터 출력된 출력신호들(d10 - d13)의 신호레벨을 근거로, 스위칭회로(22A)의 특정 트랜지스터(들)은 (트랜지스터들(Tr26-Tr29) 중 임의의 하나 또는 그 이상이 "ON"으로 동작하는 경우 이외에, 트랜지스터들(Tr26-Tr29) 중 어느 것이 "OFF"으로 동작하는 경우를 포함하여) "ON" 으로 동작한다. 기준전류(Iref)가 기준전류 트랜지스터(Tr21)에 흐르고, 각 계조전류들(Idsa-Idsd)은 "ON"으로 동작하는 관련 트랜지스터(들)에 연결된 전류거울회로(22A)의 계조전류 트랜지스터들(Tr22-Tr25의 임의의 하나 또는 그 이상)에 흐른다. 계조전류들(Idsa-Idsd)은 상술한 바와 같은 소정의 비율(2n 계조)의 전류값을 가지면서 흐른다. 전류출력접점(OUTi)에서, 구동전류(ID)는 이 계조전류들의 합성값으로 구성된 전류값을 갖는다. 전류출력접점(OUTi)에 연결된 부하측으로부터, 접점(OUTi)에서 출력되는 전류는 "ON" 상태의 트랜지스터(Tr26-Tr29 중 어느 임의의 것)와 계조전류 트랜지스터(Tr22-Tr25 중 어느 임의의 것)을 경유하여 저-공급전압(Vgnd)에 흐른다.
그러므로, 본 실시예에 관련된 전류생성회로(ILA)에서는, 타이밍 제어신호 (CLK)에 의해 규정된 타이밍을 기초로, 신호래치부(10)로 입력된 복수개의 디지털 신호(d0 - d3) 비트에 따라, 전류생성부(20A)로부터 소정의 전류값을 갖는 아날로그 전류로 변환된 구동회로(ID)가 생성되어, 부하에 공급된다.(본 실시예에서는, 상술한 바와 같이, 부하측으로부터 전류생성회로의 방향으로 구동전류가 유입된다).
그러므로, 본 실시예에 관련된 전류생성회로(ILA)에서는, 기준전류(Iref)가, 복수개의 디지털 신호(d0 - d3) 비트(신호래치부(10)의 출력신호들(d10 - d13))를 기초로, 기준전류 공급선(Ls)을 경유하여 전류생성부(20A)에 공급된다. 그리고, 특정 계조전류들은, 관련 기준전류(Iref)에 대하여 소정의 비율의 전류값을 갖는 복수개의 계조전류들(Idsi-Idsl)로부터 선택되고 합성된다. 구동전류(ID)는 생성된 출력값이 소망하는 전류값을 갖도록 구성된다. 변경이 뒤따르는 전류공급 전압요동이 발생하지 않기 때문에, 상술한 기준전류 공급선(Ls)(신호배선)에 공급된 전류(기준전류)는 일정하다. 예를들어, 무시할 수 있는 구동전류가 생성될지라도, 현존하는 기생 캐패시턴스의 전하충전 또는 방전에 기인하는 전류생성회로의 동작에서는 어떠한 지연도 발생하지 않는다. 그렇기 때문에, 전류생성회로의 동작속도는 향상될 수 있어 부하가 보다 빠른 속도로 구동될 수 있게 된다.
더 나아가, 후술되는 바와 같이, 소망의 화상정보를 표시하기 위한 목적으로, 상술한 복수개의 디지털 신호비트들이 표시장치상의 표시데이터로 적용된다. 이 경우에 있어서, 전류생성회로에 의해 생성되어 출력되는 구동전류는 표시패널을 형성하는 각각의 표시화소에 공급되거나 또는 각각의 표시화소의 발광소자에 공급 되는 기입전류에 대응된다.
<<전류생성회로의 제 2 실시예>>
다음으로, 도면들을 참조하면서, 본 발명에 관련된 전류생성회로의 제 2 실시예를 설명한다.
도 4는 본 발명에 관련된 표시장치에서의 전류생성회로의 제 2 실시예를 도시하는 개략적인 블럭도이다.
도 5는 본 실시예에서 전류생성회로에 적용된 전류생성부의 하나의 예를 도시하는 회로구성도이다.
여기서, 상술한 실시예에서와 동등한 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
상술한 실시예에서는, 구동전류(ID)가 전류생성회로(ILA)에 연결된 부하측에서부터 전류생성회로(ILA)의 방향으로 유입되는 구성(편의상, "전류싱크방식"이라 칭한다)에 관한 것이였지만, 본 실시예는 구동전류(ID)가 전류생성회로(ILA)측에서부터 부하측의 방향으로 흐르는(흘러나오는) 구성(편의상, "전류인가방식"이라 칭한다)을 갖는다.
구체적으로, 도 4에 도시된 바와 같이, 본 실시예에 관련된 전류생성회로(ILB)는 신호래치부(10)와, 전류생성부(20B)와 함께, 기준전류 공급선(Ls)을 경유하여 전류생성부(20B)에 연결된 전류생성기(IRB)로 구성된 제 1 실시예와 동등한 구성을 갖는다. 기준전류(Iref)는 전류생성부(20B)측에서 저-공급전압(Vgnd)에 연결된 전류발생기(IRB)의 방향으로 흐른다.
신호래치부(10)는 래치회로들(LC0 - LC3)이 복수개의 디지털 신호들(d0 - d3)에 각각 대응되어 형성되는 구성을 갖는다. 각각의 래치회로들(LC0 - LC3)에 연결된 반전 출력신호들(d10* - d13*)(편의상, 도 4에서 동일소자를 참조하여, d10* - d13*로서 명시되어 있듯이, 도 2에 도시된 반전된 출력단자(OT*)의 신호레벨을 나타낸다)은 전류생성부(20B)에 출력된다.
도 5에 도시된 바와 같이, 본 실시예에 관련된 전류생성부(20B)는, 간단히 말해서, 상술한 제 1 실시예(도 3 참조)와 흡사한 회로구성 및 이와 거의 동등한, 전류거울회로(21B)와 스위칭회로(22B)를 구비한다. 본 전류생성부는, 각 래치회로(LC0 - LC3)로부터의 출력신호들(d10* - d13*)을 근거로, 구동전류(ID)가 임의적으로 기준전류(Iref)에 대하여 소정의 비율의 전류값을 갖는 복수개의 계조전류들(Idsi, Idsj, Idsk, Idsl)을 선택하여 병합하고, 부하전류 공급선(CL)에 공급되는 전류를 생성하도록 구성된다.
구체적으로, 전류거울회로(21B)와 스위칭회로(22B) 구성은 Pch 트랜지스터들(Tr31 - Tr39)로 구성된다. 기준전류 트랜지스터(Tr31)는, 전류입력접점(INi)에 직접 연결되는 제어단자가 캐패시터(C1)와 함께 접점(Nh)를 경유하여 전압접점(+V)에 연결되는 것과 함께, 전류입력접점(INi)과 전압접점(+V)사이에 연결된다. 또한, 계조전류 트랜지스터들(Tr32 - Tr35) 각각은 그 제어단자들이 접점(Nh)에 공통연결되는 것과 함께, 접점들(Ni, Nj, Nk, Nl)과 전압접점(+V)사이에 연결된다. 또한, 스위칭용 트랜지스터들(Tr36 - Tr39) 각각은, 래치회로들(LC0 - LC3)로부터 출력된 출력신호들(d10* - d13*)이 각 제어단자들에 병렬로 인가되는 것과 함께, 상술한 접점들(Ni, Nj, Nk, Nl)과 전류출력접점(OUTi)사이에 연결된다.
여기서 본 실시예서의 전류거울회로(21B)의 구성 또한, 각 계조전류 트랜지스터들(Tr32 - Tr35)의 크기(즉, 채널 길이를 고정하여 설정할 때의 채널 폭)가 기준전류 트랜지스터(Tr31)를 기초로 소정의 비율에 대응하도록 형성된다. 각 전류경로에 흐르는 계조전류들(Idsi - Idsl)은 각각이 기준전류(Iref)에 대하여 서로 다른 소정의 비율을 갖는 전류값이 되도록 설정된다.
그러므로, 본 실시예에 관련된 전류생성회로(20B)에 있어서도 또한, 신호래치부(10)(래치회로(LC0 - LC3))로부터 출력되는 출력신호들(d10* - d13*)의 신호레벨들에 대해 응답하여, 스위칭회로(22B)의 특정 트랜지스터(들)(Tr36 - Tr39)은 "ON"으로 동작한다. 따라서, 기준전류(Iref)의 소정 비율배의 전류값을 갖는 계조전류들(Idsi - Idsl)은 계조전류 트랜지스터들(Tr32 - Tr35)을 경유하여 흐른다. 이러한 합성 전류들은 전류출력접점(OUTi)을 경유하여 전류출력접점(OUTi)에 연결된 부하에 구동전류(ID)로서 공급된다.(본 실시예에서, 구동전류는 전류생성회로측에서부터 부하의 방향으로 흐른다.)
또한, 본 실시예의 전류생성회로(ILB)는 제 1 실시예의 경우와 유사하며, 복수개의 계조전류들(Idsi - Idsl)로부터 특정 계조전류들을 선택하고 합성하여, 소망하는 전류값을 갖는 구동전류(ID)를 생성하여 출력한다. 상술한 기준전류 공급선(LS)(신호배선)에 공급되는 전류(기준전류)는 일정하기 때문에, 무시할 수 있는 구동전류가 생성한다 할지라도, 전류생성회로의 동작속도는 향상될 수 있어, 부하는 보다 빠른 속도로 구동될 수 있다.
<<전류생성회로의 제 3 실시예>>
다음으로, 도면들을 참조하면서, 본 발명에 관련된 전류생성회로의 제 3 실시예를 설명한다.
도 6은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 3 실시예를 도시하는 개략적인 블럭도이다.
도 7은 본 실시예에서 전류생성회로의 특정상태 설정부에 적용가능한 논리회로의 상세구성에 관한 하나의 예를 도시하는 회로구성도이다.
여기서, 상술한 실시예에서와 동등한 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 6에 도시된 바와 같이, 본 실시예에 관련된 전류생성회로(ISA)는 신호래치부(10), 전류생성부(20A) 및 특정상태 설정부(30A)로 구성된 제 1 실시예와 등가의 구성을 갖는다. 부하를 특정 동작상태로 구동하기 위하여 래치회로들(LC0-LC3)의 비-반전 출력단자(OT)에 연결되는 특정상태 설정부(30A)(특정상태 설정회로)는 특정전압(특정전압: 후술되는 흑색 표시전압(Vbk) 또는 리셋전압(Vr))이 부하전류 공급선(CL)에 인가되는 구성을 갖는다.
여기서, 고-공급전압에 연결된 전압접점(+V)에 연결된 전류발생기(IRA)는 기준전류(Iref)가 기준전류 공급선(Ls)을 경유하여 전류생성부(20A)의 방향으로 흐르도록 해준다.
특정상태 설정부(30A)는, 도 6에 도시된 바와 같이, NOT/OR 동작회로(31)(특정 디지털값 판단부)(이후부터는 NOR 회로로서 칭한다)와 특정전압인가 트랜지스터 (TN32)(특정전압 인가부)로 구성된다. NOT/OR 동작회로(31)는 상술한 각각의 래치회로들(LC0 - LC3)로부터 출력된 출력신호들(d10 - d13)의 입력신호를 처리한다. Nch형 전계효과 트랜지스터(이후부터는 FET로서 칭함)로 구성된 특정전압인가 트랜지스터(TN32)는 전압원이 인가되는 제어단자(NOR 게이트)에는 관련 NOR 회로(31)의 출력단자가, 전류경로의 한쪽 끝에는 특정전압(Vbk, Vr)이, 그리고 다른 한쪽 끝에는 부하전류 공급선(CL)이 각각 연결된다.
여기서, 도 7에서 도시된 NOR 회로(31)는 직렬회로와 병렬회로로 구성된다. 직렬회로는 고-공급전압(Vdd)과 출력접점(Nout)사이에서 복수개의 Pch형 FET들(Tr41 - Tr44)이 직렬연결되어 있다. 병렬회로는 저-공급전압(Vgnd)(접지전압)과 출력접점(Nout)사이에서 복수개의 Nch형 FET들(Tr45 - Tr48)이 병렬연결되어 있다. 그러므로, NOR 회로(31)는, 각 래치회로들(LC0 - LC3)로부터의 출력신호들(d10 - d13)을 각 Pch형 및 Nch형 FET(Tr41 - Tr44, Tr45 - Tr48)의 제어단자들에 각각 인가하는 일반적인 회로구성을 통해서 구현된다.
상기와 같은 구성을 갖는 특정상태 설정부(30A)에서, NOR 회로(31)는 상술한 래치회로들(LC0 - LC3)로부터 출력되는 출력신호들(d10 - d13)의 모든 신호레벨이 0으로 설정된 특정상태에 있는지 아닌지를 판단한다. 이러한 특정상태에 있는 경우에만, 특정전압인가 트랜지스터(TN32)는 "ON"으로 동작하여, 특정전압(Vbk, Vr)이 부하전류 공급선(CL)에 인가된다.
그러므로, 본 실시예의 전류생성회로(ISA)에 따르면, 제 1 실시예와 동일한 효과와 더불어, 전류생성회로는 복수개의 디지털 신호비트로부터 부하의 구동제어 를 실시한다. 만약, 모든 디지털 신호 비트(출력신호(d10 - d13))가 0으로 설정되면, 전류공급선(CL)의 신호레벨은, 전류생성부(20A)의 출력전류가 단절됨에 따라, 고-임피던스 상태로 될 것이다. 따라서, 부하의 동작상태를 불안정하게 만드는 이러한 문제점은 해결될 수 있다. 이에 더하여, 모든 디지털 신호 비트(출력신호(d10 - d13))를 0 으로 설정함과 함께, 부하전류 공급선(CL)의 신호레벨을 특정전압으로서 설정함으로써, 부하는 특정동작상태로 구동될 수 있다. 이러한 기능들은 표시장치에서의 비정상적 특성을 제거하거나 또는, 이러한 전류생성회로의 표시장치 데이터 드라이버(후술됨)가 적용되는 경우의 리셋전압의 인가에 적합하다.
<<전류생성회로의 제 4 실시예>>
다음으로, 도면들을 참조하면서, 본 발명에 관련된 전류생성회로의 제 4 실시예를 설명한다.
도 8은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 4 실시예를 도시하는 개략적인 블럭도이다.
도 9는 본 실시예에서 전류생성회로의 특정상태 설정부에 적용가능한 논리회로의 상세구성에 관한 하나의 예를 도시하는 회로구성도이다.
여기서, 상술한 실시예에서와 동등한 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
상술한 제 3 실시예에서는, 전류생성회로(ISA)에 연결된 부하측에서부터 구동전류(ID)가 전류생성회로(ISA)의 방향으로 유입되는 구성(편의상, "전류싱크방식"이라 칭한다)에 관한 것이였지만, 제 4 실시예서는 부하구동전류(ID)가 전류생 성회로(ISB)측에서부터 부하측의 방향으로 흐르는(흘러나오는) 구성(편의상, "전류인가방식"이라 칭한다)을 갖는다.
구체적으로, 도 8에 도시된 바와 같이, 본 실시예에 관련된 전류생성회로(ISB)는 신호래치부(10), 전류생성부(20B) 및 특정상태 설정부(30B)로 구성된 상술된 제 2 실시예와 동등한 구성을 갖는다. 특정상태 설정부(30B)는, 부하를 오직 특정 동작상태로 구동하기 위하여, 래치회로들(LC0-LC3)의 비-반전 출력단자(OT)에 연결될 때에만, 특정 전압(Vbk, Vr)을 부하전류 공급선(CL)에 인가한다.
여기서, 저-공급전압(Vgnd)에 연결된 전류발생기(IRB)는 기준전류(Iref)가 기준전류 공급선(Ls)을 경유하여 전류생성부(20B)로부터 전류생성기(IRB) 방향으로 흐르도록 해준다.
특정상태 설정부(30B)는, 도 8에 도시된 바와 같이, OR 동작회로(33)와 특정전압인가 트랜지스터(TN34)로 구성된다. OR 동작회로(33)(이후부터, 디지털값 판단부로서의 OR 회로로서 칭한다)는 상술한 각각의 래치회로들(LC0 - LC3)로부터 출력된 출력신호들(d10 - d13)의 입력신호를 설정한다.
Pch형 FET로 구성된 특정전압인가 트랜지스터(TN34)는 전압원이 인가되는 제어단자(NOR 게이트)에는 OR 회로(33)의 출력단자가, 전류경로의 한쪽 끝에는 특정전압(Vbk)이, 그리고 다른 한쪽 끝에는 부하전류 공급선(CL)이 각각 연결된다.
여기서, 도 9a에서 도시된 OR 회로(33)는, 입력으로서 두 개의 입력 NOR 회로들(33a, 33b)을 갖는 Not-AND 게이트(33c)(이후부터, NAND 회로로서 칭함)로 구성된 일반적인 회로구성을 통해서 구현된다. 두 입력 NOR 회로들(33a, 33b)의 두 세트 각각은 각 래치회로들(LC0 - LC3)로부터의 출력신호들(d10 - d11, d12 - d13)을 입력받는다.
구체적으로, 도 9b에서 도시된 바와 같이, 고-공급전압(Vdd)과 출력접점(Nota, Notb) 사이에서 각각 직렬연결된 Pch 트랜지스터들(Tr51a - Tr52a, Tr51b - Tr52b); 저-공급전압(Vgnd)과 출력접점(Nota, Notb) 사이에서 병렬연결된 Nch 트랜지스터들(Tr53a - Tr54a, Tr53b - Tr54b); Pch 과 Nch 트랜지스터들(Tr51a - Tr54a, Tr51b - Tr54b)의 제어단자에 각각 인가되는 각 래치회로들(LC0 - LC3)의 출력신호들(d10 - d13)을 갖는 NOR 회로들(33a, 33b)에서의 2 입력개념의 일반적인 회로구성이 적용될 수 있다.
또한, 도 9b에서 도시된 바와 같이, NAND 회로(33c)는, 고-공급전압(Vdd)과 출력접점(Notc) 사이에서 병렬연결된 Pch 트랜지스터들(Tr55 - Tr56); 저-공급전압(Vgnd)과 출력접점(Notc) 사이에서 병렬연결된 Nch 트랜지스터들(Tr57 - Tr58); Pch 과 Nch 트랜지스터들(Tr55 - Tr56, Tr57 - Tr58) 각각의 제어단자들에 인가되는 상술한 2 입력 NOR 회로들(33a, 33b)(출력접점(Nota, Notb)의 신호레벨)의 팬아웃배열의 개념을 적용하는 일반적인 회로구성을 활용할 수 있다.
또한, 상기와 같은 구성을 갖는 특정상태 설정부(30B)에서, OR 회로(33)는 상술한 래치회로들(LC0 - LC3)로부터 출력되는 출력신호들(d10 - d13)의 모든 신호가 0 으로 설정된 특정상태에 있는지 아닌지를 판단한다. 이러한 특정상태에 있는 경우에만, 특정전압인가 트랜지스터(TN34)는 "ON"으로 동작하여, 특정전압(Vbk)이 부하전류 공급선(CL)을 경유하여 부하에 인가된다.
그러므로, 본 실시예의 전류생성회로(ISB)에서도, 제 3 실시예의 경우와 동일한 효과를 전류인가방식에서 얻을 수 있게 된다.
<<전류생성회로의 제 5 실시예>>
다음으로, 도면들을 참조하면서, 본 발명에 관련된 전류생성회로의 제 5 실시예를 설명한다.
후술하는 바와 같이, 본 발명에 따른 전류생성회로를 표시장치 데이터 드라이버의 기입전류 생성회로군(群)에 적용하는 경우에 있어서, 복수개의 전류생성회로들이 병렬로 동작하고, 소정의 기준전류가 각각의 복수개의 전류생성회로들에 공급되도록 구성되지만, 기준전류가 하나의 정전류 전력원으로부터 복수개의 전류생성회로에 공통공급되는 경우, 각각의 전류생성회로에 공급되는 전류값은 정전류전력원으로부터 공급되는 기준전류가 전류생성회로의 갯수에 따라 분할되는 전류값으로 된다. 이 경우, 각 전류생성회로의 전류생성부의 기준전류 트랜지스터들의 소자특성들(채널저항 등)이 서로 거의 일치하는 각 전류생성회로에 기준전류로서 공급되는 전류는 거의 균등하게 분할될 때처럼, 거의 균일한 전류(정전류)가 된다. 그러므로, 각 구동전류가 생성된다.
하지만, 만약 각 전류생성회로의 기준전류 트랜지스터의 소자특성의 다른 하나에서 변동(예를들어, 제조상 차이 또는 사용환경, 시간 경과 등에 따른 물리적 특성에서의 변동)이 발생되면, 각 전류생성회로에 공급되는 전류는 불균등하게 분할된 기준전류를 갖기 때문에, 생성되는 구동전류 또한 변동이 발생된다.
그래서, 상술한 각 실시예의 구성에 더하여, 본 실시예에서는 전류생성기로 부터의 전류생성회로에 기준전류의 공급이 중단되는 구성을 포함한다. 따라서, 후에 본 발명에 관련된 전류생성회로를 설명하는 표시장치의 데이터 드라이버에 적용할 때에, 전류생성기로부터의 기준전류를 각 전류생성회로에 선택적으로 공급하면서 복수개의 전류생성회로에 동시병렬적으로 동작하는 경우, 즉, 기준전류가 동시에 전류생성회로에 공급될 수 있다. 그러므로, 각 전류생성회로는 동일한 기준전류를 사용하여 구동전류를 생성하고, 구동전류의 변동은 제어될 수 있다. 따라서, 표시장치에 적용하는 경우, 각 표시화소의 휘도계조에서의 변동을 제어할 수 있으므로, 우수한 표시화질을 얻을 수 있게 된다.
도 10은 본 발명에 관련된 표시장치에서의 전류생성회로의 제 5 실시예에 적용된 전류생성부의 하나의 예를 도시하는 개략적인 블럭도이다.
도 11은 본 실시예에서 전류생성회로의 전류생성부의 상세 회로의 예를 도시하는 도면이다.
도 12는 본 실시예에서 전류생성회로에 적용된 전류생성부의 다른 예를 도시하는 개략적인 블럭도이다.
여기서, 상술한 실시예에서와 동등한 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 10은 본 실시예에 관련된 전류생성회로에 적용될 때의 전류생성부(20C)를 도시한다. 예를들어, 전류생성부(20C)는, 전류거울회로(21C)와 스위칭회로(22C)를 구비한 것과 더불어, 제 2 실시예에서 도시된 전류생성부(20B)(도 5 참조)의 회로구성과 거의 동등한 구성을 갖는다. 전류거울회로(21C)는, 전류공급원으로부터의 기준전류(Iref)의 공급상태를 제어(공급 또는 차단)하는 스위칭 회로가 부착된 구성을 갖는다.
구체적으로, 전류거울회로(21C)는 Pch 트랜지스터들(Tr61 - Tr65)과 스위칭회로들(TS1, TS2)로 구성된다. 기준전류 트랜지스터(Tr61)는 접점(Np)에 연결된 제어단자를 수반하면서, 접점(Nm)과 전압접점(+V)사이에서 연결된다. 또한 계조전류 트랜지스터들(Tr62 - Tr65)은 접점(Np)에 공통연결된 제어단자들을 수반하면서, 각각 전압접점(+V)과 접점(Nq, Nr, Ns, Nt)사이에 연결된다. 캐패시터(C1)는 상술한 접점(Np)과 전압접점(+V)사이에서 연결된다. 또한, 스위칭회로(TS1)는 전류입력(INi)과 상술한 접점(Nm)사이에 연결되며, 스위칭회로(TS2)는 상술한 접점(Nm)과 접점(Np)사이에 연결된다.
상술한 전류생성부(20B)와 비슷하게, 스위칭회로(20C)는, 복수개의 래치회로들로부터의 각 제어단자로 출력되는 출력신호들(d10* - d13*)을 수반하면서, 상술한 각각의 접점(Nq, Nr, Ns, Nt)과 전류출력접점(OUTi)사이에 병렬연결되어 적용된 Pch 트랜지스터들(Tr66 - Tr69)로 구성된다.
따라서, 본 실시예에서도, 전류거울회로(21C)는, 각 계조전류 트랜지스터(Tr62 - Tr65)의 트랜지스터 크기가 기준전류 트랜지스터(Tr61)를 기초로 소정의 비율로 형성되며, 각 전류경로에 흐르는 계조전류(Idsq - Idst)는 그 전류값이 기준전류 트랜지스터(Tr61)에 흐르는 전류(기준전류(Iref))에 대하여 서로 다른 소정의 비율이 되도록 설정된다. 따라서, 출력신호들(d10* - d13*)의 신호레벨에 대한 응답으로, 스위칭회로부(22C)의 특정 트랜지스터들(Tr66 - Tr69)은 "ON"으로 동작 한다. 기준전류(Iref)의 소정의 비율배의 전류값을 갖는 계조전류들(Idsq, Idsr, Idss, Idst)은 계조전류 트랜지스터들(Tr62 - Tr65)을 경유하여 흐른다. 임의의 계조전류들이 복수개의 계조전류들(Idsq, Idsr, Idss, Idst)로부터 선택되고 합성되며, 구동전류(ID)는 생성되어 전류출력접점(OUTi)으로부터 출력된다.
또한, 본 실시예에 관련된 전류거울회로(21C)는, 전류입력접점(INi)과 접점(Nm)사이에 스위칭회로(TS1)이 형성되고, 접점(Nm)과 접점(Np)사이에 스위칭회로(TS2)가 형성되도록 구성된다. 스위칭회로들(TS1, TS2)은 "ON" 과 "OFF" 동작을 정확하게 실행하도록 설정제어된다. 그러므로, 스위칭회로들(TS1, TS2)은, 기준전류 트랜지스터(Tr61)의 전류경로와 제어단자 사이의 접속 또는 차단의 스위칭 제어를 행하는 것 뿐만이 아니라, 기준전류 트랜지스터(Tr61)의 기준전류(Iref)의 전류경로를 공급 또는 차단하도록 구성된다.
여기서, 도 11에 도시된 예에서 처럼, 특별하게 스위칭회로들(TS1, TS2)은 Nch FET로 구성되어, "ON", "OFF" 상태의 스위칭제어가 단일 제어신호(rck)(후술함)에 의해 행해지도록 구성될 수 있다. 도 11에서 도시된 회로구성에서, 하이-레벨의 제어신호(rck)를 인가함으로써, 양 스위칭회로들(TS1, TS2)은 "ON" 동작을 행한다. 그러므로, 전류생성기에 의해 생성된 기준전류(Iref)는 접점(Nm)과 접점(Np)에 공급되어, 기준전류 트랜지스터(Tr61)의 "ON" 동작을 행한다. 이와 같은 방식으로, 로우-레벨의 제어신호(rck)를 인가함으로써, 양 스위칭회로들(TS1, TS2)은 "OFF" 동작을 행하여, 접점(Nm)과 접점(Np)에 대한 기준전류(Iref)의 공급을 단절시키고, 기준전류 트랜지스터(Tr61)의 "OFF" 동작을 행한다.
추가적으로, 본 실시예에서의 전류생성부(20C)를 포함하는 복수개의 전류생성회로들을 설명하는 데이터 드라이버에 적용되는 경우, 각 전류생성회로에서의 구동전류의 생성이 어드레스된다. 각 전류생성회로에 형성된 스위칭회로들(TS1, TS2)의 선택적인 "ON", "OFF" 동작을 행하고, 전류생성회로의 임의의 하나에 형성된 스위칭회로들(TS1, TS2)의 "ON" 동작만을 행하고, 전류생성회로의 임의의 나머지 하나에 형성된 스위칭회로들(TS1, TS2)의 "OFF" 동작을 행함으로써, 관련 전류생성회로에만 공급되는 기준전류(Iref)는 모두 한번에 제어된다. 따라서, 기준전류(Iref)가 복수개의 전류생성회로들의 오직 하나의 전류생성회로의 기준전류 트랜지스터에 공급될 때에, 구동전류는 현재의 기준전류(Iref)를 기초로 생성된다.
이에 더하여, 본 실시예와 구성에서 도시된 전류생성회로는, 예를들어, 도 12에서 도시된 회로구성을 갖는 전류생성부(20D)(전류거울회로(21D))가 또한 적용되어 동일한 기능을 구현할 수 있다. 달리 말하면, 도 11에 도시된 전류거울회로(21C)와 등가의 전류거울회로를 구성하는 기준전류 트랜지스터(Tr61)와 계조전류 트랜지스터들(Tr62 - Tr65) 이외에, 도 12에 도시된 전류거울회로(21D)는, 전류입력접점(INi)과 기준전류 트랜지스터(Tr61)의 전류경로 사이에 연결된 스위칭회로(TS3)와, 전류입력접점(INi)과 기준전류 트랜지스터(Tr61)의 제어단자(접점(Np)) 사이에 연결된 스위칭회로(TS4)를 포함하는 구성을 가진다.
따라서, 도 11에서 도시된 전류거울회로(21C)와 더불어, 전류거울회로(21D)에서 상술한 스위칭회로들(TS3, TS4)이 기준전류(Iref) 전류경로와 기준전류 트랜지스터(Tr61)의 제어단자에 대한 공급 또는 차단을 실행하는 스위칭제어를 하도록 구성된다.
이에 더하여, 본 실시예에서, 전류생성부(20B)를 포함하는 구성에 스위칭회로들(TS1 - TS2 또는 TS3 - TS4)이 추가되는 회로구성, 즉, 전류거울회로(21B)와 스위칭회로(22B)가 Pch 트랜지스터들로 구성되는 것이 도시되고 있지만, 본 발명은 이러한 형태만으로 한정되는 것은 아니다. 따라서, 도 3에 도시된 바와 같은 전류생성부(20A)에서, Nch 트랜지스터들로 구성된 전류거울회로(21A)와 스위칭회로(22A)를 포함하는 구성에 스위칭회로들(TS1 - TS2 또는 TS3 - TS4)이 추가되는 회로구성을 가질 수도 있다. 스위칭회로들(TS1 - TS2 또는 TS3 - TS4)은, 상술한 제어신호(rck)의 반대 극성의 신호로 "ON", "OFF" 상태의 스위칭 제어를 행하는 것 뿐만이 아니라, Nch 트랜지스터들로 국한되지는 않고 Pch 트랜지스터들이 사용될 수도 있다. 이러한 전류생성부를 구성하는 전류생성회로의 상세한 구성이 후술하는 표시장치 데이터 드라이버의 구성에 도시된다.
2. 표시장치
상술한 구성과 기능을 갖는 전류생성회로는 표시패널의 표시화소 또는 표시장치의 구동제어장치를 형성하는 화소 구동회로로서 적절하게 적용가능하다. 이하에서는, 본 발명에 관련된 상기 전류생성회로를 구성하는 표시장치를 설명한다.
첫째로, 본 발명에 관련된 전류생성회로를 표시장치의 구동제어장치에 적용하는 경우에서의 실시예를 도면들을 참조하면서 설명한다.
<<표시장치의 제 1 실시예>>
도 13은 본 발명에 관련된 표시장치의 제 1 실시예를 도시하는 개략적인 블 럭도이다.
도 14는 본 실시예에 관련된 표시장치에 적용된 표시패널의 구성예를 도시하는 개략적인 블럭도이다.
도 15는 본 실시예에 관련된 표시장치의 다른 구성예를 도시하는 개략적인 블럭도이다.
여기서, 능동-매트릭스 표시패널에 대응하는 표시화소를 포함하는 구성에 대하여 설명이 이루워 질 것이다. 또한, 본 실시예에서, 전류싱크방식의 구성에 맞춰 설명이 이뤄질 것이다.
도 13-14에 도시된 바에 따르면, 본 실시예에 관련된 표시장치(100A)는, 대략적으로, 매트릭스 형태로 배열된 복수개의 표시화소들(EM)로 구성된 표시패널(110); 주사라인(SL)에 연결된 주사 드라이버(120A)(주사 구동회로); 신호라인(DL)에 연결된 데이터 드라이버(130A)(신호 구동회로); 표시패널(110A)의 라인 기입방향으로 배열되고 상술한 주사라인(SL)과 평행하게 배열된 모든 표시화소군에 공통연결된 전압라인(VL)에 연결된 전압 드라이버(140); 주사 드라이버(120A), 데이터 드라이버(130A) 및 전압 드라이버(140)의 동작상태를 제어하는 각종의 제어신호를 생성하여 출력하는 시스템 제어기(150); 및 표시장치(100A)로부터 외부에서 공급된 동영상 신호를 기초로, 표시데이터, 타이밍 신호 등을 생성하는 표시신호 생성회로(160);로 구성된다.
이후부터, 상술한 각 구성에 대하여 자세하게 설명한다.
<<표시패널>>
구체적으로, 도 14에서 도시된 바와 같은 표시패널(110A)은, 복수개의 주사라인(SL)과 전압라인(VL), 복수개의 신호라인(DL)(데이터 라인) 및 복수개의 표시화소(EM)를 구비한다. 복수개의 주사라인(SL)은 서로 평행하게 배열된다. 복수개의 신호라인(DL)은 주사라인(SL)과 전압라인(VL)에 직교하도록 배열된다. 복수개의 표시화소(EM)는 직교하는 각 라인의 교점 근방에 배열된다(화소구동회로(DCx)와 유기 EL 소자가 형성된 구성에 대해서는 후에 설명한다).
표시화소(EM)는, 화소구동회로(DCx)와 광소자 등으로 구성된다. 화소구동회로(DCx)는, 주사 드라이버(120)로부터 주사라인(SL)을 경유하여 인가되는 주사신호(Vsel), 데이터 드라이버(130A)로부터 신호라인(DL)을 경우하여 공급되는 기입전류(Ipix)(구동전류), 전압 드라이버(140)로부터 전압라인(VL)을 경유하여 인가되는 전력공급전압(Vsc)을 기초로, 기입전류(Ipix)의 기입동작과 각 표시화소(EM)에서의 발광동작을 제어한다. 광소자들은 발광소자들로 구성되는데, 이러한 발광소자들은, 발광휘도(밝기 또는 세기로서도 알려짐)가 화소구동회로(DCx)로부터 공급되는 발광구동전류의 전류값에 따라 제어되는 전류구동형 광소자로서 전세계적으로 잘 알려진 유기 EL소자(OEL)이다. 본 실시예에서는, 전류구동형 발광소자로서 유기 EL 소자(OEL)가 적용되는 경우에 대해서 설명하지만, 발광다이오드 등 이외의 발광소자들도 적용이 가능하다.
여기서, 화소구동회로(DCx)는, 대략적으로, 주사신호(Vsel)에 대한 응답으로 각 표시화소(EM)의 선택/비선택 상태에 따라 제어되는 것으로서, 표시데이터 선택상태에 대한 응답으로 기입전류(Ipix)을 입력받아 전압레벨로서 보존하는 기능; ( 상술한) 비선택상태로 보존된 전압레벨에 따라 발광구동전류를 유기 전계발광(EL) 소자(OEL)(이후부터, 유기 EL 소자로서 칭함)(광소자)에 공급해주는 기능; 및 소정의 휘도계조로 발광동작을 유지하는 기능;을 갖는다. 이 외에도, 화소구동회로(DCx)에 적용가능한 회로구성예에 대해서도 나중에 설명한다.
<<주사 드라이버>>
주사 드라이버(120A)는, 시스템 제어기(150)로부터 공급되는 주사제어신호를 기초로, 소정의 타이밍으로 주사신호(Vsel)를 각 주사라인(SL)에 순차적으로 인가함으로써 표시화소군의 각 라인마다 선택상태를 설정하고; 표시데이터를 기초로 기입전류(Ipix)를 데이터 드라이버(130A)에 의해 각 신호라인(DL)에 공급하며; 각 표시화소에서 소정의 기입전류의 기입을 제어한다.
구체적으로, 도 14에서 도시된 주사 드라이버(120A)는 쉬프트 레지스터와 버퍼로 구성된 쉬프트 블럭(SB)에 의해 형성되며, 복수개의 단계들을 갖는다. 이러한 주사 드라이버(120)에 있어서, 쉬프트 신호는, 시스템 제어기(150)로부터 공급된 주사 제어신호(주사 개시신호(SSTR), 주사 클럭신호(SCLK) 등)를 기초로, 쉬프트 레지스터에 의해, 표시패널(110A)의 상단부에서부터 하단부로 순차적으로 이동되어 출력되고, 소정의 전압레벨(선택레벨)을 가지면서 버퍼를 경유하여 각 주사라인(SL)에 주사신호(Vsel)로서 인가된다.
<<데이터 드라이버>>
데이터 드라이버(130A)는, 시스템 제어기(150)로부터 공급되는 데이터 제어신호를 기초로 표시신호 생성회로(160)로부터 공급되는 복수개의 디지털 신호비트 를 포함하는 표시데이터를 입력받아 보존하고; 관련 표시 데이터에 따르는 전류값을 갖는 기입전류(Ipix)를 생성하고; 각 신호라인(DL)에 대한 기입전류의 공급을 동시병렬적으로 제어한다. 그러므로, 본 실시예에 관련된 데이터 드라이버(130A)에 있어서, 상술한 각 실시예의 전류생성회로는 양호하게 호환가능하다. 데이터 드라이버(130A)의 상세한 회로구성예와 그 구동제어동작은 이후에 설명한다.
<<전압 드라이버>>
전압 드라이버(140)는, 주사 드라이버(120)로부터 모든 표시화소군의 각 라인에 대한 선택상태의 타이밍 설정에 동기화하면서, 시스템 제어기(150)에 공급된 전압제어신호를 기초로, 예를 들어, 전압라인(VL)에서부터 표시화소(EM)(화소구동회로(DCx))를 경유하여 데이터 드라이버(130A)의 방향으로 전력공급전압(Vsc) 선택레벨(예를 들어, 접지공급(접지전위) 이하로 설정되는 로우-레벨)을 전압라인(VL)에 인가함으로써, 표시 데이터에 기초된 소정의 기입전류(Ipix)를 유입한다. 그러는 동안, 전압 드라이버(140)는, 전압라인(VL)에 전력공급전압(Vsc) 비선택레벨(예를들어, 하이-레벨)을 인가함으로써 주사 드라이버(120)로부터 표시화소군의 각 라인에 대한 비선택상태의 타이밍 설정에 동기화하면서, 전압라인(VL)에서부터 표시화소(EM)(화소구동회로(DCx))를 경유하여 유기 EL소자(OEL)의 방향으로 상술한 기입전류(Ipix)와 등가의 발광구동전류의 흐름을 제어한다.
구체적으로, 도 14에 도시된 전압 드라이버(140)는, 상술한 주사 드라이버(120A)에서 처럼, 쉬프트 레지스터와 버퍼로 구성되며, 각 주사라인(SL)마다 대응하는 쉬프트 블럭(SB)에 의해 형성되며, 복수개의 단계들을 가지며, 시스템 제어기 (150)로부터 전압 제어신호를 공급받는다.
이러한 전압 드라이버(140)에 있어서, 상술한 주사 제어신호와 동기되는 전압 제어신호(전력 개시신호(VSTR), 전압 클럭신호(VCLK) 등)을 기초로, 쉬프트 신호는, 쉬프트 레지스터로부터, 표시패널(110A)의 상단부에서부터 하단부로 순차적으로 이동되어 출력되고, 소정의 전압레벨(선택레벨)을 가지면서 버퍼를 경유하여 각 전압라인(VL)에 전력공급전압(Vsc)으로서 인가된다.
<<시스템 제어기>>
시스템 제어기(150)는, 후술할 표시신호 생성회로(160)로부터 공급된 타이밍 신호에 따라, 적어도 각 주사 드라이버(120A), 데이터 드라이버(130A) 및 전압 드라이버(140)를 수신한다. 주사 제어신호(상술한 주사 개시신호(SSTR), 주사 클럭신호(SCLK) 등), 데이터 제어신호 및 전압 제어신호(상술한 전력 개시신호(VSTR), 전압 클럭신호(VCLK) 등)를 생성하여 출력함으로써, 각 드라이버들은 소정의 타이밍으로 동작한다. 전력공급전압(Vsc), 주사신호(Vsel) 및 기입전류(Ipix)들은 표시패널(110A)에 출력하도록 만들어지고; 화소구동회로(DCx)에서의 소정의 구동제어동작을 연속적으로 실행케하며; 동영상 신호를 기초로 표시패널(110A)로 하여금 소정의 화상정보를 표시하도록 하는 제어를 실행한다.
시스템 제어기(150)는, 후술할 표시신호 생성회로(160)로부터 공급되는 타이밍 신호에 따라, 주사 제어신호, 데이터 제어신호(주사 개시신호(SSTR), 주사 클럭신호(SCLK)); 샘플링 개시신호(STR)와 쉬프트 클럭신호(SFC) 등; 전압 제어신호(전력 개시신호(VSTR), 전압 클럭신호(VCLK) 등)을 적어도 주사 드라이버(120A), 데이 터 드라이버(130A) 및 전압 드라이버(140)의 각각에 생성하여 출력한다. 상기의 신호들을 생성하고 출력함으로써, 시스템 제어기(150)는 각각의 드라이버가, 소정의 타이밍으로 동작하고; 전력공급전압(Vsc), 주사신호(Vsel)와 기입전류(Ipix)를 표시패널(110A)에 출력하며, 화소구동회로(DCx)에서의 소정의 구동제어동작을 연속적으로 실행하며, 동영상 신호를 기초로 표시패널(110A)로 하여금 소정의 화상정보를 표시하도록 하는 제어를 실행하도록 한다.
<<표시신호 생성회로>>
표시신호 생성회로(160)는, 예를 들어, 외부 표시장치(100A)로부터 동영상 신호의 휘도계조 신호성분을 추출하고; 휘도계조 신호성분을 표시데이터 패널(110A)의 각 라인구간(수평 주사구간)마다 공급하며; 복수의 디지털 신호비트로 이루워진 표시데이터를 데이터 드라이버(130A)에 공급한다. 여기서, 상술한 동영상신호에 텔레비젼 방송신호(복합 동영상신호)와 같은 화상정보의 표시타이밍을 규정한 타이밍 신호성분이 포함되어 있는 경우, 표시신호 생성회로(160)는, 시스템 제어기(150)에 공급된 타이밍 신호성분을 추출하는 기능과, 상술한 휘도계조 신호성분을 추출하는 다른 기능을 구비한다. 이 경우, 상술한 제어기(150)는, 표시신호 생성회로(160)로부터 공급되는 타이밍 신호를 기초로, 주사 드라이버(120), 데이터 드라이버(130A) 및 전압 드라이버(140)에 공급되는 상술한 주사 제어신호, 데이터 데어신호 및 전압 제어신호를 생성한다.
또한, 본 실시예에서는, 도 13 및 도 14에서 도시된 바와 같이, 주사 드라이버(120A)와 전압 드라이버(140) 각각이 표시패널(110A)의 주변에 추가되는 드라이 버로서 배열되는 구성이 설명되었지만, 본 발명은 여기에 국한되는 것은 아니다. 즉, 예를 들어, 상술한 바와 같이, 주사 드라이버(120A)와 전압 드라이버(140)는, 동기화된 타이밍을 갖는 등가의 제어신호(주사 제어신호와 전압 제어신호)를 기초로 동작하기 때문에, 도 15에서 도시된 바와 같이, 출력 타이밍이 주사신호(Vsel)의 생성과 동기된 전력공급전압(Vsc)을 주사 드라이버(120B)에 공급하는 기능을 가지도록 형성될 수 있다. 따라서, 상기와 같은 구성에 따르면, 주변의 회로구성이 단순해져서 공간을 절약할 수가 있게 된다.
게다가, 도 13-15에 도시된 표시장치의 구성에서, 각 표시화소(EM)에 형성된 화소구동회로(DCx)는 후술될 주사신호(Vsel)와 더불어 전력공급전압(Vsc) 신호레벨의 상태에 따라 제어설정하는 실행을 함으로써 표시패널을 형성한다. 비록, 소정의 구동제어동작을 구현하는 회로구성의 상황에 일치하지만, 본 발명은 여기로 국한되는 것이 아니며, 이에 대하여 설명하면 다음과 같다(도 20 참조). 예를 들어, 이 경우에서, 고-공급전압에 직접 연결된 화소구동회로는, 정기적인 정전압레벨이 도 13과 도 14에서 도시되는 표시장치에 인가되고 설정되는 회로구성을 가질 수 있다. 또한, 전압 드라이버가 없는 구성도 적용가능하다.
<<화소구동회로>>
다음으로, 상술한 표시패널의 각 표시화소에 적용되는 것으로서 화소구동회로의 구성예를 설명한다.
도 16은 본 실시예에 관련된 표시장치에 적용가능한 전류싱크방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
그리고, 여기에서 도시된 화소구동회로는 본 발명에 관련된 표시장치에 적용한 예로서 설명되는 것이다. 말할 것도 없이, 등가의 동작기능을 갖는 다른 회로구성이 있을 수 있다.
도 16에서 도시된 바와 같이, 본 실시예에 관련된 화소구동회로(DCx)는 Nch 트랜지스터(Tr71), Nch 트랜지스터(Tr72), Nch 트랜지스터(Tr73) 및 캐패시터(Cx)의 구성을 갖는다. 화소구동회로(DCx)에서, 주사라인(SL)과 신호라인(DL)들이 서로 직교하여 교차하도록 배열된 교차점 근방에는, Nch 트랜지스터(Tr71)의 소스 단자가 접점(Nxa)에 연결되고, 드레인 단자는 주사라인(SL)에 평행하게 배열된 전압라인(VL)에, 그리고 게이트 단자는 주사라인(SL)에 각각 연결된다. Nch 트랜지스터(Tr72)는, 신호라인(DL)과 접점(Nxb)에는 드레인 단자와 소스 단자가 각각 연결되는 것 뿐만이 아니라, 주사라인(SL)에는 게이트 단자가 연결된다. Nch 트랜지스터(Tr73)는, 접점(Nxa)에 게이트 단자가 연결되며, 전압라인(VL)과 접점(Nxb)에는 드레인 단자와 소스 단자가 각각 연결된다. 캐패시터(Cx)는 접점(Nxa)과 접점(Nxb) 사이에 연결된다.
또한, 전에 설명했던 유기 EL 소자(OEL)의 발광휘도는 화소구동회로(DCx)로부터 공급되는 발광구동전류에 의해 제어된다. 유기 EL 소자(OEL)의 애노드 단자는 상술한 화소구동회로의 접점(Nxb)에 연결되며, 캐소드 단자는 저-공급전압(Vgnd)(접지전압)에 연결된다. 여기서, 캐패시터(Cx)는 Nch 트랜지스터(Tr73)의 게이트-소스 사이에서 형성된 기생 캐패시턴스가 되며, 기생 캐패시턴스 이외에 게이트-소스 사이에 별개로 용량성 소자(캐패시터)가 추가(부가)될 수 있다.
상기 구성의 화소구동회로(DCx)에서의 유기 EL 소자(OEL)의 구동제어동작의 초기에서는, 기입동작구간에, 하이-레벨(선택레벨)의 주사신호(Vsel)를 주사라인(SL)에 인가하는 것과 동시에, 로우-레벨의 전력공급전압(Vsc)을 전압라인(VL)에 인가한다. 또한, 상기 타이밍에 동기하여, 화소구동회로(DCx)는 유기 EL 소자(OEL)가 소정의 발광계조로서 발광동작을 행하는데 필요한 (상술한 구동전류(ID)와 등가의) 소정의 기입전류(Ipix)를 주사라인(SL)에 공급한다. 여기서, 음극성의 전류가 기입전류(Ipix)로서 공급되어, 관련전류가 화소구동회로(DCx)측에서부터 신호라인(DL)을 경유하여 데이터 드라이버(130A)의 방향으로 유입되도록 한다(전류싱크방식).
이로써, 화소구동회로(DCx)를 구성하는 Nch 트랜지스터(Tr71, Tr72)는 "ON"으로 동작한다. 이와 동시에, 로우-레벨의 전력공급전압(Vsc)은 접점(Nxa)(즉, Nch 트랜지스터(Tr73)의 게이트 단자와 캐패시터(Cx)의 한쪽 단자)에 인가되며, 기입전류(Ipix)의 동작에 따른 전류유입으로, 로우-레벨의 전력공급전압(Vsc)과 다른 저-공급전압레벨이 Nch 트랜지스터(Tr72)를 경유하여 접점(Nxb) (즉, Nch 트랜지스터(Tr73)의 소스 단자측과 캐패시터(Cx)의 나머지 한쪽 단자)에 인가되는 것이 수반된다.
이러한 방식으로, 접점(Nxa)과 접점(Nxb)사이 (Nch 트랜지스터(Tr73)의 게이트-소스 사이) 에서는 전위차가 발생되는 경우, Nch 트랜지스터(Tr73)는 "ON"으로 동작하고, 기입전류(Ipix)에 따른 기입동작전류가, 전압라인(VL)에서부터 Nch 트랜지스터(Tr73), 접점(Nxb)과 Nch 트랜지스터(Tr72)를 경유하여 신호라인(DL)방향으 로 흐른다(이에 대해서는, 도 19를 참조하여 후술됨).
이 경우, 접점(Nxa)과 접점(Nxb)사이에서 생성되는 전위차에 대응하는 전하가 캐패시터(Cx)에 저장되고, 전압성분(캐패시터 전하)으로서 보존된다. 또한, 이 경우에서 유기 EL 소자(OEL)의 애노드 단자(접점(Nxb))에 인가되는 공급전압은 캐소드 단자의 공급전압(접지전위)보다 낮기 때문에, 역-바이어스 전압이 유기 EL 소자(OEL)에 인가된다. 따라서, 발광구동전류는 유기 EL 소자(OEL)에 흐르지 않게 되고, 발광이 일어나지 않게 된다.
그 후로, 발광동작구간에서, 로우-레벨 (비선택레벨) 의 주사신호(Vsel)가 주사라인(SL)에 인가되는 것과 동시에, 하이-레벨의 전력공급전압(Vsc)이 전압라인(VL)에 인가된다. 또한, 타이밍에 동기되면서, 기입전류(Ipix)(즉, 기입 제어전류)의 동작에 따른 전류유입은 중단된다.
따라서, Nch 트랜지스터(Tr71, Tr72)가 "OFF" 동작하는 동안, 기입전류(Ipix)의 동작에 따른 전류유입의 결과로 인한 접점(Nxb)에 대한 전압레벨의 인가는 중단(차단)되며, 접점(Nxa)에 대한 전력공급전압(Vsc)의 인가도 따라서 중단된다. 그런 후, 캐패시터(Cx)는 상술한 기입동작에서 저장된 전하를 보존한다.
이러한 방법으로, 캐패시터(Cx)가 기입동작시에 전하전압을 보존하면, 접점(Nxa)과 접점(Nxb)사이(Nch 트랜지스터(Tr73)의 게이트-소스 사이)에서의 전위차는 보존될 것이며, Nch 트랜지스터(Tr73)는 "ON"상태를 계속 유지할 것이다. 또한, 접지전압보다 높은 전압레벨을 갖는 전력공급전압(Vsc)이 전압라인(VL)에 인가되기 때문에, 유기 EL 소자(OEL)의 애노드 단자(접점(Nxb))에 인가되는 공급전압은 캐소 드 단자의 공급전압(접지전위)보다 더 높게 된다.
그러므로, 발광구동전류는 전압라인(VL)에서부터 Nch 트랜지스터(Tr73)와 접점(Nxb)을 경유하여 순-바이어스 방향으로 유기 EL 소자(OEL)에 흐르게 되며, 유기 EL 소자(OEL)는 소정의 휘도계조로 발광한다. 여기서, 캐패시터(Cx)에 의해 보존된 전위차(충전전압)는 상술한 기입동작시에서 기입동작전류가 Nch 트랜지스터(Tr73)에 흐를때의 전위차와 등가이기 때문에, 유기 EL 소자(OEL)에 흐르는 발광구동전류는 상술한 동작전류와 등가의 전류값을 갖게 될 것이다. 따라서, 발광동작구간에서, 기입동작구간에서 기입된 소정의 발광상태(휘도계조)에 대한 응답으로서의 전압성분을 기초로, 발광구동전류는 연속하여 공급될 것이며, 유기 EL 소자(OEL)는 소정의 휘도계로로 계속 발광동작할 것이다(이에 대해서는, 도 19를 참조하여 후술함). 이러한 방식으로, 본 실시예에 관련된 화소구동회로에서, Nch 트랜지스터(Tr73)는 발광구동용 트랜지스터로서 기능을 갖는다.
<<데이터 드라이버의 제 1 실시예>>
그 다음으로, 본 발명에 관련된 표시장치에 적용된 데이터 드라이버의 제 1 실시예를 설명한다. 각 실시예의 전류생성회로는 각 신호라인에 각각 형성되며, 본 실시예에 관련된 데이터 드라이버는, 각 전류생성회로에 대하여, 기준전류가 일정값을 가지면서 단일 전류생성기로부터 공통 전류공급원 라인을 경유하여 공급되도록 구성된다.
도 17은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 1 실시예의 구성을 도시하는 회로구성도이다.
여기서, 상술한 전류생성회로의 구성과 조화시키면서 설명을 한다. 또한, 상술한 각 실시예에서의 등가 구성을 참조하고, 이들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 17에서 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130A)는, 데이터 제어신호로서 시스템 제어기(150)로부터 공급된 쉬프트 클럭신호(SFC)를 기초로 샘플링 개시신호(STR)을 쉬프트시키면서, 예를들어, 쉬프트 신호들(SR1, SR2, SR3 ···)(상술된 타이밍 제어신호(CLK)와 등가)을 소정의 타이밍으로 순차적으로 출력하는 쉬프트 레지스터(131A)와; 쉬프트 레지스터(131A)로부터의 쉬프트 신호들(SR1, SR2, SR3 ···)의 입력 타이밍을 기초로, 표시신호 생성회로(160)로부터 순차로 공급된 표시데이터(d0 - dk)(이것은, 편의상 k = 3 으로 설정한 상술한 디지털 신호들(d0 - d3)과 등가임)를 하나의 라인구간에서 순차적으로 입력받고, 각 표시화소(EM)에서의 발광휘도에 대한 응답으로 기입전류(Ipix)를 생성하여 각 신호라인(DL1, DL2, DL3 ···)에 공급하는 기입전류 생성회로군(132A)과; 데이터 드라이버(130A)의 외부에 형성되며, 공통 기준전류 공급라인(Ls)을 통해서 정전류값을 갖는 기준전류(Iref)를 기입전류 생성회로군(132A)을 형성하는 각 기입전류 생성회로(ILA1, ILA2, ILA3 ···)에 정기적으로 공급하는 전류생성기(IR)(상술한 전류생성기(IRA)와 등가임)를 갖는 구성을 가진다. 여기서, 상술한 제 1 실시예의 전류생성회로(ILA)의 구성은, 기입전류 생성회로군(132A)을 형성하며, 신호래치회로(101, 102, 103···)(상술한 신호래치부(10)와 등가임)와, 전류생성회로(201A, 202A, 203A ···)(상술한 전류생성부(20A)와 등가임)가 마련되는 각 기입전류 생성회로(ILA1, ILA2, ILA3 ···)에 적용된다.
<<구동제어방법>>
다음으로, 상기의 구성을 갖는 표시장치의 구동제어방법에 관하여 도면들을 참조하면서 설명한다.
도 18은 본 실시예에서 데이터 드라이버의 구동제어동작의 예를 도시하는 타이밍차트이다.
도 19는 본 실시예에서 표시패널의 구동제어동작의 예를 도시하는 타이밍차트이다.
여기서, 도 17에서 도시된 구성에 더하여, 도 1과 도3에서 도시된 전류생성회로의 구성도 언급하면서 설명을 한다.
데이터 드라이버(130A)의 구동제어동작은, 표시신호 생성회로(160)로부터 공급된 표시데이터(d0 - d3)를 기입전류 생성회로(ILA1, ILA2, ILA3 ···)에 형성된 신호래치회로(101, 102, 103···)에서 입력받고, 고정 기간동안 표시데이터(d0 - d3)를 보존하는 신호보존동작을 행하고; 기입전류 생성회로(ILA1, ILA2, ILA3 ···)에 형성된 전류생성회로(201A, 202A, 203A ···)로부터 신호보존동작에 의해 입력받은 표시데이터(d0 - d3)의 보존신호들(d10 - d13, d20 - d23, d30 - d33 ···)을 기초로, 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 각 표시화소에 공급되는, 표시데이터(d0 - d3)에 따르는 기입전류(Ipix)를 생성하는 전류생성 공급동작을 설정함으로써 실행한다.
여기서, 신호보존동작에 있어서, 도 18에 도시된 바와 같이, 쉬프트 레지스터(131A)로부터 순차적으로 출력되는 쉬프트 신호들(SR1, SR2, SR3 ···)을 기초로, 표시화소(EM)의 각 라인(즉, 각각의 신호라인(DL1, DL2, DL3 ···)에 응답하여 변화하는 표시데이터(d0 - d3)를 하나의 라인구간에서 연속적으로 각 신호래치회로(101, 102, 103···)로부터 입력받는다. 표시데이터(d0 - d3)는 신호래치회로(101, 102, 103···)로부터 순차적으로 입력되고, 고정기간(쉬프트 신호들(SR1, SR2, SR3 ···)이 출력하기 까지의 구간)이후에, 보존신호들(d10 - d13, d20 - d23, d30 - d33 ···)은 전류생성회로(201A, 202A, 203A ···)에 출력된다.
추가적으로, 전류생성공급동작에서, 도 18에 도시된 바와 같이, 보존신호들(d10 - d13, d20 - d23, d30 - d33 ···)을 기초로, 각 전류생성회로(201A, 202A, 203A ···)에 형성된 복수개의 스위칭 트랜지스터들(도 3에 도시된 트랜지스터들(Tr26 - Tr29))의 "ON/OFF" 상태는 제어된다. "ON" 으로 동작하는 스위칭 트랜지스터에 연결된 계조전류 트랜지스터들(도 3에 도시된 트랜지스터들(Tr22 - Tr25))로 흐르는 계조전류의 합성전류는 기입전류(Ipix)로서 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 순차적으로 공급된다.
여기서, 기입전류(Ipix)는 적어도 고정기간동안에 모든 신호라인(DL1, DL2, DL3 ···)에 동시병렬적으로 공급되도록 제어된다.
또한, 본 실시예에서 상술된 바와 같이, 복수개의 계조전류들은 기준전류(Iref)에 대하여 미리 정해진 특정 트랜지스터 크기로부터 소정의 비율(예를 들어, 2n; n = 0, 1, 2, 3,···)의 전류값을 갖도록 생성된다. 상기의 보존신호를 기초로, 소정의 계조전류들이 스위칭 트랜지스터의 "ON/OFF" 동작에 대한 응답으로 선택되고 합성된다. 음극성의 기입전류(Ipix)는 각 표시화소(EM)에서의 발광휘도에 응답하여 생성되고, 기입전류(Ipix)는 신호라인(DL1, DL2, DL3 ···)측에서부터 데이터 드라이버(130A)의 방향으로 유입되도록 흐른다.
또한, 본 실시예에 관련된 데이터 드라이버에서는, 도 17에 도시된 바와 같이, 정전류값을 가지며 전류생성기(IR)로부터 기준전류(Iref)가 공급되는 공통기준전류 공급라인(Ls)에 대하여 평행하게 연결된 복수개의 전류생성회로(ILA1, ILA2, ILA3 ···)구성을 갖는다. 도 18에서 도시된 바와 같이, 각 전류생성회로(ILA1, ILA2, ILA3 ···)에서는, 표시데이터(d0 - d3)를 기초로 기입전류(Ipix)가 각 신호라인(DL1, DL2, DL3 ···)에 동시병렬적으로 생성되기 때문에, 기준전류 공급라인(Ls)을 경유하여 각 전류생성회로(ILA1, ILA2, ILA3 ···)에 공급되는 전류는 전류생성기(IR)로부터의 기준전류(Iref) 그 자체는 아니다. 대신에, 상술한 동시병렬적으로 동작하는 기입전류 생성회로의 갯수(표시패널(110A)에 배열된 신호라인의 갯수와 등가임; 예를 들어, m 라인)에 대응하여, 거의 균등하게 분할된 전류값(Iref/m)이 공급된다.
또한, 표시패널(110A)에서의 구동제어동작은, 도 19에서 도시된 바와 같이, 한 주기 주사구간(Tsc)(하나의 주사간격)을 표시패널(110A)의 하나의 화면상에 소망의 화상정보를 표시하는 하나의 주기로서 설정하며; 한 주기 주사구간(Tsc)내에 서 특정 주사라인에 연결된 표시화소군을 선택하고; 기입동작구간(선택구간)(Tse)에서는 데이터 드라이버(130A)로부터 공급된 표시데이터에 대한 응답으로 기입전류(Ipix)를 기입하여 신호레벨로서 보존하고; 보존된 신호레벨을 기초로 상술한 표시데이터에 대한 응답으로 유기 EL 소자(OEL)(광소자)에 발광전류를 공급하며; 소정의 휘도계조로 발광하는 발광동작을 행하는 발광동작구간(Tnse)(표시화소(EM)의 비선택구간)을 정하며(Tsc = Tse + Tnse); 각 동작구간에서 상술한 화소구동회로(DCx)를 구동제어한다. 여기서, 각 라인마다 설정되는 기입동작구간(Tse)은 시간이 서로 겹쳐지지 않도록 설정한다. 또한, 기입동작구간(Tse)은 상술한 데이터 드라이버(130A)의 전류생성 공급동작에서 각 신호라인에 기입전류(Ipix)를 병렬로 공급하는 고정구간을 적어도 포함하는 구간으로서 설정한다.
정확하게 설명하면, 표시패널에 대한 기입동작구간(Tse)은, 도 19에서 도시된 바와 같이, 주사 드라이버(120)와 전압 드라이버(140)로부터 특정 라인(i-번째 라인)의 표시화소(EM)에 대하여 주사라인(SL)과 전압라인(VL)의 소정의 신호레벨을 주사함으로써, 기입전류(Ipix)를 데이터 드라이버(130A)에 의해 각 주사라인(DL)에 평행하게 제공되는 전압성분으로서 즉시 보존하는 동작을 행한다. 그 후의 발광동작구간(Tnse)에서, 발광동작은, 상술한 기입동작동안에 보존된 전압성분을 기초로, 유기 EL소자(OEL)(광소자)에 발광구동전류를 연속적으로 공급함으로써 표시데이터에 따르는 휘도계조로 연속적으로 행해진다.
도 19에서 도시된 바와 같이, 표시패널(110A)을 구성하는 표시화소군의 각 라인상의 상기의 일련의 구동제어동작을 순차에 따라 반복적으로 행함으로써, 하나 의 화면에서의 표소패널의 표시데이터는 기입되고, 각 표시화소(EM)는 소정의 휘도계조로 발광하며 소망하는 화상정보는 화면표시된다.
결과적으로, 본 실시예와 관련된 데이터 드라이버(130A)와 표시장치(100A)에 있어서, 기입전류(Ipix)는 본 실시예에 관련된 데이터 드라이버(130A)와 표시장치(100A)에서의 각 신호라인(DL)을 경유하여 표시화소군의 특정라인에 공급된다. 따라서, 각 기입전류 생성회로(ILA1, ILA2, ILA3 ···)에 공급된 표시데이터(d0 - d3)(또는, 기입전류(Ipix))에 따라 전류생성기(IR)로부터 기준전류라인(Ls)을 경유하여 공통공급되는 기준전류(Iref)(상세하게, 기입전류 생성회로들의 갯수로 균등하게 분할된 기준전류(Iref)가 되는 전류)를 기초로, 전류가 각 기입전류 생성회로(ILA1, ILA2, ILA3 ···)로부터 생성되기 때문에, 전류값은 요동하지 않게 된다. 따라서, 기준전류 공급라인(Ls)의 전기 충전/방전공정의 결과에 기인되어 나타나는 동작의 제한사항은 해소될 수 있다. 또한, 표시화질 뿐만이 아니라, 데이터 드라이버의 동작속도, 표시장치에서의 표시응답특성에서의 놀라운 향상이 얻어질 수 있다.
게다가, 데이터 드라이버(기입전류 생성회로)에 있어서, 상술한 기준전류가 흐르는 기준전류 트랜지스터에 대하여, 전류거울회로구성을 갖는 복수개의 계조전류 트랜지스터의 채널 폭은 각각 소정의 비율(예를 들어, 2n 계조)로 구성되도록 설정된다. 따라서, 복수개의 계조전류로 흐르는 기입전류가 2n 전류값으로 설정되기 때문에, 표시데이터는 상황에 따라 이들을 합성 것에 의해 생성가능해진다. 비교적 간단한 회로구성으로, 표시화소(EM)의 발광동작이 적절한 휘도계조로 실행될 수 있는 것 뿐만이 아니라, 기입전류도 표시데이터(복수개의 디지털 신호비트)에 대응하는 적절한 전류값을 갖는 아날로그 전류를 사용하여 생성될 수 있다.
<<데이터 드라이버의 제 2 실시예>>
계속해서, 본 발명에 관련된 표시장치에 적용된 데이터 드라이버의 제 2 실시예를 설명한다.
상술한 제 1 실시예에서의 데이터 드라이버는, 기입전류가 표시화소에서부터 데이터 드라이버의 방향으로 유입되는 전류싱크방식에 따르는 회로구성으로 구성되고 있지만, 본 발명은 여기에 국한되는 것은 아니며, 이와는 반대로 데이터 드라이버에서부터 표시화소의 방향으로 기입전류가 흐르는(흘러 나오는) 전류인가방식의 회로구성으로 구성될 수도 있다.
본 실시예에 관련된 데이터 드라이버는 전류인가방식의 회로구성으로 구성된다.
도 20은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 2 실시예의 구성을 도시하는 회로구성도이다.
여기서, 상술한 전류생성회로의 구성과 조화시키면서 설명을 한다. 또한, 상술한 각 실시예에서의 등가 구성을 참조하고, 이들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 20에서 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130B)는, 시스템 제어기(150)로부터 공급된 데이터 제어신호들(쉬프트 클럭신호(SFC)와 샘플링 개시신호(STR)을 기초로, 쉬프트 신호들(SR1, SR2, SR3 ···)을 순차적으로 출력하는 쉬프트 레지스터(131B)와; 적절한 쉬프트 신호들(SR1, SR2, SR3 ···)의 입력 타이밍을 기초로 표시신호 생성회로(160)로부터 순차로 공급된 표시데이터(d0 - dk)를 하나의 라인구간에서 순차적으로 입력받고, 각 표시화소(EM)에서의 발광휘도에 따르는 기입전류(Ipix)를 생성하여, 이것을 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 공급하는 기입전류 생성회로군(132B)과; 데이터 드라이버(130B)의 외부에 형성된 전류생성기(IR)(상술한 전류생성기(IRA)와 등가임)로부터 전류값을 갖는 기준전류(Iref)를 정기적으로 유출해가는 공통 기준전류 공급라인(Ls)를 갖는 구성을 가진다. 여기서, 기입전류 생성회로군(132B)을 형성하는 각 기입전류 생성회로(ILB1, ILB2, ILB3 ···)가 상기 제 2 실시예의 전류생성회로(ILB)의 구성에 적용된다. 또한, 상기 구성은 신호래치회로(101, 102, 103···)(상술한 신호래치부(10)와 등가임)와, 전류생성회로(201B, 202B, 203B ···)(상술한 전류생성부(20B)와 등가임)를 포함한다.
데이터 드라이버(130B)의 구동제어동작은 상술된 실시예에서 나타난 표시장치의 제 1 구동제어방법(도 18-19 참조)과 본질적으로 동일하며, 신호보존동작으로 설정된다. 쉬프트 레지스터(131B)로부터 순차적으로 상기 각 신호래치회로(101, 102, 103···)에 출력된 쉬프트 신호들(SR1, SR2, SR3 ···)을 기초로, 표시화소(EM)의 각 라인(각 신호라인(DL1, DL2, DL3 ···))에 대한 응답에 따라 변경되는 표시데이터(d0 - d3)를 상기 각 신호래치회로(101, 102, 103···)로부터 순차 적으로 입력받는 동작을 하나의 라인 구간에서 연속적으로 행한다. 보존신호들(d10*-d13*, d20*-d23*, d30*-d33*···)은 고정구간에서의 표시데이터(d0-d3)의 반전된 신호와 등가이며, 전류생성회로(201B, 202B, 203B ···)에 출력된다.
또한, 전류생성공급동작은, 보존신호들(d10*-d13*, d20*-d23*, d30*-d33*···)을 기초로, 각 전류생성회로(201B, 202B, 203B ···)로부터 유출된 기준전류(Iref)에 대하여 미리 규정된 소정의 비율의 전류값을 갖는 복수개의 계조전류들로부터 소정의 계조전류를 선택하여 합성하며; 데이터 드라이버(130B)측으로부터 각 신호라인(DL1, DL2, DL3 ···)의 표시화소의 방향으로 흐르도록 순차적으로 공급되는 양극성의 기입전류(Ipix)를 생성한다.
<<화소구동회로>>
도 21은 본 실시예에서의 표시장치에 적용가능한 전류인가방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
또한, 도시된 화소구동회로는 본 실시예에 관련된 표시장치에 적용가능한 단지 하나의 예시에 불과하다. 따라서 등가의 동작기능을 갖는 다른 회로구성이 있을 수도 있음은 말할 필요도 없다.
도 21에 도시된 바와 같이, 본 구성예에 관련된 화소구동회로(DCx)는 Pch 트랜지스터(Tr81), Nch 트랜지스터(Tr82), Pch 트랜지스터(Tr83), Nch 트랜지스터(Tr84) 및 캐패시터(Cy)를 포함한다. 주사라인(SL)과 신호라인(DL)들이 서로 직교하여 교차하도록 배열된 교차점 근방에는, Pch 트랜지스터(Tr81)의 드레인 단자와 소스 단자는 전압접점(+V)과 접점(Nya)에 각각 연결되고, 게이트 단자는 주사라인 (SL)에 연결된다. Nch 트랜지스터(Tr82)는 신호라인(DL)과 접점(Nya)에 드레인 단자와 소스 단자가 각각 연결되는 것 것과 더불어, 주사라인(SL)에는 게이트 단자가 연결된다. Pch 트랜지스터(Tr83)는 접점(Nyb)에 게이트 단자가 연결되며, 접점(Nya)과 접점(Nyc)에는 드레인 단자와 소스 단자가 각각 연결된다. Nch 트랜지스터(Tr84)는 접점(Nyb)과 접점(Nyc)에 드레인 단자와 소스 단자가 각각 연결되는 것 것과 더불어, 주사라인(SL)에는 게이트 단자가 연결된다. 또한, 캐패시터(Cy)는 접점(Nya)과 접점(Nyb) 사이에 연결된다. 여기서, 전압접점(+V)은 상술한 실시예에서 도시된 전압 드라이버에 연결되거나, 또는 전압라인을 경유하여 직접 고-공급전압에 연결되어, 일정한 고-공급전압이 인가된다.
게다가, 본 구성예는 화소구동회로(DCy)로부터 공급되는 발광구동전류에 의해 발광휘도가 제어되는 유기 EL 소자(OEL)로 구성된다. 유기 EL 소자(OEL)의 애노드 단자는 상술한 화소구동회로(DCy)의 접점(Nyc)에 연결되며, 캐소드 단자는 저-공급전압(Vgnd)에 연결된다. 여기서, 캐패시터(Cy)는 트랜지스터(Tr83)의 게이트-소스 사이에서 형성된 기생 캐패시턴스가 되며, 기생 캐패시턴스 이외에 게이트-소스 사이에 별개로 용량성 소자(캐패시터)가 추가(부가)될 수 있다.
상기 구성의 화소구동회로(DCy)에서의 유기 EL 소자(OEL)의 구동제어동작의 초기에서는, 기입동작구간에, 하이-레벨(선택레벨)의 주사신호(Vsel)를 주사라인(SL)에 인가하는 타이밍과 동기하여, 유기 EL 소자(OEL)가 소정의 휘도계조로서 발광동작을 행하는데 필요한 소정의 기입전류(Ipix)를 신호라인(DL)에 공급한다. 여기서, 기입전류(Ipix)는 양극성의 전류를 공급하여, 관련전류가 데이터 드라이버 (130B)측에서부터 신호라인(DL)을 경유하여 화소구동회로(DCy)의 방향으로 흐르도록 한다.
따라서, 화소구동회로(DCy)를 구성하는 트랜지스터(Tr82, Tr84)가 "ON"으로 동작하는 동시에, 트랜지스터(Tr81)은 "OFF"으로 동작하며, 신호라인(DL)에 공급되는 기입전류(Ipix)에 대응하여 공급되는 양극성의 전류는 접점(Nya)에 인가된다. 또한, 접점(Nyb)과 접점(Nyc)사이에서 처럼, 트랜지스터(Tr83)의 게이트-소스사이와 소스-드레인사이에서는 전위가 제어된다. 이것에 의해서, 캐패시터(Cy)(접점(Nya)과 접점(Nyb)사이)에서는 기입전류에 따른 전위차가 발생한다. 이러한 전위차에 대응하는 전하는 축적되어 전압성분(전하)으로서 보존된다.
그 후, 발광동작구간에서, 로우-레벨(비선택레벨)의 주사신호(Vsel)를 주사라인(SL)에 인가하는 동안에는, 이 타이밍에 동기하여 기입전류(Ipix)의 공급이 중단(차단)된다. 그 결과, "OFF"로 동작하는 트랜지스터(Tr82, Tr84) 사이, 신호라인(DL)와 접점(Nxa)사이, 접점(Nxb)과 접점(Nxc) 사이를 전기적으로 차단함으로써, 캐패시터(Cy)는 상술한 기입동작에서 축적된 전기전하를 보존한다.
이러한 방식으로, 캐패시터(Cy)가 기입동작시에 전하전압을 보존하면, 접점(Nxb)과 접점(Nxc) 사이(트랜지스터(Tr83)의 게이트-소스사이)의 전위차는 보존되며, 트랜지스터(Tr83)는 "ON"으로 동작하게 될 것이다. 그 결과, 상술한 주사신호(Vsel)(로우레벨)의 인가에 의해, 이와 동시에 트랜지스터(Tr81)는 "ON"으로 동작하기 때문에, 기입전류(Ipix)에 반응하는 발광구동전류는 전압접점(+V)(고-공급전압)에서부터 트랜지스터(Tr81, Tr83)를 경유하여 유기 EL소자(OEL)로 흐르며, 유기 EL소자(OEL)는 소정의 휘도계조로 발광한다. 이로써, 본 실시예에 관련된 화소구동회로에서, Nch 트랜지스터(Tr83)는 발광구동용 트랜지스터로서 기능을 갖게 된다.
따라서, 기입동작구간에서, 상술한 화소구동회로(도 13 참조)를 갖는 표시패널(110A)에서의 표시화소(EM)의 각 라인마다, 상술한 기입전류(Ipix)가 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 공급된다. 현 기입전류(Ipix)는 발광동작동안 전압성분으로서 보존되고 설정된다. 발광구동전류는 보존된 전압성분을 기초로 계속해서 유기 EL소자(OEL)에 공급된다. 발광동작은 표시데이터(d0 - d3)에 대응하는 휘도계조를 이어간다.
그러므로, 본 실시예에서 설명하였듯이, 표시패널(표시화소(EM))에 공급되는 기입전류는 사실상, 공통전류 공급원라인을 경유하여 공급된 기준전류의 전류값을 기초로 생성될 수 있다. 데이터 드라이버를 형성하는 각 기입전류 생성회로에 공급되는 전류값은 요동하지 않게 된다. 그러므로, 데이터 드라이버의 동작속도가 향상되는 것 뿐만이 아니라, 전류공급원라인의 충전/방전에 기인하는 동작속도에서의 한계는 극복될 수 있다.
<<데이터 드라이버의 제 3 실시예>>
이어서, 상술한 표시장치에 적용되는 데이터 드라이버의 제 3 실시예를 설명한다.
도 22는 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 3 실시예에 적용된 전류생성회로의 예를 도시하는 개략적인 블럭도이다.
도 23은 본 실시예에서의 데이터 드라이버에 적용된 전류생성회로의 다른 예 를 도시하는 개략적인 블럭도이다.
본 제 3 실시예에서의 데이터 드라이버는 도 11에서 도시된 제 5 실시예에서의 전류생성회로의 전류생성부를 도 20에 도시된 제 2 실시예의 데이터 드라이버와 등가구성을 포함하면서 각 기입전류생성회로의 데이터 드라이버를 형성하는 전류생성회로의 전류생성부에 적용한다.
여기서, 상술한 각 실시예에서의 등가 구성을 참조하고, 이들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
본 실시예와 관련된 데이터 드라이버에 마련되는 각 기입전류생성회로로 구성된 전류생성회로(ILC)는, 예를 들어 도 22에서 도시된 바와 같이, 도 4에 도시된 신호래치부(10)와 도 11에 도시된 전류생성부(20C)를 포함한다. 게다가, 전류생성회로(ILC)는 동작설정회로(70)로 구성된다. 동작설정회로(70)는, 시스템 제어기(150) 등으로부터 공급된 소정의 선택신호(SEL)의 반전처리를 실행하는 인버터(72)와; 상기 인버터(72)를 경유하여 출력된 선택신호(SEL)의 반전신호(반전된 상태)가 게이트 단자에 인가되고, 전류경로의 한쪽 끝은 신호라인(DL)에 연결되고, 전류경로의 나머지 한쪽 끝은 전류출력(OUTi)에 연결되는 Pch 트랜지스터(Tr71)와; 인버터(72)의 반전출력과 쉬프트 레지스터(131)로부터의 쉬프트 신호(SR)의 입력처리를 행하는 NAND 회로(73)와; NAND 회로(73)의 팬아웃(NAND 게이트)의 반전처리를 행하는 인버터(74)와; 인버터(74)의 반전출력을 한번 더 반전출력처리하는 최종 인버터(75)로 구성된다.
상기 구성을 갖는 전류생성회로(ILC)에서, 만약 하이-레벨의 선택신호(SEL)가 입력되면, 동작설정회로(70)에 형성된 트랜지스터(Tr71)는 "ON"으로 동작하며, 전류생성부(20C)의 전류출력접점(OUTi)은 트랜지스터(Tr71)을 경유하여 신호라인(DL)에 연결되어, 전류생성회로는 선택상태로 설정된다.
이와 동시에, 인버터(72)와 NAND 회로(73), 인버터들(74, 75)로부터 쉬프트 신호(SR)의 출력타이밍에 관련되지 않고, 로우-레벨의 타이밍 제어신호가 신호래치부(10)를 형성하는 각 래치회로(LC0 - LC3)의 접점(CK)에 입력되고, 하이-레벨의 타이밍 제어신호가 입력접점(CK*)에 정상 입력된다. 표시데이터(d0 - d3)는 각 래치회로(LC0 - LC3)에 입력되어 보존되고, 이 타이밍으로 상술한 하이-레벨의 제어신호(rck)가 인가된다. 이 후, 기준전류(Iref)는 전류생성부(20C)에 공급되며, 표시데이터(d0 - d3)에 따른 계조전류들이 합성되고, 각 표시화소(EM)에서의 발광휘도에 따른 기입전류(Ipix)가 생성된다. 따라서, 표시데이터(d0 - d3)에 근거하고, 각 전류생성회로(ILC)에서 상술한 제어신호(rck)에 의해 선택적으로 인가된 타이밍으로 생성된 기입전류(Ipix)는 신호라인(DL)을 경유하여 각 표시화소(EM)에 순차적으로 공급된다.
반대로, 만약, 로우-레벨의 선택신호(SEL)가 입력되면, 트랜지스터(Tr71)는 "OFF"으로 동작하며, 전류생성부(20C)의 전류출력접점(OUTi)은 신호라인(DL)과 격리되고, 전류생성회로(ILC)는 비선택상태로 설정될 것이다.
이와 동시에, 인버터(72)와 NAND 회로(73), 인버터들(74, 75)은 쉬프트 신호(SR)의 출력타이밍(하이-레벨)에 반응하며, 각 래치회로(LC0 - LC3)의 입력접점 (CK)과 입력접점(CK*)에 출력한다. 반대 극성의 신호레벨을 갖는 타이밍 제어신호는 표시데이터(d0 - d3)를 입력받아 보존한다. 상술한 제어신호(rck)에 의해 타이밍이 인가되고, 표시데이터(d0 - d3)에 따라 기입전류(Ipix)가 생성된다. 따라서, 기입전류(Ipix)가 표시데이터(d0 - d3)를 기초로 생성되지만, 신호라인(DL)에는 공급되지 않는 상태가 된다.
전류생성회로(ILC)를 구성하는 데이터 드라이버에서의 구동제어동작은 상술한 실시예에서 도시된 표시장치의 구동제어방법(도 18 참조)과 유사하며, 복수개의 전류생성회로(ILC)의 각각에 형성된 래치부(10)와 함께 신호보존동작을 설정하고; 쉬프트 레지스터(131)로부터 순차적으로 출력되는 쉬프트 신호들(SR1, SR2, SR3 ···)을 기초로 선택상태를 설정한다. 보존신호(d10* - d13*)는 표시데이터(d0 - d3)의 각 라인에서 순차적으로 입력받아 전류생성부(20C)로 출력한 표시데이터(d0 - d3)의 반전신호와 등가이다.
또한, 전류생성공급동작에서, 복수개의 전류생성회로(ILC) 중 전류생성회로(ILC)에만 상기의 제어신호(rck)가 선택적으로 인가되는(동시적으로 하이-레벨이 도지는 않는다) 타이밍이다. 기준전류(Iref)는 보존신호(d10* - d13*)를 기초로 전류생성부(20C)에 공급된다. 기준전류(Iref)를 기초로 미리 규정된 전류값을 갖는 복수개의 계조전류들로부터 소정의 계조전류들이 선택되어 합성되며, 각 신호라인(DL1, DL2, DL3···)을 경유하여 정상의 극성을 갖고 생성된 기입전류(Ipix)는 표시화소(EM)의 방향으로 흐르도록 순차적으로 공급된다.
그러므로, 본 실시예에 관련된 표시장치에 따르면, 기입전류의 생성은 각 신 호라인(DL1, DL2, DL3···)에 대응하여 형성된 각 전류생성회로(ILC)에 기준전류(Iref)를 선택적으로 공급하고, 기준전류(Iref)를 기초된 표시데이터(d0 - d3)에 따라 계조전류들을 생성하고 합성함으로써 정해진다. 기입전류는 각 표시화소(EM)에 공급가능한 적절하고 균등한 전류값을 갖기 때문에, 각 전류생성회로와 능동장치 트랜지스터의 소자특성 등의 회로특성에서의 변화에 영향을 받지 않고, 양호한 계조표시동작이 실현될 수 있으며, 표시화질의 향상이 얻게 된다.
게다가, 본 실시예에서 기입전류가 생성되는 경우, 제어신호(rck)는 스위칭회로(TS1-TS2 또는 TS3-TS4)를 각 전류생성회로(ILC)(전류생성부(20C))에 대한 기준전류(Iref)의 공급상태로 설정하는 스위칭제어를 실행한다. 본 경우에서는 신호가 생성되어 시스템 제어기(150)로 출력되는 것을 설명하였다. 하지만, 본 발명은 여기로 국한되는 것은 아니며, 시스템 제어기에서의 처리부하를 줄이기 위하여, 회로구성을 단순화할 수 있다. 예를 들어, 각 전류생성회로(ILC)에서의 동작제어에 대하여 다른 제어신호들을 사용함으로써, 스위칭회로(TS1-TS2 또는 TS3-TS4)의 스위칭제어를 행하도록 구성할 수도 있다.
예를 들어, 도 22에서의 전류생성회로(ILC)에 있어서, 전류생성회로(ILD)는, 도 23에 도시된 바와 같이, 전류생성부(20C)에서의 스위칭회로(TS1-TS2 또는 TS3-TS4)의 스위칭제어를 행하도록 제어신호(rck)를, 전류생성회로(ILC)의 동작설정회로(70)에 형성된 인버터(74)의 반전출력(즉, 신호래치부(10)를 구성하는 각 래치회로들(LC0 - LC3)의 입력접점(CK)에 입력되는 타이밍 제어신호)에 공급하도록 구성될 수도 있다.
즉, 상술한 각 래치회로들(LC0 - LC3)의 입력접점(CK, CK*)에 대한 타이밍 제어신호에 기초된 타이밍(쉬프트 레지스터회로(131)로부터 출력되는 쉬프트 신호들(SR1, SR2)의 타이밍과, 동기 타이밍)으로, 각 래치회로들(LC0 - LC3)에서, 표시데이터(d0 - d3)를 입력받아 보존하는 신호보존동작이 행해지며, 하이-레벨의 제어신호(rck) 타이밍이 다른 측에 인가된다. 전류생성공급동작은 표시데이터(d0 - d3)에 따라 기입전류(Ipix)를 생성하고 기준전류(Iref)가 전류생성부(20C)에 공급되도록 행해진다. 이러한 각 동작들을 동시(병렬적으로) 연속하여 반복하는 구동제어방법의 적용에 있어서, 각 래치회로들(LC0 - LC3)의 입력접점(CK)에 공급되는 타이밍 제어신호와 상술된 제어신호(rck)는 동기화시켜 설정될 것이다. 그러므로, 각 동작은 단일 타이밍 제어신호를 사용하여 제어가능해진다.
그러므로, 시스템 제어기에서의 처리부하 등이 감소되면서 회로구성은 단순해질 수 있다. 각 전류생성회로(ILC)에 공급되는 현존하는 제어신호를 사용하여 구동제어가 동시에 행해질 수 있기 때문에, 신호래치부(10)에서의 신호보존동작과 전류생성부(20C)에서의 전류생성공급동작도 동시에 행해질 수 있다.
또한, 도 22와 도 23에서 도시된 전류생성회로(ILC, ILD), 도 4에서 도시된 전류생성회로(ILB) 및 이러한 환경에서, 기입전류는 각 전류생성회로(ILC, ILD)에 의해 생성되고, 각 신호라인을 경유하여 표시화소(EM)의 방향으로 흐르도록 하는 회로구성을 갖지만, 본 발명은 여기로 국한되는 것은 아니다. 도 1에 도시된 전류생성회로(ILA)와 비슷한 구성으로서, 기입전류가 표시화소(EM)측에서부터 신호라인을 경유하여 전류생성회로(ILC, ILD)로 유입하도록 구성될 수 있다.
<<데이터 드라이버의 제 4 실시예>>
다음으로, 상술된 표시데이터에 적용된 데이터 드라이버의 제 4 실시예를 설명한다.
본 실시예에 관련된 데이터 드라이버에 관해서 간단히 설명하면, 본 구성에서는 두 세트의 기입전류생성회로가 각 신호라인에 형성된다. 각 기입전류 생성회로 세트는 소정의 동작타이밍으로 표시데이터를 입력받고 보존하며, 기입전류의 생성과 공급동작들은 상보적으로 연속하여 실행된다. 또한, 각 기입전류생성회로가 전류생성회로의 제 3 실시예에서의 전류생성회로와 동일한 구성으로 구성될 때, 각 기입전류 생성회로는 특정상태설정부를 각각 구비함으로써, 특정전압(흑색표시전압)을 신호라인에 공급하며, 이로써 표시데이터는 특정값으로 된다. 여기서, 본 실시예에서, 단일 전류생성기로부터 생성되는 정전류값을 갖는 양극성 기준전류는 기입전류생성회로군에 공급된다.
도 24는 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 4 실시예의 구성을 도시하는 회로구성도이다.
도 25는 본 실시예에서의 데이터 드라이버에 적용된 기입-전류 생성회로의 하나의 예를 도시하는 회로구성도이다.
도 26은 본 실시예에서의 데이터 드라이버에 적용된 반전 래치회로에 관한 하나의 예와 선택설정회로를 도시하는 회로구성도이다.
여기서, 상술한 전류생성회로의 구성과 조화시키면서 설명을 한다. 또한, 상술한 실시예들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 24에서 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130C)는, 시스템 제어기(150)로부터 데이터 제어신호로서 공급되는 쉬프트 클럭신호를 기초로 비반전 클럭신호(CK1)와 반전 클럭신호(CK2)를 생성하는 반전 래치회로(133A); 비반전 클럭신호(CK1)와 반전 클럭신호(CK2)을 기초로 샘플링 개시신호(STR)을 쉬프트시키면서, 소정의 타이밍으로 쉬프트 신호들(SR1, SR2, SR3 ···)(상술한 타이밍 제어신호(CLK)와 등가임)을 순차적으로 출력하는 쉬프트 레지스터(134A); 표시신호 생성회로(160)로부터 표시데이터(d0 - dk)(이것은, 편의상 k = 3 으로 설정한 상술한 디지털 신호들(d0 - d3)과 등가임)를 하나의 라인구간동안 순차적으로 입력받고, 각 표시화소(EM)에서의 발광휘도에 대응하는 기입전류(Ipix)를 생성하여 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 공급하는 두 세트의 기입전류 생성회로군(135A, 135B); 시스템 제어기(150)로부터 데이터 제어신호로서 공급된 스위칭 제어신호(SEL)을 기초로, 상술한 두 세트의 기입전류 생성회로군(135A, 135B) 중의 하나를 선택적으로 동작케하는 선택설정점 신호(스위칭 제어신호(SEL)의 비반전신호(SLa)와 반전신호(SLb))를 출력하는 선택설정회로(136A)로 구성된다.
여기서, 두 세트의 기입전류 생성회로군(135A, 135B)들은, 적어도 공통으로 입력되는 기준전류(Iref)가 전류생성기(IR)(상술한 전류생성기(IRA)와 등가)로부터 정기적으로 공급되는 정전류값을 가지며, 표시데이터(d0 - dk)는 표시신호 생성회로(160)로부터 공급되도록 구성된다.
두 세트의 기입전류 생성회로군(135A, 135B)은 각각 복수개의 기입전류 생성 회로(ISC1, ISC2,···, ISD1, ISD2,···)를 포함하는 구성을 갖는다. 각 기입전류 생성회로(ISC1, ISC2,···, ISD1, ISD2,···)는, 도 6에서 도시된 전류생성회로의 제 3 실시예에서의 전류생성회로(ISA)(이후부터, 기입전류 생성회로(ISx)로 칭함)에 대응하며, 전류생성회로의 제 3 실시예에서의 구성과 등가인 신호래치부(10x); 전류생성부(20x); 특정상태 설정부(30x); 및 스위칭 제어신호(SEL)를 기초로 각 기입전류생성회로의 동작상태를 선택적으로 설정하는 동작설정회로(40x)로 구성된다.
여기서, 신호래치부(10x), 전류생성부(20x) 및 특정상태 설정부(30x)는 도 6에서 도시된 신호래치부(10)와 등가이므로, 전류생성부(20A)와 특정상태 설정부(30A)들은 본 상세한 설명부분에서 생략된다.
동작설정회로(40x)는, 예를 들어, 도 25에 도시된 바와 같이, 전류경로가 신호라인(DL)에 형성되며, 제어단자에 선택설정회로(136A)로부터의 선택설정점 신호(비선택신호(SLa) 또는 선택신호(SLb))가 인가되는 Nch 트랜지스터(TN41); 선택설정점 신호의 반전처리를 실시하는 인버터(42); 인버터(42)의 반전출력과 쉬프트 레지스터(134A)로부터의 쉬프트 신호(SR1, SR2···)를 입력받는 NAND 회로(43); NAND 회로(43)의 팬아웃의 반전처리를 행하는 인버터(44); 및 인버터(44)의 반전출력을 한번 더 반전처리하는 인버터(45)로 구성된다.
상기 구성을 갖는 기입전류 생성회로(ISx)에서, 만약 하이-레벨의 선택설정점 신호(기입전류 생성회로를 선택상태로 설정하는 제어신호)가 선택설정회로(136A)로부터 입력되면, 동작설정회로(40x)에 형성된 Nch 트랜지스터(TN41)는 "ON" 으로 동작한다. 전류생성부(20x)의 전류출력접점(OUTi)은 Nch 트랜지스터(TN41)을 경유하여 신호라인(DL)에 연결된다. 이와 동시에, 인버터(42)와 NAND 회로(43), 인버터들(44, 45)로부터 쉬프트 신호(SR)의 출력타이밍에 관련되지 않고, 로우-레벨의 타이밍 제어신호가 신호래치부(10)의 입력접점(CK)에 입력되고, 하이-레벨의 타이밍 제어신호가 입력접점(CK*)에 정상 입력된다. 표시데이터(d0 - d3)가 입력되고, 표시데이터(d0 - d3)에 따른 기입전류(Ipix)가 전류생성부(20x)에 의하여 생성된다.
만약, 표시데이터(d0 - d3))가 모두 0으로 설정되면, 이와 동시에 전류생성부(20x)에서의 기입전류(Ipix)는 정지(차단)되고, 표시화소(EM)의 특정상태에서 발광동작이 실행된다. 특정상태 설정부(30x)에 의한 흑색표시동작에 대한 응답으로, 특정전압(Vbk)(흑색표시전압)이 전류생성부(20x)의 전류출력접점(OUTi)에 인가된다.
따라서, 흑색표시상태를 제외한 정상의 계조표시동작에 있어서, 기입전류(Ipix)가 표시데이터(d0 - d3)를 기초로 생성되어, 신호라인(DL)을 경유하여 표시화소(EM)에 공급된다. 흑색표시동작시에서는, 상술한 기입전류(Ipix)의 공급을 차단하면서, 소정의 특정전압(Vbk)(흑색표시전압)을 신호라인(DL)에 인가한다.
이와는 달리, 만약, 로우-레벨의 선택설정점 신호(기입전류 생성회로를 비선택상태로 설정하는 제어신호)가 선택설정회로(136A)로부터 입력되면, Nch 트랜지스터(TN41)는 "OFF"로 동작하며, 전류생성부(20x)의 전류출력접점(OUTi)은 신호라인(DL)으로부터 격리된다.
이와 동시에, 인버터(42)와 NAND 회로(43), 인버터들(44, 45)로부터의 쉬프트 신호(SR)의 출력타이밍과 대응하는, 상보(조화) 신호레벨을 갖는 타이밍 제어신호가 신호래치부(10x)의 입력접점(CK)과 입력접점(CK*)에 입력되며, 표시데이터(d0 - d3)를 입력받아 보존하고, 기입전류(Ipix)의 생성동작을 행한다. 따라서, 기입전류(Ipix)가 표시데이터(d0 - d3)를 기초로 생성되지만, 신호라인(DL)에는 공급되지 않는 상태가 되어, 기입전류 생성회로는 사실상 비선택상태로 설정된다. 따라서, 후술될 선택설정회로(136A)로부터, 선택설정점 신호(스위칭 제어신호(SEL)의 비선택신호(SLa)와, 선택신호(SLa))의 적절한 신호레벨을 2 세트의 기입전류 생성회로군(135A, 135B)에 입력설정함으로써, 2 세트의 기입전류 생성회로군(135A, 135B) 중 하나를 선택상태로 설정하고, 나머지 하나를 비선택상태로 설정할 수가 있게 된다.
또한, 반전 래치회로(133A)와 선택설정회로(136A)는, 대략적으로, 잘 알려진 다중 인버터회로구성(예를 들어, 도 2에 도시된 상보형 트랜지스터 회로)을 적용한 도 26a와 도 26b에서 도시된 회로구성을 갖는다.
구체적으로, 반전 래치회로(133A)와 선택설정회로(136A)에서, 쉬프트 클럭신호(SFC) 또는 스위칭 제어신호(SEL)은 인버터(INV1)의 입력접점(INs)(반전 래치회로(133A)와 선택설정회로(136A)의 입력단자)에 입력되고, 인버터(INV1)의 출력접점은 인버터(INV2)의 입력접점에 연결된다. 인버터(INV2)의 출력접점은 인버터(INV4)의 입력접점에 연결된다. 또한, 쉬프트 클럭신호(SFC) 또는 스위칭 제어신호(SEL)는 인버터(INV3)의 입력단자에 입력되고, 출력접점은 인버터(INV5)의 입력단자에 연결된다. 그리고, 인버터(INV4)의 출력접점은 인버터(INV5)와 인버터(INV6)의 입력접점에 연결되며, 인버터(INV5)의 출력접점은 인버터(INV4)와 인버터(INV7)의 입력접점에 연결된다. 또한, 인버터(INV6)의 출력접점은 반전 래치회로(133A) 또는 선택설정회로(136A)의 비반전 출력단자(OUTs)에 연결되며, 인버터(INV7)의 출력접점은 반전 래치회로(133A) 또는 선택설정회로(136A)의 반전 출력단자(OUTs*)에 연결된다.
상기 구성의 반전 래치회로(133A)와 선택설정회로(136A)에서, 만약 쉬프트 클럭신호(SFC) 또는 스위칭 제어신호(SEL)가 인가되면, 관련 신호레벨은 인버터(INV4, INV5)에 의해 보존된다. 존재하는 신호레벨의 비반전신호와 반전신호들은 비반전 클럭신호(CK1)와 반전 클럭신호(CK2)로서 비반전 출력단자(OUTs)와 반전 출력단자(OUTs*)로부터 쉬프트 레지스터회로(134A)에 각각 출력된다. 또한, 비반전 신호(SLa)와 반전신호(SLb)들은 기입전류 생성회로군(135A)(각 기입전류생성회로(ILA1, ILA2,···)과 기입전류 생성회로군(135B)(각 기입전류생성회로(ILB1, ILB2,···)에 공급된다.
<<구동제어방법>>
다음으로, 상기 구성을 갖는 표시장치의 구동제어방법을 도면들을 참조하면서 설명한다.
도 27은 본 실시예의 데이터 드라이버에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 24와 도 25에서 도시된 데이터 드라이버의 제 4 실시예 이외에, 도 6에서 도시된 전류생성회로의 제 3 실시예의 구성을 언급하면서 설명을 한다.
우선, 데이터 드라이버(130C)에서의 구동제어동작에 대하여, 신호보존동작은 표시신호 생성회로(160)로부터 공급된 표시데이터(d0 - d3)를 상기 기입전류 생성회로군을 형성하는 각 기입전류 생성회로에 형성된 각 신호래치부(10x)에서 입력받고, 고정기간동안 보존한다. 본 신호보존동작에 의해 입력받은 표시데이터(d0 - d3)의 보존신호(d10 - d13)를 기초로, 전류생성부(20x)는 기입전류 생성회로(Isx)내에 형성된다. 전류생성 공급동작의 연속적인 실행을 행하면서, 기입전류(Ipix)는 상기 표시데이터(d0 - d3)에 따라 생성되고, 각 신호라인(DL1, DL2,···)을 경유하여 각 표시화소(EM)에 공급된다. 선택설정회로(136A)로부터 두 세트의 기입전류 생성회로군에서의 상기 일련의 동작들을 행하는 것과 동시에, 하나의 기입전류 생성회로군으로부터 상기 전류생성 공급동작을 행하고, 이 동작이 완료되면, 다른 측의 기입전류 생성회로군으로부터 상기 신호보존동작을 동시(병렬)적으로 행하는 동작을 교대하여 반복시행한다.
특히, 본 실시예에 관련된 데이터 드라이버에서, 표시패널을 구성하는 사전-표시화소의 최저 휘도계조에 의해 동시적으로 발광동작을 행하는 흑색 표시동작을 행하는 경우, 예를 들어, 상기 신호보존동작과 전류생성공급동작 이외에, 모든 신호라인(DL1, DL2,···)에 대한 기입전류(Ipix)의 공급을 차단하면서, 모든 신호라인(DL1, DL2,···)에 특정 전압(Vbk)(흑색 표시전압)을 인가하여 제어한다.
첫째로, 신호보존동작에서, 도 27에서 도시된 바와 같이, 하나의 기입전류 생성회로군이 선택설정회로(136A)에 의해서 선택상태로 설정된 후, 각 기입전류 생 성회로(ISx)에 형성된 이 전류생성회로군의 신호래치부(10x)는 쉬프트 신호(SR1, SR2,···)를 기초로 쉬프트 레지스터(134A)로부터 순차적으로 출력한다. 이 동작은 표시화소(EM)의 각 라인(즉, 각 신호라인(DL1, DL2,···))에 따라 이동하는 표시데이터(d0 - d3)를 순차적으로 입력받고, 각 라인구간에서 연속적으로 행한다. 표시데이터(d0 - d3)가 입력되는 기입전류 생성회로(ISx)의 신호래치부(10x)로부터 순차적으로, 일정구간(이후의 스위칭 제어신호(SEL)를 기초로, 선택설정회로(136A)에 의해서, 하나의 기입전류 생성회로군이 비선택상태로 설정되고, 다른 측의 기입전류 생성회로군이 선택상태로 설정될 때까지의 구간)으로부터 보존신호(d10 - d13)는 신호래치부(10x)로부터 전류생성부(20x)로 출력된다.
또한, 도 27에 도시된 바와 같이, 전류생성 공급동작에서, 전류생성부(20x)에 형성된 복수개의 스위치 트랜지스터들의 "ON/OFF"상태에서, "ON"으로 동작하는 스위칭 트랜지스터에 연결된 계조전류 트랜지스터에 흐르는 계조전류의 합성전류를 각 신호라인(DL1, DL2,···)을 경유하여 기입전류(Ipix)로서 순차적으로 공급된 상기 보존신호(d10 - d13)를 기초로 제어한다.
여기서, 기입전류(Ipix)는 최소한 각 신호라인(DL1, DL2,···)에 일정구간동안 동시병렬적으로 공급되도록 구성된다. 또한, 상기 본 실시예에서, 복수개의 계조전류들은, 단일 기준전류(Iref)에 대하여 미리 규정된 트랜지스터 크기로부터 소정의 비율(예를 들어, 2n; n = 0, 1, 2, 3,···)(청구항 제 12, 15 공식을 참조)을 갖는 전류값을 가지면서 생성되며; 상기 보존 신호를 기초로 스위칭 트랜지 스터의 "ON/OFF" 동작에 의해 소정의 계조전류를 선택하여 합성하고; 음극성의 기입전류(Ipix)를 생성하며; 신호라인(DL1, DL2,···)측에서부터 데이터 드라이버(130A)의 방향으로 기입전류(Ipix)가 흐른다.
흑색 표시동작에서, 도 27에서 도시된 바와 같이, 표시데이터(d0 - d3)를 흑색 표시상태(보존신호(d10 - d13)가 모두 0)로서 설정함으로써, 전류생성부(20x)에 형성된 임의의 스위칭 트랜지스터(트랜지스터(Tr26-29))가 "OFF"동작하며, 계조전류는 정지(차단)되며, 기입전류(Ipix)의 공급은 중단된다. 이와 동시에, 표시데이터의 흑색 표시상태(보존신호(d10 - d13)가 모두 0인 상태)는 특정상태 설정부(30x)에 형성된 NOR 회로(31)로부터 판단되며, 특정전압 인가트랜지스터(TN32)은 "ON"동작하며, 흑색표시(최소 휘도계조로 발광동작)에 대응하는 특정전압(Vbk)(흑색 표시전압)은 각 신호라인(DL1, DL2,···)에 순차적으로 인가된다.
데이터 드라이버(130A)에 형성된 기입전류 생성회로군은 두 회로군 세트가 교대로 선택상태로 설정되도록 제어된다. 예를 들어, 하나의 기입전류 생성회로군(135A)으로부터의 기입전류(Ipix)는 홀수번째의 표시화소(EM)(홀수번호의 라인)에 공급되며, 다른 측의 기입전류 생성회로군(135B)으로부터의 기입전류(Ipix)는 짝수번째의 표시화소(EM)(짝수번호의 라인)에 공급된다.
결과적으로, 본 실시예에 관련된 데이터 드라이버(130C)와 표시장치(100A)에서, 각 신호라인(DL1, DL2,···)에 대응하여 형성된 각 기입전류 생성회로(ISx)와 함께 정규 계조표시동작을 행하는 경우, 표시데이터(d0 - d3)에 대응하는 계조전류가 생성되고 합성되며, 각 표시화소(EM)에 적절한 전류값을 갖는 기입전류 (Ipix)가 공급된다. 이와는 달리, 흑색 표시동작이 행해지는 경우, 전류생성회로(ISx)로부터의 기입전류(Ipix)는 중단(차단)된다. 각 신호라인(DL1, DL2,···)에는, 최소 휘도계조로의 발광동작에 대응하는 소정의 흑색 표시전압이 인가되기 대문에, 양호한 계조표시를 얻는 것이 가능해지며, 흑색 표시동작의 경우에, 특정 전압은 각 신호라인(DL1, DL2,···)의 신호레벨을 성공적으로 안정화시키는 것이 가능해진다. 따라서, 흑색 표시상태로 재빨리 천이됨으로써 표시화질과 더불어 표시장치에서의 표시반응특성의 향상을 도모할 수 있게 된다.
전류거울회로구성을 적용하는 경우의 데이터 드라이버(130C)에서의 기입전류 생성회로(ISx)에서, 전류거울회로를 구성하는 복수개의 계조전류 트랜지스터의 채널 폭을 기준전류 트랜지스터에 대하여 설정하여, 각각이 소정의 비율(예를 들어, 2n 계조)로 구성하도록 함으로써, 상기 비율로 특정된 전류값을 갖는 복수개의 계조전류들은 단일 전류생성기로부터 공급되는 단일 기준전류에 대하여 표시데이터(d0 - d3)(2 또는 그 이상의 비트의 디지털 신호)에 따라 흐를 수 있게 된다. 기입전류(Ipix)는 2n 계조의 전류값을 가지기 때문에, 이것을 적절하게 합성하는 것이 도모가능하다. 따라서, 비교적 단순한 회로구성을 통해서, 표시데이터에 대응되는 적절한 전류값을 갖는 아날로그 전류로 구성된 기입전류를 생성하는 것이 가능해지며, 표시화소(EM)의 발광동작은 적절한 휘도계조로 행해진다.
또한, 본 실시예에서는, 두 세트의 기입전류 생성회로를 구성하는 데이터 드라이버가 표시패널에 배열된 각 신호라인에 적용되는 경우에 대해서 설명하였지만, 본 발명은 여기로 국한되는 것은 아니며, 예를 들어, 단일 기입전류 생성회로를 직렬로 구성하고 이것을 각 신호라인에 적용하여 표시데이터를 입력받고 보존함으로써 전류공급동작과 기입전류의 생성동작을 행할 수도 있다.
<<데이터 드라이버의 제 5 실시예>>
다음으로, 상기 표시장치에 적용한 데이터 드라이버의 제 5 실시예에 대하여 설명한다.
데이터 드라이버의 제 4 실시예에서는 표시화소(EM)로부터 데이터 드라이버 방향으로 전류를 유입하는 전류싱크방식의 회로구성을 가졌지만, 전류인가방식의 회로구성을 적용하여, 데이터 드라이버로부터 표시화소(EM)의 방향으로 기입전류를 흐르도록(흘러 나오도록) 적용할 수 있다. 본 데이터 드라이버의 제 5 실시예에서는 전류인가방식의 회로구성으로 구성된다.
또한, 본 실시예에 관련된 기입전류 생성회로의 데이터 드라이버는 상기 데이터 드라이버의 제 4 실시예와 유사하다. 각 신호라인에 두 개의 세트를 형성하면서, 소정의 동작 타이밍을 갖고 각 세트의 기입전류 생성회로는, 기입전류의 생성과 공급동작을 행하는 구성 뿐만이 아니라, 표시데이터를 상보적이고 연속적으로 입력받고 보존하는 것을 포함한다. 표시 데이터가 특정값이 되면, 특정 전압(흑색 표시전압)을 신호라인에 공급하는 구성을 갖는다. 여기서, 본 실시예에서, 기입전류 생성회로군에 공급되는 음극성의 기준전류는 단일전류 생성기로부터 정전류값을 갖는다.
도 28은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 5 실시예의 구성을 도시하는 회로구성도이다.
도 29는 본 실시예에서의 데이터 드라이버에 적용된 기입-전류 생성회로의 하나의 예를 도시하는 회로구성도이다.
여기서, 상술한 전류생성회로의 구성과 조화시키면서 설명한다. 또한, 상술한 실시예들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 28에서 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130D)는, 상기 제 4 실시예와 등가의 구성을 갖는 반전 래치회로(133B)와 쉬프트 레지스터(134B)를 구비하여, 하나의 라인구간에서 표시데이터(d0 - d3)가 순차적으로 입력되어 발광휘도에 따르는 기입전류(Ipix)를 쉬프트 레지스터(134B)로부터의 쉬프트 신호(SR1, SR2,···)의 입력타이밍을 기초로 각 표시화소(EM)에서 생성하고; 또한, 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 공급되는(흘러들어가도록/흐르도록) 기입전류 생성회로군(135C, 135D)과; 스위칭 제어신호(SEL)를 기초로, 상술한 두 세트의 기입전류 생성회로군(135C, 135D) 중의 하나를 선택적으로 동작케하는 선택설정회로(136B)로 구성된다.
여기서, 두 세트의 기입전류 생성회로군(135C, 135D)은, 적어도, 표시데이터(d0 - d3)가 공통입력되면서, 전류생성기(IR)에 의해 조정되는 정전류값을 갖는 기준전류(Iref)가 공통유출되도록 형성된다.
두 세트의 기입전류 생성회로군(135C, 135D)은 복수개의 기입전류 생성회로(ISE1, ISE2,···, ISF1, ISF2,···)를 포함한다. 각 기입전류 생성회로(ISE1, ISE2,···, ISF1, ISF2,···)는, 도 8에서 도시된 전류생성회로(ISB)(이후부터, 기입전류 생성회로(ISy)로서 일반적으로 호칭한다)에 등가이며, 이것은 도 29에 도시된다. 그리고, 신호래치부(10y)는 전류생성회로의 제 4 실시예의 구성과 등가이다. 전류생성부(20y)와 특정상태 설정부(30y)이외에도, 동작설정회로(40y)는 스위칭 제어신호(SEL)를 기초로 각 기입전류 생성회로(ISy)의 동작상태를 선택적으로 설정한다.
여기서, 신호래치부(10y), 전류생성부(20y) 및 특정상태 설정부(30y)는 도 8에서 도시된 신호래치부(10)와 등가이므로, 전류생성부(20B)와 특정상태 설정부(30B)들은 본 상세한 설명부분에서 생략된다.
동작설정회로(40y)는, 예를 들어, 도 29에 도시된 바와 같이, 선택설정회로(136B)로부터의 선택설정점 신호(비반전신호(SLa) 또는 반전신호(SLb))의 반전신호를 신호라인(DL)에 대한 전류경로에 형성된 제어단자에 인가하는 Pch 트랜지스터(TP101); 선택설정점 신호의 반전처리를 실시하는 인버터(102); 인버터(102)의 반전출력과 쉬프트 레지스터(134B)로부터의 쉬프트 신호(SR)를 입력받는 NAND 회로(103); NAND 회로(103)의 팬아웃의 반전처리를 행하는 인버터(104); 및 인버터(104)의 반전출력을 한번 더 반전처리하는 인버터(105)로 구성된다.
상기 구성을 갖는 기입전류 생성회로(ILy)에서, 만약 하이-레벨의 선택설정점 신호가 선택설정회로(134B)로부터 입력되면, 동작설정회로(40y)에 형성된 Pch 트랜지스터(TP101)는 "ON"으로 동작하며, 전류생성부(20y)의 전류출력접점(OUTi)은 Pch 트랜지스터(TN101)을 경유하여 신호라인(DL)에 연결된다. 이와 동시에, 로우- 레벨의 타이밍 제어신호가 신호래치부(10y)의 접점(CK)에 입력되는데, 이것은 인버터(42)와 NAND 회로(43), 인버터들(44, 45)에서부터 쉬프트 신호(SR)의 출력타이밍에 관련되지 않으며, 뿐만 아니라, 로우-레벨의 타이밍 제어신호가 입력접점(CK*)에 입력된다. 표시데이터(d0 - d3)가 입력되고, 표시데이터(d0 - d3)에 따른 기입전류(Ipix)가 전류생성부(20y)에 의하여 생성된다.
만약, 표시데이터(d0 - d3))가 모두 0으로 설정되면, 이와 동시에 전류생성부(20y)에서의 기입전류(Ipix)의 출력은 정지(차단)되고,
흑색표시동작에 대한 반응으로 특정전압(Vbk)(흑색 표시전압)이 특정상태 설정부(30y)에 의해서 전류생성부(20y)의 전류출력접점(OUTi)에 인가되어, 표시화소(EM)의 발광동작(예를들어, 흑색표시동작)은 특정상태에서 행해진다.
따라서, 흑색표시상태를 제외한 정상의 계조표시동작에 있어서, 소정의 특정전압(Vbk)(흑색표시전압)이 신호라인(DL)에 인가되고, 표시데이터(d0 - d3)를 기초로 생성된 기입전류(Ipix)가 신호라인(DL)을 경유하여 표시화소(EM)에 공급되며, 이로써, 흑색표시동작(기입전류생성회로에서의 선택상태)에서는, 상술한 기입전류(Ipix)의 공급이 차단된다.
이와는 달리, 만약, 로우-레벨의 선택설정점 신호가 선택설정회로(134B)로부터 입력되면, Pch 트랜지스터(TP101)는 "OFF"로 동작하며, 전류생성부(20y)의 전류출력접점(OUTi)은 신호라인(DL)으로부터 격리된다. 이와 동시에, 쉬프트 신호(SR)의 출력타이밍에 대한 응답으로 인버터(102)와 NAND 회로(103), 인버터들(104, 105)에 의해 상보적 신호레벨을 갖는 타이밍 제어신호가 신호래치부(10y)의 입력접 점(CK)과 입력접점(CK*)에 입력된다. 기입전류(Ipix)의 생성동작은 표시데이터(d0 - d3)를 입력받아 보존함으로써 행해진다.
따라서, 제 4 실시예와 비교해 보면, 기입전류(Ipix)가 표시데이터(d0 - d3)를 기초로 생성되지만, 신호라인(DL)에는 공급되지 않는 상태가 되어, 기입전류 생성회로는 사실상 비선택상태로 설정된다.
데이터 드라이버(130D)와 같은 구동제어동작은 제 4 실시예와 동일하며, 신호보존동작을 설정한다. 쉬프트 레지스터회로(134B)로부터 순차적으로 출력된 쉬프트 신호(SR1, SR2,···)를 기초로, 기입전류 생성회로군의 각 기입전류 생성회로(ISy)에 형성된 신호래치회로(10y)로 선택상태로 설정하고, 각 라인의 표시데이터(d0 - d3)는 순차적으로 입력되고, 표시데이터(d0 - d3)의 반전신호와 등가인 보존신호(d10 - d13)들은 전류생성부(20y)로 출력된다.
추가적으로, 보존신호(d10*- d13*)를 기초로, 전류생성 공급동작은 소정의 계조전류들을 미리 규정된 전류값을 갖는 복수개의 계조전류로부터 선택하고 합성한다. 여기서, 양극성의 기입전류(Ipix)가 생성되어, 관련 전류가 데이터 드라이버(130B)측에서부터 각 신호라인(DL1, DL2,···)을 경유하여 표시화소(EM)의 방향으로 순차적으로 공급된다.
흑색 표시동작에서, 표시데이터(d0 - d3)를 흑색 표시상태(보존신호(d10 - d13)들이 모두 0으로 설정된 상태)로서 설정함으로써, 전류생성부(20y)에서의 계조전류 생성과 기입전류(Ipix)의 공급은 중단된다. 흑색 표시상태는 특정상태 설정부(30y)로부터 판단되며, 흑색표시(최저 휘도계조로 발광하는 동작)에 대응하는 특정 전압(Vbk)(흑색 표시전압)은 각 신호라인(DL1, DL2,···)에 순차적으로 인가된다.
따라서, 본 실시예에 관련된 데이터 드라이버(130D)에 적용된 표시장치에 있어서, 각 신호라인(DL1, DL2,···)에 대응하여 형성된 각 기입전류 생성회로(ISy)로부터 표시데이터(d0 - d3)에 따른 계조전류들을 생성하고 합성함으로써, 각 표시화소(EM)는 적합한 전류값을 갖는 기입전류(Ipix)로서 공급될 수 있으며, 따라서 양호한 계조표시동작이 도모될 수 있다. 한편, 흑색 표시동작의 경우에서, 각 전류생성회로(ISy)로부터 기입전류(Ipix)를 차단하는 동안, 소정의 흑색 표시전압을 각 신호라인(DL1, DL2,···)에 인가함으로써, 흑색 표시상태로 재빠르게 천이시킬 수 있어, 표시화질과 함께, 표시장치에서의 표시반응속도가 향상될 수 있다.
<<데이터 드라이버의 제 6 실시예>>
다음으로, 상기 표시장치에 적용된 데이터 드라이버의 제 6 실시예에 대하여 설명한다.
기입전류 생성회로는 각 신호라인마다 형성되고; 기입전류를 입력받아 보존하고, 생성하며; 소정의 타이밍으로 공급동작을 행하며, 각 기입전류 생성회로는 제 5 실시예의 데이터 드라이버와 동일한 구성의 기입전류 생성회로를 갖는다. 특히, 본 구성에는 표시데이터에 대한 특정값으로서 특정전압(리셋전압)을 신호라인에 공급할 수 있는 구성을 갖는다. 여기서, 본 실시예에서는, 음극성의 기준전류가 정전류값을 가지면서 단일 전류생성기로부터 기입전류 생성회로군에 공급된다.
도 30은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 6 실시예의 구성을 도시하는 회로구성도이다.
여기서, 상술한 전류생성회로의 구성과 조화시키면서 설명을 한다. 또한, 상술한 실시예들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 30에서 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130E)는, 쉬프트 레지스터 회로(131C), OR 회로그룹(300A), 기입전류 생성회로군(137A) 및 정전류 생성기(IR)로 구성된다.
쉬프트 레지스터 회로(131C)는, 데이터 제어신호로서 시스템 제어기(150)로부터 공급된 쉬프트 클럭신호(SFC)를 기초로, 쉬프트 개시신호(STR)를 이동시키면서 소정의 타이밍으로 쉬프트 신호들(SR1, SR2, SR3 ···)을 출력한다. OR 회로그룹(300A)은, OR 회로들(301, 302, 303,···)으로 구성되며, 시스템 제어기(150)로부터 공급되는 리셋 제어신호(RST)와 쉬프트 레지스터(131C)로부터의 각 쉬프트 신호들(SR1, SR2, SR3 ···)로부터의 데이터 제어신호(상술한 타이밍 제어신호(CLK)와 등가)를 입력신호로서 설정하는 OR 동작 결과로서의 타이밍 제어신호(CLK)를 후술할 기입전류 생성회로군(137A)에 출력한다. 기입전류 생성회로군(137A)은 복수개의 기입전류 생성회로들(PXA1, PXA2, PXA3,···)(전류생성회로의 제 3 실시예에서 전류구동회로(ISA)와 등가, 이후부터, 편의상 기입전류 생성회로(PXA)로 서술함)로 구성된다.
각 OR 회로들(301, 302, 303,···)로부터의 타이밍 제어신호(CLK)를 기초로, 시스템 제어기(150)로부터 순차적으로 공급된 표시데이터(d0 - dk)(이것은, 설 명의 편의상 k = 3 으로 설정한 상술한 디지털 신호들(d0 - d3)과 등가임)를 하나의 라인구간에서 순차적으로 입력받고, 표시패널(110B)에서의 각 표시화소(EM)에서의 휘도밝기에 따르는 기입전류(Ipix)를 생성하여, 각 신호라인(DL1, DL2, DL3 ···)에 공급한다. 정전류 생성기(IR)는 데이터 드라이버(130E)의 외부에 형성되며, 정기적으로 정전류값을 갖는 기입전류(Ipix)를 공통 기준전류 공급라인(Ls)을 경유하여 각 기입전류 생성회로들(PXA1, PXA2, PXA3,···)에 공급한다.
여기서, 기입전류 생성회로들(PXA1, PXA2, PXA3,···)은 도 29에 도시된 데이터 드라이버의 제 5 실시예에서의, 신호래치부, 전류생성부, 및 특정상태 설정부를 갖는 기입전류 생성회로(ISy)와 등가의 구성으로 구성된다.
<<화소구동회로>>
이어서, 본 실시예와 관련된 표시장치에서의 표시패널(110B)의 각 표시화소(EM)에 적용된 화소구동회로를 간략하게 설명한다.
도 31은 본 실시예에서의 표시장치에 적용가능한 전류인가방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
또한, 여기에서 나타나는 화소구동회로는 본 실시예에 관련된 표시장치에 적용가능한 하나의 예로서 제시하는 것일 뿐이다. 따라서, 등가의 기능을 갖는 이와 다른 회로구성이 있을 수 있음은 말할 필요도 없다.
도 31에 도시된 바와 같이, 본 구성예에 적용된 화소구동회로(DCx)는 Pch 트랜지스터(Tr91), Pch 트랜지스터(Tr92), Pch 트랜지스터(Tr93), Nch 트랜지스터(Tr94) 및 캐패시터(Cx)로 구성된다. 주사라인(SLa - SLb)과 신호라인(DL)의 교차 점 근방에서는, Pch 트랜지스터(Tr91)의 드레인 단자가 공급접점(Vdd)에, 소스 단자는 접점(Nxa)에, 그리고 게이트 단자는 주사라인(SLa)에 각각 연결된다. Pch 트랜지스터(Tr92)의 드레인 단자는 신호라인(DL)에, 소스 단자는 접점(Nxa)에, 그리고 게이트 단자는 주사라인(SLa)에 각각 연결된다. Pch 트랜지스터(Tr93)의 드레인 단자는 접점(Nxa)에, 소스 단자는 접점(Nxc)에, 그리고 게이트 단자는 접점(Nxc)에 각각 연결된다. Nch 트랜지스터(Tr94)의 드레인 단자는 접점(Nxb)에, 소스 단자는 접점(Nxc)에, 그리고 게이트 단자는 주사라인(SLa)에 각각 연결된다. 또한, 캐패시터(Cx)(저장소자; 전하저장수단)는 접점(Nxa)과 접점(Nxb) 사이에 연결된다. 여기서, 공급접점(Vdd)은 공급라인을 경유하여 고-공급전압에 연결되어, 일정한 고-공급전압이 소정의 타이밍으로 인가된다.
또한, 휘도밝기가 화소구동회로(DCx)로부터의 발광구동전류에 의해 제어되는 각 유기 EL 소자(OEL)의 애노드 단자는 상술한 화소구동회로(DCx)의 접점(Nxc)에 연결되며, 캐소드 단자는 저-공급전압(Vgnd)(예를들어, 접지전위)에 연결된다. 여기서, 캐패시터(Cx)는 Nch 트랜지스터(Tr93)의 게이트-소스 사이에서 형성된 기생 캐패시턴스가 되며, 기생 캐패시턴스 이외에 게이트-소스 사이에 별개로 용량성 소자(캐패시터)가 추가(부가)될 수 있다.
상기 구성의 화소구동회로(DCx)에서의 유기 EL 소자(OEL)의 구동제어동작의 초기에서는, 기입동작구간에, 하이-레벨(선택레벨)의 주사신호(Vsel)를 주사라인(SLa)에 인가할 때, 로우-레벨의 주사신호(Vsel*)를 주사라인(SLb)에 인가한다. 그 후, 타이밍과 동기하여, 화소구동회로(DCx)는 기입전류(Ipix)를 신호라인(DL)에 공 급하여 유기 EL 소자(OEL)가 소정의 밝기계조로 발광동작을 하도록 행한다. 여기서, 양극성의 기입전류(Ipix)가 공급되어, 적절한 전류가 데이터 드라이버(130E)측에서부터 신호라인(DL)을 경유하여 표시화소(EM)(화소구동회로(DCx))의 방향으로 흐르도록 한다.
따라서, 화소구동회로(DCx)를 구성하는 트랜지스터(Tr92, Tr94)가 "ON"으로 동작하며, 트랜지스터(Tr91)은 "OFF"으로 동작하며, 신호라인(DL)에 공급되는 기입전류(Ipix)에 대응하여 공급되는 양극성의 전류가 접점(Nxa)에 인가된다. 또한, 접점(Nxb)과 접점(Nxc)들이 서로 연결된 직후에는, 트랜지스터(Tr93)의 게이트-소스사이에서의 전위는 동일한 전위로 제어된다. 그러므로, 트랜지스터(Tr93)가 "OFF"로 동작할 때에, 캐패시터(Cy)의 양단 사이(접점(Nya)과 접점(Nyb)사이)에서는 기입전류에서의 증가량에 따른 전위차가 발생한다. 이러한 전위차에 대응하는 전하는 축적되어 전압성분(전하)으로서 보존된다.
그 후, 발광동작구간에서, 로우-레벨(비선택레벨)의 주사신호(Vsel)가 주사라인(SLa)에 인가될 때, 하이-레벨의 주사신호(Vsel*)가 주사신호(SLb)에 인가되고, 이 타이밍에 동기하여, 기입전류(Ipix)의 공급은 중단(차단)된다. 따라서, "OFF"로 동작하며, 신호라인(DL)와 접점(Nxa)사이, 접점(Nxb)과 접점(Nxc) 사이를 전기적으로 차단하는 트랜지스터(Tr92, Tr94)에 의해, 캐패시터(Cx)는 상술한 기입동작에서 축적된 전기전하를 보존한다.
그러므로, 캐패시터(Cx)가 기입동작시에 충전전압을 보유(저장)하면, 접점(Nxa)과 접점(Nxb) 사이(트랜지스터(Tr93)의 게이트-소스사이)의 전위차는 보존되 며, 트랜지스터(Tr93)는 "ON"으로 동작하게 될 것이다.
또한, 상술한 주사신호(Vsel)(로우-레벨)의 인가와 동시에, 트랜지스터(Tr91)는 "ON"으로 동작한다. 기입전류(Ipix)(캐패시터(Cx)에 보존된 전하)에 따른 발광구동전류는 공급접점(Vdd)(고-공급전압)에서부터 트랜지스터(Tr91, Tr93)를 경유하여 유기 EL소자(OEL)로 흐르며, 유기 EL소자(OEL)는 소정의 밝기계조로 발광한다. 그러므로, 본 실시예에 적용된 화소구동회로(DCx)에서, 트랜지스터(Tr93)는 발광구동용 트랜지스터로서 기능을 갖게 된다.
<<구동제어방법>>
다음으로, 상기 구성을 갖는 표시장치의 동작을 도면들을 참고하면서 설명한다.
도 32는 본 실시예의 데이터 드라이버에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
도 33은 본 실시예의 표시패널의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
여기서, 도 30에 도시된 구성 이외에, 도 4 및 도 5에 도시된 전류생성회로의 구성도 함께 언급하면서 설명을 한다.
데이터 드라이버(130E)에서의 구동제어동작은 리셋동작, 신호보존동작 및 전류생성 공급동작을 순차적으로 설정하여 실행한다. 동작 초기에서, 신호보존동작에 앞서, 리셋동작은 상술한 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 형성된 특정상태 설정부를 경유하여 특정전압(Vr)(리셋전압)을 각 신호라인(DL1, DL2, DL3 ···)에 인가한다. 신호보존동작은 고정구간동안 표시신호 생성회로(160)로부터 공급된 표시데이터(d0 - d3)를 입력받아 보존하면서, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 형성된 데이터 래치부에 표시데이터(d0 - d3)에 기초된 반전신호를 출력한다. 전류생성 공급동작은, 데이터 래치부로부터의 출력신호를 기초로, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 형성된 전류생성부로부터 상기 표시데이터(d0 - d3)에 따르는 기입전류(Ipix)를 생성함으로써, 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 각 표시화소(EM)에 각각 공급한다.
또한, 하나의 수평선택구간내의 신호보존동작과 전류생성 공급동작을 행하는 구간 이외의 구간, 예를 들어, 리트레이스(retrace) 라인 구간동안에, 상술한 리셋동작은 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 대하여 동시에 행한다. 반대로, 신호보존동작과 전류생성 공급동작들은, 하나의 수평선택구간의 리트레이스 라인구간을 제외한 구간에서, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 대하여 순차적으로 행한다.
여기서, 도 32에 도시된 바와 같이, 리셋동작에서, 신호보존동작 전의 리트레이스 라인구간의 동안에 시스템 제어기(150)로부터 하이-레벨의 리셋제어신호(RST)를 공급함으로써, 하이-레벨의 타이밍 제어신호(CLK)가 각 OR 회로들(301, 302, 303···)로부터 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 마련된 데이터 래치부에 출력된다. 또한, 이 타이밍에 동기하여, 각 데이터 래치부에서는, 리셋 데이터로서 표시신호 생성회로(160)로부터 최저 밝기계조에 의한 발광동작(흑색 표시동작과 등가)에 대응하는 표시데이터(d0 - d3)를 공급함으로써, 적절한 표 시데이터(d0 - d3)(즉, 모두 0)의 입력과 보존을 동시에 행한다.
그런 후, 각 OR 회로들(301, 302, 303···)로부터 로우-레벨의 타이밍 제어신호(CLK)를 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)의 데이터 래치부에 출력함으로써 로우-레벨의 리셋 제어신호(RST)를 공급하고, 상기 저장된 표시데이터(d0 - d3)의 비반전 출력신호는 특정상태 설정부로 출력되며, 특정전압(Vr)(리셋전압)은 각 신호라인(DL1, DL2, DL3 ···)에 인가된다. 따라서, 각 신호라인(DL1, DL2, DL3 ···)들간의 배선용량과, 각 신호라인(DL1, DL2, DL3 ···)에 연결된 표시화소(EM)에 마련된 저장소자(캐패시터(Cx) 등)과 같은 용량소자에 축적된 전하는 방전되고, 각 전위는 소정의 저전위 상태로 설정된다.
또한, 신호보존동작에 있어서, 도 32에 도시된 바와 같이, 시스템 제어기(150)로부터 로우-레벨의 리셋 제어신호(RST)를 공급함으로써, 쉬프트 레지스터회로(131C)로부터 순차적으로 출력되는 쉬프트 신호(SR1, SR2, SR3 ···)의 신호레벨에 응답하는 타이밍 제어신호(CLK)는 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)의 데이터 래치부에 출력된다. 하이-레벨이 되는 타이밍 제어신호(CLK)로부터의 타이밍에 따라, 표시화소(EM)의 각 라인(각 신호라인(DL1, DL2, DL3 ···))에 따라 변하는 표시데이터(d0 - d3)를 각 데이터 래치부로부터 순차적으로 입력받는 동작이 연속적으로 하나의 라인구간에서 행해진다. 데이터 래치부에 의해 표시데이터(d0 - d3)의 반전 출력신호가 입력되고, 각 전류생성부에 출력되는 상태는 고정구간(예를 들어, 다음의 하이-레벨의 신호(SR1, SR2, SR3 ···)가 출력될 때 까지의 구간)동안 유지된다.
추가적으로, 전류생성 공급동작에서, 각 전류생성부에 마련된 복수개의 스위칭 트랜지스터(도 3에 도시된 스위칭 트랜지스터(Tr26-Tr29))의 "ON/OFF" 상태는 상술된 데이터 래치부로부터 출력된 반전 출력신호를 기초로 제어된다. "ON" 동작하는 스위치 트랜지스터에 연결된 계조전류 트랜지스터(도 3에 도시된 트랜지스터(Tr26-Tr29))에 흐르는 계조전류의 합성전류는 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 기입전류(Ipix)로서 순차적으로 공급된다.
여기서, 모든 신호라인(DL1, DL2, DL3 ···)에 따르는 기입전류(Ipix)는 적어도 고정구간동안 병렬로 공급되도록 구성된다. 또한, 상술한 본 실시예에서, 기준전류(Iref)에 대하여 트랜지스터 크기에 의해 미리 소정의 비율의 전류값을 갖는 복수개의 계조전류들이 생성된다. 스위칭 트랜지스터가 반전 출력신호를 기초로 "ON/OFF" 동작을 행할 때, 소정의 계조전류가 선택되고 합성되며; 현재의 기입전류(Ipix)는 데이터 드라이버(130E)측에서부터 신호라인(DL1, DL2, DL3 ···)의 방향으로 흐르도록(흘러 나오도록) 공급된다.
도 30에 도시된 바와 같은, 데이터 드라이버(130E)에 적용되는 본 실시예에서, 공통기준 전류공급선(Ls)과는 대조적으로, 이것에 의해 전류생성기(IR)로부터 공급되는 기준전류(Iref)는 고정값을 가지며, 복수개의 계조전류 생성회로(PXA1, PXA2, PXA3,···)는 병렬로 연결되는 구성을 갖는다. 기입전류(Ipix)는, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에서의 표시데이터(d0 - d3)를 기초로 동시병렬적으로 각 신호라인(DL1, DL2, DL3 ···)(표시화소(EM))에 공급되기 때문에, 기준전류공급선(Ls)을 경유하여 각 계조전류 생성회로(PXA1, PXA2, PXA3,·· ·)에에 공급되는 전류는 전류생성기(IR)에 의해 공급되는 기준전류(Iref) 자체는 아니며, 계조전류 생성회로의 갯수(즉, 표시패널(110B)에 배열된 신호라인의 갯수와 등가, 예를 들어, m 라인들)의 전류에 대응한다. 그러므로, 균등하게 분할된 전류값(Iref/m)을 갖는 전류가 공급된다.
그러므로, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 공급되는 상기 전류값(Iref/m)을 고려하여, 회로구성은 m 비율배로 설정될 수 있다. 기준전류에 대한 각 계조전류의 이러한 전류비율(기준전류 트랜지스터에 대한 계조전류 트랜지스터의 채널 폭의 비율)은 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)의 전류생성부를 형성하는 전류거울회로부에서 설정된다.
추가적으로, 각 계조전류생성부에 설정되는 다른 구성으로서, 쉬프트 레지스터 회로(131C), 예를 들어, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)로부터 출력되는 쉬프트 신호(SR1, SR2, SR3 ···)를 기초로 "ON"동작을 선택적으로 행하는 스위칭 수단이 마련될 수 있다. 기입전류(Ipix)가 표시데이터(d0 - d3)를 기초로 오직 전류생성 공급동작의 구간에서만 생성될 때, 전류 생성기(IR)로부터의 기준전류(Iref)는 변경되지 않은 채로 유지되고, 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)에 선택적으로 공급된다.
표시패널(110B)에서의 구동제어동작이 도 33에 나타나 있으며, 하나의 주기를 나타내는 한 주기 주사구간(Tsc)에서는 소망하는 화상정보가 표시패널(110B)의 하나의 화면상에 표시된다. 한 주기 주사구간(Tsc)내에서, 특정 주사라인에 연결된 표시화소(EM)가 선택된다. 기입동작구간(Tse)(선택구간)은 데이터 드라이버(130A) 로부터 공급된 표시데이터(d0 - d3)에 대응하는 기입전류(Ipix)를 기입하여, 신호전압으로서 저장한다. 저장된 신호전압을 기초로, 발광구동전류는 표시데이터에 따라 유기 EL소자(OEL)에 공급된다. 소정의 밝기계조(Tsc = Tse + Tnse)로 발광동작을 행하는 발광동작구간(Tnse)(표시화소(EM)의 비선택구간)이 설정되고, 상술된 화소구동회로(DCx)에 등가인 구동제어가 각 동작구간에서 실행된다. 여기서, 기입동작구간(Tse)은 시간이 서로 겹쳐지지 않도록 각 라인마다 설정된다. 또한, 기입동작구간(Tse)은 적어도, 상술된 데이터 드라이버(130A)의 전류생성 공급동작에서의 각 신호라인에 병렬적으로 기입전류(Ipix)를 공급하는 고정구간을 포함하는 구간으로서 설정된다.
구체적으로, 표시화소(EM)에 대한 기입동작구간(Tse)에서, 도 33에 도시된 바와 같이, 주사 드라이버(120B)에서부터 특정 라인(i-번째 라인)의 표시화소(EM)까지 소정의 신호레벨로 주사라인(SLa, SLb)을 주사함으로써, 전압성분으로서 데이터 드라이버(130A)로부터 각 신호라인(DL)에 동시병렬적으로 공급된 기입전류(Ipix)를 저장하는 동작이 행해진다. 이후의 발광동작구간(Tnse)에서는, 표시데이터에 대응하는 밝기계조로 발광하는 동작이 상술된 기입동작동안에 저장된 전압성분을 기초로 발광구동전류를 연속적으로 유기 EL소자(OEL)에 공급함으로써 유지된다.
도 33에 도시된 바와 같이, 표시패널(110B)을 구성하는 표시화소군의 각 라인상의 일련의 구동제어동작을 순서에 따라 반복적으로 실행함으로써, 하나의 화면에 대한 표시데이터는 기입되고, 각 표시화소(EM)는 소정의 밝기계조로 발광하여, 희망하는 화상정보가 표시된다.
그러므로, 본 실시예에 따른 데이터 드라이버와 표시장치에 따르면, 기입전류(Ipix)가 각 신호라인(DL)을 경유하여 각 계조전류 생성회로(PXA1, PXA2, PXA3,···)로부터 표시화소(EM)에 공급된다. 특히, 전류생성기(IR)로부터 (공통 기준전류 공급선(Ls)를 경유하여) 복수의 디지털 신호비트의 표시데이터(d0 - d3)를 기초된 신호레벨이 공급되는 일정한 기준전류(Iref)로 구성되어 생성된 기입전류(Ipix)는 요동하지 않게 된다. 표시화소(EM)에 대한 기입전류(Ipix)의 공급시간(선택시간) 동안에는, 비교적 낮은 휘도계조(기입전류(Ipix)의 전류값이 무시될 정도인 경우)를 이용하여 고해상의 표시패널 등으로 간단하게 발광동작이 설정되는 경우에서도, 기입전류(Ipix)를 생성하기 위하여 데이터 드라이버(각 계조전류 생성회로(PXA1, PXA2, PXA3,···))에 공급되는 신호에서의 이동지연현상(전송지연)의 영향은 제거될 수 있고, 데이터 드라이버의 동작속도의 감소가 제어가능하며, 표시화질과 더불어 표시장치에서의 표시반응특성이 향상되는 것을 도모할 수가 있게 된다.
또한, 특히 각 표시화소(EM)에 대한 기입전류(Ipix)의 공급동작의 경우에서, 데이터 드라이버(130E)에서의 신호보존동작과 전류생성 공급동작 이전에, 일정한 저전압으로 구성된 리셋전압이 각 신호라인(DL)에 인가된다. 데이터 드라이버는, 신호라인에 부가된 배선용량(기생용량)과 표시화소(EM)의 용량소자 즉, 저장소자(화소구동회로의 캐패시터(Cx))에서 축적된 전하를 충분히 방전시킬 수 있기 때문에, 표시장치는 초기화(리셋)될 수 있다. 새로운 표시데이터를 기초로 계조전류가 기입될 때에 표시화소(EM)의 선택구간이 간단하게 설정되면, 특히, 고휘도의 계조로 발광동작을 행한 직후에 저휘도 계조로 발광을 행하는 경우, 상술한 용량소자에 남아있는 전하에 의한 영향은 제거될 수 있으며, 신호레벨을 안정화하는데 필요로하는 시간은 단축될 수 있게 된다. 그러므로, 표시데이터에 따른 레벨이 재빨리 안정화될 수 있기 때문에, 신호라인 또는 표시화소에 인가되는 신호레벨과 표시화소에 대한 배선속도는 상승될 수 있게 된다. 또한, 표시장치의 표시반응특성과 표시화질은 향상가능해진다.
<<데이터 드라이버의 제 7 실시예>>
다음으로 상술한 표시장치에 적용된 데이터 드라이버의 제 7 실시예를 설명한다.
비록 제 6 실시예에서의 데이터 드라이버는 기입전류를 표시화소에서부터 데이터드라이버의 방향으로 유출하는 전류싱크방식에 대응하는 회로구성으로 구성되지만, 본 발명은 이것으로 국한되는 것은 아니다. 본 발명은, 기입전류가 데이터 드라이버에서부터 표시화소의 방향으로 흐르도록(흘러 나오는) 공급되는 전류인가방식의 회로구성이 구비될 수도 있다.
본 실시예에 관련한 데이터 드라이버는 전류인가방식의 회로구성으로 형성된다.
도 34는 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 7 실시예의 구성을 도시하는 회로구성도이다.
여기서, 상술한 실시예들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 34에서 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130G)는, 대략적으로, 쉬프트 레지스터 회로(131D), OR 회로그룹(300B), 기입전류 생성회로군(137B) 및 정전류 생성기(IR)로 구성된다. 쉬프트 레지스터 회로(131D)는 도 30에서 도시된 데이터 드라이버(130E)에 등가의 구성을 가지며; OR 회로그룹(300B)은, 전류생성기(IR), OR 회로들(301, 302, 303,···), 특정전압(Vr)(리셋전압)이 인가되는 전압라인으로 구성되며; 기입전류 생성회로들(PXA1, PXA2, PXA3,···)(이후부터, 편의상 기입전류생성회로(PXB)으로서 칭한다)로 구성된 기입전류 생성회로군(137B)은 기입전류(Ipix)가 표시패널(110D)측에서부터 각 신호라인(DL)을 경유하여 데이터 드라이버(130B)의 방향으로 흐르도록(흘러 나오도록) 전류극성을 설정하여 기입전류(Ipix)를 생성한다.
여기서, 각 기입전류 생성회로들(PXA1, PXA2, PXA3,···)은, 신호래치부, 전류생성부 및 특정상태 설정부로 구성된 도 25에 도시된 데이터 드라이버의 제 4 실시예에서의 기입전류 생성회로(ISx)와 등가의 구성을 갖는 구성된다.
<<화소구동회로>>
이어서, 본 실시예에 관련된 표시패널(110D)의 각 표시화소에 적용된 화소구동회로의 구성을 설명한다.
도 35는 본 실시예에서의 표시장치에 적용가능한 전류싱크방식에 대응하는 화소구동회로의 일 구성예를 도시하는 회로구성도이다.
또한, 여기에서 나타나는 화소구동회로는 본 실시예에 관련된 표시장치에 적 용가능한 하나의 예로서 제시하는 것일 뿐이다. 따라서, 등가의 기능을 갖는 이와 다른 회로구성이 있을 수 있다는 것은 말할 필요도 없다.
도 35에 도시된 바와 같이, 본 구성예에 적용된 화소구동회로(DCy)는 Nch 트랜지스터(Tr101), Nch 트랜지스터(Tr102), Nch 트랜지스터(Tr103), 및 캐패시터(Cy)로 구성된다. 주사라인(SLa - SLb)과 신호라인(DL)의 교차점 근방에서는, Nch 트랜지스터(Tr101)의 드레인 단자가 접점(Nya)에, 소스 단자는 주사라인(SL)과 평행하게 배열된 전압라인(VL)에, 그리고 게이트 단자는 주사라인(SL)에 각각 연결된다. Nch 트랜지스터(Tr102)의 드레인 단자는 접점(Nyb)에, 소스 단자는 신호라인(DL)에, 그리고 게이트 단자는 주사라인(SL)에 각각 연결된다. Nch 트랜지스터(Tr103)의 드레인 단자는 접점(Nyb)에, 소스 단자는 전압라인(VL)에, 그리고 게이트 단자는 접점(Nyb)에 각각 연결된다. 캐패시터(Cy)는 접점(Nya)과 접점(Nyb) 사이에 연결된다.
또한, 유기 EL 소자(OEL)의 휘도밝기는 화소구동회로(DCy)로부터의 발광구동전류에 의해 제어된다. 유기 EL 소자(OEL)의 애노드 단자는 화소구동회로(DCy)의 접점(Nyb)에 연결되며, 캐소드 단자는 저-공급전압(Vgnd)(접지전위)에 연결된다. 여기서, 캐패시터(Cy)는 Nch 트랜지스터(Tr103)의 게이트-소스 사이에서 형성된 기생 캐패시턴스가 되며, 기생 캐패시턴스 이외에 게이트-소스 사이에 별개로 용량성 소자(캐패시터)가 추가(부가)될 수 있다.
여기서, 도 34에 도시된 바와 같이, 전압라인(VL)은 주사라인(SL)에 평행하게 배열되며, 한 끝이 전압 드라이버(140)에 연결된 각 라인의 표시화소(EM)에 대 응하여 공통연결된다.
<<구동제어방법>>
상기 구성을 갖는 데이터 드라이버(130B)에서의 구동제어동작은 상술된 데이터 드라이버의 제 6 실시예에서의 구동제어방법(도 32 참조)과 동일하다. 초기에, 신호보존동작과 전류생성 공급동작 이전의 리셋동작에서, 리셋제어신호를 인가함으로써, 각 기입전류 생성회로들(PXB1, PXB2, PXB3,···)에 형성되어 소정의 저전위 상태를 설정하는 특정상태 설정부에 의하여 특정전압(Vr)(리셋전압)이 각 신호라인(DL1, DL2, DL3 ···)에 동시적으로 인가된다.
그런 후, 신호보존동작에서는, 각 기입전류 생성회로들(PXB1, PXB2, PXB3,···)의 데이터 래치부로부터 각 라인(표시화소(EM))에 의해 순차적으로 입력받은 표시데이터(d0 - d3)의 비반전 출력신호은 쉬프트 레지스터회로(131D)로부터 순차적으로 출력되는 쉬프트신호(SR1, SR2, SR3,···)를 기초로 각 전류생성부에 출력된다.
또한, 전류생성 공급동작에서는, 상술한 전류생성부로부터의 비반전 출력신호를 기초로, 복수개의 계조전류들이 선택적으로 합성되어 각 표시화소(EM)로부터 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 음극성의 기입전류(Ipix)를 생성하고, 기입전류(Ipix)가 데이터 드라이버(130F) 방향으로 흐르도록 순차적으로 공급한다.
기입동작구간에서, 상기 구성을 갖는 화소구동회로에서의 유기 EL소자(OEL)이 구동제어동작은, 초기에 선택레벨의 주사신호(Vsel)(하이-레벨)를 주사라인(SL) 에 인가하면서 로우-레벨의 전력공급전압(Vsc)을 전압라인(VL)에 인가된다. 또한, 상기 타이밍에 동기하여, 기입전류(Ipix)가 데이터 드라이버(130F)로부터 신호라인(DL)에 공급된다. 여기서, 표시화소(EM)측(화소구동회로(DCy))에서부터 신호라인(DL)을 경유하여 데이터 드라이버(130B)의 방향으로 적절한 전류가 흐르도록, 기입전류(Ipix)로서 음극성 전류를 공급해 주도록 한다. 따라서, 화소구동회로(DCy)를 구성하는 Nch 트랜지스터(Tr101, Tr102)가 "ON" 동작하고, 로우-레벨의 전력공급전압(Vsc)이 접점(Nya)에 인가되고, 기입전류(Ipix)의 동작에서 유출해냄으로써, 로우-레벨의 전력공급전압(Vsc) 이외에 저공급전압레벨이 Nch 트랜지스터(Tr102)를 경유하여 접점(Nyb)에 인가된다.
이러한 방식으로, 전위차가 접점(Nya)과 접점(Nyb) 사이 (Nch 트랜지스터(Tr103)의 게이트-소스 사이)에서 발생되면, Nch 트랜지스터(Tr103)는 "ON" 동작하고, 기입전류(Ipix)에 대응하는 전류가 전압라인(VL)으로부터 Nch 트랜지스터(Tr103), 접점(Nyb) 및 Nch 트랜지스터(Tr102)를 경유하여 신호라인(DL)의 방향으로 흐른다.
이 경우, 접점(Nya)과 접점(Nyb) 사이에서 생성된 전위차에 대응하는 캐패시터(Cy)의 전하가 축적되어 전압성분(캐패시터 전하)으로서 보존된다. 또한, 이 경우에서, 유기 EL소자(OEL)의 애노드 단자(접점(Nyb)에 인가되는 공급전압은 캐소드 단자의 공급전압(접지전압)보다 낮게 되고, 역-바이어스 전압이 유기 EL소자(OEL)에 인가되므로, 발광구동전류는 유기 EL소자(OEL)로 흐르지 않게 되어 발광동작이 실행되지 않게 된다.
그 후, 발광동작구간에서, 비선택레벨(로우-레벨)의 주사신호(Vsel)를 주사라인(SL)에 인가하면서, 하이-레벨의 전력공급전압(Vsc)은 전압라인(VL)에 인가된다. 이 타이밍과 동기하여, 기입전류(Ipix)의 동작에서의 전류유출은 정지된다.
Nch 트랜지스터(Tr101, Tr102)가 "ON"동작하는 동안, 기입전류(Ipix)의 동작의 전류유출에 기인한 전압레벨의 접접(Nyb)에 대한 인가는 중단(차단)되고, 따라서 접접(Nya)에 대한 전력공급전압(Vsc)의 인가는 중단된다. 그러면 캐패시터(Cy)는 기입동작에서 저장된 전하를 보존한다.
이러한 방식으로, 캐패시터(Cy)가 기입동작시에서 전하를 보존할 때에는, 접점(Nya)과 접점(Nyb) 사이 (Nch 트랜지스터(Tr103)의 게이트-소스 사이)의 전위차는 보존되고, Nch 트랜지스터(Tr103)는 "ON"상태를 유지한다. 또한, 전력공급전압은 전압라인(VL)에 인가된 접지전압보다 높은 하이레벨의 전압을 갖고 있기 때문에, 발광전류는 전압라인(VL)에서부터 Nch 트랜지스터(Tr103)과 접접(Nyb)을 경유하여 순-바이어스 방향으로 유기 EL소자(OEL)에 흐른다.
여기서, 캐패시터(Cy)에 보존된 전위차(전하전압)는, 기입동작시에서 Nch 트랜지스터(Tr103)에 대한 기입전류(Ipix)에 대응하는 전류가 흐를 때의 전위차와 등가이기 때문에, 유기 EL소자(OEL)로 흐르는 발광구동전류는 상기 전류와 동등한 전류값을 갖게 될 것이다. 기입동작구간에 기입된 계조전류에 대응하는 전압성분을 기초로, 유기 EL소자(OEL)는 발광동작구간동안 계속해서 소망의 휘도계조로 발광동작을 행한다.
또한, 주사 드라이버(120A), 전압 드라이버(140) 및 데이터 드라이버(130F) 를 이용한 도 33에 도시된 일련의 구동제어동작처럼, 표시패널(110B)을 구성하는 표시화소군의 각 라인상에서 이 동작들을 순차적으로 반복실행함으로써, 하나의 스크린에 대한 표시데이터는 기입되고, 각 표시화소(EM)는 소망하는 밝기 계조로 발광하여 희망하는 화상정보가 표시된다.
그러므로, 본 실시예에 관련된 데이터 드라이버(130F)에 적용된 표시장치에서 보듯이, 리셋동작에 의해 신호라인(DL) 또는 표시화소(EM)에 부착된 용량소자에 축적된 전하는 완전히 방전된다. 소정의 저공급상태로 초기화 된후, 표시패널(표시화소)에 공급된 각 계조전류들은 생성되고, 정전류값의 기준전류와 디지털 신호로 구성된 표시데이터를 기초로 공급된다. 이와 동시에, 표시반응특성의 향상 뿐만이 아니라, 신호라인, 기준전류 공급라인 등에 부가된 용량소자의 충전/방전동작에 기인된 데이터 드라이버동작속도의 어떠한 감소현상도 제어가능해진다. 각 신호라인에 대응하여 각각 형성된 계조전류 공급회로로부터 표시데이터에 따르는 적절한 전류값을 갖는 계조전류들이 생성되어, 각 표시화소에 공급되므로, 양호한 계조표시가 도모가능해진다.
<<데이터 드라이버의 제 8 실시예>>
다음으로, 본 실시예에 관련된 표시장치에 적용된 데이터 드라이버의 제 8 실시예를 설명한다.
본 실시예에 관련된 데이터 드라이버는, 각 신호라인에 형성된 두 세트의 기입전류 생성회로를 갖추어 구성된 상기 데이터 드라이버의 제 5 실시예와 동일하다. 각 세트의 기입전류 생성회로는 소정의 동작타이밍에 따라 공급동작을 상보적 이고 연속적으로 행하는 것 뿐만이 아니라, 표시데이터를 입력받아 보존하고, 기입전류를 생성한다. 각 기입전류 생성회로는 데이터 드라이버의 제 6 실시예에서의 기입전류 생성회로와 동일한 구성을 갖는다. 특정값으로서 특정전압(리셋전압)이 표시데이터를 위하여 신호라인에 공급된다. 여기서, 본 실시예에서, 데이터 드라이버는, 단일전류 생성기로부터 일정값을 갖는 음극성의 기준전류가 두 세트에 형성된 각 기입전류 생성회로군에 공급될 수 있도록 구성된다.
도 36은 본 발명에 관련된 표시장치에서의 데이터 드라이버의 제 8 실시예의 구성을 도시하는 회로구성도이다.
여기서, 상술한 실시예들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 36에 도시된 바와 같이, 본 실시예에 관련된 데이터 드라이버(130G)는 상술한 데이터 드라이버의 제 5 실시예와 동일하게 구성된다. 구체적으로, 데이터 드라이버(130G)는, 반전 래치회로(133C), 쉬프트 레지스터회로(134C), OR 회로그룹(300C), 선택설정회로(136C) 및 전류생성기(IR)로 구성된다. 반전 래치회로(133C)는 시스템 제어기(150)로부터 공급된 쉬프트 클럭신호(SFC)를 기초로 비반전 클럭신호(CKa)와 반전 클럭신호(CKb)를 생성하며; 쉬프트 레지스터회로(134C)는 비반전 클럭신호(CKa)와 반전 클럭신호(CKb)를 기초로 쉬프트 개시신호(STR)를 이동시키면서, 소정의 타이밍으로 쉬프트신호(SR1, SR2, SR3,···)를 순차적으로 출력하며; OR 회로그룹(300C)은 OR 회로(301, 302, 303···)으로 구성되며, 시스템 제어기(150)로부터 공급되는 리셋 제어신호(RST)와 쉬프트 레지스터(131C)로부터의 각 쉬 프트 신호들(SR1, SR2, SR3 ···)(이후부터는, 편의상, 쉬프트 신호들(SR)로서 칭한다)로부터의 데이터 제어신호를 입력신호로서 설정하는 OR 동작 결과로서의 타이밍 제어신호(CLK)를 후술할 기입전류 생성회로군(138C, 138D)에 출력한다. 두 세트의 기입전류 생성회로군(138C, 138D)은, 각 OR 회로(301, 302, 303···)로부터 출력되는 타이밍 제어신호(CLK)를 기초로 표시신호 생성회로(160)로부터 순차적으로 공급되는 표시데이터(d0 - d3)를 하나의 라인 구간에서 순차적으로 입력받아, 각 표시화소(EM)에서의 발광휘도에 대응하는 기입전류(Ipix)를 생서하여 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 공급(인가)하며; 선택설정회로(136C)는 데이터 제어신호로서 시스템 제어기(150)로부터 공급된 스위칭 제어신호를 기초로, 기입전류 생성회로군(138C, 138D)중 하나가 선택적으로 동작하도록 선택 설정점 신호(스위칭 제어신호(SEL)의 비반전신호(SLa)와 반전신호(SLb))를 생성하며; 전류생성기(IR)는 공통기준전류 공급라인(Ls)를 경유하여 기입전류 생성회로군(138C, 138D)을 구성하는 각 기입전류 생성회로들(PXC1, PXC2, PXC3,··· 와 PXD1, PXD2, PXD3,···)에 일정한 기준전류(Iref)를 공급해 준다.
여기서, 반전 래치회로(133C), 쉬프트 레지스터 회로(134C) 및 선택설정회로(136C)들 각각은 데이터 드라이버의 제 5 실시예에서의 반전 래치회로(133B), 쉬프트 레지스터 회로(134B) 및 선택설정회로(136B)들과 동일한 구성을 갖는다.
게다가, 각 기입전류 공급회로들(PXC, PXD)은, 신호래치부(10y), 전류생성부(20y) 및 특정상태설정부(40y)를 구비한 도 29에서 도시된 데이터 드라이버의 제 5 실시예에서의 기입전류 생성회로(ISy)와 동일한 구성을 갖는 구성을 갖는다.
상기 구성을 갖춘 기입전류 생성회로들(PXC, PXD)에서, 데이터 래치부(10y)로부터 출력되는 반전출력신호(d10* - d13*)를 기초로 선택레벨의 선택 설정점신호가 선택설정회로(136C)로부터 입력이 될 때에, 표시데이터(d0 - d3)에 따른 기입전류(Ipix)는 전류생성부(20y)에서 생성된다. 이와 동시에, 신호라인(DL)을 경유하여 표시화소(EM)에 상기 전류가 공급되고, 기입전류 생성회로들(PXC 또는 PXD)은 선택상태로 설정된다.
이와는 반대로, 비선택레벨의 선택 설정점신호가 선택설정회로(136C)로부터 입력이 될 때에는, 비록 표시데이터(d0 - d3)가 데이터 래치부(10y)로 입력되어 보존되더라도, 기입전류(Ipix)는 생성되지 않고, 신호라인(DL)이 공급받지 않고, 기입전류 생성회로들(PXC, PXD)은 비선택상태로 설정될 것이다.
구체적으로, 선택 설정점회로(136C)가 선택 설정점신호(스위칭 제어신호(SEL)의 비반전신호(SLa) 또는 반전신호(SLb))를 적절히 두 세트의 기입전류 생성회로군(138C, 138D)에 입력설정함으로써, 두 세트의 기입전류 생성회로군(138C, 138D) 중 하나는 선택상태로 설정되고, 나머지 다른 하나는 비선택상태로 설정된다.
<<구동제어방법>>
다음으로, 상술한 구성을 갖는 표시장치의 동작을 도면들을 참조하면서 설명한다.
도 37은 본 실시예의 데이터 드라이버에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
데이터 드라이버(130G)에서의 구동제어동작에서, 첫번째로, 한 쪽이 비선택상태로 설정되어 있는 두 세트의 기입전류 생성회로군에서, 신호보존동작은 순차적으로 각 표시화소(EM)에 따르는 표시데이터(d0 - d3)를 이 기입전류 생성회로군에 형성된 각 기입전류 생성회로(데이터 래치부)에 입력받아 보존한다. 리셋동작은 각 기입전류 생성회로(특정상태 설정부)를 경유하여 각 기입전류 생성회로군의 특정상태를 설정하고 동시에, 특정전압(Vr)(리셋전압)을 각 신호라인(DL)에 인가하고, 저장된 전하를 방전시킨다. 전류공급동작은 각 기입전류 생성회로(전류생성부)에 의해 신호보존동작에서 보존된 표시데이터(d0 - d3)에 대응하는 기입전류(Ipix)를 생성하고, 설정을 행하기 위하여 상기 기입전류(Ipix)는 각 신호라인(DL)을 경유하여 각 표시화소(EM)에 순차적으로 공급된다. 또한, 이와 같은 일련의 설정동작들은 두 세트의 기입전류 생성회로군에서 교대하여 연속적으로 행해진다.
도 37에서 도시된 바와 같이, 데이터 드라이버(130G)에서의 구동제어동작에서는, 첫째로, 스위칭 제어신호(SEL)가 시스템 제어기(150)로부터 공급된다. 신호보존동작에서, 쉬프트 레지스터회로(134C)로부터 순차적으로 출력되는 쉬프트 신호(SR1, SR2, SR3 ···)를 기초로, 기입전류 생성회로군 중의 하나가 선택설정회로(136C)에 의하여 비선택상태로 설정된 후, 표시화소(EM)의 각 라인(즉, 각각의 신호라인(DL1, DL2, DL3 ···))에 대응하여 이동하는 표시데이터(d0 - d3)는 기입전류 생성회로군(138C)을 구성하는 각 기입전류 생성회로들(PXC1, PXC2, PXC3,···)에 순차적으로 입력되고, 보존동작은 하나의 라인구간에서 연속적으로 실행된다.
연속하여, 시스템 제어기(150)로부터 스위칭제어신호(SEL)를 공급함으로써 선택설정회로(136C)가 선택상태를 설정한 후, 리셋동작에서, 특정상태(흑색 표시상태와 등가)에 대응하는 표시데이터(d0 - d3)는, 리셋제어신호(RST)를 공급함으로써, 기입전류 생성회로군(138C)의 각 기입전류 생성회로들(PXC1, PXC2, PXC3,···)에 순차적으로 입력된다. 따라서, 특정전압(Vr)(리셋전압)은 각 기입전류 생성회로들(PXC1, PXC2, PXC3,···)로부터 각 신호라인(DL)에 동시적으로 인가되고, 각 신호라인(DL1, DL2, DL3 ···)과 표시화소(EM)에 부가된 용량소자에 축적된 전하는 방전된다.
그 후, 상기 신호보존동작에서 각 기입전류 생성회로들(PXC1, PXC2, PXC3,···)(데이터 래치부)에 보존된 표시데이터(d0 - d3)에 기초된 전류생성 공급동작에서, 각각이 서로 다른 전류값 비율을 갖도록 설정된 복수개의 계조전류들을 선택적으로 합성함으로써, 각 표시화소(EM)에서의 휘도계조를 특정하는 기입전류(Ipix)는 생성되어 각 신호라인(DL1, DL2, DL3 ···)을 경유하여 순차적으로 공급된다.
또한, 도 37에 도시된 바와 같이, 상기 일련의 동작들은 두 세트의 기입전류 생성회로군(138C, 138D) 사이에서 교대로 반복실행된다. 즉, 표시데이터를 입력받는 신호보존동작을 행하면서 기입전류 생성회로군(138C) 중의 하나가 비선택구간으로서 설정되고, 다른 기입전류 생성회로군(138D)은 선택구간으로서 설정된다. 리셋동작을 실행한 후, 계조전류들은 다양한 타이밍으로 입력된 표시 데이터를 기초로 공급되고, 병렬 계조전류 공급동작을 실행한다. 그런 후, 다음의 리셋동작을 행하면서, 기입전류 생성회로군(138C)은 선택구간으로서 설정되고, 다른 기입전류 생성 회로군(138D)에서의 전류생성동작은 표시데이터를 입력받는 신호보존동작을 행하면서 비선택구간으로서 설정된다. 이러한 기입전류 생성회로들간의 상태이동은 진행절차를 교대하면서 반복적으로 행해진다.
그러므로, 본 실시예에 관련된 데이터 드라이버(130G)에 적용된 표시장치에 있어서, 리셋동작으로부터 신호라인(DL) 또는 표시화소(EM)에 부가된 용량소자에 축적된 전하는 완전하게 방전된다. 이러한 이유로 소정의 저공급상태로 초기화되고, 이후에, 표시패널(표시화소(EM))에 공급되는 각 계조전류들은 정전류값의 기준전류와 디지털 신호로 구성된 표시데이터를 기초로 생성되어 공급된다. 이와 동시에, 표시반응특성의 향상 뿐만이 아니라, 신호라인, 기준전류 공급라인 등에 부가된 용량소자의 충전/방전동작에 기인된 데이터 드라이버동작속도의 어떠한 감소현상도 제어가능해진다. 각 신호라인에 대응하여 각각 형성된 계조전류 공급회로로부터 표시데이터에 따르는 적절한 전류값을 갖는 계조전류들이 생성되어, 각 표시화소에 공급되므로, 양호한 계조표시가 도모가능해진다.
이 외에도, 두 세트의 기입전류 생성회로(군)를 갖추고, 각 기입전류 생성회로의 동작상태를 교대로 반복하고, 이러한 동작을 각 신호라인에 행함으로써, 표시데이터에 적절히 대응하는 전류값을 갖는 계조전류가 데이터 드라이버로부터 각 표시화소에 연속적으로 공급될 수 있는 점을 감안하면, 표시반응속도와 표시화질이 더욱 더 향상되는 것 뿐만이 아니라, 소정의 휘도계조로 발광하는 표시화소의 발광동작은 재빠르게 실행해질 수 있다.
또한, 상기의 데이터 드라이버에 대한 각 실시예에서, 데이터 드라이버는, 내부에 형성된 복수의 기입전류 생성회로에서 기준전류를 공급하는 것에 대하여 단일전류생성기로부터 기준전류를 공통공급하는 상기의 구성을 갖고 있지만, 본 발명은 여기로 한정되는 것은 아니다. 각 데이터 드라이버마다 정전류원을 갖출 수 있다. 게다가, 단일 데이터 드라이버내에 형성된 복수개의 계조전류 생성회로의 소정 갯수의 각 계조전류 생성회로마다 정전류원을 갖출 수 있다.
다음으로, 상기 제 6 실시예 내지 제 8 실시예에서는, 표시데이터를 기초로 표시화소에 계조전류를 기입하는 동작 이전의 신호배선 등에 부가된 배선용량(기생캐패시턴스) 또는 표시화소 등의 용량소자 즉, 저장소자에 남아있는 전하를 방전시킴으로써(리셋동작), 데이터 드라이버의 회로구성은, 표시화소에 대한 계조전류의 기입동작에서 표시데이터에 따르는 적절한 신호레벨을 안정화 시키는데에 필요한 시간을 단축시켜준다.
하지만, 본 발명은 상기 구성에 한정되는 것은 아니며, 각 표시화소를 형성하는 화소구동회로의 구성에 따라 리셋동작을 행하는 기술적 구상을 달성할 수 있다. 이후에서, 자세하게 설명한다.
<<화소구동회로의 다른 구성예들>>
도 38은 본 발명에 관련된 표시장치에 적용가능한 표시화소에 관한 다른 구성예를 도시하는 회로구성도이다.
도 39는 본 발명에 관련된 표시장치에 적용가능한 표시화소에 관한 다른 구성예를 도시하는 회로구성도이다.
비록 본 발명에 관련된 표시장치에 대한 적용에 있어서, 본 실시예에서의 표 시화소의 구성은 상기 데이터 드라이버의 제 1 및 제 5 실시예를 적용했지만, 데이터 드라이버는 본 구성에만 한정되는 것은 아니며, 다른 보충구성을 갖출 수 있다.
또한, 도 38-39에서의 구성은 도 21에 도시된다. 비록 전류인가방식에 대응하는 화소구동회로의 기본구성을 고려하여 리셋 메카니즘이 상기 기술적 구상에 기초되어 부가되고 있지만, 화소구동회로의 기본구성은 여기로 한정되는 것은 아니다. 회로에, 기입동작과 발광동작을 포함하는 일련의 동작단계들이 포함되고 발광동작을 위한 발광장치가 구비되는 한, 다른 회로구성, 예를 들어, 도 16에 도시된 화소구동회로가 적용될 수도 있다.
도 38에 도시된 바와 같이, 본 구성예에 관련된 표시화소(EM)에서의 화소구동회로(DCxa)의 트랜지스터군은, 캐패시터(Cy)와 더불어, Pch 트랜지스터(Tr81, Tr83)와 Nch 트랜지스터(Tr82, Tr84)로 구성된 도 21에서 도시된 화소구동회로(DCy)와 동일한 회로구성을 갖는다. 본 예에서의 화소구동회로(DCxa)는 Nch 트랜지스터(Tr85)를 더 포함한다. 저장소자(본 예에서 캐패시터(Cx))와 유기 EL소자(OEL)(광소자) 이외에, Nch 트랜지스터(Tr85)(방전회로)는 그 제어단자(게이트 단자)가 주사라인(SL)과 평행하게 배열된 리셋라인(RL)에 연결되며, 전류경로(소스-드레인 단자)는 접점(Nxc)과 저공급전압(Vgnd) 사이에 연결된다.
또한, 도 38에 도시된 바와 같이, 리셋기능을 갖는 Nch 트랜지스터(Tr85)가 접점(Nxc)과 저공급전압(Vgnd) 사이에 연결되는 구성을 도시하고 있지만, 본 발명은 여기로 국한되는 것은 아니다. 도 39에 도시된 바와 같이, 화소구동회로(DCxb)는 Nch 트랜지스터(Tr85)가 접점(Nxa)과 저공급전압(Vgnd) 사이에 연결되는 구성이 될 수도 있다.
또한, 도 38-39에 도시된 화소구동회로(DCxa, DCxb) 각각에서, 트랜지스터(Tr82)는 Nch 트랜지스터로 구성되며, 그 제어단자가 주사라인(SL)에 연결되는 회로구성을 갖추고 있지만, 화소구동회로에서의 동작기능은 도 21에서 도시된 화소구동회로의 동작기능과 동일하다.
상기 구성에서, 시스템 제어기(150)로부터 하이-레벨의 리셋제어신호(RST)를 인가함으로써, Nch 트랜지스터(Tr85)는 "ON"으로 동작하여, 화소구동회로(DCxa)의 접지전위와 접점(Nxc) 사이, 또는 화소구동회로(DCxb)의 접지전위와 접점(Nxa) 사이를 전기적으로 연결시킨다. 전하는 각 화소구동회로(DCxa, DCxb)에서의 저장소자(캐패시터(Cx))에 축적(보존)되고, Nch 트랜지스터(Tr85)를 경유하여 접지전위로 방전되어, 표시화소(EM)의 리셋동작이 행해진다.
<<구동제어방법>>
도 40은 본 실시예에 관련된 표시장치에서의 구동제어동작의 하나의 예를 도시하는 타이밍 차트이다.
여기서는, 도 17에 도시된 제 1 실시예의 구성을 갖는 데이터 드라이버를 설명한다.
본 실시예에 관련된 표시장치에서의 구동제어동작은, 데이터 드라이버(130A)로부터의 기입전류의 공급동작 이전에 각 표시화소(EM)에 부가된 용량소자에 축적된 전하를 방전하는 리셋동작을 시초로; 표시신호 생성회로(160)로부터 공급된 표시데이터를 데이터 드라이버의 각 기입전류 생성회로들(ILA1, ILA2, ILA3,···) 에 입력하여 보존하는 신호보존동작과; 보존된 표시데이터를 기초로 생성되고 각 신호라인(DL)에 공급되는 기입전류(Ipix)를 생성하는 전류생성 공급동작을 순차적으로 설정함으로써 행해진다.
본 실시예에 관련된 표시장치에서의 구동제어동작은, 도 40에 도시된 바와 같이, 첫번째로, 리셋동작으로 진행되는데, 이 기능은 데이터 드라이버(130A)로부터 신호라인(DL)을 경유하여 공급된 표시데이터에 따르는 기입전류를 생성한다. 하이-레벨의 리셋제어신호(RST)는 시스템 제어기(150)로부터 리셋라인(RL)을 경유하여 상기 계조전류의 기입을 위한 선택상태로 설정된 표시화소군에 공급된다. 이와 동시에, 각 표시화소(EM)에 형성된 Nch 트랜지스터(Tr85)는 "ON"동작을 행하고, 화소구동회로(DCxa, DCxb)의 특정접점(Nxc, Nxa)을 접지전위에 연결시킨다. 따라서, 전하는 화소구동회로(DCxa, DCxb)에 형성된 용량소자(캐패시터(Cx))등과 같은 저장소자에 축적된 후 접지전위에 방전된다. 각 접점(Nxc, Nxa)의 전위는 소정의 로우-레벨전위상태(리셋)로 초기화된다.
이어서, 신호보존동작에서, 상술한 각 실시예와 동일한 바와 같이, 동작은 하나의 라인구간에서 연속적으로 형성된 표시데이터를 순차적으로 입력하여 보존하고, 표시데이터를 전류생성 공급동작에 위치시킨다. 상기 보존된 표시데이터에 기초된 서로 다른 비율의 전류값으로 각각 설정된 복수개의 계조전류들을 선택적으로 합성함으로써, 기입전류(Ipix)가 생성되어 각 신호라인(DL)을 경유하여 표시화소(EM)에 순차적으로 공급된다.
이어지는 발광동작에서, 보존된 전압성분을 기초로 발광구동전류를 유기 EL 소자(OEL)에 연속적으로 공급함으로써, 각 표시화소(EM)는 표시데이터에 대응하는 휘도계조로 발광한다. 기입전류(Ipix)가 동시에 기입되어 데이터 드라이버(130A)로부터 각 신호라인(DL)에 병렬적으로 공급되고, 캐패시터(Cx)에 전압성분으로서 보존된다. 선택레벨의 주사신호를 주사라인(SL)에 인가함으로써, 상술한 리셋동작으로부터 표시화소군은 용량소자에 축적된 전하를 방전시킨다.
따라서, 본 실시예에 관련된 표시패널(표시화소(EM))에 적용된 표시장치에서는 소정의 저전위상태로 초기화되며, 표시화소(EM)에 부가된 용량소자에 축적된 전하는 리셋동작으로부터 양호하게 방전될 수 있다. 또한, 유기 EL소자(OEL)에 공급된 발광구동전류를 적절한 전류값으로서 설정하는 것 뿐만이 아니라, 표시데이터를 기초로 생성된 계조전류에 따라 적절량의 전하가 축적되도록 설정가능해진다. 그 결과, 표시반응특성의 향상 뿐만이 아니라, 이와 동시에, 표시화소(EM)에 부가된 용량소자의 충전/방전동작에 기인된 표시패널의 기입속도의 저하현상도 제어가능해진다. 또한, 각 표시화소(EM)(유기 EL소자(OEL))의 발광동작은 표시데이터에 따르는 적절한 휘도계조로 행해지므로, 양호한 계조표시가 도모가능해진다.
본 실시예에서 상술한 바와 같이, 본 구성은 표시화소(EM)(화소구동회로)에 대한 계조전류의 기입동작 이전에 저장된 전하를 방전시키는 리셋 메카니즘(Nch 트랜지스터(Tr85)와 리셋라인(RL))을 포함하고 있기때문에, 데이터 드라이버에서 리셋 메카니즘(예를 들어, 도 30에 도시된 각 기입전류 생성회로에 형성된 특정상태 설정부와 OR-게이트군)은 생략될 수 있으므로, 회로구성은 단순해지며, 표시장치의 소형화가 가능해진다.
또한, 상기 각 실시예에 관련된 표시장치는, 표시화소를 형성하는 화소구동회로로부터 발광소자측의 방향(유기 EL소자)으로 발광구동전류가 흐르도록 전류극성을 설정하는 경우에 대해서만 설명이 이루어졌지만, 본 발명은 여기로 한정되는 것은 아니다. 본 발명은, 고전위전압을 발광장치의 다른 쪽에 연결하면서 발광장치의 입력/출력단자들을 반대로 연결함으로써, 발광소자로부터 화소구동회로의 방향으로 발광전류가 흐르도록 하는 구성이 될 수도 있다.
<<표시장치의 제 2 실시예>>
다음으로, 본 발명에 관련된 전류생성회로에 있어서, 표시장치에서의 표시패널을 구성하는 각 표시화소에 형성된 화소구동회로를 적용하는 것에 관한 실시예를 도면들을 참조하면서 설명한다.
도 41은 본 발명에 관련된 표시장치의 제 2 실시예의 구성에 관한 하나의 예를 도시하는 개략적인 블럭도이다.
도 42는 본 실시예에서의 표시장치에 적용된 화소구동회로에 관한 하나의 실시예를 도시하는 회로구성도이다.
도 43은 본 실시예에서의 표시장치에 적용된 데이터 드라이버에 관한 하나의 실시예를 도시하는 회로구성도이다.
상술한 실시예들에서와 동일하거나 또는 등가의 구성에 관해서는, 동일 또는 동등한 명칭이 부여되며, 이에 관한 설명은 간략화되거나 생략한다.
도 41에 도시된 바와 같이, 본 실시예에 관련된 표시장치(100C)는, 간략하게 살펴보면, 도 13에 도시된 표시장치의 제 1 실시예와 동일한 구성을 포함한다. 비 록 본 구성에는 표시패널(110E), 주사 드라이버(120C), 데이터 드라이버(130H), 시스템 제어기(150)(미도시) 및 표시신호 생성회로(160)(미도시)가 포함되고 있지만, 표시패널(110E)과 대응하는 데이터 드라이버(130H)를 형성하는 각 표시화소(EP)에서의 화소구동회로(DCz)는 아래와 같은 다른 구성을 갖추고 있다.
구체적으로, 본 실시예에 적용된 표시패널(110E)은, 도 41에 도시된 바와 같이, 복수개의 주사라인(SL), 둘 또는 그 이상의 신호라인그룹(DLz) 세트, 복수개의 표시화소(EP) 및 전류생성기(IR)를 포함하는 구성을 갖는다. 특히, 본 구성은 평행하게 배열된 복수개의 주사라인(SL); 복수개 중의 하나의 세트로서 각각 주사라인(SL)과 직교하도록 배열된 둘 또는 그 이상의 신호라인그룹(DLz) 세트(본 실시예에서는 네 세트); 주사라인(SL)과 신호라인그룹(DLz)의 교점 부근에 배열된 복수개의 표시화소(EP)(도 41의 구성에는, 후술될 화소구동회로(DCz)와 유기 EL소자(OEL)(광소자)가 포함된다); 및 표시화소(EP)에서 정전류값을 갖는 기준전류를 정기적으로 공급해 주는 전류생성기(IR)로 구성된다.
여기서, 도 41에 도시된 바와 같이, 화소구동회로(DCz)의 구성은 발광구동과 유기 EL소자(OEL)(광소자)로 구성된다. 발광구동은, 주사 드라이버(120C)로부터 주사라인을 경유하여 각 표시화소(EP)에 인가된 주사신호(Vsel)와, 데이터 드라이버(130H)로부터 신호라인그룹(DLz)을 경유하여 공급된 계조 데이터(DP0 - DPK)(디지털 신호; 본 실시예에서는 K = 3 으로 나타난다)들을 기초로 발광구동전류를 생성하며; 유기 EL소자(OEL)(광소자)는 화소구동회로(DCz)에 의해 공급된 발광구동전류의 전류값에 따르는 소정의 휘도계조로 발광동작을 행한다.
<<화소구동회로>>
상술한 각 실시예에서의 전류생성회로의 구성은 도42에서 도시된 본 실시예에서의 화소구동회로(DCz)에 적용되며, 이것은 신호래치부(10z)(예를 들어, 도 1의 신호래치부(10)에 등가)와 전류생성부(20z)(예를 들어, 도 1의 전류생성부(20A)에 등가)를 포함한다. 신호래치부(10z)는, 주사 드라이버(120C)로부터의 주사신호(Vsel)의 인가타이밍을 기초로, 데이터 드라이버(130H)로부터 각 신호라인그룹(DLz)을 경유하여 공급되는 계조데이터(DP0 - DP3) 중에서 적절한 계조데이터(DP0 - DP3)에 대응하는 출력신호를 하나의 라인구간에서 개별적으로 동시에 입력받고; 적절한 계조데이터(DP0 - DP3)에 대응하는 소정의 구간동안 보존신호(d10 - d13)의 출력을 보존하는 것을 행한다. 전류생성부(20z)는, 기준전류 공급라인(Ls)을 경유하여 각 표시화소(EP)에 공급된 기준전류(Iref)를 기초로 생성된 복수개의 계조전류들 중에서 상술한 보존신호(d10 - d13)로부터 선택된 특정 계조전류들을 합성하고; 유기 EL소자(OEL)(광소자)에 공급해주기 위하여, 각 표시화소(EP)에서의 휘도계조에 대응하는 발광구동전류를 생성한다. 또한, 본 화소구동회로(DCz)의 구성은 본 발명에 관련된 전류생성회로(도 1 참조)와 동일하다. 여기서, 전류래치부(10z)는, 도 1에 도시된 신호래치부(10)의 구성뿐만이 아니라, 각 계조데이터(DP0 - DP3)에 대응하는 다중(네개의 세트) 래치회로를 포함하는 구성을 갖는다. 또한, 유기 EL소자(OEL)의 캐소드 단자는 전류생성부(20z)의 전류출력접점(OUTi)에 연결되는 동시에, 애노드 단자는 소정의 고전위전압에 연결된 전압접점(+V)에 연결된다.
상기 구성을 갖는 화소구동회로(DCz)에서의 유기 EL소자(OEL)의 구동제어동 작의 초기에서는, 주사라인(SL)에 하이-레벨(선택레벨)의 주사신호(Vsel)를 인가하면서, 동작은 이 타이밍에 동기된다. 그런 다음, 데이터 드라이버(130H)(후술됨)에 의해 표시신호 생성회로(160)으로부터 제공된 표시데이터(d0 - d3)에 대응하는 복수의 디지털신호 비트로 구성된 계조데이터(DP0 - DP3)가 신호라인군(DLz)에 공급된다.
따라서, 계조데이터들(DP0 - DP3)은, 화소구동회로(DCz)의 부분을 형성하는 신호래치부(10z)의 각 신호입력접점(IN0 - IN3)에 보존하도록 각각 동시에 입력된다. 각 계조데이터(DP0 - DP3)에 기초된 보존신호(d10 - d13)는 전류생성부(20z)에 출력된다.
전류생성부(20z)는, 예를 들어, 상술한 전류생성회로의 제 1 실시예에서의 전류생성부(20A)과 동일한 것으로서, 획득되어 합성되는 발광구동을 공급하고, 소정의 비율의 전류값을 갖는 복수개의 계조전류들로부터 특정 계조전류들만을 선택한다. 그런 후, 상술한 보존신호(d10 - d13)의 신호레벨에 따른 기준전류(Iref)를 기초로, 특정 계조전류들이 전류출력접점(OUTi)을 경유하여 유기 EL소자(OEL)에 생성된다(본 실시예에서는, 발광구동전류가 유기 EL소자(OEL)측에서부터 화소구동회로(DCz)의 방향으로 유입되도록 흐른다).
따라서, 표시데이터(d0 - d3)(계조데이터(DP0 - DP3))에 따른 발광구동전류가 순-바이어스 방향으로 유기 EL소자(OEL)에 흐름으로써, 유기 EL소자(OEL)는 소정의 휘도계조로 발광한다.
<<데이터 드라이버>>
데이터 드라이버(130H)는, 예를 들어, 쉬프트 레지스터 회로(131E)는, 도 43에서 도시된 바와 같은 상술한 실시예와 등가의 구성을 갖는다. 구체적으로, 본 구성에는, 래치회로(140), 출력회로(141), 시스템 제어기(150)(미도시) 및 신호생성회로(160)(미도시)가 포함된다. 래치회로(140)에는, 쉬프트 레지스터 회로(131E)로부터의 쉬프트 신호(SR1, SR2, SR3,···)의 입력 타이밍을 기초로, 표시신호 생성회로(160)(미도시)로부터 공급되는 복수의 표시데이터(d0 - d3) 비트를 각각 순차적으로 입력받아 보존하는 복수개의 래치부(LD1, LD2, LD3,···)가 포함되며; 출력회로(141)에는, 시스템 제어기(150)(미도시)로부터 출력되는 출력 인에이블 신호(WE)을 기초로, 각 신호라인군(DLz)을 경유하여 계조데이터(DP0 - DP3)로서 래치회로(140)에 보존된 표시데이터(d0 - d3)를 하나의 라인구간에서 상술한 각 표시화소(EP)에 집단적으로 공급하는 동작을 행하는 복수개의 스위치들(SW1, SW2, SW3)이 포함된다.
<<구동제어방법>>
다음으로, 상기 구성을 갖는 표시장치의 동작을 도면들을 참고하면서 설명한다.
도 44는 본 실시예에서 표시장치의 구동제어동작에 관한 하나의 예를 도시하는 타이밍 차트이다.
도 45는 본 실시예에서의 표시장치에 적용된 화소구동회로에 관한 다른 실시예를 도시하는 회로구성도이다.
첫번째로, 도 44에 도시된 바와 같이, 데이터 드라이버(130H)에서의 구동제 어동작은, 상술한 래치회로(140)를 형성하는 각 래치부(LD1, LD2, LD3,···)에 공급되는 표시데이터(d0 - d3)를 표시신호 생성회로(160)으로부터 순차적으로 입력받고 이 표시데이터를 보존하는 표시데이터 보존동작과; 표시데이터 보존동작에 의해 입력받은 표시데이터(d0 - d3)를 계조데이터(DP0 - DP3)로서 출력회로(141)의 각 스위치들(SW1, SW2, SW3)을 경유하여 각 신호라인군(DLz)에 집단적으로 공급하는 계조데이터 공급동작을 설정하는 것을 행한다.
여기서, 표시데이터 보존동작은, 쉬프트 레지스터 회로(131E)로부터 순차적으로 출력되는 쉬프트 신호(SR1, SR2, SR3,···)를 기초로, 각 표시화소(EP)에 응하여 이동하는 표시데이터(d0 - d3)를 상술한 각 래치부(LD1, LD2, LD3,···)에서 순차적으로 입력받으며, 이러한 동작은 하나의 라인구간에서 연속적으로 행해진다.
또한, 계조데이터 공급동작에서, 신호라인그룹(DLz)은, 제어기(150)로부터 출력되는 출력 인에이블 신호(WE)를 기초로, 상기 각 래치부(LD1, LD2, LD3,···)에 보존된 표시데이터(d0 - d3)를 계조데이터(DP0 - DP3)로서 이용하여 각 스위치들(SW1, SW2, SW3)을 경유하여 집단적으로 공급된다. 여기서, 표시패널(110E)에서의 계조데이터 공급동작은 특정라인의 표시화소(EP)를 선택하는 주사신호(Vsel)의 인가 타이밍과 동기되도록 구성된다. 그러므로, 본 실시예에서, 복수의 디지털신호 비트로 구성된 표시데이터(d0 - d3)를 기초로 계조데이터(DP0 - DP3)가 데이터 드라이버(130H)으로부터 표시패널(110E)에 배열된 각 신호라인군(DLz)을 경유하여 직접표시화소(화소구동회로(DCz))에 공급된다.
표시패널(110E)에서의 구동제어동작에 있어서, 도 44에 도시된 바와 같이, 주사 드라이버(120C)로부터 주사신호(Vsel)를 특정라인(i-번재 라인)의 주사라인(SL)에 인가함으로써, 상기 계조데이터 공급동작에 의하여 데이터 드라이버(130H)로부터 각 신호라인군(DLz)에 공급된 계조데이터(DP0 - DP3)는 각 표시화소(EP)(화소구동회로(DCz))에 형성된 신호래치부(10z)에 입력되고 보존되며, 계조데이터(DP0 - DP3)에 기초된 보존신호(DP10 - DP13)는 전류생성부(20z)에 출력된다.
또한, 상술한 바와 같이, 기준전류(Iref)와 보존신호(DP10 - DP13)를 기초로, 전류생성부(20z)는 표시데이터(D0 - D3)에 따른 발광구동전류를 생성하고, 전류를 유기 EL소자(OEL)에 공급한다. 따라서, 유기 EL소자(OEL)는 소정의 휘도계조로 발광한다.
또한, 본 실시예에 관련된 표시패널(110E)(화소구동회로(DCz))는, 도 41에 도시된 바와 같이, 복수개의 표시화소(EP)(화소구동회로(DCz))가 도 44에 도시된 전류 생성기(IR)로부터 기준전류(Iref)에 의해 공급되는 공통 기준전류 공급라인(Ls)에 연결되는 구성을 갖는 각 실시예에서 도시된 동일한 환경으로 설정된다. 각 유기 EL소자(OEL)에 대한 발광구동전류가 특정라인의 표시화소(EP)를 선택하는 주사신호(Vsel)에 의해 인가된 타이밍과 동기되면서 각 화소구동회로(DCz)에서의 계조데이터(DP0 - DP3)를 기초로 동시에 생성되기 때문에, 기준전류 공급라인(Ls)을 경유하여 각 라인의 표시화소(EP)에 공급되는 전류는 전류생성기(IR)로부터 공급되는 기준전류(Iref) 그 자체는 아니다. 이 전류는 각 라인의 표시화소(EP)(화소구동회로(DCz))의 갯수에 따라 거의 균등하게 분할되어 공급되는 전류값을 갖는다.
구동제어동작의 일련의 연속적인 실행이 표시패널(110E)을 형성하는 각 라인에서 실행된다. 또한, 각 라인의 유기 EL소자(OEL)의 발광동작(발광구동전류의 공급동작)은 다음의 주사신호(Vsel)가 인가될 때 까지 화소구동회로(DCz)에 의해 연속적으로 보존된다.
그러므로, 본 실시예에 관련된 표시장치(100C)를 설정에 있어서, 데이터 드라이버(130H)로부터 표시패널(110E)에 배열된 각 신호라인군(DLz)을 경유하여, 표시데이터(D0 - D3)(화소구동회로(DCz))에 대응하는 복수의 디지털 신호비트로 구성된 계조데이터(DP0 - DP3)는 표시화소(EP)(화소구동회로)에 직접 공급되며, 화소구동회로에 있어서, 발광구동전류는, 전류생성기(IR)로부터 공통 기준전류 공급라인(Ls)을 경유하여 공급된 기준전류(Iref)를 기초로 생성된 아날로그 신호로 구성되기 때문에(기입전류 생성회로의 관련 갯수로 균등하게 분할된 기준전류(Iref)로 합성된 전류), 종래기술에서 자주 사용되는, 아날로그 전류로부터 기입전류를 표시화소(EP)에 공급하는 구성과 비교하여, 신호레벨의 열화효과 뿐만이 아니라, 외부 노이즈 등이 현저하게 향상되어 이러한 악영향이 상쇄될 수 있다. 본 발명의 직접적인 결과로, 신호-대-잡음비(S/N)는 향상될 수 있으며, 또한, 유기 EL소자(OEL)(발광소자)의 발광동작은 표시 데이터에 대응하는 적절한 휘도계조로 실행될 수 있으며, 표시화질에서의 향상을 도모할 수 있게 된다.
또한, 상술한 실시예에서, 표시화소에서의 발광동작에 관련된 신호라인에 관하여, 신호레벨을 변경시키는 아날로그 신호를 흐르지 않도록 하는 구성을 갖기 때문에, 데이터 드라이버를 구성하는 표시장치에서의 표시 반응특성의 향상 뿐만이 아니라, 신호라인의 충전/방전에 기인된 동작속도의 제한을 완화시키므로, 현저환 표시화질을 달성할 수 있게된다.
표시화소(EP)에 관련한 상기 실시예에서는, 화소구동회로(DCz)에 의해 생성된 발광구동전류가 유기 EL소자(OEL)측에서부터 유입되는 방향으로 흐르게되는 전류싱크방식에 대응한 구성이지만, 본 발명은 여기로 국한되는 것은 아니며, 도 4-5와 도 45에 도시된 구성을 적용할 수 있다. 따라서, 상술한 실시예에서 나타난 바와 같은 표시장치의 구성(도 41 참조)에서, 전류생성기의 다른 끝 부분(+V 연결측)은 저전위전압(접지전압)에 연결되며, 기준전류(Iref)가 표시패널(표시화소(EP))측에서부터 저전위전압 방향으로 유입되도록 구성된다.
다음으로, 본 실시예에 관련된 표시장치에서의 다른 구성예를 설명한다.
상기 설명에서, 상술한 전류생성회로의 제 1 또는 제 2 실시예의 구성이 화소구동회로(DCz 또는 DCz')에 적용되는 것이 설명되었다. 하지만, 본 발명은 여기에 국한되는 것은 아니며, 다른 구성예로서, 화소구동회로(DCz 또는 DCz')에 상기의 전류생성회로의 제 3 또는 제 4 실시예에서의 구성이 적용될 수 있다. 표시데이터가 특정값으로 구성하는 경우, 상술한 데이터 드라이버의 제 4 내지 제 8 실시예들과 동일한 바와 같이, 회로는 특정전압(Vbk)(흑색표시전압) 또는 특정전압(Vr)(리셋전압)을 공급하도록 구성된 유기 EL소자(OEL)(광소자)를 구비할 수 있다. 이러한 표시장치 및 화소구동회로의 예시들은 도 46 - 47에 도시된다.
도 46은 본 실시예의 표시장치에 관한 다른 구성예를 도시하는 개략적인 블럭도이다.
도 47은 본 실시예에서의 표시장치에 적용된 화소구동회로에 관한 다른 실시예를 도시하는 회로구성도이다.
구체적으로, 도 41에서의 표시패널(110E)의 구성과 정반대인 도 46에 도시된 표시패널(110E')에서, 특정전압(흑색표시전압(Vbk) 또는 리셋전압(Vr))은 각 표시화소(EPa)에 특정전압을 인가해주는 외부배선을 통해서 공급된다. 각 표시화소(EPa)는 상술한 전류생성회로의 제 3 또는 제 4 실시예와 동일한 구성을 가지는 것으로서, 도 47에 도시된 바와 같이, 특정전압(Vbk 또는 Vr)을 위한 입력단자(Vin)를 포함하는 화소구동회로(DCza)가 마련된 회로구성을 갖는다. 상술한 데이터 드라이버의 제 4 내지 제 8 실시예들에서의 이러한 구성의 경우에서, 표시데이터가 특정값으로 구성되는 때에, 이것은 흑색표시전압(Vbk) 또는 리셋전압(Vr)으로서 유기 EL소자(OEL)(광소자)에 공급된 특정전압이다.
표시데이터에 대하여 4-비트 디지털 신호를 적용한 상기의 각 실시예에서는, 24 = 16 계조의 표시동작이 행해지는 예의 경우를 나타내었지만, 말할 필요도 없이,본 발명은 여기로 국한되는 것은 아니며, 더 많은 계조의 화상표시에 적용될 수 있다.
또한, 상술한 실시예에서 본 발명에 관련한 전류생성회로가 표시장치의 데이터 드라이버 또는 화소구동회로에 적용된 것을 설명하였지만, 본 발명은 이러한 적용예에 한정되는 것은 아니다. 예를 들어, 다수의 발광소자가 배열되어 형성된 프린터 헤드와 같은 경우에도 적용가능하다. 또한, 소정의 전류값을 갖는 전류를 공 급함으로써, 본 발명은 상기 전류값에 따라 소정의 구동상태에서 동작하는 다기능소자로 구성된 장치의 구동회로에 효과적으로 적용될 수도 있다.
<<전계-효과 트랜지스터의 구성>>
다음으로, 본 발명에 관련된 전류생성회로와 표시장치의 표시패널에 형성된 화소구동회로에 적용가능한 박막 전계효과 트랜지스터의 구성에 관하여 설명한다.
도 48a-48b들은 종래기술에 있어서의 N채널 박막 전계효과 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
도 49a-49b들은 종래기술에 있어서의 P채널 박막 전계효과 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
상기의 각 실시예들에서는, 데이터 드라이버를 형성하는 각 기입전류 생성회로(전류생성회로), 또는 표시패널을 형성하는 화소구동회로(전류생성부), 예를 들어, 도 3, 도 5, 도 16 및 도 21에 도시된 바와 같이, Nch(n-채널형) 또는 Pch(p-채널형) 박막 전계효과 트랜지스터(FET로서 널리 알려져 있음; 박막 트랜지스터 용어를 포함하는 경우에는 TFT로서 알려짐)와; 기준전류 트랜지스터 및 계조전류 트랜지스터로 구성된 전류거울회로로 구성된 화소구동회로에 관한 구성을 설명하였다.
여기서, 도 48B과 도 49B에서의 점선은, 발광구동에 있어서 전류거울회로 또는 화소구동회로를 형성하는 이상적인 박막 Nch 트랜지스터를 나타내는 것 뿐만이 아니라, 일정한 드레인 전류를 구성하는 소스-드레인간의 전압(Vds)에 있어서 특정전압영역(포화전압영역)에서 포화경향이 요구되는 박막 Pch 트랜지스터의 전압-전 류 특성을 나타낸다. 하지만, 도 48a 및 도 49a와 같은 기본회로의 실제사용에 있어서는, 사실상 도 48b 및 도 49b에서 실선에 의해 나타난 바와 같이, 소스-드레인간의 전압(Vds)의 증가로 일단 드레인 전류가 포화경향을 나타내기 시작하면, 도시된 바와 같이 포화기울기는 점점 증가한다. 이것은, 근래에, 예를 들어, 고속화, 저-전력소비화, 고집적화 등에서 향상이 있어왔던 사실을 감안하면 이해될 수 있 다. SOI(silicon-on-insulator)반도체층 구조를 갖는 전계효과 트랜지스터 등은 연구와 개발을 통해서 급속도로 발전되고 있다. 전계가 집중한 고립영역 부근에서 충돌 이온화가 유발되고, 이것에 의해 생성된 캐리어(Nch > n-채널형 트랜지스터에서는 정공 또는 홀, Pch > p-채널형 트랜지스터에서는 전자)가 채널영역(몸체영역과 등가)에 흐르고(흘러들어가고) 축적(기판 부유 현상)되어, 문턱전압은 낮아지고, 드레인 전류가 증가하는 킨크(kink)현상(문턱전압의 이동으로 이루워진 "(킨크)kink"라 불리우는 와류현상)에 기초된 것이라 여겨진다.
그러므로, 상기와 같은 킨크현상에 의해 드레인전류가 증가하는 현상에 따라, 드레인 전류의 양호한 포화특성은 더이상 얻을 수 없게 되는데, 전류거울회로에 설정되는 경우의 전류생성회로에서는, 기준전류에 대한 계조전류의 전류값의 비율이 소망하는 설계값이 되는 것을 요구한다. 즉, 상기 실시예들은 트랜지스터의 채널 폭의 비율대로 설정되지 않게 되며, 발광동작을 하는 때의 기입전류와 발광구동전류의 전류값들은 발광구동을 위한 트랜지스터에서 다르게 된다. 그러므로, 각 표시화소에서는 표시데이터를 기초로 적절한 휘도계조로 발광동작을 행할 수 없게 되고, 표시화질의 열화가 초래된다.
이후에서는, 화소회로(DCy)에서의 발광을 위한 트랜지스터를 설명한다. 따라서, 설명은 도 21에서 도시된 화소구동회로(DCy)을 참조하면서 행해진다.
도 50a-50b들은 발광구동용 트랜지스터(Pch 트랜지스터)에 있어서의 전압-전류 특성과, 기입동작시와 발광동작시에 설정될 수 있는 드레인 전류(발광구동전류)의 전류값과의 관계를 도시하는 도면들이다. 구체적으로, 상술한 기입동작시에 주사라인(SL)에 하이-레벨의 주사신호(Vsel)를 인가함으로써, 도 21에 도시된 바와 같이, Pch 트랜지스터(Tr81)는 "OFF"동작을 행하고, Nch 트랜지스터(Tr84)는 "ON"동작을 행하며, 기입전류(Ipix)는 Nch 트랜지스터(Tr82)와 Pch 트랜지스터(Tr83)을 경유하여 유기 EL소자(OEL)로 흐른다. 이 때에, Nch 트랜지스터(Tr84)는 "ON" 상태에 놓여 있기 때문에, Pch 트랜지스터(Tr83)의 게이트-소스간의 전압(Vgs)(접점(Nya-Nyb)사이)과 소스-드레인간의 전압(Vds)(접점(Nya-Nyc)사이는 동일하게 된다. 이 때의 전압-전류 특성곡선상의 동작점은, 예를들어, 도 50a에 도시된 포화특성의 영역내의 점(ACw)이 된다.
이와는 반대로, 발광구동동작시에서는, 주사라인(SL)에 로우-레벨의 주사신호(Vsel)가 인가됨으로써, Pch 트랜지스터(Tr81)는 "ON"동작을 행하고, Nch 트랜지스터(Tr82, Tr84)는 "OFF"동작을 행하며, 발광구동전류는 전압접점(+V)에 연결된 고전위전압으로부터 Pch 트랜지스터(Tr81, Tr83)을 경유하여 유기 EL소자(OEL)로 흐른다. 이 때에 Nch 트랜지스터(Tr84)는 "OFF" 상태에 놓여 있기 때문에, Pch 트랜지스터(Tr83)의 게이트 전압(접점(Nyb)의 전위)은 부유(floating)상태로 놓일 것이다. Pch 트랜지스터(Tr83)의 게이트-소스간의 전압에 관하여, 주사신호(Vsel)가 교체되는 직전의 기입동작시의 전위가 상기 기입동작시의 캐패시터(Cy)에 축적되는 전하로서 보존된다. 그러므로, 도 50a와 도 50b에 도시된 바와 같이, 이때의 전압-전류특성 곡선상의 동작점은 동작점(ACw)보다도 포화영역내를 저전압 방향(도 50b에서 오른쪽)으로 이동한 동작점(ACh)이 된다.여기서, 동작점(ACw)로부터 동작점(ACh)로의 천이는 소스-드레인간의 전압(-Vds)의 값에 관계되지 않고 대략 일정의 드레인 전류(-Ids)의 흐르는 포화영역내에서의 변화이다. 이상적으로, 상기 기입동작시에 설정되고, 유기 EL소자(OEL)로 흐르는 전류(발광구동전류)는 보존된 전류(기입전류(Ipix))와 거의 등가의 전류값에 의해 제어되는 것이다.
하지만, 도 49b에 도시된 Pch 트랜지스터(Tr83)의 전압-전류 특성에 따라 소스-드레인간의 전압(-Vds)의 절대치가 증가함에 따라 드레인전류(-Ids)가 점차 증대되고, 유기 EL소자(OEL)로 흐르는 전류는 기입동작시에 설정된 전류(기입전류(Ipix))와 다른 값을 갖게 된다. 이 때문에, 각 표시화소의 발광동작을 표시데이터에 기초한 적절한 휘도계조로 실시할 수 없게 된다.
또한, 본 실시예에서는, 상술한 킨크현상을 제어하기 위하여 본 발명의 구성은 적어도, SOI형 전계효과 트랜지스터의 몸체영역과 소스영역이 전류생성회로에서의 기준전류 트랜지스터, 화소구동회로에서의 발광구동용 트랜지스터와 계조전류트랜지스터에 전기적으로 연결되는 소위 몸체 단자(body terminal) 구성을 갖는 박막 트랜지스터(TFT)를 적용한다.
<<몸체 단자 구성>>
여기서는, 몸체 단자 구성을 갖는 Pch(p-채널형) 트랜지스터를 상세히 설명 한다.
도 51a-51b들은 몸체 단자 구성을 갖는 P채널 박막 트랜지스터의 평면 구성을 도시하는 개략도들이다.
도 52a-52d들은 몸체 단자 구성을 갖는 P채널 박막 트랜지스터의 단면 구성을 도시하는 개략도들이다.
여기서, 도 51a는 반도체기판상에 형성된 활성층의 평면구조를 나타내며, 도 51b는 활성층상에 전극을 형성한 상태에서의 평면구조를 나타낸다. 또한, 도 52a는 도 51b에서 도시된 구성의 A-A 단면 구성을 도시한다. 도 52b는 도 51b에서의 구성의 B-B 단면 구성을 도시한다. 도 52c와 52d들은 몸체 단자 구성을 갖는 Pch 트랜지스터와 Nch 트랜지스터를 도시하는 회로개념들이다.
여기서, 도면에 도시된 몸체 단자 구성을 갖는 전계효과 트랜지스터는 본 발명에서 개시된 전류생성회로 또는 표시장치에 적용한 예에서 나타난 장치특성을 갖는 이와 다른 트랜지스터 구조가 될 수도 있다.
몸체 단자 구성을 갖는 Pch(P-채널형) 박막 트랜지스터는, 도 51a-51b 및 도 52a-52b에 도시된 바와 같이, 소스영역(RS)(p+)과 드레인영역(RD)(p+)들이 채널영역(Rchn)(몸체영역)에 걸쳐 절연층(insS)을 통해 실리콘 등의 Nch 반도체 기판(sub)상의 전체면에 구성된 Nch 반도체층(활성층(Rac))에 격리 형성되는 동시에, 소스영역(RS)과 드레인영역(RD)의 대향축(도 51a의 수직방향)에 대하여 수직으로(도 51a의 상하방향), 채널영역(Rchn)으로부터 돌출한 접합 형성 단자영역(RT)(n+)의 구성을 갖는다.
추가적으로, 활성층(Rac)의 상부에는, 도 51b와 도 52a-52b에 도시된 바와 같이, 소스영역(RS)과 단자영역(RT)에 형성된 옴 접촉이 마련된 단일 몸체 단자 전극(EB)과; 채널영역(Rchn)의 상부상에 게이트 절연층(insG)을 통하여 형성된 게이트 전극(EG)과; 드레인영역(RD)에 옴 접촉된 드레인 전극(ED)을 구성한다. 이와 같은 몸체 단자 구성을 갖는 Nch 트랜지스터는, 도 52c에서 도시된 바와 같은 회로기호에 의해 표기된다.
비록, 여기서는 몸체 단자 구성을 갖는 Pch형 박막 트랜지스터를 설명하였지만, 도 51a-51b 및 도 52a-52b에 도시된 바와 같은 몸체 단자 구성을 갖는 Nch형 박막 트랜지스터도 거의 등가구성이다. 소스영역(n+)과 드레인영역(n+)들이 채널영역에 걸쳐 Pch 반도체층을 구성하는 활성층에서 형성되는 동시에, 단자영역(p+)이 채널영역으로부터 돌출하는 접합형성의 구성을 갖는다. 게이트전극, 드레인전극, 및 몸체 단자 전극의 구성은 상술한 Pch 트랜지스터의 경우에서와 동일하다. 이와 같은 몸체 단자 구성을 갖는 Nch 트랜지스터는 도 52d에 도시된 바와 같은 회로기호로 표기된다.
도 53a-53b들은 몸체 단자구성을 갖는 N채널 박막 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
도 54a-54b들은 몸체 단자구성을 갖는 P채널 박막 트랜지스터의 기본회로도 및 전압-전류 특성을 도시하는 도면들이다.
상기와 같은 몸체 단자 구성을 갖는 Nch(n-채널형) 트랜지스터로 구성된 도 53a 및 도 54a에 도시된 기본회로를 이용하여 검증하면, Pch(p-채널형) 박막 트랜 지스터에서의 전압-전류 특성은, 도 53b과 도 54b에서 도시된 바와 같이, 특정 전압영역에서, 소스-드레인간의 전압(Vds, -Vds)과 드레인전류(Ids, -Ids)는 양호한 포화경향을 나타내고 있다.
이것은 상술한 채널영역(Rchn)과 드레인영역(RD)의 경계부근에 형성된 전자전공쌍에서 소수 캐리어(Nch > n-채널형 트랜지스터에서는 전자공핍 또는 정공, Pch > p-채널형 트랜지스터에서는 전자)가 몸체 단자 전극(EB)을 경유하여 소스영역(RS)으로 흐르고, 채널영역(Rchn)에 대한 축적이 억제되고, 전계효과 트랜지스터의 문턱전압의 저하가 완화됨으로써 킨크현상의 생성이 억제되기 때문이다.
그러므로, 본 발명에 따르면, 해결책은, 상기와 같은 전압-전류 특성을 갖는 전계효과 트랜지스터를 상술한 각 실시예들에서의 화소구동회로 뿐만이 아니라, 전류생성부의 전류거울회로에서의 발광구동용 트랜지스터에 적용하는 것이다. 구체적으로, 본 발명에 관련된 전류생성회로, 표시장치의 데이터 드라이버, 표시패널 등에서 구성되는 경우, 표시데이터 또는 계조데이터에 기초되어 보존된 전류에 대응한 적절한 전류값을 갖는 기입전류와 발광구동전류가 생성되기 때문에, 각 표시화소에서는 표시데이터에 기초된 적절한 휘도계조로 발광구동동작을 행할 수 있게 되고 표시화질의 향상을 도모할 수 있게 된다.
본 발명은 바람직한 실시예들을 참조하면서 상술되었지만, 본 발명은 본 명세서에서 나타난 상기 실시예들에 한정되는 것은 아니다.
본 발명은 그 본질적인 기술사상을 일탈하는 것 없이 여러 형태로 구체화될 수 있으며, 따라서 본 실시예들은 본 발명의 실체에 대한 설명적인 성격을 갖고 있는 것이지, 본 발명의 범위를 제한하는 성격을 갖는 것은 아니다. 또한, 본 발명의 범위는 앞서 설명된 상세한 설명부분에 의해서 보다는 첨부되는 청구항들에 의해서 정해지는 것이기 때문에, 본 발명의 청구항의 경계범위 내 또는 이와 등가적인 범위내에서의 모든 변형들은 본 발명의 청구항에 포함되어야 한다.

Claims (78)

  1. 디지털 신호로 구성된 표시신호에 따른 화상정보를 표시하는 표시장치로서:
    서로 직각으로 교차하는 복수개의 신호라인(DL)과 복수개의 주사라인(SL)과, 복수개의 상기 신호라인과 복수개의 상기 주사라인의 교차점 부근에 배열된 광소자들을 구비한 복수개의 표시화소(EM)로 구성된 표시패널(110A);
    각각의 복수개의 상기 표시화소의 각 라인의 선택상태를 설정하는 주사신호를 각각의 상기 주사라인에 순차적으로 인가하는 주사 드라이버 회로(120A, 120B); 및
    적어도 계조전류 생성회로(21A-D)와, 구동전류 생성회로(22A-D), 및 특정상태 설정회로(30A, 30B)를 구비하는 복수개의 전류생성회로들(ILA, ILB, ISA, ISB, ISC-F, PXA-D)로 구성되는 신호구동회로(130A-G);를 포함하며,
    상기 계조전류 생성회로(21A-D)는 일정한 기준전류를 기초로 각각의 표시신호의 비트에 대응하는 복수개의 계조전류들을 생성하고,
    상기 구동전류 생성회로(22A-D)는 표시신호에 따라 생성된 상기 복수개의 계조전류들로부터 구동전류를 생성하여, 각 신호라인에 공급해주고, 그리고,
    상기 특정상태 설정회로(30A, 30B)는 상기 표시신호가 특정값을 가질 때에 상기 광소자를 특정동작상태에서 구동하도록 해주는 특정전압을 신호 라인에 공급하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서, 상기 전류생성회로는 상기 구동전류가 상기 표시화소 측으로부터 유출되는 방향으로 흐르도록 상기 구동전류의 신호극성을 설정하는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서, 상기 전류생성회로는 상기 구동전류가 상기 표시화소 측으로 유입되는 방향으로 흐르도록 상기 구동전류의 신호극성을 설정하는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서, 상기 신호구동회로에서의 복수개의 상기 전류생성회로들 각각은 상기 표시패널에서의 각 주사라인의 복수개의 상기 표시화소들 각각에 대응하여 제공되는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서, 각각의 상기 전류생성회로는 각각의 상기 주사라인의 복수개의 상기 표시화소들 각각에 대응하는 상기 구동전류를 동시적으로 공급하는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서, 각각의 상기 전류생성회로는 상기 표시신호를 입력받아 보존하는 신호보존회로(10, 101, 102, 103)를 더 포함하는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서, 상기 구동전류 생성회로는 상기 신호보존회로에 보존된 상기 표시신호의 값에 따라 상기 구동전류를 생성하는 것을 특징으로 하는 표시장치.
  8. 제 6 항에 있어서, 상기 신호보존회로는 각각의 상기 표시신호 비트를 입력받아 보존하고, 각 비트에 응답하여 출력신호를 출력하는 복수개의 래치회로들(LC0, LC1, LC2, LC3)을 포함하는 것을 특징으로 하는 표시장치.
  9. 제 1 항에 있어서, 상기 구동전류 생성회로는 상기 표시신호의 각 비트값에 응답하여 복수개의 상기 계조전류 들로부터 계조전류를 선택하는 스위칭회로(Tr26-Tr29, Tr36-Tr39, Tr66-Tr69)를 포함하는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서, 상기 전류생성회로는 상기 표시신호를 입력받아 보존하는 신호보존회로를 더 포함하는 것을 특징으로 하는 표시장치.
  11. 제 10 항에 있어서, 상기 신호보존회로는 상기 표시신호의 각 비트를 입력받아 보존하고 각 비트에 응답하여 출력신호를 출력하는 복수개의 래치회로들을 포함하며; 상기 스위칭회로는 복수개의 상기 래치회로들의 출력을 기초로 상기 계조전류를 선택하고 상기 구동전류를 생성하는 것을 특징으로 하는 표시장치.
  12. 제 1 항에 있어서, 복수개의 상기 계조전류들의 전류값은 2n (n = 0, 1, 2, 3...) 으로 규정된 서로 다른 비율을 갖는 것을 특징으로 하는 표시장치.
  13. 제 1 항에 있어서, 각각의 상기 계조전류 생성회로는 복수개의 계조전류들을 생성하는 복수개의 계조전류 트랜지스터들(Tr22-Tr25, Tr32-Tr35, Tr62-Tr65)을 포함하는 것을 특징으로 하는 표시장치.
  14. 제 13 항에 있어서, 복수개의 상기 계조전류 트랜지스터들의 크기는 서로 다르고, 각 제어단자들은 병렬연결되며; 상기 계조전류는 상기 계조전류 트랜지스터들의 각 전류경로에 흐르는 것을 특징으로 하는 표시장치.
  15. 제 14 항에 있어서, 각각의 상기 계조전류 트랜지스터들의 채널 폭은 2n (n = 0, 1, 2, 3...) 으로 규정되어 서로 다른 비율로 설정되는 것을 특징으로 하는 표시장치.
  16. 제 13 항에 있어서, 각각의 상기 계조전류 생성회로는 상기 기준전류를 기초로 기준전압을 생성하는 기준전압 생성회로를 포함하는 것을 특징으로 하는 표시장치.
  17. 제 16 항에 있어서, 상기 기준전압 생성회로는 상기 제어단자에 기준전압을 생성케 해주는 기준전류 트랜지스터들(Tr21, Tr31, Tr61)을 포함하며; 상기 기준전류는 상기 전류경로에 공급되며;
    상기 기준전류 트랜지스터의 제어단자는 복수개의 상기 계조전류 트랜지스터들의 상기 제어단자에 공통연결되는 것을 특징으로 하는 표시장치.
  18. 제 17 항에 있어서, 상기 기준전류 트랜지스터와 복수개의 상기 계조전류 트랜지스터들은 전류거울회로를 구성하는 것을 특징으로 하는 표시장치.
  19. 제 17 항에 있어서, 상기 기준전류 트랜지스터와 복수개의 상기 계조전류 트랜지스터들 중 적어도 임의의 하나는:
    반도체 기판(sub)의 전체면에서 절연층에 의해 형성된 반도체층(Rac)에서의 채널영역(Rchn);
    상기 채널영역(Rchn)에 걸쳐 형성된 소스영역(RS)과 드레인영역(RD);
    상기 소스영역과 드레인영역의 대향축을 향하여 수직방향으로 상기 채널영역으로부터 돌출형성된 단자영역(RT);
    상기 채널영역상의 게이트 절연층에 의해 형성된 게이트전극(EG);
    상기 드레인영역에 전기적으로 연결된 드레인전극(ED); 및
    상기 소스영역과 상기 단자영역에 전기적으로 연결된 단일 몸체 단자 전극(EB)을 포함하는 것을 특징으로 하는 표시장치.
  20. 제 1 항에 있어서, 각각의 상기 계조전류 생성회로는 상기 기준전류를 기초로 기준전압을 생성하는 기준전압 생성회로를 더 포함하는 것을 특징으로 하는 표시장치.
  21. 제 20 항에 있어서, 상기 기준전압 생성회로는 상기 기준전류의 전류성분에 응답하여 전하를 저장하는 전하저장회로(C1)를 포함하는 것을 특징으로 하는 표시장치.
  22. 제 1 항에 있어서, 상기 신호구동회로는:
    상기 기준전류를 공급해 주는 기준전류 공급라인과;
    상기 기준전류가 상기 기준전류 공급라인을 경유하여 복수개의 상기 계조전류 생성회로에 공급되도록 해주는 구성을 포함하는 것을 특징으로 하는 표시장치.
  23. 제 22 항에 있어서, 각각의 상기 계조전류 생성회로는 적절한 상기 계조전류 생성회로에 대한 상기 기준전류 공급라인으로부터의 상기 기준전류의 공급상태를 제어하는 공급제어 스위칭회로(TS1, TS2)를 포함하며;
    상기 공급제어 스위칭회로는 상기 기준전류가 복수개의 상기 계조전류 생성회로들 중에서 하나의 계조전류 생성회로에만 공급되도록 해주는 스위칭 제어를 선택적으로 실행하는 것을 특징으로 하는 표시장치.
  24. 제 23 항에 있어서, 각각의 상기 전류생성회로는 상기 표시신호를 입력받아 보존하는 신호보존회로를 포함하는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서, 상기 공급제어 스위칭회로의 스위칭 제어 타이밍은 상기 표시신호를 입력받아 보존하는 때의 상기 신호보존회로의 타이밍과 동기되는 것을 특징으로 하는 표시장치.
  26. 삭제
  27. 제 1 항에 있어서, 상기 구동전류는 각각의 상기 표시신호 비트에 따라 상기 계조전류들을 선택하기 위하여 생성되며;
    상기 표시신호 특정값은 각각의 상기 계조전류들 모두가 상기 표시신호로부터 비-선택되는 값이며;
    상기 특정전압은 상기 광소자를 가장 낮은 계조상태에서 구동토록 설정하는 전압인 것을 특징으로 하는 표시장치.
  28. 제 1 항에 있어서, 상기 특정상태 설정회로는, 상기 표시신호가 상기 특정값인지의 여부를 판단하는 특정 디지털값 판단부(31, 33)와, 상기 특정 디지털값 판단부에 의한 판단결과를 기초로 상기 특정전압을 상기 신호라인에 인가하는 특정전압 인가부(TN32, TP34)를 포함하는 것을 특징으로 하는 표시장치.
  29. 제 28 항에 있어서, 상기 특정 디지털값 판단부는, 상기 표시신호의 각 디지털 신호 비트값의 논리합을 기초로, 상기 표시신호가 상기 특정값인지의 여부의 판단을 행하는 것을 특징으로 하는 표시장치.
  30. 제 1 항에 있어서, 각각의 상기 전류생성회로는, 상기 구동전류를 상기 신호라인에 공급하는 타이밍 이전에 소정의 리셋전압(Vr)을 상기 신호라인에 인가하는 리셋회로(30A, 30B)를 포함하는 것을 특징으로 하는 표시장치.
  31. 제 30 항에 있어서, 상기 리셋전압은 적어도, 상기 표시화소에서의 상기 광소자에 부가된 용량소자에 축적된 전하를 방전시키고, 상기 광소자를 초기화시키는 저전위전압인 것을 특징으로 하는 표시장치.
  32. 제 30 항에 있어서, 상기 구동전류는 각각의 상기 표시신호 비트에 따라 상기 계조전류들을 선택하기 위하여 생성되며;
    상기 리셋전압은 상기 표시신호 특정값이 복수개의 상기 계조전류들의 모두를 비-선택하는 것을 전제하는 경우에 인가되는 것을 특징으로 하는 표시장치.
  33. 제 32 항에 있어서, 상기 리셋회로는:
    상기 표시신호가 특정값인지 아닌지를 판단하는 특정 디지털값 판단부(31, 33)와;
    상기 특정 디지털값 판단부에 의한 판단결과를 기초로 상기 리셋전압을 상기 신호라인에 인가하는 리셋전압 인가부(TN32, TN34)를 포함하는 것을 특징으로 하는 표시장치.
  34. 제 33 항에 있어서, 상기 특정 디지털값 판단부는, 상기 표시신호의 각 디지털 신호 비트값의 논리합을 기초로, 상기 표시신호가 상기 특정값인지 아닌지를 판단하는 것을 특징으로 하는 표시장치.
  35. 제 1 항에 있어서, 상기 표시화소에서의 상기 광소자는, 상기 공급전류의 전류값에 따르는 휘도계조로 발광구동동작을 행하는 발광소자를 포함하는 것을 특징으로 하는 표시장치.
  36. 제 35 항에 있어서, 상기 발광소자는 유기 전계발광소자(OEL)를 포함하는 것을 특징으로 하는 표시장치.
  37. 제 35 항에 있어서, 상기 표시화소는:
    상기 신호구동회로로부터 공급되는 상기 구동전류에 응답하여 전압성분을 보존하는 전압보존회로(Cx, Cy)와;
    상기 전압보존회로에 보존된 상기 전압성분을 기초로 상기 발광소자에 발광구동전류를 공급하여 상기 발광소자가 발광하도록 해주는 전류공급회로(Tr73, Tr81, Tr83, Tr91, Tr93, Tr103)를 포함하는 화소구동회로(DCx, DCy)를 적어도 포함하는 것을 특징으로 하는 표시장치.
  38. 제 37 항에 있어서, 상기 화소구동회로는 상기 전압보존회로에서 축적된 상기 전압성분에 응답하여 전하를 방전하는 전하방전회로(Tr85)를 포함하는 것을 특징으로 하는 표시장치.
  39. 제 37 항에 있어서, 상기 전류공급회로는 상기 발광소자에 발광전류를 공급하는 발광구동용의 트랜지스터를 포함하며, 상기 발광구동용의 트랜지스터는:
    반도체 기판의 전체면에서 절연층에 의해 형성된 반도체층에서의 채널영역;
    상기 채널영역에 걸쳐 형성된 소스영역과 드레인영역;
    상기 소스영역과 드레인영역의 대향축을 향하여 수직방향으로 상기 채널영역으로부터 돌출형성된 단자영역;
    상기 채널영역상의 게이트 절연층에 의해 형성된 게이트전극;
    상기 드레인영역에 전기적으로 연결된 드레인전극; 및
    상기 소스영역과 상기 단자영역에 전기적으로 연결된 단일 몸체 단자 전극을 포함하는 트랜지스터 구조를 갖는 것을 특징으로 하는 표시장치.
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 복수개의 신호라인과 복수개의 주사라인의 교차점 부근에 배열된 광소자들이 마련된 복수개의 표시화소로 구성된 표시패널에서 디지털 신호로 구성된 표시신호에 따라 화상정보를 표시하는 표시장치를 구동하는 방법으로서:
    복수개의 상기 표시화소에 대응하는 상기 표시신호를 입력받아 보존하는 단계;
    소정의 일정한 기준전류를 기초로, 각각의 표시신호 비트에 따라 생성된 복수개의 계조전류들로부터 보존된 상기 표시신호의 값에 따르는 구동전류를 생성하는 단계;
    상기 구동전류를 복수개의 상기 신호라인에 공급하는 단계 ;
    상기 표시신호가 특정값인지 아닌지의 여부를 판단하는 단계; 및
    상기 표시신호가 상기 특정값인 것으로서 판단될 때 상기 표시화소가 특정동작상태에서 동작하도록 해주는 특정전압을 상기 신호라인에 인가해주는 단계;를 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  65. 제 64 항에 있어서, 복수개의 상기 계조전류들의 전류값은 2n (n = 0, 1, 2, 3...) 으로 규정된 서로 다른 비율을 갖는 것을 특징으로 하는 표시장치의 구동방법.
  66. 제 64 항에 있어서, 상기 구동전류 생성단계는 각각의 상기 표시신호 비트의 에 응답하여 대응 계조전류들을 선택하고 합성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  67. 제 64 항에 있어서, 상기 구동전류의 신호극성은, 상기 구동전류가 상기 표시화소 측으로부터 유출되는 방향으로 흐르도록 설정되는 것을 특징으로 하는 표시장치의 구동방법.
  68. 제 64 항에 있어서, 상기 구동전류의 신호극성은, 상기 구동전류가 상기 표시화소측으로 유입되는 방향으로 흐르도록 설정되는 것을 특징으로 하는 표시장치의 구동방법.
  69. 제 64 항에 있어서, 상기 표시화소에서의 상기 광소자는, 상기 공급전류의 전류값에 따르는 휘도계조로 발광구동동작을 행하는 발광소자를 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  70. 제 69 항에 있어서, 상기 발광소자는 유기 전계발광소자인 것을 특징으로 하는 표시장치의 구동방법.
  71. 제 69 항에 있어서,
    상기 구동전류에 따른 전압성분을 보존하는 단계;
    전압보존회로에 보존된 전압성분을 기초로, 상기 발광구동소자가 발광하도록 해주는 발광구동전류를 상기 발광구동소자에 공급하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  72. 삭제
  73. 제 64 항에 있어서, 상기 구동전류는 각각의 상기 표시신호 비트에 따라 상기 계조전류들을 선택하여 생성되며;
    특정값은 상기 계조전류들의 모두가 상기 표시신호로부터 비-선택되는 값이며;
    상기 특정전압은 상기 광소자가 가장 낮은 계조상태에서 구동하도록 설정하는 전압인 것을 특징으로 하는 표시장치의 구동방법.
  74. 제 64 항에 있어서, 상기 구동전류를 각각의 상기 신호라인에 인가하기 이전에 소정의 리셋전압을 상기 신호라인에 인가하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  75. 제 74 항에 있어서, 상기 리셋전압은 적어도, 각 부하를 초기화시키고, 상기 부하에 부가된 용량소자에 축적된 전하를 방전시키는 저전위전압인 것을 특징으로 하는 표시장치의 구동방법.
  76. 제 75 항에 있어서, 상기 구동전류는 각각의 상기 표시신호 비트에 따라 상기 계조전류들을 선택하여 생성되며,
    상기 리셋전압은, 상기 표시신호가 모든 계조전류들의 비-선택을 전제로 하는 상기 특정값으로 되는 경우에 인가되는 것을 특징으로 하는 표시장치의 구동방법.
  77. 제 76 항에 있어서, 상기 리셋전압 인가단계는:
    상기 표시신호가 상기 특정값인지 아닌지를 판단하는 단계,
    상기 표시신호가 상기 특정값으로서 판단되는 경우에 상기 리셋전압을 상기 신호라인에 인가하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  78. 제 64 항에 있어서, 상기 구동전류를 각각의 상기 신호라인에 인가하는 단계 이전에, 상기 표시화소에서 상기 광소자에 부가된 용량소자에 축적된 전하를 방전시키는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 구동방법.
KR1020057007450A 2002-10-31 2003-10-29 표시장치 및 표시장치 구동방법 KR100803412B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2002317225 2002-10-31
JPJP-P-2002-00317225 2002-10-31
JPJP-P-2002-00345876 2002-11-28
JP2002345876A JP4247660B2 (ja) 2002-11-28 2002-11-28 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JPJP-P-2003-00103871 2003-04-08
JP2003103871A JP4241144B2 (ja) 2002-10-31 2003-04-08 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置
JP2003170376A JP4074995B2 (ja) 2003-06-16 2003-06-16 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置
JPJP-P-2003-00170376 2003-06-16

Publications (2)

Publication Number Publication Date
KR20050061580A KR20050061580A (ko) 2005-06-22
KR100803412B1 true KR100803412B1 (ko) 2008-02-13

Family

ID=32234310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007450A KR100803412B1 (ko) 2002-10-31 2003-10-29 표시장치 및 표시장치 구동방법

Country Status (6)

Country Link
US (1) US7864167B2 (ko)
EP (1) EP1556851A2 (ko)
KR (1) KR100803412B1 (ko)
AU (1) AU2003276706A1 (ko)
TW (1) TWI249151B (ko)
WO (1) WO2004040543A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP4304585B2 (ja) * 2003-06-30 2009-07-29 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
KR100568592B1 (ko) * 2003-12-30 2006-04-07 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치와 그의 구동방법
EP1643754A1 (en) * 2004-09-29 2006-04-05 CSEM Centre Suisse d'Electronique et de Microtechnique SA Highly sensitive solid-state image sensor
US7353007B2 (en) * 2005-02-03 2008-04-01 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices
TWI413957B (zh) 2005-03-01 2013-11-01 Innolux Corp 主動式矩陣陣列裝置
TWI321768B (en) * 2006-01-19 2010-03-11 Chi Mei El Corp Display and driving method for pixel thereof
KR20070105514A (ko) * 2006-04-26 2007-10-31 삼성전자주식회사 계조 레벨의 비트수에 따른 계조 표현 장치 및 그 방법
KR100746646B1 (ko) * 2006-07-11 2007-08-06 삼성전자주식회사 디스플레이 구동 회로 및 이를 갖는 액정 표시 장치
JP2008089823A (ja) * 2006-09-29 2008-04-17 Casio Comput Co Ltd マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法
JP2008146568A (ja) * 2006-12-13 2008-06-26 Matsushita Electric Ind Co Ltd 電流駆動装置および表示装置
KR20090010398A (ko) * 2007-07-23 2009-01-30 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN101373582B (zh) * 2007-08-24 2010-08-25 北京京东方光电科技有限公司 液晶显示器抗拖影方法
US7514989B1 (en) * 2007-11-28 2009-04-07 Dialog Semiconductor Gmbh Dynamic matching of current sources
FR2931296B1 (fr) * 2008-05-13 2013-04-26 Commissariat Energie Atomique Circuit de controle d'un pixel a coordonnees chromatiques variables
TWI412982B (zh) * 2009-04-30 2013-10-21 Innolux Corp 影像顯示系統與輸入位置判斷方法
CN102034439B (zh) * 2009-09-28 2013-06-05 北京京东方光电科技有限公司 液晶显示驱动装置
JP2011164136A (ja) * 2010-02-04 2011-08-25 Global Oled Technology Llc 表示装置
US11246905B2 (en) 2016-08-15 2022-02-15 President And Fellows Of Harvard College Treating infections using IdsD from Proteus mirabilis
CN111034359B (zh) * 2017-08-30 2023-01-10 平面系统公司 用于led驱动器电路系统的输出级的电流控制器
CN110930937B (zh) * 2019-12-19 2022-05-13 业成科技（成都）有限公司 显示面板及驱动方法
CN111540313B (zh) * 2020-05-11 2021-10-08 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、显示基板和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874964A (en) 1987-05-28 1989-10-17 Sony Corporation Current generating circuit
US4996523A (en) * 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JP3039791B2 (ja) 1990-06-08 2000-05-08 富士通株式会社 Ｄａコンバータ
JPH07202599A (ja) 1993-12-28 1995-08-04 Toshiba Corp 音量コントロール回路
JP3467334B2 (ja) 1994-10-31 2003-11-17 Ｔｄｋ株式会社 エレクトロルミネセンス表示装置
JPH1093436A (ja) 1996-09-19 1998-04-10 Oki Electric Ind Co Ltd デジタル・アナログ変換回路
JP2000105574A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP2000276108A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
US6266000B1 (en) 1999-04-30 2001-07-24 Agilent Technologies, Inc. Programmable LED driver pad
KR100556480B1 (ko) 1999-05-13 2006-03-03 엘지전자 주식회사 평면 디스플레이소자의 전류제어 장치
JP3259774B2 (ja) * 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
TW512304B (en) * 2000-06-13 2002-12-01 Semiconductor Energy Lab Display device
EP1170719B1 (en) 2000-07-07 2011-09-14 Seiko Epson Corporation Current driven electrooptical device, e.g. organic electroluminescent display, with complementary driving transistors to counteract threshold voltage variations
WO2002017289A1 (en) 2000-08-21 2002-02-28 Emagin Corporation Grayscale static pixel cell for oled active matrix display
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
KR100291768B1 (ko) 2000-09-04 2001-05-15 권오경 액정표시장치의 소오스 드라이버
US6781567B2 (en) 2000-09-29 2004-08-24 Seiko Epson Corporation Driving method for electro-optical device, electro-optical device, and electronic apparatus
JP2002140041A (ja) 2000-10-30 2002-05-17 Alps Electric Co Ltd 表示装置の駆動回路
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7015882B2 (en) 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP4735911B2 (ja) 2000-12-28 2011-07-27 日本電気株式会社 駆動回路及びこれを用いた定電流駆動装置
US6323631B1 (en) * 2001-01-18 2001-11-27 Sunplus Technology Co., Ltd. Constant current driver with auto-clamped pre-charge function
TW522754B (en) * 2001-03-26 2003-03-01 Rohm Co Ltd Organic EL drive circuit and organic EL display device using the same
US7012597B2 (en) 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003150115A (ja) 2001-08-29 2003-05-23 Seiko Epson Corp 電流生成回路、半導体集積回路、電気光学装置および電子機器
CN100365688C (zh) 2001-08-29 2008-01-30 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP4191931B2 (ja) 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
KR100912320B1 (ko) 2001-09-07 2009-08-14 파나소닉 주식회사 Ｅｌ 표시 장치
US20050057580A1 (en) 2001-09-25 2005-03-17 Atsuhiro Yamano El display panel and el display apparatus comprising it
US6777885B2 (en) 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
JP2003122303A (ja) 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法
JP4251801B2 (ja) 2001-11-15 2009-04-08 パナソニック株式会社 Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP3807321B2 (ja) 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP3647846B2 (ja) 2002-02-12 2005-05-18 ローム株式会社 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP3637911B2 (ja) 2002-04-24 2005-04-13 セイコーエプソン株式会社 電子装置、電子機器、および電子装置の駆動方法
JP3647443B2 (ja) 2002-05-28 2005-05-11 ローム株式会社 有機ｅｌ駆動回路の駆動電流値調整回路、有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP3970110B2 (ja) 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
JP2004037656A (ja) 2002-07-01 2004-02-05 Toshiba Matsushita Display Technology Co Ltd 駆動方法、駆動用回路、表示装置
US8730230B2 (en) 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
KR100742063B1 (ko) 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP4304585B2 (ja) 2003-06-30 2009-07-29 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP4103079B2 (ja) 2003-07-16 2008-06-18 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4203656B2 (ja) 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器

Also Published As

Publication number Publication date
KR20050061580A (ko) 2005-06-22
WO2004040543A3 (en) 2004-09-23
TWI249151B (en) 2006-02-11
EP1556851A2 (en) 2005-07-27
AU2003276706A1 (en) 2004-05-25
US7864167B2 (en) 2011-01-04
US20060139251A1 (en) 2006-06-29
WO2004040543A2 (en) 2004-05-13
TW200424986A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100803412B1 (ko) 표시장치 및 표시장치 구동방법
US7545351B2 (en) Display device and display panel and driving method thereof
KR100939735B1 (ko) 신호선 구동회로, 발광장치 및 그 구동방법
KR100706092B1 (ko) 전기 광학 장치, 그 구동 방법 및 전자 기기
US7397447B2 (en) Circuit in light emitting display
KR100653846B1 (ko) 유기 발광 다이오드의 구동 회로 및 구동 방법
US9626913B2 (en) Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
WO2005116968A1 (en) Oled display with ping pong current driving circuit and simultaneous scanning of lines
JP2005099712A (ja) 表示装置の駆動回路および表示装置
US20050140602A1 (en) Light emitting display device and driving method thereof
JP2005338653A (ja) 表示装置及びその駆動制御方法
JP2007241012A (ja) 表示装置及びその駆動制御方法
JP4247660B2 (ja) 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4232193B2 (ja) 電流生成供給回路及び電流生成供給回路を備えた表示装置
JP4103079B2 (ja) 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4074995B2 (ja) 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置
JP4241144B2 (ja) 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置
JP4811434B2 (ja) 電流生成供給回路及び電流生成供給回路を備えた表示装置
JP4103139B2 (ja) 電流生成供給回路及び該電流生成供給回路を備えた表示装置
CN112735332A (zh) 显示设备
JP4329868B2 (ja) 表示装置
JP4305085B2 (ja) 電流生成供給回路及び電流生成供給回路を備えた表示装置
KR100627419B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
JP2004361575A (ja) 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP2005017977A (ja) 電流生成供給回路及び該電流生成供給回路を備えた表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12