JP4241144B2 - 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電流生成供給回路を備える駆動制御装置及びその制御方法並びに該駆動制御装置を備えた表示装置に関し、特に、画像表示信号に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子を備えた表示パネルに適用可能な電流生成供給回路を備える駆動制御装置及びその制御方法、並びに、該駆動制御装置を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００５】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた書込電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記書込電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００６】
ここで、上記ディスプレイにおける表示駆動動作においては、複数の表示画素（発光素子）に対して、データドライバにより表示データに応じた電流値を有する個別の書込電流を生成し、走査ドライバにより選択された特定の行の表示画素に同時に供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅（信号幅）で供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００７】
このようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図３１に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。
【０００８】
このようなデータドライバにおいては、トランジスタＴＰｒに流れる基準電流Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する駆動電流ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。なお、図３１に示したようなデータドライバ（定電流駆動回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【０００９】
また、データドライバの他の構成としては、例えば、図３２に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍと、該ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍごとに設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍとを備えたものを良好に適用することができる。
【００１０】
このようなデータドライバにおいては、電流源ＰＩから出力される表示データに応じた電流Ｉdtを、時系列的に入力されるラッチ制御信号ＳＬ１、ＳＬ２、・・・ＳＬｍに基づいて、ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍに順次保持し、所定のタイミングで入力される出力イネーブル信号Ｓenに基づいて、出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、各ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍに保持された電流Ｉdtに基づく駆動電流ＩＤ１、ＩＤ２、・・・ＩＤｍを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図３２においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【００１１】
なお、図３１、図３２に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された駆動電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。
【００１２】
【特許文献１】
特開２００２−２０２８２３号公報 （第３頁、図２、図１５）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、データドライバにより表示データに応じた駆動電流を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素（データライン）に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、電流源から共通の電流供給ラインを介して供給される電流も変化することになる。一般に信号配線には寄生容量（配線容量）が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線（データライン、電流供給ライン）に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微小である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の時間を要することになる。
【００１４】
一方、データドライバにおける動作は、データライン数（すなわち、表示画素数）が増加するほど、各データラインにおける電流の保持動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作に所定時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。
すなわち、表示パネルの小型化や高精細化（高解像度化）等に伴って、データラインを介して供給される駆動電流の電流値が小さくなるほど、データドライバの動作速度が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１５】
（２）また、従来技術に示したようなデータドライバを備えた表示装置においては、データドライバにおいて表示データに応じた書込電流を生成して、各データラインを介して表示画素に供給するように構成されているが、書込電流は、発光素子の発光状態に応じて変化するアナログ信号であるため、信号レベルの劣化や外部ノイズの影響を受けやすく、表示画素（発光素子）における発光輝度の低下やバラツキを生じて、適切な輝度階調での画像表示が阻害されるという問題を有していた。
【００１６】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される書込電流が微小な場合であっても、該書込電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の書込電流を出力することができる電流生成供給回路を備える駆動制御装置及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載の駆動制御装置は、複数の負荷の各々に所定の負荷駆動電流を供給して駆動する駆動制御装置であって、基準電流を供給する定電流源と、前記複数の負荷の各々に対応して設けられ、前記定電流源に接続されて前記基準電流が供給される電流供給線に並列に接続され、前記負荷駆動電流を生成して前記各負荷に供給する複数の電流生成供給回路と、を備え、前記各電流生成供給回路は、供給される複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、前記定電流源から供給される前記基準電流に基づいて、前記デジタル信号の各ビットに対応して各々異なる比率の電流値を有する複数の階調電流を生成する構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択して合成し、前記負荷駆動電流として前記負荷に供給する電流生成手段と、を備え、前記電流生成手段は前記電流供給線に接続されて前記基準電流の当該電流生成手段への供給状態を制御するスイッチ手段を有し、前記デジタル信号は、前記複数の負荷の各々に対応して、前記信号保持手段に順次供給され、前記信号保持手段は、前記デジタル信号の供給タイミングに基づき、前記各負荷に対応したタイミングで前記デジタル信号を順次取り込んで保持し、前記電流生成手段の前記スイッチ手段は、前記信号保持手段が前記デジタル信号を順次取り込むタイミングに同期して選択的に切換制御されて、前記基準電流が前記複数の電流生成供給回路のうちの唯一の前記電流生成供給回路の前記電流生成手段に対してのみ供給されることを特徴とする
請求項２記載の駆動制御装置は、請求項１記載の駆動制御装置において、前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、前記選択された前記階調電流の合成電流を、前記負荷駆動電流として供給することを特徴とする。
【００１８】
請求項３記載の駆動制御装置は、請求項２記載の駆動制御装置において、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴とする。
請求項４記載の駆動制御装置は、請求項３記載の駆動制御装置において、前記複数の階調電流トランジスタは、チャネル幅が各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項５記載の駆動制御装置は、請求項３又は４記載の駆動制御装置において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧−電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする。
【００１９】
請求項６記載の駆動制御装置は、請求項５記載の駆動制御装置において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする。
【００２０】
請求項７記載の駆動制御装置は、請求項２乃至６のいずれかに記載の駆動制御装置において、前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする。
請求項８記載の駆動制御装置は、請求項２乃至６のいずれかに記載の駆動制御装置において、前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする。
【００２１】
請求項９記載の駆動制御装置は、請求項１記載の駆動制御装置において、前記各電流生成供給回路における前記スイッチ手段は、各々、該各電流生成供給回路の前記信号保持手段に前記デジタル信号を取り込み保持する際のタイミングに同期して切換制御されて、前記各電流生成供給回路の前記電流生成手段に前記基準電流が順次供給されることを特徴とする。
【００２２】
請求項１０記載の駆動制御装置は、請求項１乃至９のいずれかに記載の駆動制御装置において、前記負荷は、前記電流生成手段から供給される前記合成電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項１１記載の駆動制御装置は、請求項１０記載の駆動制御装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
請求項１２記載の駆動制御装置の制御方法は、複数の負荷の各々に対応して設けられた複数の電流生成供給回路を備え、該各電流生成供給回路により所定の負荷駆動電流を生成して前記各負荷に供給することにより、前記複数の負荷を所定の動作状態で駆動する駆動制御装置の制御方法において、前記各電流生成供給回路に供給される複数ビットのデジタル信号を順次取り込み保持する動作を、前記複数の負荷に対応して順次繰り返すステップと、定電流源から供給される基準電流を、前記デジタル信号を順次取り込むタイミングに同期して、前記複数の電流生成供給回路の各々に選択的に順次供給するステップと、前記基準電流が供給された前記各電流生成供給回路において、該基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成し、該各階調電流のうち、前記保持された前記デジタル信号の値に応じて特定の前記階調電流を選択して合成し、前記負荷駆動電流を順次生成するステップと、前記負荷駆動電流を前記複数の負荷の各々に対して順次供給するステップと、を含むことを特徴とする。
【００２３】
請求項１３記載の駆動制御装置の制御方法は、請求項１２記載の駆動制御装置の制御方法において、前記階調電流は、前記基準電流に対して、２ｎ（ｎ＝０、１、２、３、・・・）で規定される電流値を有するように設定されていることを特徴とする。
請求項１４記載の駆動制御装置の制御方法は、請求項１２又は１３記載の駆動制御装置の制御方法において、前記負荷駆動電流は、前記負荷から前記電流生成供給回路に引き込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする。請求項１５記載の電流生成供給回路の制御方法は、請求項１２又は１３記載の駆動制御装置の制御方法において、前記負荷駆動電流は、前記前記電流生成供給回路から前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする。
【００２４】
請求項１６記載の駆動制御装置の制御方法は、請求項１２記載の駆動制御装置の制御方法において、前記基準電流は、前記デジタル信号を取り込み保持する際のタイミングに同期して前記各電流生成供給回路に順次供給されることを特徴とする。
請求項１７記載の駆動制御装置の制御方法は、請求項１２乃至１６のいずれかに記載の駆動制御装置の制御方法において、前記複数の負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【００２５】
請求項１８記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、基準電流を供給する定電流源と、前記複数の信号線の各々に対応して設けられ、前記定電流源に接続されて前記基準電流が供給される電流供給線に並列に接続され、前記駆動電流を生成して前記各信号線を介して前記各画素に供給する複数の電流生成供給回路と、を備え、前記各電流生成供給回路は、少なくとも、前記表示信号に基づいて供給される複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、前記定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応して各々異なる比率の電流値を有する複数の階調電流を生成する構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択して合成し、前記駆動電流として前記各表示画素に供給する電流生成手段と、を備え、前記電流生成手段は前記電流供給線に接続されて前記基準電流の当該電流生成手段への供給状態を制御するスイッチ手段を有し、前記デジタル信号は、選択状態にある行の前記複数の画素の各々に対応して、前記信号保持手段に順次供給され、前記信号保持手段は、前記デジタル信号の供給タイミングに基づき、前記各画素に対応したタイミングで前記デジタル信号を順次取り込んで保持し、前記電流生成手段の前記スイッチ手段は、前記信号保持手段が前記デジタル信号を取り込むタイミングに同期して選択的に切換制御されて、前記基準電流が前記複数の電流生成供給回路のうちの唯一の前記電流生成供給回路の前記電流生成手段に対してのみ供給されることを特徴とする。
【００２６】
請求項１９記載の表示装置は、請求項１８記載の表示装置において、前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、前記選択された階調電流の合成電流を、前記駆動電流として供給することを特徴とする。
請求項２０記載の表示装置は、請求項１９記載の表示装置において、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続され、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴とする。
【００２７】
請求項２１記載の表示装置は、請求項２０記載の表示装置において、前記複数の階調電流トランジスタは、チャネル幅が各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項２２記載の表示装置は、請求項１９乃至２１のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする。
請求項２３記載の表示装置は、請求項１９乃至２１のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする。
【００２８】
請求項２４記載の表示装置は、請求項１８記載の表示装置において、前記各電流生成供給回路における前記スイッチ手段は、各々、該各電流生成供給回路の前記信号保持手段に前記デジタル信号を取り込み保持する際のタイミングに同期して切換制御されて、前記各電流生成供給回路の前記電流生成手段に前記基準電流が順次供給されることを特徴とする。
【００２９】
請求項２５記載の表示装置は、請求項１８乃至２４のいずれかに記載の表示装置において、前記表示画素は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項２６記載の表示装置は、請求項１８乃至２４のいずれかに記載の表示装置において、前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする。
請求項２７記載の表示装置は、請求項２５又は２６記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする。
【００３０】
請求項２８記載の表示装置は、請求項２０又は２１記載の表示装置において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧−電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする。
請求項２９記載の表示装置は、請求項２６乃至２８のいずれかに記載の表示装置において、前記表示画素を構成する前記発光駆動手段は、電圧−電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする。
【００３１】
請求項３０記載の表示装置は、請求項２８又は２９記載の表示装置において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする。
【００３８】
すなわち、本発明に係る駆動制御装置及びその制御方法は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷（表示画素、発光素子）に対して、所定の電流値を有する負荷駆動電流（書込電流、発光駆動電流）を生成して個別に供給する複数の電流生成供給回路を備える電流駆動装置であって、各電流生成供給回路は複数の負荷の各々に対応して設けられ、基準電流を供給する定電流源に接続されて基準電流が供給される電流供給線に並列に接続されており、各電流生成供給回路は、供給される複数ビットのデジタル信号を並列的に保持する信号ラッチ部（信号保持手段）と、該複数ビットのデジタル信号に対応した電流値を有する負荷駆動電流を生成、出力する電流生成部（電流生成手段）と、を備え、電流生成部は、更に、電流供給線に接続されて基準電流の当該電流生成部への供給状態を制御するスイッチ手段を有し、デジタル信号は複数の負荷の各々に対応して、信号ラッチ部に順次供給され、信号ラッチ部は、デジタル信号の供給タイミングに基づき、各負荷に対応したタイミングでデジタル信号を順次取り込んで保持し、電流生成部のスイッチ手段は、信号保持手段がデジタル信号を順次取り込むタイミングに同期して選択的に制御されて、複数の電流生成供給回路のうちの唯一の電流生成供給回路の電流生成部に対してのみ基準電流が供給され、基準電流が供給された電流生成部により、信号ラッチ部に保持されたデジタル信号ごとに、所定の電流値を有する個別の階調電流を生成し、該階調電流を合成（電流値を合算）して、上記負荷駆動電流として出力するように構成されている。
ここで、電流生成部としては、チャネル幅が各々所定の比率となるように形成された複数の薄膜トランジスタ（階調電流トランジスタ）を並列に接続したカレントミラー回路構成を適用することにより、定電流源から供給される一定の電流値を有する基準電流に対して、上記所定の比率で規定される電流値を有する階調電流を生成することができる。
【００３９】
これにより、カレントミラー回路部の基準電流トランジスタに一定の基準電流を流すのみで、各階調電流トランジスタに異なる電流値を有する複数の階調電流を一義的に生成することができ、上記複数ビットのデジタル信号に基づいて、これらの階調電流から特定の階調電流を選択して合成することにより、所望の電流値を有する負荷駆動電流を生成することができ、該負荷駆動電流の生成に関連して電流生成供給回路に供給される信号レベルが変動しない構成を有しているので、負荷駆動電流が微小な場合であっても、電流生成供給回路に接続される電流供給線に付加された寄生容量への充放電動作に起因する影響を排除して、電流生成供給回路、又は、電流生成供給回路を備えた電流駆動装置の動作速度を向上させることができる。
【００４０】
また、上記カレントミラー回路部において、各階調電流トランジスタのチャネル幅を各々２^ｎ（ｎ＝０、１、２、３、・・・）で規定される比率に設定することにより、（ｎ＋１）個の階調電流トランジスタに、基準電流の２^ｎで規定される電流値を有する階調電流が流れ、これらを合成することにより、２^ｎ段階の電流値を有する負荷駆動電流を生成することができる。したがって、複数のデジタル信号に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
【００４１】
さらに、少なくとも、上記電流生成供給回路を構成するカレントミラー回路部の基準電流トランジスタ及び階調電流トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、入力されるデジタル信号に基づいて保持した電流に対して、適切に対応した電流値を有する負荷駆動電流を生成することができ、負荷を適切な駆動状態で動作させることができる。
【００４２】
また、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような駆動制御装置をデータドライバ（信号駆動手段）、もしくは、各表示画素内の画素駆動回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号保持部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の階調電流の合成電流を、書込電流又は発光駆動電流として、表示画素又は発光素子に供給するように構成されている。
【００４３】
これにより、上述したように、電流生成供給回路を構成するカレントミラー回路部の基準電流トランジスタに一定の電流値を有する基準電流を流すのみで、表示データ（表示信号）に応じた電流値を有する書込電流又は発光駆動電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、書込電流又は発光駆動電流が微小な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する書込電流又は発光駆動電流を迅速に生成して発光素子に出力することができる。したがって、表示画素（発光素子）を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。
【００４４】
特に、上述した駆動制御装置を各表示画素内の画素駆動回路に適用した場合にあっては、表示パネルに配設される各データラインを介して、表示データに対応する複数ビットのデジタル信号を各表示画素（画素駆動回路）に直接供給することができ、また、各画素駆動回路において該デジタル信号に基づいてアナログ信号からなる発光駆動電流を生成することができるので、表示画素にアナログ信号からなる書込電流を供給する構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくなり、表示データに対応した適切な輝度階調で発光素子を発光動作させることができ、信号対ノイズ比（Ｓ／Ｎ比）を改善して表示画質の向上を図ることができる。
【００４５】
また、データドライバに適用される電流生成供給回路を構成するカレントミラー回路部（基準電流トランジスタ及び階調電流トランジスタ）、さらには、表示画素内の画素駆動回路を構成する発光駆動用トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、表示データに基づいて保持した電流に対して、適切に対応した電流値を有する書込電流や発光駆動電流を生成することができ、各表示画素を表示データに基づいた適切な輝度階調で発光動作させて、表示画質の向上を図ることができる。
【００４６】
また、上述したような駆動制御装置を表示装置のデータドライバや、各表示画素内の画素駆動回路に適用した場合においては、各データラインや表示画素に対応して、共通の電流供給線に並列的に接続された複数の電流生成供給回路に対して、各電流生成供給回路（電流生成手段）に設けられたスイッチ手段を選択的に切換制御することにより、一時に唯一の電流生成供給回路にのみ、基準電流が供給されるように制御する。これにより、電流発生源（定電流源）から供給される一定の電流値を有する基準電流が分割されることなく、各電流生成供給回路に選択的に供給され、該基準電流をそのまま用いて負荷駆動電流が生成されるので、各電流生成供給回路相互の回路特性や、能動素子の素子特性のバラツキの影響を受けることなく、表示データに応じた適切かつ均一化された電流値を有する負荷駆動電流を表示画素や発光素子等の負荷に供給することができ、輝度階調のバラツキの抑制された、良好な表示画質を実現することができる。
【００４７】
【発明の実施の形態】
以下、本発明に係る電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
＜電流生成供給回路の一実施形態＞
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。
図１は、本発明に係る電流生成供給回路の一実施形態を示す概略構成図である。
【００４８】
図１に示すように、本実施形態に係る電流生成供給回路ＩＬＡは、電流値を指定するための複数ビット（本実施形態においては、４ビットの場合を示す）のデジタル信号ｄ０、ｄ１、ｄ２、ｄ３（ｄ０〜ｄ３）を個別に取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（ＬＣ０〜ＬＣ３）を備えた信号ラッチ部１０と、電流発生源（定電流源）ＩＲＡから供給される一定の電流値を有する基準電流Ｉrefを取り込み、上記信号ラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０、ｄ１１、ｄ１２、ｄ１３（ｄ１０〜ｄ１３）に基づいて、基準電流Ｉrefに対して所定比率の電流値を有する負荷駆動電流ＩＤを生成して出力する電流生成部２０Ａと、を有して構成されている。ここで、電流発生源ＩＲＡは、電流供給線Ｌｓを介して電流生成部２０Ａ方向に基準電流Ｉrefを流すために、高電位電源に接続された電源接点＋Ｖに接続されている。
【００４９】
以下、上記各構成について、具体的に説明する。
図２は、本実施形態に適用されるラッチ回路の一具体例を示す回路構成図であり、図３は、本実施形態に適用される電流生成部の一具体例を示す回路構成図である。
信号ラッチ部１０は、図１に示すように、デジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０〜ＬＣ３が並列に設けられ、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号ＣＬＫに基づいて、各々個別に供給される上記デジタル信号ｄ０〜ｄ３を同時に取り込み、当該デジタル信号ｄ０〜ｄ３に基づく信号レベルを出力、保持する動作を実行する。
【００５０】
ここで、信号ラッチ部１０を構成する各ラッチ回路ＬＣ０〜ＬＣ３は、図２に示すように、ｐチャネル型及びｎチャネル型の電界効果型トランジスタ（ＭＯＳＴ）を直列に接続した周知の相補型トランジスタ回路（ＣＭＯＳ）を複数備えた構成を適用することができる。
具体的には、図２に示すように、ラッチ回路ＬＣ（ＬＣ０〜ＬＣ３）は、ｐチャネル型トランジスタＴｒ１及びｎチャネル型トランジスタＴｒ２からなるＣＭＯＳ１１と、ｐチャネル型トランジスタＴｒ３及びｎチャネル型トランジスタＴｒ４からなるＣＭＯＳ１２と、ｐチャネル型トランジスタＴｒ５及びｎチャネル型トランジスタＴｒ６からなるＣＭＯＳ１３と、ｐチャネル型トランジスタＴｒ７及びｎチャネル型トランジスタＴｒ８からなるＣＭＯＳ１４と、ｐチャネル型トランジスタＴｒ９及びｎチャネル型トランジスタＴｒ１０からなるＣＭＯＳ１５と、ｐチャネル型トランジスタＴｒ１１及びｎチャネル型トランジスタＴｒ１２からなるＣＭＯＳ１６と、を備えた構成を有している。
【００５１】
ＣＭＯＳ１１の入力接点（ラッチ回路ＬＣのクロック入力端子）ＣＫには、タイミング制御信号（クロック信号）ＣＬＫが入力され、その出力接点Ｎ１１はＣＭＯＳ１２の入力接点に接続されている。また、ＣＭＯＳ１３の入力端子には、上記タイミング制御信号ＣＬＫが入力され、その出力接点Ｎ１２はＣＭＯＳ１２の出力接点とともに、ＣＭＯＳ１４の入力接点に接続されている。ＣＭＯＳ１４の出力接点Ｎ１３は、ＣＭＯＳ１５及びＣＭＯＳ１６の入力接点に接続されるとともに、該出力接点Ｎ１３の信号レベルが反転出力信号として、ラッチ回路ＬＣの反転出力端子ＯＴ^＊（明細書中では、便宜的に「ＯＴ^＊」と記す；図２の符号参照）から出力される。一方、ＣＭＯＳ１５の出力接点Ｎ１５の信号レベルは、非反転出力信号として、ラッチ回路ＬＣの非反転出力端子ＯＴから出力される。
【００５２】
また、ＣＭＯＳ１１、ＣＭＯＳ１４、ＣＭＯＳ１５及びＣＭＯＳ１６を構成する各ｐチャネル型トランジスタＴｒ１、Ｔｒ７、Ｔｒ９及びＴｒ１１は、電流路の一端が高電位電源Ｖddに接続され、また、各ｎチャネル型トランジスタＴｒ２、Ｔｒ８、Ｔｒ１０及びＴｒ１２は、電流路の一端が低電位電源Ｖgnd（接地電位）に接続されている。ＣＭＯＳ１２のｐチャネル型トランジスタＴｒ３及びＣＭＯＳ１３のｎチャネル型トランジスタＴｒ６は、電流路の一端がラッチ回路ＬＣの信号入力端子ＩＮに接続されて、上記デジタル信号ｄ０〜ｄ３が入力され、また、ＣＭＯＳ１２のｎチャネル型トランジスタＴｒ４及びＣＭＯＳ１３のｐチャネル型トランジスタＴｒ５は、電流路の一端が上記ＣＭＯＳ１６の出力接点Ｎ１４に接続されている。
【００５３】
このような構成を有する信号ラッチ部１０においては、最初のタイミング制御信号ＣＬＫ（所定の信号幅を有するハイレベルのパルス信号）が印加されると、ＣＭＯＳ１２のｐチャネル型トランジスタＴｒ３側及びＣＭＯＳ１３のｎチャネル型トランジスタＴｒ６がオン動作して、当該タイミングにおけるデジタル信号ｄ０〜ｄ３が取り込まれ、ＣＭＯＳ１２及びＣＭＯＳ１３の共通の出力接点Ｎ１２の信号レベルがデジタル信号ｄ０〜ｄ３により規定される。これにより、出力接点Ｎ１２の信号レベル（デジタル信号ｄ０〜ｄ３の信号レベル）に基づいて、非反転出力端子ＯＴ及び反転出力端子ＯＴ^＊、ＣＭＯＳ１６の出力接点Ｎ１４の各信号レベル（ハイレベル／ローレベル）が確定する。
【００５４】
ここで、上記タイミング制御信号ＣＬＫの印加後（すなわち、タイミング制御信号ＣＬＫがローレベル状態）においては、ＣＭＯＳ１２のｐチャネル型トランジスタＴｒ３側及びＣＭＯＳ１３のｎチャネル型トランジスタＴｒ６がオフ動作するが、ＣＭＯＳ１２のｎチャネル型トランジスタＴｒ４及びＣＭＯＳ１３のｐチャネル型トランジスタＴｒ５がオン動作して、ＣＭＯＳ１６の出力接点Ｎ１４の信号レベル（非反転出力信号（非反転出力端子ＯＴの信号レベル）と同等）が取り込まれて、ＣＭＯＳ１２及びＣＭＯＳ１３の共通の出力接点Ｎ１２の信号レベルが規定される。これにより、タイミング制御信号ＣＬＫの印加時と同等の信号レベルを有する非反転出力信号（非反転出力端子ＯＴの信号レベル）及び反転出力信号（反転出力端子ＯＴ^＊の信号レベル）が継続して出力される。この出力信号の信号レベルは、次回のタイミング制御信号ＣＬＫの印加時における信号入力端子ＩＮの信号レベル（デジタル信号ｄ０〜ｄ３の信号レベル）が変化するまで、同一の出力状態が保持される。
【００５５】
一方、電流生成部２０Ａは、図３に示すように、基準電流Ｉrefに対して、各々、異なる比率の電流値を有する複数の単位電流（以下、「階調電流」と記す）Ｉdsa、Ｉdsb、Ｉdsc、Ｉdsdを生成するカレントミラー回路部２１Ａと、上記複数の階調電流Ｉdsa〜Ｉdsdのうち、上記信号ラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号ｄ１０、ｄ１１、ｄ１２、ｄ１３（図２に示した非反転出力端子ＯＴの信号レベル）に基づいて、任意の階調電流を選択するスイッチ回路部２２Ａと、を備えている。
【００５６】
具体的には、図３に示すように、電流生成部２０Ａに適用されるカレントミラー回路部２１Ａは、電流供給線Ｌｓを介して基準電流Ｉrefが供給される電流入力接点ＩＮｉと低電位電源（接地電位）Ｖgndとの間に電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｇに接続されたｎチャネル型のトランジスタ（基準電流トランジスタ）Ｔｒ２１と、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと低電位電源Ｖgndとの間に各電流路が接続されるとともに、制御端子が接点Ｎｇに共通に接続された複数（ラッチ回路ＬＣ０〜ＬＣ３に対応した４個）のｎチャネル型のトランジスタ（階調電流トランジスタ）Ｔｒ２２、Ｔｒ２３、Ｔｒ２４、Ｔｒ２５と、を備えた構成を有している。ここで、接点Ｎｇは、電流入力接点ＩＮｉに直接接続されているとともに、低電位電源Ｖgndとの間に容量Ｃ１が接続された構成を有している。
【００５７】
また、電流生成部２０Ａに適用されるスイッチ回路部２２Ａは、負荷が接続される電流出力接点ＯＵＴｉと各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に電流路が接続されるとともに、制御端子に上記各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０〜ｄ１３が並列的に印加される複数（４個）のｎチャネル型のトランジスタＴｒ２６、Ｔｒ２７、Ｔｒ２８、Ｔｒ２９と、を備えた構成を有している。
ここで、本実施形態に係る電流生成部２０Ａにおいては、特に、カレントミラー回路部２１Ａを構成する各階調電流トランジスタＴｒ２２〜Ｔｒ２５に流れる階調電流Ｉdsa〜Ｉdsdが、基準電流トランジスタＴｒ２１に流れる基準電流Ｉrefに対して、各々異なる所定の比率の電流値を有するように設定されている。具体的には、各階調電流トランジスタＴｒ２２〜Ｔｒ２５のトランジスタサイズが、各々異なる比率、例えば、各階調電流トランジスタＴｒ２２〜Ｔｒ２５のチャネル長を一定とした場合の各チャネル幅の比（Ｗ２：Ｗ３：Ｗ４：Ｗ５）が１：２：４：８になるように形成されている。
【００５８】
これにより、各階調電流トランジスタＴｒ２２〜Ｔｒ２５に流れる階調電流Ｉdsa〜Ｉdsdの電流値は、基準電流トランジスタＴｒ２１のチャネル幅をＷ１とすると、各々Ｉdsa＝（Ｗ２／Ｗ１）×Ｉref、Ｉdsb＝（Ｗ３／Ｗ１）×Ｉref、Ｉdsc＝（Ｗ３／Ｗ１）×Ｉref、Ｉdsd＝（Ｗ４／Ｗ１）×Ｉrefに設定される。すなわち、階調電流トランジスタＴｒ２２〜Ｔｒ２５のチャネル幅を、各々２^ｎ（ｎ＝０、１、２、３、・・・；２^ｎ＝１、２、４、８、・・・）に設定することにより、階調電流間の電流値を２^ｎで規定される比率に設定することができる。
【００５９】
このように電流値が設定された各階調電流Ｉdsa〜Ｉdsdから、後述するように、複数ビットのデジタル信号ｄ０〜ｄ３（出力信号ｄ１０〜ｄ１３）に基づいて、任意の階調電流を選択して合成することにより、２^ｎ段階の電流値を有する負荷駆動電流ＩＤが生成される。すなわち、図１乃至図３に示したように、４ビットのデジタル信号ｄ０〜ｄ３を適用した場合、各階調電流トランジスタＴｒ２２〜Ｔｒ２５に接続されるトランジスタＴｒ２６〜Ｔｒ２９のオン状態に応じて、２^４＝１６段階の異なる電流値を有する負荷駆動電流ＩＤが生成される。
【００６０】
このような構成を有する電流生成部２０Ａにおいては、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルに応じて、スイッチ回路部２２Ａの特定のトランジスタがオン動作（トランジスタＴｒ２６〜Ｔｒ２９のいずれか１つ以上がオン動作する場合のほか、いずれのトランジスタＴｒ２６〜Ｔｒ２９もオフ動作する場合を含む）し、該オン動作したトランジスタに接続されたカレントミラー回路部２２Ａの階調電流トランジスタ（Ｔｒ２２〜Ｔｒ２５のいずれか１つ以上）に、基準電流トランジスタＴｒ２１に流れる基準電流Ｉrefに対して、所定比率（ａ×２^ｎ倍；ａは基準電流トランジスタＴｒ２１のチャネル幅Ｗ１により規定される定数）の電流値を有する階調電流Ｉdsa〜Ｉdsdが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの階調電流の合成値となる電流値を有する負荷駆動電流ＩＤが、図示を省略した負荷側から、電流出力接点ＯＵＴｉ、オン状態にあるトランジスタ（Ｔｒ２６〜Ｔｒ２９のいずれか）及び階調電流トランジスタ（Ｔｒ２２〜Ｔｒ２５のいずれか）を介して低電位電源Ｖgndに流れる。
【００６１】
したがって、本実施形態に係る電流生成供給回路ＩＬＡにおいては、タイミング制御信号ＣＬＫにより規定されるタイミングで、信号ラッチ部２１Ａに入力される複数ビットのデジタル信号ｄ０〜ｄ３に応じて、電流生成部２２Ａにより所定の電流値を有するアナログ電流からなる負荷駆動電流ＩＤが生成されて、負荷に供給されることになる（本実施形態においては、上述したように、負荷側から電流生成供給回路方向に負荷駆動電流が引き込まれる）。
なお、後述するように、上記複数ビットのデジタル信号としては、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素に供給される書込電流、又は、各表示画素の発光素子に供給される発光駆動電流に対応する。詳しくは、後述する。
【００６２】
＜電流生成供給回路の他の実施形態＞
次に、本発明に係る電流生成供給回路の他の実施形態について、図面を参照して説明する。
図４は、本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。図５は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
上述した実施形態においては、電流生成供給回路ＩＬＡに接続された負荷側から、電流生成供給回路ＩＬＡ方向に負荷駆動電流ＩＤを引き込むように構成した場合（便宜的に、「電流シンク方式」と記す）について示したが、本実施形態においては、電流生成供給回路側から負荷方向に負荷駆動電流を流し込む構成（便宜的に、「電流印加方式」と記す）を有している。
【００６３】
具体的には、図４に示すように、本実施形態に係る電流生成供給回路ＩＬＢは、上述した実施形態と同等の構成を有する信号ラッチ部１０と、電流生成部２０Ｂと、を有するとともに、電流生成部２０Ｂに電流供給線Ｌｓを介して接続された電流発生源ＩＲＢが、電流生成部２０Ｂ側から電流発生源ＩＲＢ方向に基準電流Ｉrefを流すように、低電位電源Ｖgndに接続されている。
信号ラッチ部１０は、複数のデジタル信号ｄ０〜ｄ３に対応してラッチ回路ＬＣ０〜ＬＣ３が個別に設けられた構成を有し、各ラッチ回路ＬＣ０〜ＬＣ３の反転出力信号ｄ１０^＊〜ｄ１３^＊（図２に示した反転出力端子ＯＴ^＊の信号レベルであって、明細書中では、便宜的に「ｄ１０^＊〜ｄ１３^＊」と記す；図４の符号参照）が電流生成部２０Ｂに出力されるように接続されている。
【００６４】
本実施形態に係る電流生成部２０Ｂは、図５に示すように、概略、上述した実施形態（図３参照）と略同等の回路構成を有するカレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂと、を備え、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号ｄ１０^＊〜ｄ１３^＊に基づいて、基準電流Ｉrefに対して、所定比率の電流値を有する複数の階調電流Ｉdsi、Ｉdsj、Ｉdsk、Ｉdslを任意に選択、合成して生成される負荷駆動電流ＩＤを負荷に供給するように構成されている。
【００６５】
具体的には、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを構成する全てのトランジスタＴｒ３１〜Ｔｒ３９がｐチャネル型からなり、基準電流トランジスタＴｒ３１は、電流入力接点ＩＮｉと電源接点＋Ｖとの間に接続されるとともに、制御端子が電流入力接点ＩＮｉ及び接点Ｎｇ並びに容量Ｃ１を介して電源接点＋Ｖに接続され、また、階調電流トランジスタＴｒ３２〜Ｔｒ３５は、各々、接点Ｎｉ、Ｎｊ、Ｎｋ、Ｎｌと電源接点＋Ｖとの間に接続されるとともに、制御端子が接点Ｎｇに共通に接続され、また、スイッチング用のトランジスタＴｒ３６〜Ｔｒ３９は、各々、上記接点Ｎｉ、Ｎｊ、Ｎｋ、Ｎｌと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子に各々、ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０^＊〜ｄ１３^＊が並列的に印加されるように構成されている。
【００６６】
ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各階調電流トランジスタＴｒ３２〜Ｔｒ３５のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタを基準として、所定の比率になるように形成され、各電流路に流れる階調電流Ｉdsi〜Ｉdslが、基準電流Ｉrefに対して、各々異なる所定の比率の電流値を有するように設定されている。
【００６７】
これにより、本実施形態に係る電流生成供給回路２０Ｂにおいても、信号ラッチ部２０Ｂ（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０^＊〜ｄ１３^＊の信号レベルに応じて、スイッチ回路部２２Ｂの特定のトランジスタＴｒ３６〜Ｔｒ３９がオン動作して、階調電流トランジスタＴｒ３２〜Ｔｒ３５を介して基準電流Ｉrefの所定比率倍の電流値を有する階調電流Ｉdsi〜Ｉdslが流れ、これらの合成電流が電流出力接点ＯＵＴｉを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、電流生成供給回路側から負荷方向に負荷駆動電流が流れ込む）。
【００６８】
したがって、上述した各実施形態に示した電流生成供給回路ＩＬＡ、ＩＬＢにおいては、電流発生源ＩＲＡ、３０Ｂから電流供給線Ｌｓを介して、電流生成部２０Ａ、２０Ｂに基準電流Ｉrefを供給し、複数ビットのデジタル信号ｄ０〜ｄ３（信号ラッチ部１０の出力信号ｄ１０〜ｄ１３、ｄ１０^＊〜ｄ１３^＊）に基づいて、該基準電流Ｉrefに対して所定比率の電流値を有する複数の階調電流Ｉdsi〜Ｉdslから特定の階調電流を選択、合成して、所望の電流値を有する負荷駆動電流ＩＤを生成、出力することにより、上記電流供給線（信号配線）Ｌｓに供給される電流（基準電流）の変化に伴う電位変動をほとんど生じることがないので、例えば、生成される負荷駆動電流が微少な場合であっても、該寄生容量の充放電に起因する電流生成供給回路の動作遅延を招くことがなくなり、電流生成供給回路、又は、電流生成供給回路を適用した電流駆動装置の動作速度に対する制約を緩和して、負荷をより高速に駆動することができる。
【００６９】
そして、上述したような構成及び機能を有する電流生成供給回路は、表示装置の駆動制御装置（データドライバ）、もしくは、表示装置（表示パネル）の表示画素を構成する画素駆動回路に良好に適用することができる。以下に、本発明に係る電流生成供給回路を備えた表示装置について、具体的に説明する。
＜第１の適用例＞
まず、本発明に係る電流生成供給回路を表示装置の駆動制御装置（データドライバ）に適用した場合の実施形態について、図面を参照して説明する。
【００７０】
＜表示装置＞
図６は、本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図であり、図７は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。また、図８は、本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流シンク方式を採用した構成について説明する。
【００７１】
図６、図７に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬに接続されたデータドライバ（信号駆動手段）１３０Ａと、上記走査ラインＳＬに並行して配設され、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された電源ラインＶＬに接続された電源ドライバ１４０と、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１６０と、を備えて構成されている。
【００７２】
以下、上記各構成について具体的に説明する。
（表示パネル）
表示パネル１１０Ａは、具体的には、図７に示すように、相互に並列に配設された複数の走査ラインＳＬ及び電源ラインＶＬと、該走査ラインＳＬ及び電源ラインＶＬに対して、直交するように配設された複数のデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図７中、後述する画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００７３】
表示画素は、例えば、走査ドライバ１２０から走査ラインＳＬを介して印加される走査信号Ｖsel、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される書込電流（駆動電流）Ｉpix、電源ドライバ１４０から電源ラインＶＬを介して印加される電源電圧Ｖscに基づいて、各表示画素における書込電流Ｉpixの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、電流駆動型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００７４】
ここで、画素駆動回路ＤＣｘは、概略、走査信号Ｖselに基づいて各表示画素の選択／非選択状態を制御し、選択状態において表示データに応じた書込電流Ｉpixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。
【００７５】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬに選択レベル（例えば、ハイレベル）の走査信号Ｖselを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０Ａにより表示データに基づく書込電流Ｉpixを各データラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００７６】
走査ドライバ１２０Ａは、具体的には、図７に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応させて複数段備え、システムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（選択レベル）を有する走査信号Ｖselとして各走査ラインＳＬに印加される。
【００７７】
（データドライバ）
データドライバ１３０Ａは、システムコントローラ１５０から供給されるデータ制御信号（サンプリングスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１６０から供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する書込電流Ｉpixを生成して、各データラインＤＬに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ１３０Ａにおいては、上述した本発明に係る電流生成供給回路（図１参照）を良好に適用することができる。データドライバ１３０Ａの具体的な回路構成例やその駆動制御動作については後述する。
【００７８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬに選択レベルの電源電圧Ｖsc（例えば、接地電位以下に設定されたローレベル）を印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路ＤＣｘ）を介してデータドライバ１３０Ａ方向に、表示データに基づく所定の書込電流Ｉpixを引き込み、一方、走査ドライバ１２０により各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬに非選択レベル（例えば、ハイレベル）の電源電圧Ｖscを印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路ＤＣｘ）を介して有機ＥＬ素子ＯＥＬ方向に、上記書込電流Ｉpixと同等の発光駆動電流を流すように制御する。
【００７９】
電源ドライバ１４０は、具体的には、図７に示すように、概略、上述した走査ドライバ１２０Ａと同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応させて複数段備え、システムコントローラ１５０から供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（例えば、走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖscとして各電源ラインＶＬに印加される。
【００８０】
（システムコントローラ）
システムコントローラ１５０は、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の各々に対して、走査制御信号及びデータ制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、サンプリングスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖsel及び書込電流Ｉpix、電源電圧Ｖscを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００８１】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０Ａ、電源ドライバ１４０に対して供給する上記走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００８２】
なお、本実施形態においては、表示パネル１１０Ａの周辺に付設されるドライバとして、図６及び図７に示したように、走査ドライバ１２０Ａ及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図８に示すように、走査ドライバ１２０Ｂに、走査信号Ｖselの生成、出力タイミングに同期して電源電圧Ｖscを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化、省スペース化することができる。
【００８３】
また、図６乃至図８に示した表示装置の構成は、表示パネルを構成する各表示画素に設けられる画素駆動回路が後述するように（図９参照）、走査信号Ｖselとともに電源電圧Ｖscの信号レベルを適宜設定制御することにより、所定の駆動制御動作を実現する回路構成を有する場合に対応したものであるが、本発明はこれに限定されるものではなく、後述するように（図１３参照）、例えば、画素駆動回路が高電位電源に直接接続されて、定常的に一定の電圧レベルが印加される回路構成を有するものであってもよく、この場合、図６及び図７に示した表示装置において電源ドライバ１４０を有していない構成を適用することもできる。
【００８４】
＜画素駆動回路の構成例＞
次いで、上述した表示装置（表示パネル）の各表示画素に適用される画素駆動回路について簡単に説明する。
図９は、本実施形態に係る表示装置に適用することができる画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【００８５】
図９に示すように、本実施例に係る画素駆動回路ＤＣｘは、例えば、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎxaに各々接続されたｎチャネル型トランジスタＴｒ４１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎxbに各々接続されたｎチャネル型トランジスタＴｒ４２と、ゲート端子が接点Ｎxaに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎxbに各々接続されたｎチャネル型トランジスタＴｒ４３と、接点Ｎxa及び接点Ｎxb間に接続されたコンデンサＣｘと、を備えた構成を有している。
【００８６】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎ１２に、また、カソード端子が接地電位Ｖgndに各々接続された構成を有している。ここで、コンデンサＣｘは、ｎチャネル型トランジスタＴｒ４３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００８７】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の書込電流Ｉpix（上述した負荷駆動電流ＩＤに相当する）をデータラインＤＬに供給する。ここでは、書込電流Ｉpixとして、負極性の電流を供給し、画素駆動回路ＤＣｘ側からデータラインＤＬを介してデータドライバ１３０Ａ方向に当該電流を引き込むように設定する。
【００８８】
これにより、画素駆動回路ＤＣｘを構成するｎチャネル型トランジスタＴｒ４１及びＴｒ４２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎxa（すなわち、ｎチャネル型トランジスタＴｒ４３のゲート端子及びコンデンサＣｘの一端側）に印加されるとともに、書込電流Ｉpixの引き込み動作によりｎチャネル型トランジスタＴｒ４２を介してローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎxb（すなわち、ｎチャネル型トランジスタＴｒ４３のソース端子及びコンデンサＣｘの他端側）に印加される。
【００８９】
このように、接点Ｎxa及びＮxb間（ｎチャネル型トランジスタＴｒ４３のゲート−ソース間）に電位差が生じることにより、ｎチャネル型トランジスタＴｒ４３がオン動作して、電源ラインＶＬからｎチャネル型トランジスタＴｒ４３、接点Ｎxb、薄膜トランジスタＴｒ４２を介して、データラインＤＬ方向に書込電流Ｉpixに対応した書込動作電流が流れる（後述する図１２参照）。
このとき、コンデンサＣｘには、接点Ｎxa及びＮxb間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、このとき、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎxb）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００９０】
次いで、発光動作期間においては、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、書込電流Ｉpix（すなわち、書込制御電流）の引き込み動作を停止する。
これにより、ｎチャネル型トランジスタＴｒ４１及びＴｒ４２がオフ動作して、接点Ｎxaへの電源電圧Ｖscの印加が遮断されるとともに、接点Ｎxbへの書込電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【００９１】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎxa及びＮxb間（ｎチャネル型トランジスタのＴｒ４３のゲート−ソース間）の電位差が保持されることになり、ｎチャネル型トランジスタＴｒ４３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎxb）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【００９２】
したがって、電源ラインＶＬからｎチャネル型トランジスタＴｒ４３、接点Ｎxbを介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣｘ１により保持される電位差（充電電圧）は、上記書込動作時においてｎチャネル型トランジスタＴｒ１３に書込動作電流を流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、上記書込動作電流と同等の電流値を有することになる。これにより、発光動作期間においては、書込動作期間に書き込まれた所定の発光状態（輝度階調）に対応する電圧成分に基づいて、発光駆動電流が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する（後述する図１２参照）。このように、本実施例に係る画素駆動回路においては、ｎチャネル型トランジスタＴｒ４３は、発光駆動用トランジスタとしての機能を有していることになる。
【００９３】
＜データドライバの一構成例＞
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図１に示した電流生成供給回路が各データラインに個別に設けられ、各々の電流生成供給回路に対して、例えば、単一の電流発生源から共通の電流供給線を介して、一定の電流値を有する正の基準電流が供給されるように構成されている。
図１０は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここでは、上述した電流生成供給回路の構成と対応付けながら説明する。
【００９４】
具体的には、本実施例に係るデータドライバ１３０Ａは、例えば、図１０に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３１と、該シフトレジスタ回路１３１からのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の入力タイミングに基づいて、表示信号生成回路１６０から順次供給される１行分の表示データＤ０〜Ｄｋ（ここでは、便宜的にｋ＝３とする；上述したデジタル信号ｄ０〜ｄ３に相当する）を順次取り込み、各表示画素における発光輝度に対応した書込電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する書込電流生成回路群１３２Ａと、該書込電流生成回路群１３２Ａを構成する各書込電流生成回路（上述した電流生成供給回路ＩＬＡに相当する）ＩＬＡ１、ＩＬＡ２、・・・に対して、データドライバ１３０Ａの外部に設けられた電流発生源ＩＲ（上述した電流発生源ＩＲＡに相当する）から一定の電流値を有する基準電流Ｉrefを定常的に供給する共通の電流供給線Ｌｓと、を備えて構成されている。
【００９５】
ここで、書込電流生成回路群１３２Ａを構成する各書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・は、信号ラッチ回路１０１、１０２、１０３、・・・（上述した信号ラッチ部１０に相当する）及び電流生成回路２０１Ａ、２０２Ａ、２０３Ａ、・・・（上述した電流生成部２０Ａに相当する）を備えた構成を有している。
なお、本実施形態においては、単一の電流発生源から基準電流が供給されるものとしたが、本発明はこれに限るものではなく、表示装置において、例えば、データドライバが複数個用いられている場合に、各データドライバ毎に電流発生源を備えるものであってもよく、更には、複数の書込電流生成回路毎に電流発生源を備えるものであってもよい。
【００９６】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１１は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１２は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図９に示したデータドライバの構成に加え、図１乃至図３に示した電流生成供給回路の構成も適宜参照しながら説明する。
【００９７】
まず、データドライバ１３０Ａにおける制御動作は、上述した書込電流生成回路ＩＬＡ１、ＩＬＡ２、ＩＬＡ３、・・・に設けられた信号ラッチ回路１０１、１０２、１０３、・・・に、表示信号生成回路１６０から供給される表示データＤ０〜Ｄ３を取り込み、一定期間保持する信号保持動作と、該信号保持動作により取り込まれた表示データＤ０〜Ｄ３の保持信号Ｄ１０〜Ｄ１３、Ｄ２０〜Ｄ２３、Ｄ３０〜Ｄ３３、・・・に基づいて、書込電流生成回路ＩＬＡ１、ＩＬＡ２、ＩＬＡ３、・・・に設けられた電流生成回路２０１Ａ、２０２Ａ、２０３Ａ、・・・により、上記表示データＤ０〜Ｄ３に対応する書込電流Ｉpixを生成して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して各表示画素に供給する電流生成供給動作と、を設定することにより実行される。
【００９８】
ここで、信号保持動作においては、図１１に示すように、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各信号ラッチ回路１０１、１０２、１０３、・・・により、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれた信号ラッチ回路１０１、１０２、１０３、・・・から順に、一定期間（次のシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が出力されるまでの期間）、保持信号Ｄ１０〜Ｄ１３、Ｄ２０〜Ｄ２３、Ｄ３０〜Ｄ３３、・・・が電流生成回路２０１、２０２、２０３、・・・に出力される。
【００９９】
また、電流生成供給動作においては、図１１に示すように、保持信号Ｄ１０〜Ｄ１３、Ｄ２０〜Ｄ２３、Ｄ３０〜Ｄ３３、・・・に基づいて、各電流生成回路２０１Ａ、２０２Ａ、２０３Ａ、・・・に設けられた複数のスイッチトランジスタ（図３に示したトランジスタＴｒ２６〜Ｔ２９）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された階調電流トランジスタ（図３に示したトランジスタＴｒ２２〜Ｔ２５）に流れる階調電流の合成電流が、書込電流Ｉpixとして各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して順次供給される。
【０１００】
ここで、書込電流Ｉpixは、例えば、全てのデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・に対して、少なくとも一定期間、並列的（すなわち、同時並行的）に供給されるように設定される。また、本実施形態においては、上述したように、基準電流Ｉrefに対して予めトランジスタサイズにより規定された所定比率（例えば、ａ×２^ｎ；ｎ＝０、１、２、３、・・・）の電流値を有する複数の階調電流を生成し、上記保持信号に基づくスイッチトランジスタのオン／オフ動作により、所定の階調電流を選択して合成し、負極性の書込電流Ｉpixを生成して、データラインＤＬ１、ＤＬ２、ＤＬ３、・・・側からデータドライバ１３０Ａ方向に引き込むように書込電流Ｉpixを流す。
【０１０１】
なお、本実施例に係るデータドライバにおいては、図１０に示したように、電流発生源ＩＲから一定の電流値を有する基準電流Ｉrefが供給される共通の電流供給線Ｌｓに対して、複数の書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・が並列的に接続された構成を有し、図１１に示したように、各電流生成供給回路ＬＡ１、ＩＬＡ２、・・・において、表示データＤ０〜Ｄ３に基づいて、同時並行的に各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・（表示画素）への書込電流Ｉpixが生成されるので、電流供給線Ｌｓを介して各電流生成供給回路ＬＡ１、ＩＬＡ２、・・・に供給される電流は、電流発生源ＩＲにより供給される基準電流Ｉrefそのものではなく、上述した同時並行的に動作する書込電流生成回路の数（表示パネル１１０Ａに配設されたデータラインの数に相当する；例えば、ｍ個）に応じて、略均等分割された電流値（Ｉref／ｍ）を有する電流が供給されることになる。
【０１０２】
また、表示パネル１１０Ａ（表示画素）における制御動作は、図１２に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データに対応する書込電流Ｉpixを書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔseと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔnseと、を設定（Ｔsc＝Ｔse＋Ｔnse）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔseは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインへ書込電流Ｉpixを並列的に供給する一定期間を含む期間に設定される。
【０１０３】
すなわち、表示画素への書込動作期間Ｔseにおいては、図１２に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬに並列的に供給された書込電流Ｉpixを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光動作が継続される。
このような一連の駆動制御動作を、図１２に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１０４】
したがって、本実施形態に係るデータドライバ１３０Ａ及び表示装置１００Ａにおいて、各データラインＤＬを介して特定の行の表示画素群に供給される書込電流Ｉpixは、各書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・により、電流発生源ＩＲから共通の電流供給線Ｌｓを介して供給される基準電流Ｉref（詳しくは、基準電流Ｉrefを書込電流生成回路の数で均等分割した電流）に基づいて生成されるので、表示データＤ０〜Ｄ３（又は、書込電流Ｉpix）に応じて各書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・に供給される電流値が変動することがなく、電流供給線Ｌｓの充放電動作に起因する動作の制約を緩和することができ、データドライバの動作速度、さらには、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１０５】
また、データドライバ（書込電流生成回路）において、上記基準電流が流れる基準電流トランジスタに対して、カレントミラー回路構成を有する複数の階調電流トランジスタのチャネル幅を、各々所定の比率（例えば、２^ｎ倍）になるように設定することにより、基準電流に対して該比率により規定される電流値を有する複数の階調電流を流すことができ、表示データ（複数ビットのデジタル信号）により、これらを適宜合成することにより、２^ｎ段階の電流値を有する書込電流を生成することができるので、表示データに対応した適切な電流値を有するアナログ電流からなる書込電流を、比較的簡易な回路構成により生成することができ、表示画素を適正な輝度階調で発光動作させることができる。
【０１０６】
なお、本実施形態においては、データドライバ及び表示画素（画素駆動回路）として、電流シンク方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図４及び図５に示したように、データドライバから表示画素方向に書込電流を流し込むように供給する電流印加方式の回路構成を適用することもできる。以下、上述した表示装置（表示パネル）の他の例として、電流印加方式を適用した場合について説明する。
【０１０７】
電流印加方式を適用した表示装置は、概略、上述した第１の実施形態（図６乃至図８）と同様の表示パネル、走査ドライバ、データドライバ、システムコントローラ及び表示信号生成回路を備えた構成を有しているが、表示パネルを構成する各表示画素（画素駆動回路）及びデータドライバが以下に示すように異なる構成を有している。
（画素駆動回路）
図１３は、本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【０１０８】
図１３に示すように、本実施例に係る画素駆動回路ＤＣｙは、走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに、ソース端子及びドレイン端子が電源接点＋Ｖ及び接点Ｎyaに各々接続されたｐチャネル型のトランジスタＴｒ５１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎyaに各々接続されたｎチャネル型のトランジスタＴｒ５２と、ゲート端子が接点Ｎybに、ソース端子及びドレイン端子が接点Ｎya及び接点Ｎycに各々接続されたｐチャネル型のトランジスタＴｒ５３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎyb及び接点Ｎycに各々接続されたｎチャネル型のトランジスタＴｒ５２と、接点Ｎya及び接点Ｎyb間に接続されたコンデンサＣｙと、を備えた構成を有している。ここで、電源接点＋Ｖは、図示を省略した電源ラインを介して、上述した実施形態に示した電源ドライバ、もしくは、直接高電位電源に接続され、一定の高電位電圧が印加される。
【０１０９】
また、このような画素駆動回路ＤＣｙから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｙの接点Ｎycに、また、カソード端子が接地電位Ｖgndに各々接続された構成を有している。ここで、コンデンサＣｙは、トランジスタＴｒ５３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
このような構成を有する画素駆動回路ＤＣｙにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための書込電流ＩpixをデータラインＤＬに供給する。ここでは、書込電流Ｉpixとして、正極性の電流を供給し、データドライバ１３０Ｂ側からデータラインＤＬを介して画素駆動回路ＤＣｙ方向に当該電流が流し込まれる（印加する）ように設定する。
【０１１０】
これにより、画素駆動回路ＤＣｙを構成するトランジスタＴｒ５２及びＴｒ５４がオン動作するとともに、トランジスタＴｒ５１がオフ動作して、データラインＤＬに供給された書込電流Ｉpixに対応する正の電位が接点Ｎyaに印加される。また、接点Ｎyb及び接点Ｎyc間が短絡して同電位となり、トランジスタＴｒ５３のゲート−ソース間、及び、ソース−ドレイン間が同電位に制御される。これにより、コンデンサＣｙ（接点Ｎya及び接点Ｎyb間）には、書込電流に応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【０１１１】
次いで、発光動作期間において、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、このタイミングに同期して、書込電流Ｉpixの供給を遮断する。これにより、トランジスタＴｒ５２及びＴｒ５４がオフ動作してデータラインＤＬ及び接点Ｎya間、並びに、接点Ｎyb及び接点Ｎyc間が電気的に遮断されることにより、コンデンサＣｙは、上述した書込動作において蓄積された電荷を保持する。
【０１１２】
このように、コンデンサＣｙが書込動作時の充電電圧を保持することにより、接点Ｎyb及び接点Ｎyc間（トランジスタのＴｒ５３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ５３はオン動作する。また、上記走査信号Ｖsel（ローレベル）の印加により、トランジスタＴｒ５１が同時にオン動作するので、電源接点＋Ｖ（高電位電源）からトランジスタＴｒ５１及びＴｒ５３を介して、有機ＥＬ素子ＯＥＬに書込電流Ｉpixに応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路においては、ｎチャネル型トランジスタＴｒ５３は、発光駆動用トランジスタとしての機能を有していることになる。
【０１１３】
＜データドライバの他の構成例＞
次いで、本実施形態に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図４に示した電流生成供給回路が各データラインに個別に設けられ、各々の電流生成供給回路に対して、電流発生源から共通の電流供給線を介して、負の電流値を有する基準電流が供給されるように構成されている。
図１４は、本実施形態に係る表示装置に適用されるデータドライバの他の実施例を示す回路構成図である。ここでは、上述した電流生成供給回路の構成と対応付けながら説明する。
【０１１４】
本実施例に係るデータドライバ１３０Ｂは、例えば、図１４に示すように、システムコントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力するシフトレジスタ回路１３１と、該シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の入力タイミングに基づいて、表示信号生成回路１６０から順次供給される１行分の表示データＤ０〜Ｄ３を順次取り込み、所定の書込電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する書込電流生成回路群１３２Ｂ（書込電流生成回路ＩＬＢ１、ＩＬＢ２、・・・；上述した電流生成供給回路ＩＬＢに相当する）と、該書込電流生成回路群１３２Ｂを構成する各書込電流生成回路ＩＬＢ１、ＩＬＢ２、・・・に対して、データドライバ１３０Ｂの外部に設けられた電流発生源ＩＲ（上述した電流発生源ＩＲＢに相当する）により電流値を有する基準電流Ｉrefを定常的に引き抜く共通の電流供給線Ｌｓと、を備えて構成されている。
ここで、書込電流生成回路群１３２Ｂを構成する各書込電流生成回路ＩＬＢ１、ＩＬＢ２、・・・は、信号ラッチ回路１０１、１０２、１０３、・・・及び電流生成回路２０１Ｂ、２０２Ｂ、２０３Ｂ、・・・（上述した電流生成部２０Ｂに相当する）を備えた構成を有している。
【０１１５】
このようなデータドライバ１３０Ｂにおける制御動作は、上述した実施形態において示した表示装置の駆動制御方法（図１１及び図１２参照）と同様に、信号保持動作においては、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各信号ラッチ回路１０１、１０２、１０３、・・・により、各列の表示画素（各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれた信号ラッチ回路１０１、１０２、１０３、・・・から順に、一定期間、表示データＤ０〜Ｄ３の反転信号に相当する保持信号Ｄ１０^＊〜Ｄ１３^＊、Ｄ２０^＊〜Ｄ２３^＊、Ｄ３０^＊〜Ｄ３３^＊、・・・（図４に示した各信号ラッチ回路１０１、１０２、１０３、・・・の非反転出力端子ＯＴ^＊の信号レベルであって、明細書中では、便宜的に「Ｄ１０^＊〜Ｄ１３^＊、・・・」と記す；図４の符号参照）が電流生成回路２０１Ｂ、２０２Ｂ、２０３Ｂ、・・・に出力される。
【０１１６】
また、電流生成供給動作においては、保持信号Ｄ１０^＊〜Ｄ１３^＊、Ｄ２０^＊〜Ｄ２３^＊、Ｄ３０^＊〜Ｄ３３^＊、・・・に基づいて、各電流生成回路２０１Ｂ、２０２Ｂ、２０３Ｂ、・・・から引き抜かれる基準電流Ｉrefに対して予め規定された所定比率の電流値を有する複数の階調電流から、所定の階調電流を選択して合成し、正極性の書込電流Ｉpixを生成して、データドライバ１３０Ｂ側から各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して、表示画素方向に流し込むように順次供給される。
【０１１７】
これにより、表示パネル１１０Ｂにおける書込動作期間において、上述した画素駆動回路（図１３参照）を有する各行ごとの表示画素に、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して上記書込電流Ｉpixが供給され、該書込電流Ｉpixが電圧成分として保持され、発光動作期間において、保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給して表示データＤ０〜Ｄ３に対応する輝度階調で発光動作が継続される。
したがって、本実施形態においても、表示パネル（表示画素）に供給される書込電流を、共通の電流供給線を介して供給される電流値の基準電流に基づいて生成することができるので、データドライバを構成する各書込電流生成回路に供給される電流値が変動することがなく、電流供給線の充放電動作に起因する動作速度の制約を緩和して、データドライバの動作速度を向上させることができる。
【０１１８】
＜第２の適用例＞
次に、本発明に係る電流生成供給回路を、表示装置（表示パネル）を構成する各表示画素に設けられた画素駆動回路に適用した場合の実施形態について、図面を参照して説明する。
図１５は、本発明に係る電流生成供給回路を適用可能な表示装置（表示パネル）の第２の実施形態を示す概略構成図である。また、図１６は、本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図であり、図１７は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【０１１９】
＜表示装置＞
図１５に示すように、本実施形態に係る表示装置１００Ｃは、上述した第１の実施形態と同様に、概略、表示パネル１１０Ｃ、走査ドライバ１２０Ｃ、データドライバ１３０Ｃ、及び、図示を省略したシステムコントローラ１５０及び表示信号生成回路１６０を備えた構成を有しているが、表示パネル１１０Ｃを構成する各表示画素（画素駆動回路ＤＣｚ）及びデータドライバ１３０Ｃが以下に示すように異なる構成を有している。
【０１２０】
本実施形態に適用される表示パネル１１０Ｃは、具体的には、図１５に示すように、並列に配設された複数の走査ラインＳＬと、該走査ラインＳＬに対して、直交するように複数本ずつ（本実施形態においては４本）を一組として配設された複数組のデータライン群ＤＬｚと、これらの走査ラインＳＬとデータライン群ＤＬｚとの交点近傍に配列された複数の表示画素（図１５中、後述する画素駆動回路ＤＣｚ及び有機ＥＬ素子ＯＥＬからなる構成）と、該表示画素に一定の電流値を有する基準電流を定常的に供給する電流発生源ＩＲと、を備えた構成を有している。
【０１２１】
ここで、各表示画素は、図１５に示すように、走査ドライバ１２０Ｃから走査ラインＳＬを介して印加される走査信号Ｖsel、及び、データドライバ１３０Ｃからデータライン群ＤＬｚを介して供給される階調データＤＰ０〜ＤＰｋ（デジタル信号；本実施形態では、ｋ＝３とする）に基づいて、発光駆動電流を生成する画素駆動回路ＤＣｚと、該画素駆動回路ＤＣｚにより供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する有機ＥＬ素子ＯＥＬと、を備えた構成を有している。
【０１２２】
＜画素駆動回路の一構成例＞
画素駆動回路ＤＣｚは、図１６に示すように、走査ドライバ１２０Ｃからの走査信号Ｖselの印加タイミングに基づいて、データドライバ１３０Ｃから各データライン群ＤＬｚを介して供給される１行分の階調データＤＰ０〜ＤＰ３を同時かつ個別に取り込み、当該階調データＤＰ０〜ＤＰ３に対応する出力信号（保持信号）ｄ１０〜ｄ１３を所定期間、出力保持する信号ラッチ部１０ｚ（上述した信号ラッチ部１０に相当する）と、各表示画素（画素駆動回路）に対して、電流供給線Ｌｓを介して供給される基準電流Ｉrefに基づいて生成される複数の階調電流のうち、上記出力信号ｄ１０〜ｄ１３により選択される特定の階調電流を合成して、各表示画素における輝度階調に対応した発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する電流生成部２０ｚ（上述した電流生成部２０Ａに相当する）と、を備えて構成されている。
【０１２３】
すなわち、画素駆動回路ＤＣｚは、本発明に係る電流生成供給回路（図１参照）と同等の構成を有している。ここで、図示を省略するが、電流ラッチ部１０ｚは、図１に示した構成と同様に、各階調データＤＰ０〜ＤＰ３に対応して複数（４個）のラッチ回路を備えた構成を有している。また、有機ＥＬ素子ＯＥＬのアノード端子は、所定の高電位電源に接続された電源接点＋Ｖに接続されるとともに、カソード端子は、電流生成部２０ｚの電流出力接点ＯＵＴｉに接続されている。
【０１２４】
このような構成を有する画素駆動回路ＤＣｚにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、このタイミングに同期して、後述するデータドライバ１３０Ｃにより、表示信号生成回路１６０から供給される表示データＤ０〜Ｄ３に対応する複数ビットのデジタル信号からなる階調データＤＰ０〜ＤＰ３を、データライン群ＤＬｚに供給する。これにより、画素駆動回路ＤＣｚを構成する信号ラッチ部１０ｚの各信号入力接点ＩＮ０〜ＩＮ３から階調データＤＰ０〜ＤＰ３が同時かつ個別に取り込み保持され、上述した実施形態（図２参照）と同様に、各階調データＤＰ０〜ＤＰ３に基づく保持信号（出力信号）ＤＰ１０〜ＤＰ１３が電流生成部２０ｚに出力される。
【０１２５】
電流生成部２０ｚは、上述した実施形態（図３参照）と同様に、基準電流Ｉrefに基づいて生成される所定の比率の電流値を有する複数の階調電流から、上記保持信号ＤＰ１０〜ＤＰ１３の信号レベルに応じて、特定の階調電流のみを選択して合成して得られる発光駆動電流を、電流出力接点ＯＵＴｉを介して有機ＥＬ素子ＯＥＬに供給する（本実施形態においては、有機ＥＬ素子ＯＥＬ側から画素駆動回路ＤＣｚ方向に引き込むように発光駆動電流が流れる）。これにより、有機ＥＬ素子ＯＥＬに表示データＤ０〜Ｄ３（階調データＤＰ０〜ＤＰ３）に応じた発光駆動電流が順バイアス方向に流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
【０１２６】
また、データドライバ１３０Ｃは、例えば、図１７に示すように、上述した実施形態と同等の構成を有するシフトレジスタ回路１３１と、該シフトレジスタ回路１３１からのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路１６０から供給される複数ビットの表示データＤ０〜Ｄ３を同時かつ個別に順次取り込み、保持する複数のラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・からなるラッチ回路部１３２Ｃと、図示を省略したシステムコントローラ１５０から出力される出力イネーブル信号ＷＥに基づいて、該ラッチ回路部１３２Ｃに保持された１行分の表示データＤ０〜Ｄ３を、各データライン群ＤＬｚを介して階調データＤＰ０〜ＤＰ３として、上述した各表示画素に一括して供給する動作を行う複数のスイッチＳＷ１、ＳＷ２、ＳＷ３、・・・からなる出力回路１３３と、を備えた構成を適用することができる。
【０１２７】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１８は、本実施形態に係る表示装置（データドライバ及び表示パネル）における制御動作の一例を示すタイミングチャートである。また、図１９は、本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路構成図である。
【０１２８】
まず、データドライバ１３０Ｃにおける制御動作は、図１８に示すように、上述したラッチ回路部１３２Ｃを構成する各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に、表示信号生成回路１６０から供給される表示データＤ０〜Ｄ３を順次取り込み、保持する表示データ保持動作と、該表示データ保持動作により取り込まれた表示データＤ０〜Ｄ３を、出力回路１３３の各スイッチＳＷ１、ＳＷ２、ＳＷ３、・・・を介して、階調データＤＰ０〜ＤＰ３として各データライン群ＤＬｚに一括して供給する階調データ供給動作と、を設定することにより実行される。
【０１２９】
ここで、表示データ保持動作においては、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に、各列の表示画素に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込み、保持する動作が１行分連続的に実行される。
また、階調データ供給動作においては、システムコントローラ１５０から出力される出力イネーブル信号ＷＥに基づいて、上記各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に保持された表示データＤ０〜Ｄ３を階調データＤＰ０〜ＤＰ３として、各スイッチＳＷ１、ＳＷ２、ＳＷ３、・・・を介してデータライン群ＤＬｚに一括して供給する。ここで、階調データ供給動作は、表示パネル１１０Ｃにおいて、特定の行の表示画素を選択する走査信号Ｖselの印加タイミングに同期するように設定される。すなわち、本実施形態においては、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ３に基づく階調データ（デジタル信号）ＤＰ０〜ＤＰ３がデータドライバ１３０Ｃから表示パネル１１０Ｃに配設された各データライン群ＤＬｚを介して、直接表示画素（画素駆動回路ＤＣｚ）に供給される。
【０１３０】
また、表示パネル１１０Ｃ（表示画素）における制御動作は、図１８に示すように、走査ドライバ１２０Ｃにより特定の行（ｉ行目）の走査ラインＳＬに走査信号Ｖselを印加することにより、上記階調データ供給動作によりデータドライバ１３０Ｃから各データライン群ＤＬｚに供給された階調データＤＰ０〜ＤＰ３を、各表示画素（画素駆動回路ＤＣｚ）に設けられた信号ラッチ部１０ｚに取り込み保持し、該階調データＤＰ０〜ＤＰ３に基づく保持信号ＤＰ１０〜ＤＰ１３を電流生成部２０ｚに出力する。
そして、電流生成部２０ｚは、上述したように、基準電流Ｉref及び該保持信号ＤＰ１０〜ＤＰ１３に基づいて、表示データＤ０〜Ｄ３（階調データＤＰ０〜ＤＰ３）に応じた発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する。これにより、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
【０１３１】
なお、本実施形態に係る表示パネル１１０（画素駆動回路ＤＣｚ）においても、上述した実施形態に示した場合と同様に、図１５に示したように、電流発生源ＩＲから基準電流Ｉrefが供給される共通の電流供給線Ｌｓに対して、複数の表示画素（画素駆動回路ＤＣｚ）が接続された構成を有し、図１８に示したように、特定の行の表示画素を選択する走査信号Ｖselの印加タイミングに同期して、各画素駆動回路ＤＣｚにおいて、階調データＤＰ０〜ＤＰ３に基づいて、同時並行的に各有機ＥＬ素子ＯＥＬへの発光駆動電流が生成されるので、電流供給線Ｌｓを介して各行の表示画素（画素駆動回路ＤＣｚ）に供給される電流は、電流発生源ＩＲにより供給される基準電流Ｉrefそのものではなく、各行の表示画素（画素駆動回路ＤＣｚ）の数（例えば、ｍ個）に応じて、略均等分割された電流値（Ｉref／ｍ）を有する電流が供給されることになる。
以上の一連の制御動作は、表示パネル１１０Ｃを構成する全ての行について、順次実行され、各行の有機ＥＬ素子ＯＥＬの発光動作（発光駆動電流の供給動作）は、次回の走査信号Ｖselが印加されるまで、画素駆動回路ＤＣｚにより継続的に保持される。
【０１３２】
したがって、本実施形態に係る表示装置１００Ｃにおいては、データドライバ１３０Ｃにより、表示パネル１１０Ｃに配設される各データライン群ＤＬｚを介して、表示データＤ０〜Ｄ３に対応する複数ビットのデジタル信号からなる階調データＤＰ０〜ＤＰ３が表示画素（画素駆動回路）に直接供給され、また、画素駆動回路において、電流発生源ＩＲから共通の電流供給線Ｌｓを介して供給される基準電流Ｉref（詳しくは、基準電流Ｉrefを書込電流生成回路の数で均等分割した電流）に基づいて、アナログ信号からなる発光駆動電流が生成されるので、従来技術に多用されているような、表示画素にアナログ信号からなる書込電流を供給する構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくしてＳ／Ｎ比を改善することができ、表示データに対応した適切な輝度階調で有機ＥＬ素子（発光素子）を発光動作させて表示画質の向上を図ることができる。また、上述した実施形態と同様に、表示画素における発光動作に関連する信号線に、信号レベルが変化するアナログ信号を流す構成を有していないので、信号線の充放電動作に起因する動作速度の制約を緩和して、データドライバを含む表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１３３】
＜画素駆動回路の他の構成例＞
なお、上述した実施形態においては、表示画素として、画素駆動回路ＤＣｚにより生成された発光駆動電流を有機ＥＬ素子ＯＥＬ側から引き込む方向に流す電流シンク方式に対応した構成を示したが、本発明はこれに限定されるものではなく、上述した図４及び図５に示した構成を適用して、図１９に示すように、画素駆動回路ＤＣｚ′により生成された発光駆動電流を、電流生成部２０ｚ′から有機ＥＬ素子ＯＥＬ方向に流し込むように供給する電流印加方式に対応した構成を適用することもできる。なお、この場合、上述した実施例に示したような表示装置の構成（図１５参照）において、電流発生源の他端側（＋Ｖ接続側）を低電位電源（接地電位）に接続し、基準電流Ｉrefを表示パネル（表示画素）側から該低電位電源方向に引き込むように設定される。
【０１３４】
また、上述した各実施形態においては、表示データとして４ビットのデジタル信号を適用し、２^４＝１６階調の表示動作を行う場合について説明したが、本発明はこれに限定されるものではなく、より多階調の画像表示に適用することができることはいうまでもない。
また、上述した実施形態においては、本発明に係る電流生成供給回路を表示装置のデータドライバ又は画素駆動回路に適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより、該電流値に応じた所定の駆動状態で動作する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。
【０１３５】
＜電界効果型トランジスタの構造＞
次に、本発明に係る電流生成供給回路、及び、表示装置の表示パネルに設けられた画素駆動回路に適用可能な電界効果型トランジスタ（薄膜トランジスタ）の構造について説明する。
図２０は、本発明に係る電流生成供給回路及び表示装置に適用されるｎチャネル型トランジスタの電圧−電流特性を示す図であり、図２１は、本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。
【０１３６】
上述した各実施形態においては、データドライバ１３０Ａ、１３０Ｂを構成する書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・、ＩＬＢ１、ＩＬＢ２、・・・、（電流生成回路）、又は、表示パネル１１０Ａ〜１１０Ｃを構成する画素駆動回路ＤＣｘ〜ＤＣｚ（電流生成部）に、本発明に係る電流生成供給回路ＩＬＡ、ＩＬＢ（図１、図４参照）を適用する場合において、該電流生成供給回路の電流生成部の回路構成２０Ａ、２０Ｂとして、図３及び図５に示したように、周知のｎチャネル型もしくはｐチャネル型の電界効果型トランジスタを用いたカレントミラー回路を備えた構成について説明した。
【０１３７】
ここで、カレントミラー回路を構成する基準電流トランジスタ及び階調電流トランジスタ、すなわち、ｎチャネル型及びｐチャネル型のトランジスタの固有の電圧−電流特性について、図２０（ａ）及び図２１（ａ）に示すような基本回路を用いて検証すると、カレントミラー回路の電気的な特性においては、図２０（ｂ）及び図２１（ｂ）中、破線で示すように、ソース−ドレイン間電圧Ｖds、−Ｖdsが特定の電圧領域では、ドレイン電流（ソース−ドレイン間電流）Ｉds、−Ｉdsが飽和傾向を示すことが求められるにもかかわらず、図２０（ｂ）及び図２１（ｂ）中、実線で示すように、印加電圧（ソース−ドレイン間電圧Ｖds、−Ｖds）の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流Ｉds、−Ｉdsの絶対値が次第に増加する傾向を示す。
【０１３８】
これは、例えば、近年、高速化や低消費電力化、高集積化等の利点を有することから、研究開発が盛んに進められているＳＯＩ（Silicon On Insulator）構造の半導体層を有する電界効果トランジスタ等において、電界が集中する素子分離領域近傍で衝突イオン化が誘発され、これにより生成されたキャリヤ（ｎチャネル型トランジスタでは正孔、ｐチャネル型トランジスタでは電子）がチャネル領域（ボディ領域）に注入、蓄積されること（基板浮遊効果）により、しきい値電圧が低下して、ドレイン電流が増加するキンク（kink）現象によるものと考えられている。
【０１３９】
そのため、このようなキンク現象によるドレイン電流の増加（キンク電流の発生）により、ドレイン電流（電圧−電流特性）の良好な飽和特性が得られなくなり、カレントミラー回路における基準電流に対する階調電流の電流値の比率が所望の設計値（上述した実施形態に係る電流生成供給回路においては、トランジスタのチャネル幅の比）通りに設定されなくなるため、負荷を所望の駆動状態で動作させることができなくなる。そのため、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができず、表示画質の劣化を招く可能性がある。
【０１４０】
また、同様の問題点は、表示パネルを構成する画素駆動回路ＤＣｘ、ＤＣｙの回路構成として、図９又は図１３に示したような、ｎチャネル型及びｐチャネル型の電界効果型トランジスタを適用した構成についても言及することができる。以下、図１３に示した画素駆動回路における場合について詳しく説明する。
図２２は、発光駆動用トランジスタ（ｐチャネル型トランジスタ）における電圧−電流特性と、書込動作時と発光動作時おけるドレイン電流（発光駆動電流）の電流値との関係を示す図である。ここでは、図１３に示した画素駆動回路を適宜参照しながら説明する。
【０１４１】
すなわち、上述したように、図１３に示した画素駆動回路ＤＣｙにおいて、書込動作時には、走査ラインＳＬにハイレベルの走査信号Ｖselが印加されることにより、ｐチャネル型トランジスタＴｒ５１がオフ動作し、ｎチャネル型トランジスタＴｒ５２及びＴｒ５４がオン動作するので、書込電流Ｉpixはｎチャネル型トランジスタＴｒ５２及びｐチャネル型トランジスタＴｒ５３を介して、有機ＥＬ素子ＯＥＬに流れ込む。このとき、ｎチャネル型トランジスタＴｒ５４がオン状態にあるので、ｐチャネル型トランジスタＴｒ５３のゲート−ソース間（接点Ｎya−Ｎyb間）の電圧及びソース−ドレイン間（接点Ｎya−Ｎyc間）の電圧は同一となり、このときの電圧−電流特性曲線上での動作点は、例えば、図２２（ａ）中の飽和特性を示す領域内のＡＣｗとなる。
【０１４２】
一方、発光動作時には、走査ラインＳＬにローレベルの走査信号Ｖselが印加されることにより、ｐチャネル型トランジスタＴｒ５１がオン動作し、ｎチャネル型トランジスタＴｒ５２及びＴｒ５４がオフ動作するので、電源端子＋Ｖに接続された高電位電源（図示を省略）からｐチャネル型トランジスタＴｒ５１及びＴｒ５３を介して、発光駆動電流が有機ＥＬ素子ＯＥＬに流れ込む。このとき、ｎチャネル型トランジスタＴｒ５４はオフ状態にあるので、ｐチャネル型トランジスタＴｒ５３のゲート電圧（接点Ｎybの電位）はフローティング状態となるが、上記書込動作時にコンデンサＣｙに蓄積された電荷により、ｐチャネル型トランジスタＴｒ５３のゲート−ソース間電圧は、走査信号Ｖsel切り替え直前の書込動作時の電位が保持される。したがって、このときの電圧−電流特性曲線上での動作点は、図２２（ｂ）に示すように、図２２（ａ）に示した動作点ＡＣｗよりも、飽和領域内を低電圧方向（図２２（ｂ）においては、右方向）に移動したＡＣｈとなる。ここで、動作点ＡＣｗから動作点ＡＣｈへの遷移は、ソース−ドレイン間電圧−Ｖdsの値に関わらず略一定のドレイン電流−Ｉdsが流れる飽和領域内での変化であることから、有機ＥＬ素子ＯＥＬに流れ込む電流（発光駆動電流）は、理想的には、上記書込動作時に設定、保持された電流（書込電流Ｉpix）と略同等の電流値に制御されることになる。
【０１４３】
しかしながら、上述した場合と同様に、図１３に示したような回路構成を有する画素駆動回路においては、ｎチャネル型のトランジスタ（ｐチャネル型トランジスタＴｒ５３）の固有の電圧−電流特性は、図２１（ｂ）に示したように、ソース−ドレイン間電圧−Ｖdsの絶対値が増大するにしたがって、ドレイン電流−Ｉdsの絶対値が次第に増加するキンク現象が発生することにより、有機ＥＬ素子ＯＥＬに流れ込む電流（発光駆動電流）が書込動作時に設定した電流（書込電流Ｉpix）とは異なる値となってしまう。このために、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができなくなってしまう。なお、ここでは、図１３に示した画素駆動回路についてキンク現象の影響を説明したが、図９に示した回路構成を有する場合であっても、図２０（ｂ）に示したように、同等の問題が生じる。
【０１４４】
そこで、本発明においては、上述したようなキンク現象を抑制するために、少なくとも、電極生成供給回路において基準電流及び階調電流を流す基準電流トランジスタ及び階調電流トランジスタ、並びに、画素駆動回路において発光駆動電流を流す駆動制御用のトランジスタ（図１３に示したトランジスタＴｒ５３、又は、図９に示したトランジスタＴｒ４３）に、ＳＯＩ電界効果型トランジスタのボディ領域とソース領域を電気的に接続（短絡）した、いわゆる、ボディターミナル構造のトランジスタを適用した構成を有している。
【０１４５】
＜ボディターミナル構造＞
以下、具体的に説明する。なお、以下の説明では、ボディターミナル構造を有するｐチャネル型のトランジスタについて詳しく説明し、ｎチャネル型のトランジスタについては説明を適宜簡略化又は省略する。
図２３は、ボディターミナル構造を有するｐチャネル型のトランジスタ（ＭＯＳＴ）の平面構成を示す概略図であり、図２４は、ボディターミナル構造を有するｐチャネル型のトランジスタの断面構成を示す概略図である。ここで、図２３（ａ）は、半導体基板上に形成された活性層の平面構造を表し、図２３（ｂ）は、活性層上に電極を形成した状態における平面構造を表す。また、図２４（ａ）、（ｂ）は、図２３（ｂ）に示した構成の断面構造を示し、図２４（ｃ）、（ｄ）は、ボディターミナル構造を有するｐチャネル型トランジスタ及びｎチャネル型トランジスタを示す回路記号である。なお、ここで示すボディターミナル構造を有する電界効果型トランジスタは、本発明に係る電流生成供給回路又は表示装置に適用可能な一例を示すにすぎず、同等の素子特性を有する他のトランジスタ構造を有するものであってもよいことはいうまでもない。
【０１４６】
ボディターミナル構造を有するｐチャネル型のトランジスタは、概略、図２３（ａ）及び図２４（ａ）、（ｂ）に示すように、シリコン等のｎ型半導体基板subの一面側に絶縁膜insＳを介して形成されたｎ型半導体層（活性層Ｒac）に、チャネル領域（ボディ領域）Ｒchnを挟んでソース領域（ｐ^＋）ＲＳ及びドレイン領域（ｐ^＋）ＲＤが離間して形成されるとともに、ソース領域ＲＳ及びドレイン領域ＲＤの対向軸（図２３（ａ）の左右方向）に対して垂直方向（図２３（ａ）の上下方向）に、チャネル領域Ｒchnから突出するようにターミナル領域（ｎ^＋）ＲＴが接合形成された構成を有している。そして、このような活性層Ｒac上には、図２３（ｂ）及び図２４（ａ）、（ｂ）に示すように、チャネル領域chn上にゲート絶縁膜insＧを介して形成されたゲート電極ＥＧと、ドレイン領域ＲＤにオーミック接続されたドレイン電極ＥＤと、ソース領域ＲＳ及びターミナル領域ＲＴにオーミック接続された単一のボディターミナル電極ＥＢと、が形成されている。このようなボディターミナル構造を有するｐチャネル型トランジスタは、図２４（ｃ）に示すような回路記号により表記される。
【０１４７】
なお、図示を省略するが、ボディターミナル構造を有するｎチャネル型のトランジスタは、図２３及び図２４（ａ）、（ｂ）に示した構成と略同等であって、ｐ型半導体層からなる活性層に、チャネル領域を挟んでソース領域（ｎ^＋）及びドレイン領域（ｎ^＋）が形成されるとともに、チャネル領域から突出するようにターミナル領域（ｐ^＋）が接合形成された構成を有している。ゲート電極、ドレイン電極及びボディターミナル電極の構造は、上記ｐチャネル型トランジスタの場合と同一である。このようなボディターミナル構造を有するｎチャネル型トランジスタは、図２４（ｄ）に示すような回路記号により表記される。
【０１４８】
図２５は、ボディターミナル構造を有するｎチャネル型トランジスタの電圧−電流特性を示す図であり、図２６は、ボディターミナル構造を有するｐチャネル型トランジスタの電圧−電流特性を示す図である。また、図２７は、図３に示した電流生成部のカレントミラー回路部に、上述したボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図であり、図２８は、図５に示した電流生成部のカレントミラー回路部に、上述したボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。さらに、図２９は、図９に示した画素駆動回路の発光駆動用トランジスタに、上述したボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図であり、図３０は、図１３に示した画素駆動回路の発光駆動用トランジスタに、上述したボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付してその説明を省略する。
【０１４９】
このようなボディターミナル構造を有するｎチャネル型及びｐチャネル型トランジスタにおける固有の電圧−電流特性について、図２５（ａ）及び図２６（ａ）に示すような基本回路を用いて検証すると、図２５（ｂ）及び図２６（ｂ）に示すように、ソース−ドレイン間電圧Ｖds、−Ｖdsが特定の電圧領域では、ドレイン電流Ｉds、−Ｉdsが良好な飽和傾向を示す。
【０１５０】
これは、上述したチャネル領域Ｒchnとドレイン領域ＲＤの境界近傍で生じた電子・正孔対のうち、少数キャリヤ（ｐチャネル型トランジスタでは電子、ｎチャネル型トランジスタでは正孔）がボディターミナル電極ＥＢを介してソース領域ＲＳに流れ込み、チャネル領域Ｒchnへの蓄積が抑制され、電界効果トランジスタのしきい値電圧の低下が緩和されるため、キンク現象が抑制される（キンク電流の発生が抑制される）ことによる。
【０１５１】
したがって、このような電圧−電流特性を有する電界効果型トランジスタを、図２７乃至図３０に示すように、上述した各実施形態（図３、図５に示した）に示した電流生成部２０Ａ、２０Ｂのカレントミラー回路部２１Ａ、２１Ｂや、図９、図１３に示した画素駆動回路ＤＣｘ、ＤＣｙの発光駆動用トランジスタ（Ｔｒ４３、Ｔｒ５３）に適用して、本発明に係る電流生成供給回路や、表示装置のデータドライバや表示パネルに組み込むことにより、表示データや階調データに基づいて保持される電流に対応した適切な電流値を有する書込電流や発光駆動電流を生成することができるので、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができ、表示画質の向上を図ることができる。
【０１５２】
なお、上述した一連の説明においては、ボディターミナル構造を有する電界効果型トランジスタの適用対象として、図３及び図５に示した電流生成部を構成するカレントミラー回路の基準電流トランジスタ及び階調電流トランジスタ、あるいは、図９及び図１３に示した画素駆動回路の発光駆動用トランジスタのみを示したが、本発明はこれに限定されるものではなく、例えば、上記図９及び図１３に示した画素駆動回路と同等の機能を有しつつ、他の回路構成を有する画素駆動回路にも良好に適用することができることはいうまでもない。
【０１５３】
＜電流生成供給回路のさらに他の実施形態＞
次に、本発明に係る電流生成供給回路のさらに他の実施形態について、図面を参照して説明する。
上述した各実施形態に示した電流生成供給回路（図１、図４参照）を適用したデータドライバ（図１０、図１４参照）や表示画素（図１６、図１９参照）おいては、電流発生源ＩＲに対して、共通の電流供給線Ｌｓを介して、複数の書込電流生成回路又は複数の画素駆動回路（以下、電流生成供給回路と総称して記す；図１参照）が並列的に接続された構成を示し、電流発生源ＩＲから電流供給線Ｌｓに供給される基準電流Ｉrefを、各電流生成供給回路に同時並行的に取り込み、表示データＤ０〜Ｄ３に基づいて、表示画素への書込電流Ｉpix又は有機ＥＬ素子ＯＥＬへの発光駆動電流（以下、負荷駆動電流と総称して記す；図１参照）として供給する場合について説明した。
【０１５４】
ここで、上述したように、電流発生源ＩＲから各電流生成供給回路に供給される電流は、電流発生源ＩＲにおいて生成される基準電流Ｉrefそのものではなく、同時並行的に動作する電流生成供給回路の数（例えば、ｍ個）に応じて、略均等分割された電流値（Ｉref／ｍ）を有する電流が各々供給されることになる。このとき、各電流生成供給回路の電流生成部を構成するカレントミラー回路部に設けられる基準電流トランジスタ（図３に示したトランジスタＴｒ２１参照）相互の素子特性（チャネル抵抗等）が略均一である場合には、各電流生成供給回路によりバラツキが抑制された略均一な負荷駆動電流を生成することができる（上述した各実施形態においては、データドライバや表示画素に設けられた電流生成供給回路の各々を構成するトランジスタ等の素子特性が均一であって、かつ、該素子特性が変動しない理想的な環境下で使用した場合について説明した）。
【０１５５】
しかしながら、例えば、製造バラツキや周辺環境、経時変化等により、各電流生成供給回路に設けられた基準電流トランジスタ相互の素子特性にバラツキが生じた場合には、各電流生成部（カレントミラー回路部）により生成される負荷駆動電流もバラツキを生じて、該負荷駆動電流により発光動作する各表示画素における輝度階調が不均一となって、表示画質の劣化を招く可能性がある。
【０１５６】
そこで、本実施形態においては、本発明に係る電流生成供給回路を、複数同時並行的に動作させる構成（データドライバや表示画素等）に適用した場合に、電流供給源からの基準電流Ｉrefを、各電流生成供給回路に選択的に供給し（すなわち、一時に一つの電流生成供給回路にのみ供給し）、基準電流Ｉrefそのものを用いて負荷駆動電流を生成することにより、各表示画素や有機ＥＬ素子に供給される負荷駆動電流のバラツキを抑制して、表示画素（負荷）を均一な状態で発光動作（駆動）することができるようにする。
【０１５７】
図３３は、本発明に係る電流生成供給回路のさらに他の実施形態に適用される、電流生成部の一具体例を示す概略構成図であり、図３４は、本実施例に係る電流生成部の具体回路例を示す図である。図３５は、本発明に係る電流生成部のさらに他の実施形態に適用される、電流生成部の他の具体例を示す概略構成図である。ここで、上述した各実施形態（図３、図５参照）と同等の構成については、同等又は同一の符号を付してその説明を簡略化又は省略する。
図３３に示すように、本実施形態に係る電流生成供給回路に適用される電流生成部２０Ｃは、例えば、上述した実施形態に示した電流生成部２０Ａ（図５参照）と略同等の回路構成を有するカレントミラー回路部２１Ｃ及びスイッチ回路部２２Ｃと、を備えるとともに、該カレントミラー回路部２１Ｃにおいて、電流供給源からの基準電流Ｉrefの供給状態（供給又は遮断）を制御するスイッチ手段が付設された構成を有している。
【０１５８】
具体的には、カレントミラー回路部２１Ｃは、ｐチャネル型のトランジスタＴｒ６１〜Ｔｒ６５及びスイッチ手段ＴＳ１、ＴＳ２を備えて構成され、基準電流トランジスタＴｒ６１は、接点Ｎｍと電源接点＋Ｖとの間に接続されるとともに、制御端子が接点Ｎｐに接続され、また、階調電流トランジスタＴｒ６２〜Ｔｒ６５は、各々、接点Ｎｑ、Ｎｒ、Ｎｓ、Ｎｔと電源接点＋Ｖとの間に接続されるとともに、制御端子が接点Ｎｐに共通に接続され、また、容量Ｃ１は、上記接点Ｎｐと電源接点＋Ｖとの間に接続されている。さらに、スイッチ手段ＴＳ１は、電流入力接点ＩＮｉと上記接点Ｎｍとの間に接続され、また、スイッチ手段ＴＳ２は、上記接点Ｎｍと接点Ｎｐとの間に接続されている。
【０１５９】
スイッチ回路部２２Ｃは、上述した電流生成部２０Ａと同様に、ｐチャネル型のトランジスタＴｒ６６〜Ｔｒ６９を備えて構成され、スイッチング用のトランジスタＴｒ６６〜Ｔｒ６９は、各々、上記接点Ｎｑ、Ｎｒ、Ｎｓ、Ｎｔと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子に各々、図示を省略した複数のラッチ回路から出力される出力信号ｄ１０^＊〜ｄ１３^＊が並列的に印加されるように構成されている。
【０１６０】
すなわち、本実施例においても、カレントミラー回路部２１Ｃを構成する各階調電流トランジスタＴｒ６２〜Ｔｒ６５のトランジスタサイズが、基準電流トランジスタＴｒ６１を基準として、所定の比率になるように形成され、各電流路に流れる階調電流Ｉdsq〜Ｉdstが、基準電流トランジスタＴｒ６１に流れる電流（基準電流Ｉref）に対して、各々異なる所定の比率の電流値を有するように設定されている。これにより、出力信号ｄ１０^＊〜ｄ１３^＊の信号レベルに応じて、スイッチ回路部２２Ｃの特定のトランジスタＴｒ６６〜Ｔｒ６９がオン動作して、階調電流トランジスタＴｒ６２〜Ｔｒ６５を介して基準電流Ｉrefの所定比率倍の電流値を有する階調電流Ｉdsq、Ｉdsr、Ｉdss、Ｉdstが流れ、これらの複数の階調電流Ｉdsq、Ｉdsr、Ｉdss、Ｉdstから、任意の階調電流が選択、合成され、電流出力接点ＯＵＴｉを介して負荷駆動電流ＩＤ（書込電流又は発光駆動電流）として表示画素又は有機ＥＬ素子に供給される。
【０１６１】
さらに、本実施例に係るカレントミラー回路部２１Ｃにおいては、電流入力接点ＩＮｉと接点Ｎｍとの間にスイッチ手段ＴＳ１が設けられ、また、接点Ｎｍと接点Ｎｐとの間にスイッチ手段ＴＳ２が設けられた構成を有し、これらのスイッチ手段がＴＳ１、ＴＳ２が、図示を省略した制御手段（例えば、図６に示したシステムコントローラ１５０等）から供給される制御信号に基づいてオン、オフ動作するように設定制御される。すなわち、これらのスイッチ手段ＴＳ１、ＴＳ２により、電流入力端子ＩＮｉ（電流供給線Ｌｓ及び電流供給源）と基準電流トランジスタＴｒ６１の電流路との電気的な接続状態（換言すれば、基準電流Ｉrefの基準電流トランジスタＴｒ６１の電流路への供給又は遮断）、及び、電流入力端子ＩＮｉと基準電流トランジスタＴｒ６１の制御端子との電気的な接続状態（換言すれば、基準電流トランジスタＴｒ６１の電流路と制御端子間の接続又は遮断）を切換制御するように構成されている。
【０１６２】
ここで、スイッチ手段ＴＳ１、ＴＳ２は、例えば、図３４に示すように、ｎチャネル型の電界効果型トランジスタにより構成し、単一の制御信号rck（詳しくは、後述する）によりオン、オフ状態を切換制御するように構成することができ、図３４に示した回路構成においては、ハイレベルの制御信号rckを印加することにより、スイッチ手段ＴＳ１、ＴＳ２がともにオン動作して、電流発生源により生成される基準電流Ｉrefが接点Ｎｍ及び接点Ｎｐに供給されて基準電流トランジスタＴｒ６１をオン動作させる。また、ローレベルの制御信号rckを印加することにより、スイッチ手段ＴＳ１、ＴＳ２がともにオフ動作して、接点Ｎｍ及び接点Ｎｐへの基準電流Ｉrefの供給を遮断して基準電流トランジスタＴｒ６１をオフ動作させる。
【０１６３】
そして、本実施形態においては、このような回路構成を有する電流生成部２０Ｃを備えた電流生成供給回路が、上述したようなデータドライバを構成する書込電流生成回路として、もしくは、各表示画素を構成する画素駆動回路として適用され、共通の電流供給線に複数並列的に接続される。ここで、各電流生成供給回路における負荷駆動電流（書込電流又は発光駆動電流）の生成に際し、各電流生成供給回路に設けられたスイッチ手段ＴＳ１、ＴＳ２を切換制御する上記制御信号（ハイレベル）を選択的に印加することにより、いずれか一つの電流生成供給回路に設けられたスイッチ手段ＴＳ１、ＴＳ２のみをオン動作させる（すなわち、当該電流生成供給回路を選択状態に設定する）とともに、他の電流生成供給回路に設けられたスイッチ手段ＴＳ１、ＴＳ２をオフ動作させて（すなわち、他の電流生成供給回路を非選択状態に設定して）、一時には、当該電流生成供給回路に対してのみ、電流供給線を介して基準電流Ｉrefが供給されるように制御する。
【０１６４】
これにより、複数の電流生成供給回路のうち、上記制御信号に基づいて、選択状態に設定された唯一の電流生成供給回路の基準電流トランジスタに基準電流Ｉrefが供給されて、各階調電流トランジスタに流れる階調電流の電流値が、該基準電流Ｉrefを基準として規定され、複数のラッチ回路からの出力信号ｄ１０^＊〜ｄ１３^＊（すなわち、表示データＤ０〜Ｄ３）に対応した階調電流を合成して生成された負荷駆動電流（書込電流又は発光駆動電流）が各表示画素又は有機ＥＬ素子に供給される。
【０１６５】
したがって、各電流生成供給回路（書込電流生成回路又は画素駆動回路）において、一定の電流値を有する基準電流Ｉrefをそのまま用いて、負荷駆動電流が生成され、各表示画素又は有機ＥＬ素子に供給されるので、電流生成供給回路相互の基準電流トランジスタの素子特性のバラツキの影響を受けることがなく、表示データに応じた適切かつ均一化された電流値を有する書込電流や発光駆動電流を、表示画素や有機ＥＬ素子に供給することができ、輝度階調のバラツキのない良好な表示画質を実現することができる。
【０１６６】
なお、本実施例に示した電流生成供給回路と同等の機能を実現することができる構成としては、例えば、図３５に示すような回路構成を有する電流生成部２０Ｄ（カレントミラー回路部２１Ｄ）を適用することもできる。すなわち、図３５に示すカレントミラー回路部２１Ｄにおいては、図３４に示したカレントミラー回路部２１Ｃと同等のカレントミラー回路を構成する基準電流トランジスタＴｒ６１及び階調電流トランジスタＴｒ６２〜Ｔｒ６５に加え、電流入力接点ＩＮｉと基準電流トランジスタＴｒ６１の電流路との間に接続されたスイッチ手段ＴＳ３と、電流入力接点ＩＮｉと基準電流トランジスタの制御端子（接点Ｎｐ）との間に接続されたスイッチ手段ＴＳ４と、を備えた構成を有している。
すなわち、このカレントミラー回路部２１Ｄにおいても、図３４に示したカレントミラー回路部２１Ｃと同様に、上記スイッチ手段ＴＳ３、ＴＳ４により、基準電流Ｉrefの基準電流トランジスタＴｒ６１の電流路及び制御端子への供給又は遮断を切換制御するように構成されている。
【０１６７】
なお、本実施形態においては、図５に示した電流生成部２０Ｂ（すなわち、ｐチャネル型のトランジスタからなるカレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを備え、基準電流Ｉrefが電流生成部２０Ｂ側から電流発生源ＩＲＢ方向に引き込まれる構成）に、スイッチ手段ＴＳ１、ＴＳ２又はＴＳ３、ＴＳ４を付設した回路構成を示したが、本発明はこれに限定されるものではなく、図３に示した電流生成部２０Ａ（すなわち、ｎチャネル型のトランジスタからなるカレントミラー回路部２１Ａ及びスイッチ回路部２２Ａを備え、基準電流Ｉrefが電流発生源ＩＲＡ側から電流生成部２０Ｂ方向に流し込まれる構成）に、スイッチ手段ＴＳ１、ＴＳ２又はＴＳ３、ＴＳ４を付設した回路構成を有するものであってもよい。また、スイッチ手段ＴＳ１、ＴＳ２又はＴＳ３、ＴＳ４は、ｎチャネル型のトランジスタに限定されるものではなく、ｐチャネル型のトランジスタを適用して、上記制御信号rckの反対極性を有する信号によりオン、オフ状態を切換制御するものであってもよい。
【０１６８】
次いで、本実施形態に係る電流生成部（カレントミラー回路部、スイッチ回路部）を備えた電流生成供給回路（書込電流生成回路）について、図面を参照して説明する。
図３６は、本実施形態に係る電流生成部を適用した電流生成供給回路の一例を示す概略構成図である。また、図３７は、本実施形態に係る電流生成部を適用した電流生成供給回路の他の例を示す概略構成図である。ここで、本実施形態においては、図１４に示した表示装置と同等の構成を有するデータドライバに適用可能な電流生成供給回路（書込電流生成回路）について説明する。なお、上述した電流生成部の構成と対応付けながら説明するとともに、上述した実施形態と同等の構成については、その説明を簡略化又は省略する。
【０１６９】
本実施形態に係る表示装置のデータドライバに設けられる各書込電流生成回路を構成する電流生成供給回路ＩＬＣは、例えば、図３６に示すように、図４に示した信号ラッチ部１０、及び、図３４に示した電流生成部２０Ｃに加え、システムコントローラ１５０等から供給される所定の選択信号ＳＬを反転処理するインバータ７２と、電流路の一端側に電流出力接点ＯＵＴｉが接続されるとともに、該電流路の他端側にデータラインＤＬが接続され、制御端子に上記インバータ７２を介して出力される選択信号ＳＬの反転信号が印加されるｐチャネル型のトランジスタＴｒ７１と、インバータ７２からの反転出力及びシフトレジスタ回路１３１からのシフト信号ＳＲを入力とするＮＡＮＤ回路７３と、該ＮＡＮＤ回路７３の論理出力（否定論理積）を反転処理するインバータ７４と、該インバータ７４の反転出力をさらに反転処理するインバータ７５と、からなる動作設定回路７０を備えた構成を有している。
【０１７０】
このような構成を有する電流生成供給回路ＩＬＣにおいては、ハイレベルの選択信号ＳＬが入力されると、動作設定回路７０に設けられたトランジスタＴｒ７１がオン動作して、電流生成部２０Ｃの電流出力接点ＯＵＴｉが、該トランジスタＴｒ７１を介してデータラインＤＬに接続される。このとき同時に、インバータ７２及びＮＡＮＤ回路７３、インバータ７４、７５により、シフト信号ＳＲの出力タイミングに関わらず、信号ラッチ部１０を構成する各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＣＫにはローレベルのタイミング制御信号が、また、入力接点ＣＫ^＊にはハイレベルのタイミング制御信号が定常的に入力されて、各ラッチ回路ＬＣ０〜ＬＣ３に表示データＤ０〜Ｄ３が取り込まれて保持され、上述したハイレベルの制御信号rckが印加されるタイミングで、電流生成部２０Ｃに基準電流Ｉrefが供給されて、表示データＤ０〜Ｄ３に応じた階調電流が合成されて書込電流Ｉpixが生成される。これにより、各電流生成供給回路ＩＬＣに上述した制御信号rckが選択的に印加されるタイミングで、表示データＤ０〜Ｄ３に基づいて生成された書込電流Ｉpixが、データラインＤＬを介して各表示画素に順次供給される（電流生成供給回路の選択状態）。
【０１７１】
一方、ローレベルの選択信号ＳＬが入力されると、トランジスタＴｒ７１がオフ動作して、電流生成部２０Ｃの電流出力接点ＯＵＴｉがデータラインＤＬから切り離される。このとき同時に、インバータ７２及びＮＡＮＤ回路７３、インバータ７４、７５により、シフト信号ＳＲ（ハイレベル）の出力タイミングに応じて各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＣＫ及び入力接点ＣＫ^＊に、反対極性の信号レベルを有するタイミング制御信号が入力されて、表示データＤ０〜Ｄ３が取り込まれて保持され、上述した制御信号rck（ハイレベル）が印加されるタイミングで、表示データＤ０〜Ｄ３に応じた書込電流Ｉpixが生成される。これにより、表示データＤ０〜Ｄ３に基づいて書込電流Ｉpixが生成されるものの、データラインＤＬには供給されない状態となり、電流生成供給回路ＩＬＣが非選択状態に設定される。
【０１７２】
このような電流生成供給回路ＩＬＣを備えたデータドライバにおける制御動作は、上述した実施形態において示した表示装置の駆動制御方法（図１１参照）と同様に、信号保持動作においては、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、・・・に基づいて、選択状態に設定された複数の電流生成供給回路ＩＬＣの各々に設けられた信号ラッチ回路１０により、各列ごとの表示データＤ０〜Ｄ３が順次取り込まれ、表示データＤ０〜Ｄ３の反転信号に相当する保持信号Ｄ１０^＊〜Ｄ１３^＊が電流生成部２０Ｃに出力される。
【０１７３】
また、電流生成供給動作においては、複数の電流生成供給回路ＩＬＣのうち、唯一の電流生成供給回路ＩＬＣに上記制御信号rckが選択的に（同時にハイレベルにならないように）印加されるタイミングで、電流生成部２０Ｃに基準電流Ｉrefが供給されて、保持信号Ｄ１０^＊〜Ｄ１３^＊に基づいて、該基準電流Ｉrefを基準とし、予め規定された電流値を有する複数の階調電流から、所定の階調電流を選択して合成し、正極性の書込電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して、表示画素方向に流し込むように順次供給する。
【０１７４】
したがって、本実施形態に係る表示装置によれば、書込電流の生成に際し、各データラインＤＬ１、ＤＬ２、・・・に対応して設けられた各電流生成供給回路ＩＬＣに、基準電流Ｉrefが選択的に供給されて、該基準電流Ｉrefを基準として表示データＤ０〜Ｄ３に応じた階調電流を生成して合成することにより、各電流生成供給回路相互の回路特性や、トランジスタ等の能動素子の素子特性のバラツキの影響を受けることなく、適切かつ均一な電流値を有する書込電流を各表示画素に供給することができるので、良好な階調表示動作を実現することができ、表示画質の向上を図ることができる。
【０１７５】
なお、本実施形態においては、書込電流の生成に際し、各電流生成供給回路ＩＬＣ（電流生成部２０Ｃ）への基準電流Ｉrefの供給状態を設定するスイッチ手段ＴＳ１、ＴＳ２又はＴＳ３、ＴＳ４を切換制御する制御信号rckとして、例えば、システムコントローラ１５０等において生成、出力される信号を適用する場合について説明したが、本発明はこれに限定されるものではなく、システムコントローラ等における処理負担を軽減し、回路構成を簡素化するために、例えば、各電流生成供給回路ＩＬＣにおける動作制御のために供給されている他の制御信号を用いて、上記スイッチ手段ＴＳ１、ＴＳ２又はＴＳ３、ＴＳ４を切換制御するように構成してもよい。
【０１７６】
例えば、図３７に示す電流生成供給回路ＩＬＤにおいては、上述した図３６に示した電流生成供給回路ＩＬＣにおいて、動作制御部７０に設けられたインバータ７４の反転出力（すなわち、信号ラッチ部１０を構成する各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＣＫに入力されるタイミング制御信号）を、電流生成部２０Ｃにおけるスイッチ手段ＴＳ１、ＴＳ２又はＴＳ３、ＴＳ４を切換制御するための制御信号rckとして供給するように構成されている。
【０１７７】
すなわち、上述したように、各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＣＫ、ＣＫ^＊に入力されるタイミング制御信号に基づくタイミング（シフトレジスタ回路１３１から出力されるシフト信号ＳＲ１、ＳＲ２、・・・のタイミングと同期するタイミング）で、各ラッチ回路ＬＣ０〜ＬＣ３において、表示データＤ０〜Ｄ３を取り込み保持する信号保持動作が実行され、一方、ハイレベルの制御信号rckが印加されるタイミングで、電流生成部２０Ｃに基準電流Ｉrefが供給されて、表示データＤ０〜Ｄ３に応じた書込電流Ｉpixを生成する電流生成供給動作が実行されるので、これらの各動作を同時並行的に順次繰り返し実行する駆動制御方法を適用する場合には、各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＣＫに入力されるタイミング制御信号と上記制御信号rckの供給タイミングを一致させて設定することができ、すなわち、単一のタイミング制御信号を用いて各動作を制御することができる。
したがって、このような構成によれば、信号ラッチ部１０における信号保持動作及び電流生成部２０Ｃにおける電流生成供給動作を、各電流生成供給回路ＩＬＣに供給される既存の制御信号を用いて、同時並行的に駆動制御することができるので、システムコントローラ等における処理負担を軽減することができるとともに、回路構成を簡素化することができる。
【０１７８】
なお、図３６及び図３７に示した電流生成供給回路ＩＬＣ、ＩＬＤにおいては、図４に示した電流生成供給回路ＩＬＢと同様に、各電流生成供給回路ＩＬＣ、ＩＬＤにより生成された書込電流を、各データラインを介して表示画素方向に流し込むように設定した回路構成を示したが、本発明はこれに限定されるものではなく、上述した図１に示した電流生成供給回路ＩＬＡと同様に、上記書込電流を、各表示画素側からデータラインを介して電流生成供給回路ＩＬＣ、ＩＬＤに引き込むように設定した回路構成を有するものであってもよい。
【０１７９】
【発明の効果】
以上説明したように、本発明に係る駆動制御装置及びその制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷に対して、所定の電流値を有する負荷駆動電流（書込電流、発光駆動電流）を生成して個別に供給する複数の電流生成供給回路を備える電流駆動装置において、各電流生成供給回路は複数の負荷の各々に対応して設けられ、基準電流を供給する定電流源に接続されて基準電流が供給される電流供給線に並列に接続されており、各電流生成供給回路は、複数ビットのデジタル信号を並列的に保持する信号ラッチ部と、該複数ビットのデジタル信号に対応した電流値を有する負荷駆動電流を生成、出力する電流生成部と、を備え、電流生成部は、更に、電流供給線に接続されて基準電流の当該電流生成部への供給状態を制御するスイッチ手段を有し、スイッチ手段が選択的に制御されて、複数の電流生成供給回路のうちの唯一の電流生成供給回路の電流生成部に対してのみ基準電流が供給され、基準電流が供給された電流生成部により、信号ラッチ部に保持されたデジタル信号ごとに、所定の電流値を有する個別の階調電流を生成し、該階調電流を合成（電流値を合算）して、上記負荷駆動電流として出力するように構成されている。ここで、電流生成部の構成として、基準電流が流れる基準電流トランジスタと、複数の階調電流を流す階調電流トランジスタからなるカレントミラー回路構成を適用することにより、一定の基準電流を流すのみで、異なる電流値を有する複数の階調電流を一義的に生成して、上記複数ビットのデジタル信号に基づいて、所望の電流値を有する負荷駆動電流（任意の階調電流の合成電流）を生成することができる。したがって、電流生成供給回路の動作に関連する信号配線（電流供給線）における電位変動を抑制して、該配線に付加された寄生容量の充放電動作に要する時間を削減することができ、電流生成供給回路、又は、電流生成供給回路を備えた電流駆動装置の動作速度を向上させることができる。
【０１８０】
また、本発明に係る表示装置によれば、相互に直交する走査ライン及びデータラインの交点近傍に、マトリクス状に表示画素が配列された表示パネルを備える表示装置において、上述したような駆動制御装置をデータドライバ、もしくは、各表示画素内の画素駆動回路に適用することにより、一定の電流値を有する基準電流に基づいて、表示データに応じた電流値を有する書込電流又は発光駆動電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、表示画素供給される書込電流や発光素子に供給される発光駆動電流が微小な場合であっても、信号配線に付加された寄生容量の影響を受けることなく、表示データに対応した適正な電流値を有する書込電流又は発光駆動電流を迅速に生成して発光素子に出力することができる。したがって、表示画素（発光素子）を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。
【０１８１】
特に、本発明に係る表示装置においては、上述した駆動制御装置を各表示画素内の画素駆動回路に適用することにより、表示パネルに配設される各データラインを介して、表示データに対応する複数ビットのデジタル信号（階調データ）を各表示画素（画素駆動回路）に直接供給することができ、また、各画素駆動回路において該デジタル信号に基づいてアナログ信号からなる発光駆動電流を生成することができるので、表示画素にアナログ信号からなる書込電流を供給する構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくなり、表示データに対応した適切な輝度階調で発光素子を発光動作させることができ、表示画質（Ｓ／Ｎ比）の向上を図ることができる。
【０１８２】
また、上記電流生成供給回路において、電流生成供給回路を構成するカレントミラー回路部（基準電流トランジスタ及び階調電流トランジスタ）として、いわゆる、ボディターミナル構造を有する電界効果トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、デジタル信号に基づいて保持した電流に対して、適切に対応した電流値を有する負荷駆動電流を生成することができ、各負荷を所望の駆動状態で動作させることができる。したがって、このようなトランジスタ構造を、本発明に係る電流生成供給回路を備えた表示装置（データドライバに適用される電流生成供給回路（カレントミラー回路部）や、表示画素内の画素駆動回路を構成する発光駆動用トランジスタ）に適用することにより、表示データに適切に対応した電流値を有する書込電流や発光駆動電流を生成することができ、各表示画素を表示データに対応した適切な輝度階調で発光動作させて、表示画質の向上を図ることができる。
【０１８３】
また、上述したような駆動制御装置を表示装置のデータドライバや、各表示画素内の画素駆動回路に適用した場合においては、各データラインや表示画素に対応して、共通の電流供給線に並列的に接続された複数の電流生成供給回路に対して、各電流生成供給回路（電流生成部）に設けられたスイッチ手段を選択的に切換制御することにより、一時に唯一の電流生成供給回路にのみ、一定の電流値を有する基準電流を供給して、該基準電流をそのまま用いて負荷駆動電流を生成することができる。したがって、各電流生成供給回路相互の回路特性や、能動素子の素子特性のバラツキの影響を受けることなく、表示データに応じた適切かつ均一化された電流値を有する書込電流や発光駆動電流を生成して、表示画素や発光素子に供給することができるので、輝度階調のバラツキの抑制された、良好な表示画質を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る電流生成供給回路の一実施形態を示す概略構成図である。
【図２】本実施形態に係る電流生成供給回路に適用されるラッチ回路の一具体例を示す回路構成図である。
【図３】本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。
【図４】本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。
【図５】本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。
【図６】本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図である。
【図７】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図８】本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。
【図９】本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図である。
【図１０】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。
【図１１】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１２】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１３】本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。
【図１４】本実施形態に係る表示装置に適用されるデータドライバの他の実施例を示す回路構成図である。
【図１５】本発明に係る電流生成供給回路を適用可能な表示装置（表示パネル）の第２の実施形態を示す概略構成図である。
【図１６】本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図である。
【図１７】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。
【図１８】本実施形態に係る表示装置（データドライバ及び表示パネル）における制御動作の一例を示すタイミングチャートである。
【図１９】本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路構成図である。
【図２０】本発明に係る電流生成供給回路及び表示装置に適用されるｎチャネル型トランジスタの電圧−電流特性を示す図である。
【図２１】本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。
【図２２】発光駆動用トランジスタ（ｐチャネル型トランジスタ）における電圧−電流特性と、書込動作時と発光動作時おけるドレイン電流の電流値との関係を示す図である。
【図２３】ボディターミナル構造を有するｐチャネル型のトランジスタ（ＭＯＳＴ）の平面構成を示す概略図である。
【図２４】ボディターミナル構造を有するｐチャネル型のトランジスタの断面構成を示す概略図である。
【図２５】ボディターミナル構造を有するｎチャネル型トランジスタの電圧−電流特性を示す図である。
【図２６】ボディターミナル構造を有するｐチャネル型トランジスタの電圧−電流特性を示す図である。
【図２７】電流生成部のカレントミラー回路部に、ボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図２８】電流生成部のカレントミラー回路部に、ボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図２９】画素駆動回路の発光駆動用トランジスタに、ボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図３０】画素駆動回路の発光駆動用トランジスタに、ボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図３１】従来技術におけるデータドライバの一例を示す回路構成図である。
【図３２】従来技術におけるデータドライバの他の例を示す回路構成図である。
【図３３】本発明に係る電流生成供給回路のさらに他の実施形態に適用される、電流生成部の一具体例を示す概略構成図である。
【図３４】本実施例に係る電流生成部の具体回路例を示す図である。
【図３５】本発明に係る電流生成部のさらに他の実施形態に適用される、電流生成部の他の具体例を示す概略構成図である。
【図３６】本実施形態に係る電流生成部を適用した電流生成供給回路の一例を示す概略構成図である。
【図３７】本実施形態に係る電流生成部を適用した電流生成供給回路の他の例を示す概略構成図である。
【符号の説明】
ＩＬＡ、ＩＬＢ 電流生成供給回路
１０ 信号ラッチ部
２０Ａ、２０Ｂ 電流生成部
２１Ａ、２１Ｂ カレントミラー回路部
２２Ａ、２２Ｂ スイッチ回路部
ＬＣ０〜ＬＣ３ ラッチ回路
ＩＲＡ、ＩＲＢ 電流発生源
１００Ａ〜１００Ｃ 表示装置
１１０Ａ〜１１０Ｃ 表示パネル
１２０Ａ〜１２０Ｃ 走査ドライバ
１３０Ａ〜１３０Ｃ データドライバ
１４０ 電源ドライバ
１５０ システムコントローラ
１６０ 表示信号生成回路
ＤＣｘ〜ＤＣｚ 画素駆動回路
ＯＥＬ 有機ＥＬ素子

Claims (30)

1. 複数の負荷の各々に所定の負荷駆動電流を供給して駆動する駆動制御装置であって、
   基準電流を供給する定電流源と、前記複数の負荷の各々に対応して設けられ、前記定電流源に接続されて前記基準電流が供給される電流供給線に並列に接続され、前記負荷駆動電流を生成して前記各負荷に供給する複数の電流生成供給回路と、を備え、
   前記各電流生成供給回路は、供給される複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、前記定電流源から供給される前記基準電流に基づいて、前記デジタル信号の各ビットに対応して各々異なる比率の電流値を有する複数の階調電流を生成する構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択して合成し、前記負荷駆動電流として前記負荷に供給する電流生成手段と、を備え、
   前記電流生成手段は前記電流供給線に接続されて前記基準電流の当該電流生成手段への供給状態を制御するスイッチ手段を有し、
   前記デジタル信号は、前記複数の負荷の各々に対応して、前記信号保持手段に順次供給され、
   前記信号保持手段は、前記デジタル信号の供給タイミングに基づき、前記各負荷に対応したタイミングで前記デジタル信号を順次取り込んで保持し、
   前記電流生成手段の前記スイッチ手段は、前記信号保持手段が前記デジタル信号を順次取り込むタイミングに同期して選択的に切換制御されて、前記基準電流が前記複数の電流生成供給回路のうちの唯一の前記電流生成供給回路の前記電流生成手段に対してのみ供給されることを特徴とする駆動制御装置。
2. 前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、
   前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、
   を備え、前記選択された前記階調電流の合成電流を、前記負荷駆動電流として供給することを特徴とする請求項１記載の駆動制御装置。
3. 前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴とする請求項２記載の駆動制御装置。
4. 前記複数の階調電流トランジスタは、チャネル幅が各々２ⁿ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項３記載の駆動制御装置。
5. 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧−電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする請求項３又は４記載の駆動制御装置。
6. 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする請求項５記載の駆動制御装置。
7. 前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項２乃至６のいずれかに記載の駆動制御装置。
8. 前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項２乃至６のいずれかに記載の駆動制御装置。
9. 前記各電流生成供給回路における前記スイッチ手段は、各々、該各電流生成供給回路の前記信号保持手段に前記デジタル信号を取り込み保持する際のタイミングに同期して切換制御されて、前記各電流生成供給回路の前記電流生成手段に前記基準電流が順次供給されることを特徴とする請求項１記載の駆動制御装置。
10. 前記各負荷は、前記電流生成手段から供給される前記合成電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１乃至９のいずれかに記載の駆動制御装置。
11. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１０記載の駆動制御装置。
12. 複数の負荷の各々に対応して設けられた複数の電流生成供給回路を備え、該各電流生成供給回路により所定の負荷駆動電流を生成して前記各負荷に供給することにより、前記複数の負荷を所定の動作状態で駆動する駆動制御装置の制御方法において、
    前記各電流生成供給回路に供給される複数ビットのデジタル信号を順次取り込み保持する動作を、前記複数の負荷に対応して順次繰り返すステップと、
    定電流源から供給される基準電流を、前記デジタル信号を順次取り込むタイミングに同期して、前記複数の電流生成供給回路の各々に選択的に順次供給するステップと、
    前記基準電流が供給された前記各電流生成供給回路において、該基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成し、該各階調電流のうち、前記保持された前記デジタル信号の値に応じて特定の前記階調電流を選択して合成し、前記負荷駆動電流を順次生成するステップと、
    前記負荷駆動電流を前記複数の負荷の各々に対して順次供給するステップと、
    を含むことを特徴とする駆動制御装置の制御方法。
13. 前記階調電流は、前記基準電流に対して、２ⁿ（ｎ＝０、１、２、３、・・・）で規定される電流値を有するように設定されていることを特徴とする請求項１２記載の駆動制御装置の制御方法。
14. 前記負荷駆動電流は、前記負荷から前記電流生成供給回路に引き込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする請求項１２又は１３記載の駆動制御装置の制御方法。
15. 前記負荷駆動電流は、前記前記電流生成供給回路から前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする請求項１２又は１３記載の駆動制御装置の制御方法。
16. 前記基準電流は、前記デジタル信号を取り込み保持する際のタイミングに同期して前記各電流生成供給回路に順次供給されることを特徴とする請求項１２記載の駆動制御装置の制御方法。
17. 前記複数の負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１２乃至１６のいずれかに記載の駆動制御装置の制御方法。
18. 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、
    前記信号駆動手段は、基準電流を供給する定電流源と、前記複数の信号線の各々に対応して設けられ、前記定電流源に接続されて前記基準電流が供給される電流供給線に並列に接続され、前記駆動電流を生成して前記各信号線を介して前記各画素に供給する複数の電流生成供給回路と、を備え、
    前記各電流生成供給回路は、少なくとも、前記表示信号に基づいて供給される複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、前記定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応して各々異なる比率の電流値を有する複数の階調電流を生成する構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択して合成し、前記駆動電流として前記各表示画素に供給する電流生成手段と、を備え、
    前記電流生成手段は前記電流供給線に接続されて前記基準電流の当該電流生成手段への供給状態を制御するスイッチ手段を有し、
    前記デジタル信号は、選択状態にある行の前記複数の画素の各々に対応して、前記信号保持手段に順次供給され、
    前記信号保持手段は、前記デジタル信号の供給タイミングに基づき、前記各画素に対応したタイミングで前記デジタル信号を順次取り込んで保持し、
    前記電流生成手段の前記スイッチ手段は、前記信号保持手段が前記デジタル信号を取り込むタイミングに同期して選択的に切換制御されて、前記基準電流が前記複数の電流生成供給回路のうちの唯一の前記電流生成供給回路の前記電流生成手段に対してのみ供給されることを特徴とする表示装置。
19. 前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、
    前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、
    を備え、前記選択された階調電流の合成電流を、前記駆動電流として供給することを特徴とする請求項１８記載の表示装置。
20. 前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続され、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴とする請求項１９記載の表示装置。
21. 前記複数の階調電流トランジスタは、チャネル幅が各々２ⁿ（ｎ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項２０記載の表示装置。
22. 前記電流生成手段は、前記駆動電流を前記表示画素側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項１９乃至２１のいずれかに記載の表示装置。
23. 前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項１９乃至２１のいずれかに記載の表示装置。
24. 前記各電流生成供給回路における前記スイッチ手段は、各々、該各電流生成供給回路の前記信号保持手段に前記デジタル信号を取り込み保持する際のタイミングに同期して切換制御されて、前記各電流生成供給回路の前記電流生成手段に前記基準電流が順次供給されることを特徴とする請求項１８記載の表示装置。
25. 前記表示画素は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１８乃至２４のいずれかに記載の表示装置。
26. 前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする請求項１８乃至２４のいずれかに記載の表示装置。
27. 前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項２５又は２６記載の表示装置。
28. 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧−電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする請求項２０又は２１記載の表示装置。
29. 前記表示画素を構成する前記発光駆動手段は、電圧−電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする請求項２６乃至２８のいずれかに記載の表示装置。
30. 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする請求項２８又は２９記載の表示装置。

Images