JP4111128B2 - 表示駆動装置及び表示装置並びにその駆動制御方法 - Google Patents

Description

本発明は、表示駆動装置及び表示装置並びにその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型（又は、電流駆動型）の発光素子を、複数配列してなる表示パネル（画素アレイ）に適用可能な表示駆動装置、及び、該表示駆動装置を備えた表示装置、並びに、その駆動制御方法に関する。

近年、パーソナルコンピュータや映像機器のモニタ、ディスプレイとして多用されている液晶表示装置（ＬＣＤ）に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、２次元配列した表示パネルを備えた発光素子型のディスプレイの、本格的な実用化に向けた研究開発が盛んに行われている。

特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。

図１９は、従来技術における発光素子型のディスプレイの概略構成を示す全体ブロック図である。
このようなディスプレイの一例は、概略、図Ｊに示すように、行方向に配設された走査ラインＳＬと列方向に配設されたデータラインＤＬの各交点近傍に発光素子（図示を省略）を含む表示画素ＥＭｐが配列された表示パネル１１０ｐと、画像表示信号（表示データ）に応じた階調電流Ｉpixを生成して、データラインＤＬを介して各表示画素ＥＭｐに供給するデータドライバ１３０ｐと、所定のタイミングで走査信号Ｖselを順次印加して特定の行の表示画素ＥＭｐを選択状態にする走査ドライバ１２０ｐと、を備え、各表示画素ＥＭｐに供給された上記階調電流Ｉpixに基づいて、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネル１１０ｐに表示される。

ここで、上記ディスプレイにおける表示駆動動作としては、複数の表示画素（発光素子）に対して、データドライバにより表示データに応じた電流値を有する個別の階調電流を生成し、走査ドライバにより選択された特定の行の表示画素に供給して、各発光素子を該電流値に応じた所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅（信号幅）で供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。

図２０は、従来技術におけるデータドライバの構成例を示す回路構成図である。
上述したようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図２０（ａ）に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍと、からなるカレントミラー回路を基本構成として備えた定電流駆動回路（電流ドライバ）を良好に適用することができる。

このようなデータドライバにおいては、トランジスタＴＰｒに流れる基準電流Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する駆動電流ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。なお、図２０（ａ）に示したようなデータドライバ（定電流駆動回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。

また、従来技術におけるデータドライバの他の構成としては、例えば、図２０（ｂ）示すように、表示データに応じた電流値を有する電流を生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍと、該ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍごとに設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍと、を各々直列的に設けた構成を良好に適用することができる。

このようなデータドライバにおいては、電流源ＰＩから出力される表示データに応じた電流Ｉdtを、時系列的に入力されるラッチ制御信号ＸＬ１、ＸＬ２、・・・ＸＬｍに基づいて、ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍに順次保持し、所定のタイミングで入力される出力イネーブル信号ＥＮに基づいて、各ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍに保持された電流Ｉdtに基づく駆動電流ＩＤ１、ＩＤ２、・・・ＩＤｍを、各出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、表示パネルを構成する複数の表示画素に一括して供給する。

なお、図２０（ａ）、（ｂ）に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された駆動電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。

一方、上述したようなディスプレイにおいては、表示パネルに配列された表示画素において上記有機ＥＬ素子のような電流制御型の発光素子の発光動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献２等に記載されているように、表示パネルを構成する各表示画素に、上記発光素子に加えて、該発光素子の発光状態を駆動制御するための、複数のスイッチング素子からなる駆動回路（以下、便宜的に、「発光駆動回路」と記す。後述する「画素駆動回路」と同等）を備えた構成が知られている。

図２１は、従来技術における有機ＥＬ素子を備えたディスプレイの各表示画素の構成例を示す等価回路図である。
従来技術における表示画素は、例えば、図２１に示すように、相互に並行して配設された第１及び第２の走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの各交点近傍に、ゲート端子が第１の走査ラインＳＬａに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１２１に各々接続されたトランジスタＴｒ１２１と、ゲート端子が第２の走査ラインＳＬｂに、ソース端子及びドレイン端子が接点Ｎ１２１及び接点Ｎ１２２に各々接続されたトランジスタＴｒ１２２と、ゲート端子が接点Ｎ１２２に、ソース端子が電源ライン（電源電圧Ｖdd）に、ドレイン端子が接点Ｎ１２１に各々接続されたトランジスタＴｒ１２３と、ゲート端子が接点Ｎ１２２に、ソース端子が電源ラインに各々接続されたトランジスタＴｒ１２４とを備えた画素駆動回路ＤＰ２、及び、画素駆動回路ＤＣｐのトランジスタＴｒ１２４のドレイン端子にアノード端子が接続され、カソード端子が接地電位に接続された有機ＥＬ素子ＯＥＬを有して構成されている。

ここで、図２１において、トランジスタＴｒ１２１はｎチャンネル型ＭＯＳトランジスタ（ＮＭＯＳ）により構成され、トランジスタＴｒ１２２乃至Ｔｒ１２４はｐチャンネル型ＭＯＳトランジスタ（ＰＭＯＳ）により構成されている。また、Ｃｐは、トランジスタＴｒ１２３及びＴｒ１２４のゲート−ソース間（接点Ｎ１２２と電源ライン）に形成される寄生容量である。すなわち、図２１に示した画素駆動回路ＤＣｐにおいては、トランジスタＴｒ１２１乃至Ｔｒ１２４からなる４個のトランジスタをオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御するように構成されている。

このような構成を有する画素駆動回路における駆動制御動作は、概略、まず、走査ラインＳＬａにローレベル、走査ラインＳＬｂにハイレベルの走査信号Ｖsela、Ｖselbを各々印加して表示画素を選択状態に設定することにより、トランジスタＴｒ１２１及びＴｒ１２２がオン動作して、データラインＤＬに供給された階調電流ＩpixがトランジスタＴｒ１２１及びＴｒ１２２を介して接点Ｎ２２に取り込まれるとともに、該電流レベルがトランジスタＴｒ１２３により電圧レベルに変換されてゲート−ソース間に所定の電圧が生じる。このゲート−ソース間の電圧は、走査ラインＳＬｂにローレベルの走査信号Ｖselbを印加してトランジスタＴｒ１２２をオフ動作させることにより、寄生容量Ｃｐにより保持される。

次いで、走査ラインＳＬａにハイレベルの走査信号Ｖselaを印加してトランジスタＴｒ１２１をオフ動作させることにより、データラインＤＬと画素駆動回路ＤＣｐとを電気的に遮断する。これにより、上記寄生容量Ｃｐに保持された電圧（ハイレベル）に基づいて、トランジスタＴｒ１２４がオン状態となって、電源電圧ＶddからトランジスタＴｒ１２４を介して所定の駆動電流（発光駆動電流）が流れて、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する。

特開２００２−２０２８２３号公報 （第３頁、図２、図１５） 特開２００１−１４７６５９号公報 （第７頁〜第８頁、図１）

上述したようなデータドライバは、従来、単結晶シリコン基板に対してＣＭＯＳ技術を適用してトランジスタ等の機能素子を形成することにより構成されていたため、出力電流の電流値が比較的大きいという特性を有している。このようなデータドライバは、表示パネルに配列された表示画素に設けられた発光駆動回路を、ＭＯＳトランジスタ（ＭＯＳ型の電界効果型トランジスタ；ＭＯＳＦＥＴ）を用いて構成する場合（図２１参照）や、比較的サイズの大きな表示パネルに適用する場合には比較的有効である。

しかしながら、機能素子としてＭＯＳトランジスタを適用した構成にあっては、すでに製造技術が確立され、比較的安価で動作特性の安定したアモルファスシリコンを用いた薄膜トランジスタに比較して、製造コストが上昇するうえ、表示パネルを高精細化した場合や比較的小型化した場合等のように、階調電流として微小な電流値を必要とする構成には適さないという問題を有していた。

また、後述するように、表示画素に設けられる発光駆動回路の機能素子として、アモルファスシリコンを用いた薄膜トランジスタを適用した表示パネルを構成した場合、以下に示すように、上述したＭＯＳトランジスタを適用した構成に比較して、数十ｎＡオーダーの極めて微小な電流値を有する階調電流（駆動電流）での駆動制御が可能となる。
しかしながら、従来技術に示したようなデータドライバ（電流ドライバ）においては、このような微小電流を精度良く生成、出力することができるものが、未だ実現されていないという問題を有している。

以下、本願発明者らが行ったシミュレーションについて具体的に説明する。
まず、表１に示すような表示寸法、画素数、画素配列、ドット寸法、階調数等の設計仕様を有する１．９インチ対角の表示パネルを設定し、当該表示パネルについて、表示画素（有機ＥＬ素子）を赤、緑、青の各色で発光させた場合の電流特性等のシミュレーション実験を実行した。ここで、表示パネルを構成する各表示画素に設けられる発光駆動回路として、アモルファスシリコンを用いた薄膜トランジスタを能動素子として適用した。

これによれば、表２に示すように、赤、緑、青のいずれの発光色においても、最高輝度階調において数μＡオーダー（最大値は、赤色発光した場合の３．０５μＡ）の電流値を有し、最低輝度階調において数十ｎＡオーダー（最小値は、緑色発光した場合の１２．８ｎＡ）の電流値を有する駆動電流を必要とすることが判明した。これに対して、既存の電流ドライバにおいては、例えば、ドライバ内部におけるリーク電流が１μＡに達するものもあり、上記のような数十ｎＡオーダーの微小電流を精度良く生成することができない。

さらに、データドライバとして、ＣＭＯＳ技術を適用して単結晶シリコン基板上に形成されたＭＯＳトランジスタにより構成した場合、ＭＯＳトランジスタのチャネル形状（チャネル幅対チャネル長の比；Ｗ／Ｌ）に対する飽和電流の関係を検証すると、図２２に示すように、上述したような緑色発光した場合の最低輝度階調時の駆動電流の電流値である１２．８ｎＡから、赤色発光した場合の最高輝度階調時の駆動電流の電流値である３．０５μＡまでの発光動作に必要な電流範囲（１０ｎＡ（＝１０^−８Ａ）〜１μＡ（＝１０^−６Ａ））を有する駆動電流を生成するためには、チャネル形状として概ねＷ／Ｌ＝０．０００９を必要とし、ＭＯＳトランジスタのゲート−ソース間電圧として概ねＶgs＝０．５Ｖ〜８Ｖ程度で制御する必要がある。そのため、その平面形状の縦横比が一方向に著しく長い矩形（縦長）を有することとなり、ＭＯＳトランジスタの製造プロセスにおける加工精度のバラツキによってＷ／Ｌの値が大きく変化し易く、それにより動作特性が不均一化するうえ、回路設計上の制約や回路形成面積のロス（非効率化）を招くという問題を有していた。

そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給する微小電流を精度良く生成、出力することができるとともに、トランジスタ等の機能素子の製造プロセスにおける加工精度のバラツキによる影響を抑制して動作特性の均一化を図ることができ、また、回路設計上の制約や回路形成面積のロスを抑制することができる表示駆動装置を提供し、以て、表示画質が良好で安価に実現することができる表示装置並びにその駆動制御方法を提供することを目的とする。

請求項１記載の発明は、電流制御型の発光素子を備えた表示画素を２次元配列して構成される表示パネルに対して、表示データに基づく階調電流を供給することにより、前記表示画素の各々を所望の輝度階調で発光動作させる表示駆動装置において、前記表示駆動装置は、前記表示データに応じた電圧値を有する信号電圧を生成する信号電圧生成回路と、前記信号電圧生成回路から前記信号電圧が供給され、該信号電圧に応じた電流値を有する信号電流を生成する変換回路部を具備して、前記信号電流を前記階調電流として前記表示画素に供給する電圧−電流変換回路と、を備え、前記変換回路部は、少なくとも、一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路と、前記信号電圧が印加される制御端子と、を有し、前記信号電流を生成して前記電流路に流す変換用スイッチング素子と、前記信号電圧生成回路から前記信号電圧が供給される前に、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加することに基づいて、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加するプリチャージ手段を備えて該変換用スイッチング素子のしきい値電圧特性の変動を補償する補償手段と、を備えていることを特徴とする。

請求項２記載の発明は、請求項１記載の表示駆動装置において、前記変換用スイッチング素子に接続される前記電源電圧は、前記表示パネルに配列された前記表示画素に設定された発光色に基づいて、各発光色ごとに異なる電圧値に設定されていることを特徴とする。

請求項３記載の発明は、請求項１又は２に記載の表示駆動装置において、前記変換用スイッチング素子は、電界効果型の薄膜トランジスタであることを特徴とする。

請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示駆動装置において、前記変換回路部は、さらに、前記階調電流の供給に先立って、前記表示画素にリセット電圧を印加するリセット手段と、前記プリチャージ電圧及び前記信号電圧の合計電圧に基づいて、前記変換用スイッチング素子の前記電流路に流れる前記信号電流を、前記階調電流として前記表示画素に供給する書込手段と、を備えていることを特徴とする。

請求項５記載の発明は、請求項４記載の表示駆動装置において、前記電圧−電流変換回路は、前記表示画素に対応して、複数の前記変換回路部が並列的に接続された構成を有し、少なくとも、前記複数の変換回路部のうち、いずれかの前記変換回路部において、前記信号電圧を前記変換用スイッチング素子に印加する読込動作を実行しつつ、他の前記変換回路部において先のタイミングで前記変換用スイッチング素子に印加された前記信号電圧に応じた前記階調電流を前記表示画素に供給する書込動作を実行することを特徴とする。

請求項６記載の発明は、請求項１乃至５のいずれかに記載の表示駆動装置において、前記変換用スイッチング素子は、アモルファスシリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする。
請求項７記載の発明は、請求項１乃至５のいずれかに記載の表示駆動装置において、前記変換用スイッチング素子は、多結晶シリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする。
請求項８記載の発明は、請求項１乃至５のいずれかに記載の表示駆動装置において、前記変換用スイッチング素子は、５０ｃｍ^２／Ｖｓ以下の電子移動度を有する半導体からなることを特徴とする。

請求項９記載の発明は、行及び列方向に延伸して配設された複数の走査ライン及び複数のデータラインの各交点に、複数の表示画素を配置して構成される表示パネルを備え、該表示パネルの行ごとの前記表示画素を選択し、表示データに応じた階調電流を供給することにより、前記表示画素の各々を前記表示データに応じた輝度階調で発光動作させて、所望の画像情報を表示させる表示装置において、前記表示装置は、少なくとも、所定のタイミングで前記表示パネルの各行ごとの前記表示画素に走査信号を順次印加して、選択状態に設定する走査駆動回路と、前記表示データに応じた電圧値を有する信号電圧を生成する信号電圧生成回路と、前記信号電圧生成回路から前記信号電圧が供給され、該信号電圧に応じた電流値を有する信号電流を生成する変換回路部を具備し、前記信号電流を、前記選択状態に設定された行の前記表示画素に前記データラインを介して、前記階調電流として供給する電圧−電流変換回路と、を備えて構成され、前記変換回路部は、少なくとも、一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路と、前記信号電圧が印加される制御端子と、を有し、前記信号電流を生成して前記電流路に流す変換用スイッチング素子と、前記信号電圧生成回路から前記信号電圧が供給される前に、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加することに基づいて、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に、該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加するプリチャージ手段を備えて該変換用スイッチング素子のしきい値電圧特性の変動を補償する補償手段と、を備えていることを特徴とする。

請求項１０記載の発明は、請求項９記載の表示装置において、前記表示パネルは、前記複数の表示画素の各々が赤、緑、青のいずれかの発光色に設定されて、所定の順序で配列され、前記変換用スイッチング素子に接続される前記電源電圧は、前記表示パネルに配列された前記表示画素の各々に設定された発光色に基づいて、各発光色ごとに異なる電圧値に設定されていることを特徴とする。

請求項１１記載の発明は、請求項９又は１１に記載の表示装置において、前記変換用スイッチング素子は、電界効果型の薄膜トランジスタであることを特徴とする。

請求項１２記載の発明は、請求項９乃至１１のいずれかに記載の表示装置において、前記変換回路部は、さらに、前記階調電流の供給に先立って、前記データラインにリセット電圧を印加するリセット手段と、前記プリチャージ電圧及び前記信号電圧の合計電圧に基づいて、前記変換用スイッチング素子の前記電流路に流れる前記信号電流を、前記階調電流として前記データラインを介して前記表示画素に供給する書込手段と、を備えていることを特徴とする。

請求項１３記載の発明は、請求項１２記載の表示装置において、前記電圧−電流変換回路は、前記データラインごとに複数の前記変換回路部が並列的に接続された構成を有し、少なくとも、前記複数の変換回路部のうち、いずれかの前記変換回路部において、前記信号電圧を前記変換用スイッチング素子に印加する読込動作を実行しつつ、他の前記変換回路部において先のタイミングで前記変換用スイッチング素子に印加された前記信号電圧に応じた前記階調電流を前記データラインに供給する書込動作を実行することを特徴とする。

請求項１４記載の発明は、請求項９乃至１３のいずれかに記載の表示装置において、前記表示画素は、少なくとも、前記階調電流に応じた電圧成分を保持し、該電圧成分に応じた電流値を有する駆動電流を生成する発光駆動回路と、前記駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、を備えることを特徴とする。
請求項１５記載の発明は、請求項１４記載の表示装置において、前記発光駆動回路は、アモルファスシリコンを用いたスイッチング素子を含んで構成されていることを特徴とする。

請求項１６記載の発明は、請求項１４又は１５記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
請求項１７記載の発明は、請求項９乃至１６のいずれかに記載の表示装置において、前記変換用スイッチング素子は、アモルファスシリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする。

請求項１８記載の発明は、請求項９乃至１６のいずれかに記載の表示装置において、前記変換用スイッチング素子は、多結晶シリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする。
請求項１９記載の発明は、請求項９乃至１６のいずれかに記載の表示装置において、前記変換用スイッチング素子は、５０ｃｍ^２／Ｖｓ以下の電子移動度を有する半導体からなることを特徴とする。

請求項２０記載の発明は、請求項９乃至１９のいずれかに記載の表示装置において、前記電圧−電流変換回路は、前記信号電圧生成回路と一体的に形成されていることを特徴とする。
請求項２１記載の発明は、請求項９乃至１９のいずれかに記載の表示装置において、前記電圧−電流変換回路は、前記表示パネルを構成する絶縁性基板上に、前記表示画素とともに一体的に形成されていることを特徴とする。

請求項２２記載の発明は、行及び列方向に延伸して配設された複数の走査ライン及び複数のデータラインの各交点に、複数の表示画素を配置して構成される表示パネルに対して、行ごとの前記表示画素を選択し、表示データに応じた階調電流を供給することにより、前記表示画素の各々を前記表示データに応じた輝度階調で発光動作させて、所望の画像情報を表示させる表示装置の駆動制御方法において、少なくとも、所定のタイミングで前記表示パネルの各行ごとの前記表示画素に走査信号を順次印加して、選択状態に設定するステップと、前記表示データに応じた電圧値を有する信号電圧を生成するステップと、電圧―電流変換を行う変換用スイッチング素子の制御端子に前記信号電圧を印加することにより、該変換用スイッチング素子の一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路に前記信号電圧に応じた電流値を有する信号電流を流し、該信号電流を、前記選択状態に設定された行の前記表示画素に前記データラインを介して、前記階調電流として供給するステップと、前記変換用スイッチング素子の前記制御端子への前記信号電圧の印加に先立つタイミングで、少なくとも、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加して、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に、該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加して、該変換用スイッチング素子のしきい値電圧特性の変動を補償するステップと、を含むことを特徴とする。

請求項２３記載の発明は、請求項２４記載の表示装置の駆動制御方法において、前記スイッチング素子は、概ね５０ｃｍ^２／Ｖｓ以下の電子移動度を有する半導体からなることを特徴とする。

請求項２４記載の発明は、請求項２２又は２３記載の表示装置の駆動制御方法において、前記表示画素に前記階調電流を供給するステップは、前記プリチャージ電圧及び前記信号電圧の合計電圧に基づいて、前記変換用スイッチング素子の電流路に流れる前記信号電流を、前記階調電流として前記表示画素に供給するステップを含むことを特徴とする。
請求項２５記載の発明は、請求項２２乃至２４のいずれかに記載の表示装置の駆動制御方法において、前記変換用スイッチング素子は、電界効果型の薄膜トランジスタであることを特徴とする。

すなわち、本発明に係る表示駆動装置及び表示装置並びにその駆動制御方法は、表示データに応じた階調電流を各表示画素に印加することにより、各表示画素の発光素子（例えば、有機ＥＬ素子）を所定の輝度階調で発光動作させて、所望の画像情報を表示パネルに表示する表示装置において、各表示画素に階調電流を供給するデータドライバとして、表示データに応じた電圧値を有する信号電圧を生成する信号電圧生成回路と、該信号電圧生成回路から出力される信号電圧が供給され、該信号電圧に応じた電流値を有する階調電流を生成する電圧−電流変換回路と、を備え、前記変換回路部は、少なくとも、一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路と、前記信号電圧が印加される制御端子と、を有し、前記信号電流を生成して前記電流路に流す変換用スイッチング素子と、前記信号電圧生成回路から前記信号電圧が供給される前に、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加することに基づいて、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加するプリチャージ手段を備えて該変換用スイッチング素子のしきい値電圧特性の変動を補償する補償手段と、を備えている。
電圧−電流変換回路は、信号電圧を階調電流に変換する変換用スイッチング素子を含んで構成され、該変換用スイッチング素子として、電子移動度が比較的小さい、アモルファスシリコンや多結晶シリコンを用いた薄膜トランジスタを適用した構成を有している。

これにより、アモルファスシリコンを用いた薄膜トランジスタにより電圧−電流変換回路を構成することができるので、表示パネルの駆動制御に適した微小な電流値を有する階調電流を精度良く生成して、電流指定型の駆動方式で表示パネルを良好に駆動制御することができる。ここで、表示データに対応した信号電圧を生成する信号電圧生成回路として、汎用の電圧ドライバを適用することができるとともに、電圧−電流変換回路として、各データラインごとに上記アモルファスシリコンを用いた薄膜トランジスタからなるスイッチング素子を、少なくとも１個備えた構成を適用することができるので、比較的簡易かつ安価な構成で表示画質の良好な表示装置を提供することができる。

また、電圧−電流変換回路を構成するスイッチング素子として、アモルファスシリコンを用いた薄膜トランジスタを適用することにより、飽和電流特性（チャネル形状に対する飽和電流の関係）を改善して、上述した表示パネルの駆動制御に適した微小な階調電流を生成する場合であっても、ＭＯＳトランジスタに比較して、チャネル形状（Ｗ／Ｌ）を正方形状に近似した矩形に設定することができるので、薄膜トランジスタの製造プロセスにおける加工精度のバラツキによる影響を大幅に抑制して動作特性を略均一化することができるとともに、製造歩留まりや設計自由度等の向上を図ることができる。

また、本発明に係る表示駆動装置及び表示装置においては、電圧−電流変換回路において表示データに応じた信号電圧に基づいて階調電流を生成するための電源電圧として、表示パネルに配列された各表示画素に設定された発光色に応じて、各々異なる電圧値を有するように設定することができるので、発光色に依存する輝度特性（階調電流と発光輝度との関係）の違いを、各発光色の表示画素に供給する階調電流の電流値により補正することができるので、表示データに応じた輝度階調を簡易な駆動制御方法により実現することができ、表示画質が良好な表示装置を提供することができる。

さらに、本発明に係る表示駆動装置及び表示装置においては、アモルファスシリコンを用いた薄膜トランジスタ特有のしきい値電圧特性の変動を抑制するために、該しきい値電圧特性の変動を補償する構成を備えた変換回路部を適用し、表示データに応じた信号電圧を薄膜トランジスタのゲート端子に印加する前に、該薄膜トランジスタのしきい値電圧相当のプリチャージ電圧を印加することにより、薄膜トランジスタを常に信号電圧の電圧値分に応じた導通状態で動作させることができるので、表示データに適正に対応した電流値を有する階調電流を生成でき、長期にわたり表示画質の良好な表示装置を実現することができる。

加えて、本発明に係る表示駆動装置及び表示装置においては、表示パネルに配設されたデータラインごとに、上記薄膜トランジスタのしきい値電圧特性の変動を補償する構成を備えた変換回路部を、複数個並列的に接続した構成を適用することができるので、上述したような薄膜トランジスタのしきい値電圧特性の変動を補正する処理動作にある程度の時間を必要とする場合（すなわち、表示データに対応した信号電圧の取り込みから階調電流の出力までにある程度のタイムラグが発生する場合）であっても、各電圧−電流変換回路を相補的に動作させることにより、表示データに対応した信号電圧の取り込み（読込動作）や階調電流の出力（書込動作）を連続的に実行して、見かけ上の動作速度を向上させることができ、表示パネルを高精細化した場合であっても画像情報の表示特性を良好に維持することができる。

また、本発明に係る表示駆動装置及び表示装置においては、表示データに応じた信号電圧を生成する信号電圧生成回路、及び、該信号電圧に応じた階調電流を生成する電圧−電流変換回路を、データドライバ（電流ドライバ）として一体的に構成して、ドライバチップとして提供することができる。また、表示パネルに配列された表示画素として、アモルファスシリコンを用いた薄膜トランジスタを適用した発光駆動回路（画素駆動回路）を備えた構成を有する場合にあっては、該表示パネルを構成する絶縁性基板（パネル基板）上に、電圧−電流変換回路を一体的に形成して、パネルモジュールとして提供することができる。このような構成によれば、製造プロセスの簡素化や部品点数の削減を図り、製品コストを低減することができるとともに、動作特性の良好な表示駆動装置及び表示装置を実現することができる。

以下、本発明に係る表示駆動装置及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
まず、本発明に係る表示駆動装置を適用可能な表示装置の第１の実施形態について、図面を参照して説明する。

図１は、本発明に係る表示駆動装置を適用した表示装置の全体構成の第１の実施形態を示すブロック図であり、図２は、本実施形態に係る表示装置の要部構成例を示す概略構成図である。ここで、上述した従来技術に示した構成と同等の構成については、同一又は同等の符号を付して説明する。なお、以下の説明においては、表示パネルを構成する表示画素として、有機ＥＬ素子を発光素子として備えた構成を示すが、本発明に係る表示装置はこれに限るものではなく、少なくとも各表示画素が、供給される発光駆動電流（駆動電流）の電流値に応じた輝度階調で発光動作する電流制御型の発光素子を備えているものであれば、例えば、発光ダイオード等を発光素子として適用するものであってもよい。

図１、図２に示すように、本実施形態に係る表示装置１００は、概略、相互に直交するように配設された複数の走査ラインＳＬ１、ＳＬ２、・・・ＳＬｎ（便宜的にｎ本とする。以下、総称して「走査ラインＳＬ」とも記す）と複数のデータラインＤＬ１、ＤＬ２、・・・ＤＬｍ（便宜的にｍ本とする。以下、総称して「データラインＤＬ」とも記す）との各交点近傍に、複数の表示画素ＥＭが配列された表示パネル１１０と、該表示パネル１１０の各走査ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次ハイレベルの走査信号Ｖsel1、Ｖsel2、・・・ＶselN（以下、総称して「走査信号Ｖsel」とも記す）を印加することにより、行ごとの表示画素ＥＭ群を選択状態に設定（走査）する走査ドライバ（走査駆動回路）１２０と、後述する表示信号生成回路１６０から供給される表示データに基づく信号電圧Ｖdata1、Ｖdata2、・・・ＶdataM（以下、総称して「信号電圧Ｖdata」とも記す）を生成する信号電圧生成回路１３０と、表示パネル１１０の各データラインＤＬに接続され、信号電圧生成回路１３０により生成された信号電圧Ｖdataに基づいて、階調電流Ｉpix1、Ｉpix2、・・・ＩpixM（以下、総称して「階調電流Ｉpix」とも記す）を生成して、各データラインＤＬに供給する電圧−電流変換回路１４０Ａと、少なくとも、走査ドライバ１２０及び信号電圧生成回路１３０の動作状態を制御するための走査制御信号及びデータ制御信号を生成して出力するシステムコントローラ１５０と、表示装置１００の外部から供給される映像信号に基づいて、デジタル信号からなる表示データを生成して、上記信号電圧生成回路１３０に供給するとともに、該表示データに基づく画像情報を表示パネル１１０に表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。

以下、上記各構成について説明する。
（表示パネル１１０）
本実施形態に係る表示装置に適用可能な表示パネル１１０は、例えば、図２に示すように、少なくとも、相互に直交するように配設された走査ラインＳＬ及びデータラインＤＬを備え、走査ラインＳＬとデータラインＤＬとの各交点に、少なくとも、後述する画素駆動回路（上述した発光駆動回路に相当する）及び有機ＥＬ素子（電流制御型の発光素子）を備えた表示画素ＥＭ（図４参照）が接続された構成を有している。なお、後述する表示画素ＥＭを備えた表示パネルにおいては、走査ラインＳＬ及びデータラインＤＬに加え、各走査ラインＳＬに並行して電源ラインＶＬが配設された構成を有している。詳しくは、後述する。

（走査ドライバ１２０）
走査ドライバ１２０は、システムコントローラ１５０から供給される走査制御信号に基づいて、各走査ラインＳＬにハイレベルの走査信号Ｖselを順次印加することにより、各行ごとの表示画素ＥＭ群を選択状態に設定し、後述する信号電圧生成回路１３０により生成される信号電圧Ｖdataに基づいて、各データラインＤＬを介して供給される階調電流Ｉpixを、該表示画素ＥＭ（後述する画素駆動回路）に書き込むように制御する。

ここで、走査ドライバ１２０は、具体的には、例えば、図２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬに対応させて複数段備え、後述するシステムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴ、走査クロック信号ＳＣＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方にシフト信号を順次シフトしつつ、生成されたシフト信号を、バッファを介して所定の電圧レベル（ハイレベル）に変換して走査信号Ｖsel（Ｖsel1〜ＶselN）として各走査ラインＳＬに出力する。

（信号電圧生成回路１３０）
図３は、本実施形態に係る表示装置に適用される信号電圧生成回路の概略構成を示すブロック図である。
信号電圧生成回路１３０は、表示装置の周辺回路として周知の電圧ドライバ（表示データに応じた階調信号電圧を生成して出力するドライバ）と同等の構成を有し、システムコントローラ１５０から供給されるデータ制御信号に基づいて、表示信号生成回路１６０から出力されるデジタル信号からなる表示データを所定のタイミングで取り込んで保持し、該表示データに対応するアナログ信号電圧を生成して、上述した信号電圧Ｖdata（Ｖdata1〜ＶdataM）として後述する電圧−電流変換回路１４０Ａに出力する。

ここで、信号電圧生成回路１３０は、具体的には、例えば、図３に示すように、シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲに基づいて、順次シフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データを順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データを一括保持するデータラッチ回路１３３と、階調基準電圧Ｖ０〜Ｖｐに基づいて、上記保持された表示データを所定のアナログ信号電圧に変換するＤ／Ａコンバータ１３４と、出力イネ−ブル信号ＯＥに基づくタイミングで、当該アナログ信号電圧を各データラインＤＬに対応する信号電圧Ｖdata（Ｖdata1〜ＶdataM）として、電圧−電流変換回路１４０Ａに出力する出力回路１３５と、を有して構成されている。ここで、少なくとも、上述したシフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ、データラッチ信号ＳＴＢ及び出力イネ−ブル信号ＯＥは、システムコントローラ１５０からデータ制御信号として供給される。

（電圧−電流変換回路１４０Ａ）
電圧−電流変換回路１４０Ａは、例えば、図２に示すように、各データラインＤＬごとに設けられ、上述した信号電圧生成回路１３０から供給される信号電圧Ｖdataに基づいて所定の導通状態でオン動作して、該信号電圧Ｖdataに応じて流れる信号電流を、各データラインＤＬを介して階調電流Ｉpixとして各列の表示画素に供給する複数のスイッチＳＷＡ１、ＳＷＡ２、・・・ＳＷＡｍ（以下、「スイッチＳＷＡ」とも記す；変換回路部）を有して構成されている。

ここで、各スイッチＳＷＡは、ゲート端子に上記信号電圧生成回路１３０から出力される信号電圧Ｖdataが印加され、ソース端子及びドレイン端子が所定の負電源電圧Ｖss（例えば、−２０Ｖ；電源電圧）に接続された電源ライン及びデータラインＤＬに各々接続された薄膜トランジスタ（スイッチング素子）Ｔｒ１１を備えた構成を有している。この薄膜トランジスタＴｒ１１は、アモルファスシリコンを用いたｎチャネル型の薄膜トランジスタ（ＴＦＴ）であって、これにより、本実施形態に係る電圧−電流変換回路１４０Ａは、すでに確立されたアモルファス製造技術を適用して比較的安価に製造することができるとともに、安定した動作特性を実現することができる。
特に、アモルファスシリコンを用いた薄膜トランジスタにおいては、後述するように、単結晶シリコン基板上に形成したＭＯＳトランジスタに比較して、数十ｎＡオーダーの極めて微小な電流値を有する階調電流を精度良く生成することができるという優れた素子特性を有している。

このような電圧−電流変換回路１４０Ａにより、表示信号生成回路１６０から供給されるデジタル信号からなる表示データに対応して、信号電圧生成回路１３０により生成された信号電圧（アナログ信号）Ｖdataの電圧値に基づいて、各スイッチ回路部ＳＷＡの薄膜トランジスタＴｒ１１が所定の導通状態でオン動作するので、該表示データ（輝度階調）に応じた所定の電流値を有する階調電流Ｉpixが生成されて、各データラインＤＬに一括して、もしくは、順次出力される。

（システムコントローラ１５０）
システムコントローラ１５０は、少なくとも、走査ドライバ１２０及び信号電圧生成回路１３０の各々に対して、動作状態を制御する走査制御信号（上述した走査スタート信号ＳＳＴ、走査クロック信号ＳＣＫ等）及びデータ制御信号（上述した出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）を出力することにより、各ドライバ及び制御回路を所定のタイミングで動作させて、走査信号Ｖsel及び階調電流Ｉpixを生成させ、各走査ラインＳＬ及びデータラインＤＬに印加して各表示画素ＥＭにおける発光動作を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。

（表示信号生成回路１６０）
表示信号生成回路１６０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出して、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる表示データとして、信号電圧生成回路１３０のデータレジスタ回路１３２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、図１に示すように、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０や信号電圧生成回路１３０に対して個別に供給する走査制御信号及びデータ制御信号を生成する。

なお、表示装置１００の外部から供給される映像信号がデジタル信号により形成され、また、タイミング信号が映像信号とは別に供給されている場合には、当該映像信号（デジタル信号）をそのまま表示データとして、信号電圧生成回路１３０に供給するとともに、当該タイミング信号を直接システムコントローラ１５０に供給するようにして、表示信号生成回路１６０を省略するようにしてもよい。以下に示す表示装置の駆動制御方法においては、図１に示したように、映像信号に基づいて、表示信号生成回路１６０により表示データ及びタイミング信号が生成され、各々、信号電圧生成回路１３０及びシステムコントローラ１５０に供給される場合について説明する。

（表示画素の具体回路例）
次いで、本実施形態に係る表示パネルに適用される表示画素の具体回路例について、図を参照して説明する。
図４は、本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の具体回路例を示す回路構成図である。図５は、本発明に係る表示装置に適用可能な表示画素の駆動制御動作を示す概念図であり、図６は、本具体例に係る表示画素を適用した表示装置の表示駆動動作を示すタイミングチャ−トである。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すものにすぎず、同等の動作機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。

本実施例に係る表示画素ＥＭは、図４に示すように、概略、上述した走査ドライバ１２０から印加される走査信号Ｖselに基づいて表示画素ＥＭを選択状態に設定し、該選択状態において信号電圧生成回路１３０及び電圧−電流変換回路１４０Ａから供給される階調電流Ｉpixを取り込み、該階調電流Ｉpixの電流値に応じた発光駆動電流を発光素子に流す画素駆動回路（発光駆動回路）ＤＣと、該画素駆動回路ＤＣから供給される発光駆動電流に基づいて、所定の輝度階調で発光動作する有機ＥＬ素子ＯＥＬ等の電流制御型の発光素子と、を有して構成されている。

画素駆動回路ＤＣは、例えば、図４に示すように、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎ２１に、各々接続されたｎチャネル型の薄膜トランジスタＴｒ２１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ２２に、各々接続されたｎチャネル型の薄膜トランジスタＴｒ２２と、ゲート端子が接点Ｎ２１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ２２に、各々接続されたｎチャネル型の薄膜トランジスタＴｒ２３と、接点Ｎ２１及び接点Ｎ２２間に接続されたコンデンサＣｓと、を備えた構成を有している。

また、このような画素駆動回路ＤＣから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣの接点Ｎ２２に、また、カソード端子が接地電位Ｖgndに、各々接続された構成を有している。ここで、コンデンサＣｓは、薄膜トランジスタＴｒ２３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。

このような構成を有する画素駆動回路ＤＣを備えた表示画素（表示パネル）の駆動制御動作は、例えば、図６に示すように、一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ライン群ＳＬｉに接続された複数行の表示画素を選択して表示データに対応する階調電流Ｉpixを書き込み、電圧成分として保持する書込動作期間（選択期間）Ｔseと、該選択期間Ｔseに書き込み、保持された電圧成分に基づいて、上記表示データに応じた電流値を有する発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（非選択期間）Ｔnseと、を設定することにより実行される（Ｔsc＝Ｔse＋Ｔnse）。ここで、複数行の表示画素ＥＭが接続された各走査ライン群ＳＬｉごとに設定される選択期間Ｔseは、相互に時間的な重なりが生じないように設定される。

まず、表示画素の書込動作期間Ｔseにおいては、図６に示すように、走査ドライバ１２０からｉ行目（１≦ｉ≦ｎ）の走査ラインＳＬに対して、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、信号電圧生成回路１３０から表示データに応じた信号電圧Ｖdataを生成して出力することにより、電圧−電流変換回路１４０ＡのデータラインＤＬごとに設けられたスイッチＳＷＡ（薄膜トランジスタＴｒ１１のゲート端子）に該信号電圧Ｖdataが印加されることになり、該信号電圧（ゲート電圧）Ｖdataに応じた導通状態でスイッチＳＷＡ（薄膜トランジスタＴｒ１１）がオン動作して、所定の電流値を有する階調電流ＩpixがデータラインＤＬに供給される。
ここで、階調電流Ｉpixは、表示信号生成回路１６０から供給される表示データに含まれる階調データ成分に基づいて、各表示画素ＥＭの有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の電流値に設定される。

これにより、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ２１及びＴｒ２２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎ２１（すなわち、薄膜トランジスタＴｒ２３のゲート端子及びコンデンサＣｓの一端側）に印加されるとともに、各データラインＤＬに設けられるスイッチＳＷＡ（薄膜トランジスタＴｒ１１）の電流路の他端側が、ローレベルの電源電圧Ｖscよりも低い負電源電圧（−２０Ｖ）に接続されていることにより、各データラインＤＬには負極性の階調電流Ｉpixが供給されることになり、薄膜トランジスタＴｒ２２を介してローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎ２２（すなわち、薄膜トランジスタＴｒ２３のソース端子及びコンデンサＣｓの他端側）に印加される。

このように、接点Ｎ２１及びＮ２２間（薄膜トランジスタＴｒ２３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ２３がオン動作して、図５（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ２３、接点Ｎ２２、薄膜トランジスタＴｒ２２、データラインＤＬを介して電圧−電流変換回路１４０Ａ方向に階調電流Ｉpixに対応した書込電流Ｉａが引き込まれるように流れる。

このとき、コンデンサＣｓには、接点Ｎ２１及びＮ２２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、このとき、電源ラインＶＬには、接地電位以下の電圧レベルを有するローレベルの電源電圧Ｖscが印加され、さらに、書込電流ＩａがデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２２）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。

次いで、書込動作期間Ｔse終了後の発光動作期間Ｔnseにおいては、図６に示すように、走査ドライバ１２０からｉ行目の走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、接地電位よりも高い電圧レベルを有するハイレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、信号電圧生成回路１３０からの信号電圧Ｖdataの出力を遮断して、電圧−電流変換回路１４０ａによる階調電流Ｉpixの引き込み動作を停止する。

これにより、ｉ行目の表示画素ＥＭが非選択状態に設定されて、薄膜トランジスタＴｒ２１及びＴｒ２２がオフ動作し、接点Ｎ２１への電源電圧Ｖscの印加が遮断されるとともに、接点Ｎ２２への階調電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｓは、上述した書込動作期間Ｔseにおいて蓄積された電荷を保持する。

このように、コンデンサＣｓが書込動作期間Ｔseの充電電圧を保持することにより、接点Ｎ２１及びＮ２２間（薄膜トランジスタのＴｒ２３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ２３はオン状態を維持する。また、図５（ｂ）に示すように、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、電源ラインＶＬから薄膜トランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流Ｉｂが流れる。

ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、上記書込動作期間Ｔseにおいて薄膜トランジスタＴｒ２３に階調電流Ｉpixに対応する書込電流Ｉａを流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値を有することになり、発光動作期間Ｔnseにおいては、書込動作期間Ｔseに供給された階調電流Ｉpixの電流値に対応する電圧成分に基づいて、有機ＥＬ素子ＯＥＬは表示データに対応する所定の輝度階調で発光する動作を継続する。

したがって、このような一連の駆動制御動作を、図６に示すように、走査ドライバ１２０及び信号電圧生成回路１３０、電圧−電流変換回路１４０Ａを用いて、表示パネル１１０を構成する全ての行の表示画素ＥＭ群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素ＥＭが所定の輝度階調で発光し、所望の画像情報が表示される。

ここで、本具体例に係る画素駆動回路ＤＣに適用される薄膜トランジスタＴｒ２１〜Ｔｒ２３については、例えば、全ての薄膜トランジスタを、ｎチャネル型の薄膜トランジスタにて構成することができる。これにより、画素駆動回路ＤＣを、アモルファスシリコンを用いたｎチャネル型の薄膜トランジスタ（スイッチング素子）を適用して構成することができるので、すでに確立された製造技術を適用して、動作特性の安定した画素駆動回路ＤＣを比較的安価に製造することができる。

また、上述したような回路構成を有する画素駆動回路ＤＣによれば、表示画質の高精細化に伴って、各走査ラインＳＬｉごとの書込動作期間が短く設定された場合であっても、表示データの輝度階調に応じた比較的大きな電流値を有する階調電流Ｉpixを電圧−電流変換回路１４０Ａ方向に引き込むように流して、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ２３）のゲート−ソース間に付設されたコンデンサＣｓに、階調電流Ｉpixに対応した電圧成分を良好に充電する（書き込む）ことができるので、表示データの書き込み速度を向上させて表示応答特性の改善を図ることができる。さらに、従来技術に示した発光駆動回路（図２１参照）に比較して、トランジスタ数を削減することができるとともに、チャネル極性をｎチャネル型に統一して製造プロセスの簡素化することができ、製造コストを削減しつつ、表示画素に占める画素駆動回路の形成面積を縮小して、表示画面の高輝度化を図ることができる。

ここで、本実施形態に係る表示装置（特に、電圧−電流変換回路）に、アモルファスシリコンを用いた薄膜トランジスタを適用した場合の作用効果について検証する。
図７は、アモルファスシリコンを用いた薄膜トランジスタにおける飽和電流特性（チャネル形状に対する飽和電流の関係）を示す特性図である。ここでは、上述した従来技術に示したＭＯＳトランジスタにおける飽和電流特性（図２２参照）を適宜参照しながら説明する。

本実施形態に適用されるアモルファスシリコンを用いた薄膜トランジスタを適用した電圧−電流変換回路１４０Ａについて、上述した表１に示したような設計仕様を有する表示パネルを設定した場合のシミュレーション実験により判明した、有機ＥＬ素子の発光動作に要求される駆動電流（階調電流）の電流範囲（１２．８ｎＡ〜３．０５μＡ）と、薄膜トランジスタのチャネル形状（Ｗ／Ｌ）との関係を検証すると、上述した電流範囲を有する駆動電流を生成するためには、図７に示すように、チャネル形状として概ねＷ／Ｌ＝３でよく、薄膜トランジスタのゲート−ソース間電圧として概ねＶgs＝３Ｖ〜１６Ｖ程度で制御すればよいことが判明した。そのため、その平面形状の縦横比が比較的１に近似した矩形を有することとなり、薄膜トランジスタの製造プロセスにおける加工精度のバラツキの影響を大幅に抑制して動作特性を略均一化することができるうえ、回路設計上の制約や回路形成面積のロス（非効率化）を大幅に抑制することができる。

このようなアモルファスシリコンを用いた薄膜トランジスタにおける素子特性（飽和電流特性）と、ＭＯＳトランジスタにおける素子特性との相違は、アモルファスシリコンと単結晶シリコンにおける電子移動度の違いに起因している。すなわち、アモルファスシリコンにおける電子移動度は、０．５ｃｍ^２／Ｖｓであるのに対して、単結晶シリコンの電子移動度は、９００ｃｍ^２／Ｖｓと極めて高い。

これにより、アモルファスシリコンを用いた薄膜トランジスタを適用し、電流指定型の駆動方式に対応した表示パネルに対して、汎用（周知）の電圧ドライバからなる信号電圧生成回路を用いて、表示データに応じた電圧値を有する信号電圧を生成し、本実施形態に示した電圧−電流変換回路により、該信号電圧に基づいて、上記表示パネルの駆動制御に適した電流範囲を有する階調電流を生成して供給することができるので、比較的簡易かつ安価な構成で、電流指定型の駆動方式で表示パネルを良好に駆動制御することができる。

なお、本実施形態においては、電圧−電流変換回路を構成するスイッチング素子として、アモルファスシリコンを用いた薄膜トランジスタを適用した場合についてのみ説明したが、上述したように、比較的低い電子移動度を有する半導体を用いて形成された電界効果型トランジスタであれば良く、例えば、電子移動度が概ね５０ｃｍ^２／Ｖｓ以下となる、多結晶シリコンや酸化物半導体、有機半導体等を用いて構成されるトランジスタを適用するものであっても上記と同等の作用効果を得ることができる。

＜第２の実施形態＞
次に、本発明に係る表示駆動装置を適用可能な表示装置の第２の実施形態について、図面を参照して説明する。
図８は、本発明に係る表示駆動装置を適用した表示装置の第２の実施形態の要部構成例を示す概略構成図である。なお、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。

上述した第１の実施形態においては、電圧−電流変換回路を構成し、各データラインごとに設けられる各スイッチ（薄膜トランジスタ）の電流路の他端側が、単一の負電圧を有する負電源電圧に共通に接続された構成を有しているが、本実施形態においては、表示パネルに配列される表示画素の発光色ごとに、異なる電圧値を有する負電源電圧に接続することにより、発光色間の輝度特性の違いを調整するように構成されている。

本実施形態に係る表示装置に適用される表示パネルは、図８に示すように、赤（Ｒ）、緑（Ｇ）、青（ｂ）の各発光色で発光する表示画素ＥＭｒ、ＥＭｇ、ＥＭｂが規則的に配列された構成を有し、各発光色の表示画素ＥＭｒ、ＥＭｇ、ＥＭｂは、各々、データラインＤＬｒ、ＤＬｇ、ＤＬｂに接続されている。電圧−電流変換回路１４０Ｂは、各データラインＤＬｒ、ＤＬｇ、ＤＬｂに対応してスイッチＳＷＢｒ、ＳＷＢｇ、ＳＷＢｂが設けられ、該スイッチＳＷＢｒ、ＳＷＢｇ、ＳＷＢｂ（薄膜トランジスタＴｒ１２）の各電流路の一端側が上記各データラインＤＬｒ、ＤＬｇ、ＤＬｂに接続され、他端側が各々異なる電圧値を有する電源電圧Ｖsr、Ｖsg、Ｖsbに接続されている。

ここで、各発光色で発光する表示画素（発光素子）ＥＭｒ、ＥＭｇ、ＥＭｂにおける輝度特性（階調電流と発光輝度との関係）は、例えば、上述した表２においても示したように、発光色に依存して異なることが知られている。具体的には、最高輝度階調で発光動作させた場合の階調電流と発光輝度との関係は、赤色光の場合では、緑色光や青色光に比較して大きな電流を必要とするにもかかわらず、発光輝度は相対的に低く、一方、緑色光の場合では、赤色光や青色光に比較して小さな電流で、高い発光輝度が得られるという特性を有している。そのため、上述した第１の実施形態に示したように、各スイッチが同一の電圧値を有する単一の負電源電圧に接続された構成を、カラー表示に対応した表示パネルに適用した場合には、発光色ごとに輝度特性に違いが生じて、表示ムラ等の画質の劣化が生じる場合がある。

そこで、本実施形態においては、表示データに対応した信号電圧に基づいて、所定の輝度階調に応じた階調電流を生成するスイッチに接続される負電源電圧の値を、表示画素の発光色に対応して、例えば、Ｖsr＝−２０Ｖ、Ｖsg＝−２０Ｖ＋αＶ、Ｖsb＝−２０Ｖ＋βＶ（α＞β）のように、赤色光では相対的に低く、緑色光では相対的に高くなる適当な値に設定することにより、各発光色の表示画素に供給する階調電流の電流値を補正することができるので、発光色ごとの輝度特性を適切に調整して表示画質の向上を図ることができる。

なお、本実施形態においては、各発光色ごとに個別に設けられる負電源電圧を可変的に設定することができる構成を適用するものであってもよく、これによれば、負電源電圧を適宜変更設定することにより、温度条件に依存する発光輝度の変動の抑制や、表示パネル全体の発光輝度の調整を行うことができる。
また、本実施形態に示したような表示画素の発光色に応じて負電源電圧の電圧値を個別に設定する構成は、上述した第１の実施形態のみならず、後述する第３の実施形態以降の構成にも適用することができる。ここで、第３及び第４の実施形態においては、シンク電源電圧が負電源電圧に相当する。詳しくは後述する。

＜第３の実施形態＞
次に、本発明に係る表示駆動装置を適用可能な表示装置の第３の実施形態について、図面を参照して説明する。
図９は、本発明に係る表示駆動装置を適用した表示装置の第３の実施形態の要部構成例を示す概略構成図である。なお、上述した第１又は第２の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。

上述したように、本発明に係る電圧−電流変換回路においては、各データラインごとに設けられるスイッチとして、アモルファスシリコンからなる薄膜トランジスタを適用することができ、これにより、動作特性の優れた回路を比較的安価に製造することができることを示したが、アモルファスシリコンからなる薄膜トランジスタにおいては、動作特性（特に、しきい値電圧；素子特性）が比較的変動し易い（経時変化を生じ易い）傾向にあることが知られている。そこで、本実施形態においては、このような薄膜トランジスタの動作特性（しきい値電圧）の変動を抑制するための回路構成を適用したことを特徴としている。

本実施形態に係る電圧−電流変換回路においては、図９に示すように、各データラインごとに設けられる各スイッチ回路部（変換回路部、補償手段）ＳＷＣは、例えば、ゲート端子にデータイネーブル信号ＤＥＮが印加され、ソース端子及びドレイン端子の一方に上記信号電圧生成回路１３０からの信号電圧Ｖdataが印加され、他方に接点Ｎ３１が接続されたｎチャネル型の薄膜トランジスタＴｒ３１と、ゲート端子に第１の画素書込／リセット信号ＷＲ１が印加され、ソース端子及びドレイン端子の一方に接地電位Ｖgndが印加され、他方に接点Ｎ３２が接続されたｎチャネル型の薄膜トランジスタＴｒ３２と、ゲート端子にオートゼロ信号ＡＵＺが印加され、ソース端子及びドレイン端子の一方に接点Ｎ３１が、他方に接点Ｎ３２が接続されたｎチャネル型の薄膜トランジスタＴｒ３３と、ゲート端子に接点Ｎ３１が、ソース端子及びドレイン端子の一方に接点Ｎ３２が、他方に接点Ｎ３３が接続されたｎチャネル型の薄膜トランジスタ（電圧−電流変換トランジスタ）Ｔｒ３４と、ゲート端子にセット信号ＳＥＴが印加され、ソース端子及びドレイン端子の一方に接点Ｎ３３が接続され、他方にシンク電源電圧（負電源電圧：例えば、−１８Ｖ）Ｖsnkが印加されたｎチャネル型の薄膜トランジスタＴｒ３５と、ゲート端子に第２の画素書込／リセット信号ＷＲ２が印加され、ソース端子及びドレイン端子の一方に各列のデータラインＤＬが接続され、他方に接点Ｎ３２が接続されたｎチャネル型の薄膜トランジスタＴｒ３６と、接点Ｎ３１と接点Ｎ３３との間に接続されたコンデンサ（容量成分）Ｃ３１と、接点Ｎ３３とシンク電源電圧Ｖsnkの供給接点との間に接続され、コンデンサＣ３１よりも充分大きな容量値（Ｃ３１≪Ｃ３２）を有するコンデンサ（容量成分）Ｃ３２と、を備えた構成を有している。

ここで、薄膜トランジスタＴｒ３１〜Ｔｒ３３、Ｔｒ３５、Ｔｒ３６の各ゲート端子に印加される、データイネーブル信号ＤＥＮ、第１の画素書込／リセット信号ＷＲ１、オートゼロ信号ＡＵＺ、セット信号ＳＥＴ及び第２の画素書込／リセット信号ＷＲ２は、例えば、上述したシステムコントローラ１５０により、後述するタイミングチャート（図１０参照）に示すような所定の信号レベルに設定されて、所定の信号タイミングでデータ制御信号の一部として出力される。また、図９に示したスイッチ回路部ＳＷＣは、少なくとも、各データラインごとに設けられたスイッチ回路部を構成する薄膜トランジスタＴｒ３１〜Ｔｒ３６がアモルファス製造プロセスを適用して形成されている。

次いで、上述した構成を有する電圧−電流変換回路における駆動制御動作について、図面を参照して説明する。
図１０は、本実施形態に係る電圧−電流変換回路（スイッチ回路部）における駆動制御動作を示すタイミングチャートである。図１１〜図１５は、各々、本実施形態に係る電圧−電流変換回路（スイッチ回路部）における駆動制御動作の各動作状態（リセット動作、プリチャージ動作、しきい値電圧調整動作、データ読込動作、データ書込動作）を示す動作概念図である。

本実施形態に係る電圧−電流変換回路に適用されるスイッチ回路部の駆動制御動作は、例えば、上述した表示装置（画素駆動回路）における一連の駆動制御動作（図６参照）において、所定の１サイクル期間（例えば、一走査期間）内の書込動作期間を含む期間に、図１０に示すように、リセット動作期間と、プリチャージ動作期間と、しきい値電圧調整動作期間と、データ読込動作期間と、データ書込動作期間と、を順次設定することにより実行される。ここで、少なくとも、データ書込動作期間は、上述した書込動作期間と一部又は全部が一致するように信号タイミングが設定されている。

（リセット動作）
本実施形態に係るリセット動作は、まず、図１０に示すように、システムコントローラ１５０からローレベルのデータイネーブル信号ＤＥＮ、ローレベルのオートゼロ信号ＡＵＺ、ローレベルのセット信号ＳＥＴ、ハイレベルの第１の画素書込／リセット信号ＷＲ１及びハイレベルの第２の画素書込／リセット信号ＷＲ２が電圧−電流変換回路に供給されることにより、薄膜トランジスタＴｒ３１、Ｔｒ３３〜Ｔｒ３５がオフ動作するとともに、薄膜トランジスタＴｒ３２及びＴｒ３６がオン動作する。このとき、シンク電源電圧Ｖsnkの電圧値を−１８Ｖに設定する。

これにより、図１１に示すように、各データラインＤＬが薄膜トランジスタＴｒ３６及びＴｒ３２の電流路を介して接地電位Ｖgndに接続されるので、データラインＤＬの信号レベルはローレベル（０Ｖ）にリセットされる。また、このとき、薄膜トランジスタＴｒ３１がオフ動作するので、スイッチ回路部ＳＷＣと信号電圧生成回路１３０とは電気的に切り離された状態となる。したがって、少なくとも薄膜トランジスタＴｒ３６及びＴｒ３２は、本発明に係るリセット手段を構成する。

（プリチャージ動作）
次いで、本実施形態に係るプリチャージ動作は、図１０に示すように、システムコントローラ１５０からローレベルのデータイネーブル信号ＤＥＮ、ハイレベルのオートゼロ信号ＡＵＺ、ハイレベルのセット信号ＳＥＴ、ハイレベルの第１の画素書込／リセット信号ＷＲ１及びローレベルの第２の画素書込／リセット信号ＷＲ２が電圧−電流変換回路に供給されることにより、薄膜トランジスタＴｒ３１、Ｔｒ３６がオフ動作するとともに、薄膜トランジスタＴｒ３２〜Ｔｒ３５がオン動作する。

これにより、図１２に示すように、薄膜トランジスタＴｒ３２、Ｔｒ３４、Ｔｒ３５の電流路を介して接地電位Ｖgndとシンク電源電圧Ｖsnk間に所定のプリチャージ電流が流れるので、薄膜トランジスタＴｒ３４のゲート−ソース間（接点Ｎ３１−Ｎ３３間）に接続されたコンデンサＣ３１の両端に、接地電位Ｖgnd（＝０Ｖ）及びシンク電源電圧（例えば、−１８Ｖ）が印加されて、該電位差（１８Ｖ）に相当する電荷がコンデンサＣ３１に充電される。また、このとき、薄膜トランジスタＴｒ３６がオフ動作するので、スイッチ回路部ＳＷＣと表示パネル１１０に配設されたデータラインＤＬとは電気的に切り離された状態となる。

（しきい値電圧調整動作）
次いで、本実施形態に係るしきい値電圧調整動作は、図１０に示すように、システムコントローラからローレベルのデータイネーブル信号ＤＥＮ、ハイレベルのオートゼロ信号ＡＵＺ、ローレベルのセット信号ＳＥＴ、ハイレベルの第１の画素書込／リセット信号ＷＲ１及びローレベルの第２の画素書込／リセット信号ＷＲ２が電圧−電流変換回路に供給されることにより、薄膜トランジスタＴｒ３１、Ｔｒ３５、Ｔｒ３６がオフ動作するとともに、薄膜トランジスタＴｒ３２〜Ｔｒ３４がオン動作する。このとき同時に、シンク電源電圧Ｖsnkの電圧値を−１８Ｖから０Ｖに切り換え設定する。

これにより、薄膜トランジスタＴｒ３２、Ｔｒ３４を介して、接点Ｎ３３に接地電位Ｖgnd（＝０Ｖ）が印加されることになるため、コンデンサＣ３１に充電された電圧（１８Ｖ）に基づいて、接点Ｎ３１の電位が０Ｖから１８Ｖに電圧変換される。そのため、図１３に示すように、接点Ｎ３１側から薄膜トランジスタＴｒ３３、Ｔｒ３４を介して接点Ｎ３３側に、コンデンサＣ３１に蓄積された電荷が放電され、接点Ｎ３１側から接点Ｎ３３側に電流が流れる。

ここで、コンデンサＣ３１に蓄積された電荷が放電されて電流が流れることにより、コンデンサＣ３１の充電電圧（接点Ｎ３１−Ｎ３３間の電位差）が次第に低下し、コンデンサＣ３１の充電電圧が、薄膜トランジスタＴｒ３４のしきい値電圧Ｖthに相当する電圧（プリチャージ電圧）まで低下すると、薄膜トランジスタＴｒ３４のソース−ゲート間電圧がしきい値電圧Ｖthとなるため、電流値が流れなくなる。すなわち、しきい値電圧調整動作により、コンデンサＣ３１には、薄膜トランジスタＴｒ３４のしきい値電圧Ｖthに相当する電荷が蓄積される（残留する）ことになる。したがって、少なくとも薄膜トランジスタＴｒ３２〜Ｔｒ３５及びコンデンサＣ３１は、本発明に係るプリチャージ手段を構成する。

（データ読込動作）
次いで、本実施形態に係るデータ読込動作は、図１０に示すように、システムコントローラからハイレベルのデータイネーブル信号ＤＥＮ、ローレベルのオートゼロ信号ＡＵＺ、ローレベルのセット信号ＳＥＴ、ハイレベルの第１の画素書込／リセット信号ＷＲ１及びローレベルの第２の画素書込／リセット信号ＷＲ２が電圧−電流変換回路に供給されることにより、薄膜トランジスタＴｒ３１、Ｔｒ３２がオン動作するとともに、薄膜トランジスタＴｒ３３、Ｔｒ３５、Ｔｒ３６がオフ動作する。このとき、シンク電源電圧Ｖsnkの電圧値は引き続き０Ｖに設定される。

これにより、図１４に示すように、薄膜トランジスタＴｒ３１を介して、信号電圧生成回路１３０から表示データに応じた信号電圧Ｖdataが接点Ｎ３１に印加され、接点Ｎ３１（薄膜トランジスタＴｒ３４のゲート端子）には、上述した薄膜トランジスタＴｒ３４のしきい値電圧Ｖthに該信号電圧Ｖdataが合計された電圧（Ｖth＋Ｖdata）が印加されることになるため、薄膜トランジスタＴｒ３４は、該信号電圧Ｖdataのみに対応した導通状態でオン動作する。したがって、少なくとも薄膜トランジスタＴｒ３１は、本発明に係る読込手段を構成する。

（データ書込動作）
次いで、本実施形態に係るデータ書込動作は、図１０に示すように、システムコントローラからローレベルのデータイネーブル信号ＤＥＮ、ローレベルのオートゼロ信号ＡＵＺ、ハイレベルのセット信号ＳＥＴ、ローレベルの第１の画素書込／リセット信号ＷＲ１及びハイレベルの第２の画素書込／リセット信号ＷＲ２が電圧−電流変換回路に供給されることにより、薄膜トランジスタＴｒ３１〜Ｔｒ３３がオフ動作するとともに、薄膜トランジスタＴｒ３４〜Ｔｒ３６がオン動作する。このとき同時に、シンク電源電圧Ｖsnkの電圧値を０Ｖから−１８Ｖに切り換え設定する。

これにより、図１５に示すように、各データラインＤＬが薄膜トランジスタＴｒ３６、Ｔｒ３４及びＴｒ３５を介してシンク電源電圧Ｖsnk（−１８Ｖ）に接続されるとともに、薄膜トランジスタＴｒ３４が信号電圧Ｖdataに対応した導通状態でオン動作することにより、信号電圧Ｖdataに対応した所定の電流値を有する階調電流Ｉpixが、データラインＤＬ側からシンク電源電圧Ｖsnk方向に流れることになるので、当該データラインＤＬに接続された、選択状態にある行の表示画素ＥＭ（上述した画素駆動回路ＤＣ）に階調電流Ｉpixが供給される（書き込まれる）。したがって、少なくとも薄膜トランジスタＴｒ３４〜Ｔｒ３６は、本発明に係る書込手段を構成する。

したがって、各データラインＤＬに上述した回路構成を有するスイッチ回路部ＳＷＣを設けて、各データラインＤＬに設けられた表示画素ＥＭに表示データに応じた階調電流Ｉpixを供給する動作に先立って、電圧−電流変換回路において、信号電圧生成回路１３０から出力される信号電圧Ｖdataを階調電流Ｉpixに変換する薄膜トランジスタＴｒ３４のゲート−ソース間電圧を、該トランジスタＴｒ３４のしきい値電圧相当になるように設定（プリチャージ）しておくことにより、薄膜トランジスタＴｒ３４のゲート−ソース間電圧は、しきい値電圧が経時変化等により変化した場合であっても、そのときのしきい値電圧に設定される。これにより、常に、信号電圧Ｖdataに応じた電流値を有する階調電流Ｉpixを生成してデータラインＤＬに供給することができるので、電圧−電流変換回路（特に、上記薄膜トランジスタＴｒ３４）を、アモルファスシリコンを適用して形成した場合であっても、動作特性（しきい値電圧）の変動の影響を抑制することができ、長期にわたって適正な階調表示を実現して表示画質の良好な表示装置を比較的安価に提供することができる。

なお、本実施形態においては、図１０に示したタイミングチャートにおける各制御信号（データイネーブル信号ＤＥＮ、第１の画素書込／リセット信号ＷＲ１、オートゼロ信号ＡＵＺ、セット信号ＳＥＴ及び第２の画素書込／リセット信号ＷＲ２）の設定時間について、特に示さなかったが、スイッチ回路部ＳＷＣを構成する各薄膜トランジスタＴｒ３１〜Ｔｒ３６のスイッチング特性や電流特性、コンデンサＣ３１、Ｃ３２の充放電特性、信号電圧Ｖdataの電圧値、階調電流Ｉpixの電流値等に基づいて、適宜設定されるものであれば良い。

＜第４の実施形態＞
次に、本発明に係る表示駆動装置を適用可能な表示装置の第４の実施形態について、図面を参照して説明する。
図１６は、本発明に係る表示駆動装置を適用した表示装置の第４の実施形態の要部構成例を示す概略構成図であり、図１７は、本実施形態に係る電圧−電流変換回路における駆動制御動作を示すタイミングチャートである。なお、上述した第３の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。

上述した第３の実施形態においては、表示パネルに配設される各データラインごとに、図９に示したようなスイッチ回路部を唯一備えた構成を示したが、本実施形態においては、各データラインごとに、複数のスイッチ回路部を設け、各スイッチ回路部の駆動制御タイミングをずらして、少なくとも、データ読込動作及びデータ書込動作が選択的に実行されるようにした構成を有している。

図１６に示すように、本実施形態に係る電圧−電流変換回路１４０Ｄにおいては、上述した第３の実施形態と同等の回路構成を有するスイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３が、各データラインＤＬごとに複数（本実施形態では３個）並列に設けられた構成を有し、信号電圧生成回路１３０から出力される信号電圧Ｖdataが、異なるタイミングでいずれかのスイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３に選択的に供給されるとともに、各スイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３により生成される階調電流Ｉpixが、異なるタイミングでデータラインＤＬに選択的に供給されるように構成されている。ここで、図示を省略したが、各スイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３における、上述した第３の実施形態に示したような一連の動作を制御する制御信号（データイネーブル信号ＤＥＮ、第１の画素書込／リセット信号ＷＲ１、オートゼロ信号ＡＵＺ、セット信号ＳＥＴ及び第２の画素書込／リセット信号ＷＲ２）は、例えば、各スイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３ごとにシステムコントローラ１５０から個別に供給される。

このような構成を有する電圧−電流変換回路において、例えば、各スイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３におけるプリチャージ動作及びしきい値電圧調整動作と、データ読込動作と、データ書込動作及びリセット動作と、を各々一単位動作として、各スイッチ回路部部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３で異なる単位動作が並行して実行されるように制御され、各スイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３で、時間的に重ならないタイミングで上述した図１０に示した一連の制御動作が実行される。

すなわち、図１７に示すように、特定の動作タイミング（動作期間）Ｔｋで、スイッチ回路部ＳＷＤ１においてプリチャージ動作及びしきい値電圧調整動作を実行し、同時並行して、スイッチ回路部ＳＷＤ２においてデータ読込動作を実行するとともに、スイッチ回路部ＳＷＤ３においてデータ書込動作及び次の処理サイクルのリセット動作を実行する。
次いで、動作タイミングＴ(k+1)で、スイッチ回路部ＳＷＤ１においてデータ読込動作を実行し、同時並行して、スイッチ回路部ＳＷＤ２においてデータ書込動作及び次の処理サイクルのリセット動作を実行するとともに、スイッチ回路部ＳＷＤ３においてプリチャージ動作及びしきい値電圧調整動作を実行する。

次いで、動作タイミングＴ(k+2)で、スイッチ回路部ＳＷＤ２においてデータ書込動作及び次の処理サイクルのリセット動作を実行し、同時並行して、スイッチ回路部ＳＷＤ２においてプリチャージ動作及びしきい値電圧調整動作を実行するとともに、スイッチ回路部ＳＷＤ３においてデータ読込動作を実行する。
このような一連の制御動作を、複数（３個）のスイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３において同時並行して、順次繰り返し実行することにより、信号電圧生成回路１３０から連続的に出力される、表示データに対応した信号電圧Ｖdataを、スイッチ回路部ＳＷＤ１、ＳＷＤ２、ＳＷＤ３により順次取り込みつつ、同時に、該信号電圧Ｖdataの取り込みを行っているスイッチ回路部以外のスイッチ回路部から、先の動作タイミングで取り込んだ信号電圧Ｖdataに対応する階調電流ＩpixをデータラインＤＬに連続的に出力することができる。

したがって、上述した第３の実施形態において、図１０に示したように、電圧−電流変換回路において電圧−電流変換を行う薄膜トランジスタＴｒ３４のしきい値電圧を補償するしきい値電圧調整動作にある程度の時間を要する場合（すなわち、信号電圧Ｖdataの印加と同時に階調電流Ｉpixが生成、出力されない場合）であっても、複数個並列に設けられたスイッチ回路部を同時並行して相補的に動作させることにより、連続的に信号電圧Ｖdataを取り込みつつ、階調電流Ｉpixを出力することができるので、電圧−電流変換回路の見かけ上の動作速度を向上させることができ、画像情報の表示特性を良好に維持することができる。

次いで、本発明に係る表示駆動装置及び表示装置の実装形態について、図面を参照して説明する。
図１８は、本発明に係る表示駆動装置及び表示装置の実装形態の例を示す概略構成図である。ここで、上述した各実施形態と同等の構成については、同一又は同等の符号を付して説明する。
上述した各実施形態に示した表示装置においては、表示パネルとその周辺回路（走査ドライバ、信号電流生成回路、電圧−電流変換回路等）との実装関係について、特に言及しなかったが、図１８（ａ）、（ｂ）に示すような実装形態を適用することができる。

すなわち、図１８（ａ）に示す表示装置１００Ａの実装形態においては、信号電圧生成回路１３０と電圧−電流変換回路１４０が同一のドライバチップＤＲＣとして一体的に形成され、該ドライバチップＤＲＣが表示パネル１１０の周辺に配置された構成を有している。
このような構成を有する表示装置１００Ａにおいては、上述した信号電圧生成回路１３０及び電圧−電流変換回路１４０が一体的に形成されたドライバチップＤＲＣを、単体のデータドライバ（電流ドライバ）として取り扱うことができるので、電流指定型の駆動方式に対応した画素構造を有する表示パネルに対して、比較的容易に適用することができ、既存の表示装置の回路設計を大幅に変更することなく、階調表示が良好で表示画質の良好な表示装置を安価に実現することができる。

また、図１８（ｂ）に示す表示装置１００Ｂの実装形態においては、表示パネル（画素アレイ）１１０が形成されるガラス基板等の絶縁性基板（パネル基板）ＳＵＢ上に、電圧−電流変換回路１４０が一体的に形成され、該絶縁性基板ＳＵＢの周辺に信号電圧生成回路１３０が配置された構成を有している。
このような構成を有する表示装置１００Ｂにおいては、上述したように表示パネル１１０に配列された表示画素ＥＭに設けられる画素駆動回路ＤＣ、及び、電圧−電流変換回路１４０に適用されるスイッチング素子として、アモルファスシリコンを用いた薄膜トランジスタを適用することができるので、すでに確立されたアモルファス製造技術を適用して、動作特性の安定したパネルモジュールを比較的安価に製造することができる。また、絶縁性基板ＳＵＢの周辺に配置される信号電圧生成回路１３０として、汎用の電圧ドライバを適用することができるので、既存の周辺回路の設計を大幅に変更することなく、階調表示が良好で表示画質の良好な表示装置を安価に実現することができる。

本発明に係る表示駆動装置を適用した表示装置の全体構成の第１の実施形態を示すブロック図である。 本実施形態に係る表示装置の要部構成例を示す概略構成図である。 本実施形態に係る表示装置に適用される信号電圧生成回路の概略構成を示すブロック図である。 本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の具体回路例を示す回路構成図である。 本発明に係る表示装置に適用可能な表示画素の駆動制御動作を示す概念図である。 本具体例に係る表示画素を適用した表示装置の表示駆動動作を示すタイミングチャ−トである。 アモルファスシリコンを用いた薄膜トランジスタにおける飽和電流特性（チャネル形状に対する飽和電流の関係）を示す特性図である。 本発明に係る表示駆動装置を適用した表示装置の第２の実施形態の要部構成例を示す概略構成図である。 本発明に係る表示駆動装置を適用した表示装置の第３の実施形態の要部構成例を示す概略構成図である。 本実施形態に係る電圧−電流変換回路（スイッチ回路部）における駆動制御動作を示すタイミングチャートである。 本実施形態に係る電圧−電流変換回路（スイッチ回路部）におけるリセット動作を示す動作概念図である。 本実施形態に係る電圧−電流変換回路（スイッチ回路部）におけるプリチャージ動作を示す動作概念図である。 本実施形態に係る電圧−電流変換回路（スイッチ回路部）におけるしきい値電圧調整動作を示す動作概念図である。 本実施形態に係る電圧−電流変換回路（スイッチ回路部）におけるデータ読込動作を示す動作概念図である。 本実施形態に係る電圧−電流変換回路（スイッチ回路部）におけるデータ書込動作を示す動作概念図である。 本発明に係る表示駆動装置を適用した表示装置の第４の実施形態の要部構成例を示す概略構成図である。 本実施形態に係る電圧−電流変換回路における駆動制御動作を示すタイミングチャートである。 本発明に係る表示駆動装置及び表示装置の実装形態の例を示す概略構成図である。 従来技術における発光素子型のディスプレイの概略構成を示す全体ブロック図である。 従来技術におけるデータドライバの構成例を示す回路構成図である。 従来技術における有機ＥＬ素子を備えたディスプレイの各表示画素の構成例を示す等価回路図である。 ＭＯＳトランジスタにおける飽和電流特性（チャネル形状に対する飽和電流の関係）を示す特性図である。

符号の説明

１００ 表示装置
１１０ 表示パネル
１２０ 走査ドライバ
１３０ 信号電圧生成回路
１４０Ａ〜１４０Ｄ 電圧−電流変換回路
１５０ システムコントローラ
１６０ 表示信号生成回路
ＳＷＡ、ＳＷＢ スイッチ
ＳＷＣ、ＳＷＤ スイッチ回路部
ＥＭ 表示画素

Claims (25)

1. 電流制御型の発光素子を備えた表示画素を２次元配列して構成される表示パネルに対して、表示データに基づく階調電流を供給することにより、前記表示画素の各々を所望の輝度階調で発光動作させる表示駆動装置において、
   前記表示駆動装置は、
   前記表示データに応じた電圧値を有する信号電圧を生成する信号電圧生成回路と、
   前記信号電圧生成回路から前記信号電圧が供給され、該信号電圧に応じた電流値を有する信号電流を生成する変換回路部を具備して、前記信号電流を前記階調電流として前記表示画素に供給する電圧−電流変換回路と、
   を備え、
   前記変換回路部は、少なくとも、一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路と、前記信号電圧が印加される制御端子と、を有し、前記信号電流を生成して前記電流路に流す変換用スイッチング素子と、前記信号電圧生成回路から前記信号電圧が供給される前に、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加することに基づいて、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加するプリチャージ手段を備えて該変換用スイッチング素子のしきい値電圧特性の変動を補償する補償手段と、を備えていることを特徴とする表示駆動装置。
2. 前記変換用スイッチング素子に接続される前記電源電圧は、前記表示パネルに配列された前記表示画素に設定された発光色に基づいて、各発光色ごとに異なる電圧値に設定されていることを特徴とする請求項１記載の表示駆動装置。
3. 前記変換用スイッチング素子は、電界効果型の薄膜トランジスタであることを特徴とする請求項１又は２に記載の表示駆動装置。
4. 前記変換回路部は、さらに、前記階調電流の供給に先立って、前記表示画素にリセット電圧を印加するリセット手段と、前記プリチャージ電圧及び前記信号電圧の合計電圧に基づいて、前記変換用スイッチング素子の前記電流路に流れる前記信号電流を、前記階調電流として前記表示画素に供給する書込手段と、を備えていることを特徴とする請求項１乃至３のいずれかに記載の表示駆動装置。
5. 前記電圧−電流変換回路は、前記表示画素に対応して、複数の前記変換回路部が並列的に接続された構成を有し、
   少なくとも、前記複数の変換回路部のうち、いずれかの前記変換回路部において前記信号電圧を前記変換用スイッチング素子に印加する読込動作を実行しつつ、他の前記変換回路部において先のタイミングで前記変換用スイッチング素子に印加された前記信号電圧に応じた前記階調電流を前記表示画素に供給する書込動作を実行することを特徴とする請求項４記載の表示駆動装置。
6. 前記変換用スイッチング素子は、アモルファスシリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする請求項１乃至５のいずれかに記載の表示駆動装置。
7. 前記変換用スイッチング素子は、多結晶シリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする請求項１乃至５のいずれかに記載の表示駆動装置。
8. 前記変換用スイッチング素子は、５０ｃｍ^２／Ｖｓ以下の電子移動度を有する半導体からなることを特徴とする請求項１乃至５のいずれかに記載の表示駆動装置。
9. 行及び列方向に延伸して配設された複数の走査ライン及び複数のデータラインの各交点に、複数の表示画素を配置して構成される表示パネルを備え、該表示パネルの行ごとの前記表示画素を選択し、表示データに応じた階調電流を供給することにより、前記表示画素の各々を前記表示データに応じた輝度階調で発光動作させて、所望の画像情報を表示させる表示装置において、
   前記表示装置は、少なくとも、
   所定のタイミングで前記表示パネルの各行ごとの前記表示画素に走査信号を順次印加して、選択状態に設定する走査駆動回路と、
   前記表示データに応じた電圧値を有する信号電圧を生成する信号電圧生成回路と、
   前記信号電圧生成回路から前記信号電圧が供給され、該信号電圧に応じた電流値を有する信号電流を生成する変換回路部を具備して、前記信号電流を、前記選択状態に設定された行の前記表示画素に前記データラインを介して、前記階調電流として供給する電圧−電流変換回路と、
   を備えて構成され、
   前記変換回路部は、少なくとも、一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路と、前記信号電圧が印加される制御端子と、を有し、前記信号電流を生成して前記電流路に流す変換用スイッチング素子と、前記信号電圧生成回路から前記信号電圧が供給される前に、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加することに基づいて、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に、該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加するプリチャージ手段を備えて該変換用スイッチング素子のしきい値電圧特性の変動を補償する補償手段と、を備えていることを特徴とする表示装置。
10. 前記表示パネルは、前記複数の表示画素の各々が赤、緑、青のいずれかの発光色に設定されて、所定の順序で配列され、
    前記変換用スイッチング素子に接続される前記電源電圧は、前記表示パネルに配列された前記表示画素の各々に設定された発光色に基づいて、各発光色ごとに異なる電圧値に設定されていることを特徴とする請求項９記載の表示装置。
11. 前記変換用スイッチング素子は、電界効果型の薄膜トランジスタであることを特徴とする請求項９又は１１に記載の表示装置。
12. 前記変換回路部は、さらに、前記階調電流の供給に先立って、前記データラインにリセット電圧を印加するリセット手段と、前記プリチャージ電圧及び前記信号電圧の合計電圧に基づいて、前記変換用スイッチング素子の前記電流路に流れる前記信号電流を、前記階調電流として前記データラインを介して前記表示画素に供給する書込手段と、を備えていることを特徴とする請求項９乃至１１のいずれかに記載の表示装置。
13. 前記電圧−電流変換回路は、前記データラインごとに複数の前記変換回路部が並列的に接続された構成を有し、
    少なくとも、前記複数の変換回路部のうち、いずれかの前記変換回路部において前記信号電圧を前記変換用スイッチング素子に印加する読込動作を実行しつつ、他の前記変換回路部において先のタイミングで前記変換用スイッチング素子に印加された前記信号電圧に応じた前記階調電流を前記データラインに供給する書込動作を実行することを特徴とする請求項１２記載の表示装置。
14. 前記表示画素は、少なくとも、
    前記階調電流に応じた電圧成分を保持し、該電圧成分に応じた電流値を有する駆動電流を生成する発光駆動回路と、
    前記駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、
    を備えることを特徴とする請求項９乃至１３のいずれかに記載の表示装置。
15. 前記発光駆動回路は、アモルファスシリコンを用いたスイッチング素子を含んで構成されていることを特徴とする請求項１４記載の表示装置。
16. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１４又は１５記載の表示装置。
17. 前記変換用スイッチング素子は、アモルファスシリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする請求項９乃至１６のいずれかに記載の表示装置。
18. 前記変換用スイッチング素子は、多結晶シリコンを用いた電界効果型の薄膜トランジスタであることを特徴とする請求項９乃至１６のいずれかに記載の表示装置。
19. 前記変換用スイッチング素子は、５０ｃｍ^２／Ｖｓ以下の電子移動度を有する半導体からなることを特徴とする請求項９乃至１６のいずれかに記載の表示装置。
20. 前記電圧−電流変換回路は、前記信号電圧生成回路と一体的に形成されていることを特徴とする請求項９乃至１９のいずれかに記載の表示装置。
21. 前記電圧−電流変換回路は、前記表示パネルを構成する絶縁性基板上に、前記表示画素とともに一体的に形成されていることを特徴とする請求項９乃至１９のいずれかに記載の表示装置。
22. 行及び列方向に延伸して配設された複数の走査ライン及び複数のデータラインの各交点に、複数の表示画素を配置して構成される表示パネルに対して、行ごとの前記表示画素を選択し、表示データに応じた階調電流を供給することにより、前記表示画素の各々を前記表示データに応じた輝度階調で発光動作させて、所望の画像情報を表示させる表示装置の駆動制御方法において、
    少なくとも、
    所定のタイミングで前記表示パネルの各行ごとの前記表示画素に走査信号を順次印加して、選択状態に設定するステップと、
    前記表示データに応じた電圧値を有する信号電圧を生成するステップと、
    電圧―電流変換を行う変換用スイッチング素子の制御端子に前記信号電圧を印加することにより、該変換用スイッチング素子の一端側が所定の電源電圧に接続され他端側が前記表示画素に接続される電流路に前記信号電圧に応じた電流値を有する信号電流を流し、該信号電流を、前記選択状態に設定された行の前記表示画素に前記データラインを介して、前記階調電流として供給するステップと、
    前記変換用スイッチング素子の前記制御端子への前記信号電圧の印加に先立つタイミングで、少なくとも、前記変換用スイッチング素子の制御端子と前記電流路の他端側とを短絡した状態で該電流路の両端間に所定の電圧を印加して、前記変換用スイッチング素子の前記制御端子と前記電流路の一端側との間に、該変換用スイッチング素子のしきい値電圧に相当するプリチャージ電圧を印加して、該変換用スイッチング素子のしきい値電圧特性の変動を補償するステップと、
    を含むことを特徴とする表示装置の駆動制御方法。
23. 前記変換用スイッチング素子は、概ね５０ｃｍ^２／Ｖｓ以下の電子移動度を有する半導体からなることを特徴とする請求項２２記載の表示装置の駆動制御方法。
24. 前記表示画素に前記階調電流を供給するステップは、前記プリチャージ電圧及び前記信号電圧の合計電圧に基づいて、前記変換用スイッチング素子の電流路に流れる前記信号電流を、前記階調電流として前記表示画素に供給するステップを含むことを特徴とする請求項２２又は２３記載の表示装置の駆動制御方法。
25. 前記変換用スイッチング素子は、電界効果型の薄膜トランジスタであることを特徴とする請求項２２乃至２４のいずれかに記載の表示装置の駆動制御方法。

Images