JPH07202599A - 音量コントロール回路 - Google Patents
音量コントロール回路Info
- Publication number
- JPH07202599A JPH07202599A JP5334183A JP33418393A JPH07202599A JP H07202599 A JPH07202599 A JP H07202599A JP 5334183 A JP5334183 A JP 5334183A JP 33418393 A JP33418393 A JP 33418393A JP H07202599 A JPH07202599 A JP H07202599A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- volume
- transistor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims description 7
- 230000005236 sound signal Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000006872 improvement Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/04—Manually-operated control in untuned amplifiers
- H03G5/10—Manually-operated control in untuned amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】音量最大時でのコントロール電流の不足を補償
し、利得の損失を小さくするとともにダイナミックレン
ジの大きな音量コントロール回路を提供すること。 【構成】パラレルデータのＭＳＢを用いて、Ｄ／Ａ変換
手段２０の基準電流値を切り換える。ゲート回路Ｇ１と
スイッチングトランジスタＱ５１で構成されるスイッチ
回路３１へスイッチング信号を供給し、基準電流回路２
１と制御手段３０の定電流回路の和の電流値、あるいは
基準電流回路２１の電流値を基準電流に設定する。Ｄ／
Ａ変換手段２０のＬＳＢに対応する電流設定値をスイッ
チオフ時には、3.125 μＡとし、スイッチオン時には、
6.25μＡとする。音量最大時には、各ビットの電流の総
和が音量調節回路１０の制御電流ＩCONTとして設定さ
れ、基準電流Ｉref と制御電流の比で決定される損失が
改善される。
し、利得の損失を小さくするとともにダイナミックレン
ジの大きな音量コントロール回路を提供すること。 【構成】パラレルデータのＭＳＢを用いて、Ｄ／Ａ変換
手段２０の基準電流値を切り換える。ゲート回路Ｇ１と
スイッチングトランジスタＱ５１で構成されるスイッチ
回路３１へスイッチング信号を供給し、基準電流回路２
１と制御手段３０の定電流回路の和の電流値、あるいは
基準電流回路２１の電流値を基準電流に設定する。Ｄ／
Ａ変換手段２０のＬＳＢに対応する電流設定値をスイッ
チオフ時には、3.125 μＡとし、スイッチオン時には、
6.25μＡとする。音量最大時には、各ビットの電流の総
和が音量調節回路１０の制御電流ＩCONTとして設定さ
れ、基準電流Ｉref と制御電流の比で決定される損失が
改善される。
Description
【０００１】
【産業上の利用分野】本発明は、音声処理回路などに用
いられる音量コントロール回路に係り、特にバスライン
制御のサウンドプロセッサＩＣのような、論理的に音量
コントロールを行う音量コントロール回路に関する。
いられる音量コントロール回路に係り、特にバスライン
制御のサウンドプロセッサＩＣのような、論理的に音量
コントロールを行う音量コントロール回路に関する。
【０００２】
【従来の技術】従来、音声は、音声周波数などのスペク
トラム解析が行われ、音声用のＩＣが各種、開発されて
いる。音源の音量あるいは音質などが、音声信号の伝達
系たとえば、人間の聴覚機構あるいは信号伝達の伝送媒
質などから考慮される。一般には、人間の聴覚特性は、
音源の大きさが２０ｄＢ減衰した時には、ほぼ半分の大
きさに聞こえると言われている。これを、数式で表す
と、次式のような対数特性となる。
トラム解析が行われ、音声用のＩＣが各種、開発されて
いる。音源の音量あるいは音質などが、音声信号の伝達
系たとえば、人間の聴覚機構あるいは信号伝達の伝送媒
質などから考慮される。一般には、人間の聴覚特性は、
音源の大きさが２０ｄＢ減衰した時には、ほぼ半分の大
きさに聞こえると言われている。これを、数式で表す
と、次式のような対数特性となる。
【数１】 Ａは、聴覚感度、Ｘは、音源の強度である。この特性に
合っているものを理想的な音量コントロール回路という
ことができる。
合っているものを理想的な音量コントロール回路という
ことができる。
【０００３】図９に理想的な音量コントロールカーブを
示す。縦軸は音量の減衰量、横軸は、階調数を示してい
る。また、音量コントロール回路の集積回路で一般的に
使用されている回路を図１０に示す。この回路は、コン
トロール電流ＩCONTの設定により、音量を調節する回路
であり、以下図面を参照して説明する。
示す。縦軸は音量の減衰量、横軸は、階調数を示してい
る。また、音量コントロール回路の集積回路で一般的に
使用されている回路を図１０に示す。この回路は、コン
トロール電流ＩCONTの設定により、音量を調節する回路
であり、以下図面を参照して説明する。
【０００４】音源ＡＣ１の入力音声信号ＩＮは、トラン
ジスタＱ９、Ｑ１０と、各トランジスタのエミッタに共
通に接続されるエミッタ抵抗ＲＥと、電流源Ｉ0 とで構
成される差動増幅回路１１で増幅され、負荷抵抗ＲＬを
介して出力される。
ジスタＱ９、Ｑ１０と、各トランジスタのエミッタに共
通に接続されるエミッタ抵抗ＲＥと、電流源Ｉ0 とで構
成される差動増幅回路１１で増幅され、負荷抵抗ＲＬを
介して出力される。
【０００５】差動増幅回路１１の各トランジスタＱ９，
Ｑ１０のコレクタは、各々、直流電源ＶCCにバイアス調
整回路１２の差動回路１２ａ，１２ｂを介して接続され
る。各バイアス用の差動回路１２ａ，１２ｂは、一対の
トランジスタＱ５〜Ｑ６，Ｑ７〜Ｑ８と、トランジスタ
Ｑ６，Ｑ７のコレクタに接続される直流電源ＶCCと、ト
ランジスタＱ５，Ｑ８のコレクタに接続されるコレクタ
・ベース接続のダイオードＱ２，Ｑ３と、このダイオー
ドＱ２，Ｑ３にベースが接続され、エミッタが直流電源
に接続されるトランジスタＱ１、Ｑ４とを備えている。
また、外部負荷の駆動能力を向上させるトランジスタＱ
１１，Ｑ１２のエミッタは基準電位に接続され、ベース
は、トランジスタＱ１３のエミッタへ接続される。トラ
ンジスタＱ１３のベースは、トランジスタＱ１１のコレ
クタへ接続され、トランジスタＱ１３のコレクタは直流
電Ｖccに接続される。
Ｑ１０のコレクタは、各々、直流電源ＶCCにバイアス調
整回路１２の差動回路１２ａ，１２ｂを介して接続され
る。各バイアス用の差動回路１２ａ，１２ｂは、一対の
トランジスタＱ５〜Ｑ６，Ｑ７〜Ｑ８と、トランジスタ
Ｑ６，Ｑ７のコレクタに接続される直流電源ＶCCと、ト
ランジスタＱ５，Ｑ８のコレクタに接続されるコレクタ
・ベース接続のダイオードＱ２，Ｑ３と、このダイオー
ドＱ２，Ｑ３にベースが接続され、エミッタが直流電源
に接続されるトランジスタＱ１、Ｑ４とを備えている。
また、外部負荷の駆動能力を向上させるトランジスタＱ
１１，Ｑ１２のエミッタは基準電位に接続され、ベース
は、トランジスタＱ１３のエミッタへ接続される。トラ
ンジスタＱ１３のベースは、トランジスタＱ１１のコレ
クタへ接続され、トランジスタＱ１３のコレクタは直流
電Ｖccに接続される。
【０００６】差動回路１２のトランジスタＱ５〜Ｑ８の
各ベースは、基準電流設定用（Ｉref ）の基準電流回路
１３と、コントロール電流ＩCONTで設定されるコントロ
ール電流設定用回路１４Ａ，１４Ｂに、各々接続され、
各ベース電位ＶＢ１，ＶＢ２が、基準電流Ｉref とコン
トロール電流ＩCONTで設定される。
各ベースは、基準電流設定用（Ｉref ）の基準電流回路
１３と、コントロール電流ＩCONTで設定されるコントロ
ール電流設定用回路１４Ａ，１４Ｂに、各々接続され、
各ベース電位ＶＢ１，ＶＢ２が、基準電流Ｉref とコン
トロール電流ＩCONTで設定される。
【０００７】基準電流回路１３は、直流電源ＶCCに接続
されたコレクタ・ベース接続のダイオードＱ１９〜Ｑ２
３と電流源Ｉref とを備えており、基準電流源Ｉref が
ベースに接続され、エミッタが基準電位に接続されるト
ランジスタＱ２６と、このトランジスタＱ２６のエミッ
タに接続されるコレクタ・ベース接続の２段接続のダイ
オードＱ２４、Ｑ２５と、抵抗Ｒ３と、直流電源ＶCCと
で構成される。バイアス調整回路１２の一方の差動回路
１２ａのトランジスタＱ５、他方の差動回路１２ｂのト
ランジスタＱ８の各々のベースに、基準電流回路１３の
トランジスタＱ２６のエミッタ電圧がダイオードＱ２
４，Ｑ２５を介して供給される。
されたコレクタ・ベース接続のダイオードＱ１９〜Ｑ２
３と電流源Ｉref とを備えており、基準電流源Ｉref が
ベースに接続され、エミッタが基準電位に接続されるト
ランジスタＱ２６と、このトランジスタＱ２６のエミッ
タに接続されるコレクタ・ベース接続の２段接続のダイ
オードＱ２４、Ｑ２５と、抵抗Ｒ３と、直流電源ＶCCと
で構成される。バイアス調整回路１２の一方の差動回路
１２ａのトランジスタＱ５、他方の差動回路１２ｂのト
ランジスタＱ８の各々のベースに、基準電流回路１３の
トランジスタＱ２６のエミッタ電圧がダイオードＱ２
４，Ｑ２５を介して供給される。
【０００８】コントロール電流設定用回路１４ａは、基
準電流回路１３と同様に５段接続のダイオードＱ１４〜
Ｑ１８と、トランジスタＱ３１とで構成される定電流回
路とを備え、トランジスタＱ３１のベース電流をコント
ロール電流ＩCONTで制御し、トランジスタのエミッタ電
圧をＶＢ２を制御する。また、コントロール電流設定用
回路１４ｂは、２段のダイオードＱ２７，Ｑ２８とトラ
ンジスタＱ２９および抵Ｒ４の直列接続にて成り、ダイ
オードＱ２７、抵抗Ｒ４の接続点が各差動回路１２ａ、
１２ｂのトランジスタＱ６、Ｑ７のベースに接続され
る。
準電流回路１３と同様に５段接続のダイオードＱ１４〜
Ｑ１８と、トランジスタＱ３１とで構成される定電流回
路とを備え、トランジスタＱ３１のベース電流をコント
ロール電流ＩCONTで制御し、トランジスタのエミッタ電
圧をＶＢ２を制御する。また、コントロール電流設定用
回路１４ｂは、２段のダイオードＱ２７，Ｑ２８とトラ
ンジスタＱ２９および抵Ｒ４の直列接続にて成り、ダイ
オードＱ２７、抵抗Ｒ４の接続点が各差動回路１２ａ、
１２ｂのトランジスタＱ６、Ｑ７のベースに接続され
る。
【０００９】音量コントロール回路１０は、コントロー
ル電流ＩCONTの設定により、音量を最大からセンタに絞
ると、ほぼ２０ｄＢ減衰し、音量を更に絞ると、急激に
減衰するようになっている。これは、減衰量が足りない
と残音として音が聞こえてしまうからであり、この残音
特性を除去するため、コレクタ・ベース接続のダイオー
ドＱ１４〜Ｑ１８，Ｑ１９〜Ｑ２３を５段、積み重ねて
いる。
ル電流ＩCONTの設定により、音量を最大からセンタに絞
ると、ほぼ２０ｄＢ減衰し、音量を更に絞ると、急激に
減衰するようになっている。これは、減衰量が足りない
と残音として音が聞こえてしまうからであり、この残音
特性を除去するため、コレクタ・ベース接続のダイオー
ドＱ１４〜Ｑ１８，Ｑ１９〜Ｑ２３を５段、積み重ねて
いる。
【００１０】以下、ＰＮ接合系の各電位関係を電子物性
を用いて詳細に説明する。バイポーラトランジスタのコ
レクタ電流をＩC 、ＰＮ接合の逆方向の飽和電流をＩS
、分子運動の熱係数；ボルツマン定数をＫ、カルビン
温度で表される絶対温度をＴ、電子の電荷をｑとする。
コレクタ、ベース、エミッタ間の各電圧は、コレクタ；
Ｃ、ベース；Ｂ、エミッタ；Ｅの添字を加えて示し、た
とえばＶBEでベース・エミッタ間の電位を示すものとす
る。なお、基準電流源の電流値をＩref とし、コントロ
ール電流をＩCONTとする。また、バイポーラトランジス
タのエミッタ−コレクタ間電流増幅率をαとする。差動
回路１２ａ，１２ｂの入力電圧をＶＢ１，ＶＢ２（図１
０参照）とすると、
を用いて詳細に説明する。バイポーラトランジスタのコ
レクタ電流をＩC 、ＰＮ接合の逆方向の飽和電流をＩS
、分子運動の熱係数；ボルツマン定数をＫ、カルビン
温度で表される絶対温度をＴ、電子の電荷をｑとする。
コレクタ、ベース、エミッタ間の各電圧は、コレクタ；
Ｃ、ベース；Ｂ、エミッタ；Ｅの添字を加えて示し、た
とえばＶBEでベース・エミッタ間の電位を示すものとす
る。なお、基準電流源の電流値をＩref とし、コントロ
ール電流をＩCONTとする。また、バイポーラトランジス
タのエミッタ−コレクタ間電流増幅率をαとする。差動
回路１２ａ，１２ｂの入力電圧をＶＢ１，ＶＢ２（図１
０参照）とすると、
【数２】 上式より差分を計算すると、
【数３】 さらに、ＰＮ接合系の電流特性を指数関数で表し、
【数４】 とすると、次式が算出される。
【数５】 差動増幅回路１１のトランジスタＱ１０のベースには、
ＤＣ電圧、コレクタの出力信号が負荷抵抗ＲＬを介して
帰還されている。音声信号の増幅率は、エミッタ抵抗Ｒ
Ｅと負荷抵抗ＲＬ、エミッタ電流；電流源Ｉ0 と上式の
コレクタ電流ＩCから算出される。デシベルに換算した
式を次式に示す。
ＤＣ電圧、コレクタの出力信号が負荷抵抗ＲＬを介して
帰還されている。音声信号の増幅率は、エミッタ抵抗Ｒ
Ｅと負荷抵抗ＲＬ、エミッタ電流；電流源Ｉ0 と上式の
コレクタ電流ＩCから算出される。デシベルに換算した
式を次式に示す。
【数６】 ここで、２０ｄＢ減衰させるためには、Ｉref ／Ｉcont
＝1.55にすれば良いことが上式より分かる。
＝1.55にすれば良いことが上式より分かる。
【００１１】ところが、図１１に示すように、Ｉref ／
Ｉcont＝1.55を中間値として減衰特性を設定すると、コ
ントロール電流ＩCONTは、リニアに変化するため、最小
値、最大値は、一意的に決定され、最大値では、電流比
は、0.775となり、減衰量2.14ｄＢとなる。図１１の点
線で示すように、減衰特性を変化させ、コントロール電
流値を中間値の３倍で最大値となるように制御電流を設
定すると最大値での減衰量は、0.31ｄＢと改善される
が、最小値の設定が最小音量の特性に対応せず、動作範
囲外となるため、中間値近傍まで不感帯となるという問
題があった。
Ｉcont＝1.55を中間値として減衰特性を設定すると、コ
ントロール電流ＩCONTは、リニアに変化するため、最小
値、最大値は、一意的に決定され、最大値では、電流比
は、0.775となり、減衰量2.14ｄＢとなる。図１１の点
線で示すように、減衰特性を変化させ、コントロール電
流値を中間値の３倍で最大値となるように制御電流を設
定すると最大値での減衰量は、0.31ｄＢと改善される
が、最小値の設定が最小音量の特性に対応せず、動作範
囲外となるため、中間値近傍まで不感帯となるという問
題があった。
【００１２】また、この問題の改善策として、負荷抵抗
ＲＬを大きくして、利得を稼ぐ方法が考えられる。しか
しながら、この方法では、抵抗の熱雑音、インピーダン
ス不整合、あるいは、帰還系などから雑音特性を考慮す
ると、負荷抵抗ＲＬがノイズ特性劣化の要因となり、残
留ノイズが悪化するという問題が生じる。また、ＤＣオ
フセット成分、すなわち入出力信号の誤差成分は、負荷
抵抗値によりオフセット量が増大するため、この値を大
きくすることは、動作特性上不利となる。さらに、エミ
ッタ抵抗ＲＥを小さくすると、入力の最小感度が低下す
るほか、入力ダイナミックレンジが小さくなるため、バ
イアス電流を大きくしなければならない。これは、消費
電流の増大を招き、ＤＣオフセットの悪化を招くという
問題がある。
ＲＬを大きくして、利得を稼ぐ方法が考えられる。しか
しながら、この方法では、抵抗の熱雑音、インピーダン
ス不整合、あるいは、帰還系などから雑音特性を考慮す
ると、負荷抵抗ＲＬがノイズ特性劣化の要因となり、残
留ノイズが悪化するという問題が生じる。また、ＤＣオ
フセット成分、すなわち入出力信号の誤差成分は、負荷
抵抗値によりオフセット量が増大するため、この値を大
きくすることは、動作特性上不利となる。さらに、エミ
ッタ抵抗ＲＥを小さくすると、入力の最小感度が低下す
るほか、入力ダイナミックレンジが小さくなるため、バ
イアス電流を大きくしなければならない。これは、消費
電流の増大を招き、ＤＣオフセットの悪化を招くという
問題がある。
【００１３】結局、負荷抵抗ＲＬとエミッタ抵抗ＲＥを
用いた減衰率の改善では、さほどの改善が得られず、ま
た、音量最大値でのノイズレベルについても、損失の大
きい方が悪いという問題が残り、コントロール電流の特
性がリニアでは、最大音量設定時での利得の損失を回路
の諸特性を損なわずに改善することが不可能であるとい
う問題があった。
用いた減衰率の改善では、さほどの改善が得られず、ま
た、音量最大値でのノイズレベルについても、損失の大
きい方が悪いという問題が残り、コントロール電流の特
性がリニアでは、最大音量設定時での利得の損失を回路
の諸特性を損なわずに改善することが不可能であるとい
う問題があった。
【００１４】
【発明が解決しようとする課題】上記の如く、従来の回
路では、コントロール電流をリニアに変化させ、音量を
可変にしているため、最大音量設定時の損失低減、入力
のダイナミックレンジの拡大、ノイズの低減といった動
作特性を同時に改善することが不可能であるという問題
があった。
路では、コントロール電流をリニアに変化させ、音量を
可変にしているため、最大音量設定時の損失低減、入力
のダイナミックレンジの拡大、ノイズの低減といった動
作特性を同時に改善することが不可能であるという問題
があった。
【００１５】そこで、本発明はこのような問題に鑑み、
音量最大時でのコントロール電流の不足を補償し、利得
の損失を小さくするとともにダイナミックレンジの大き
な音量コントロール回路を提供することを目的としてい
る。
音量最大時でのコントロール電流の不足を補償し、利得
の損失を小さくするとともにダイナミックレンジの大き
な音量コントロール回路を提供することを目的としてい
る。
【００１６】
【課題を解決するための手段】請求項１記載の音量コン
トロール回路は、音声信号源に結合した入力端子および
音量調整用電圧が供給される制御端子を有する音量調整
回路と、複数ビットのパラレルデータを供給する手段
と、前記データの各ビット毎に対応して並列に形成した
複数の電流回路を含み、各電流回路を各ビットデータに
よってそれぞれオン・オフ制御し、これら電流回路を流
れる総和電流を出力として供給するＤ／Ａ変換回路と、
前記パラレルデータの内、最上位ビットのデータに応答
して前記各電流回路の電流量を切り換え、前記Ｄ／Ａ変
換回路からの出力電流を非線形に制御する制御手段と、
前記Ｄ／Ａ変換回路からの出力電流を電圧に変換して前
記音量調整用電圧を発生する手段とを具備したことを特
徴とするものである。
トロール回路は、音声信号源に結合した入力端子および
音量調整用電圧が供給される制御端子を有する音量調整
回路と、複数ビットのパラレルデータを供給する手段
と、前記データの各ビット毎に対応して並列に形成した
複数の電流回路を含み、各電流回路を各ビットデータに
よってそれぞれオン・オフ制御し、これら電流回路を流
れる総和電流を出力として供給するＤ／Ａ変換回路と、
前記パラレルデータの内、最上位ビットのデータに応答
して前記各電流回路の電流量を切り換え、前記Ｄ／Ａ変
換回路からの出力電流を非線形に制御する制御手段と、
前記Ｄ／Ａ変換回路からの出力電流を電圧に変換して前
記音量調整用電圧を発生する手段とを具備したことを特
徴とするものである。
【００１７】請求項２記載の音量コントロール回路は、
請求項１記載の音量コントロール回路において、前記Ｄ
／Ａ変換回路の各電流回路が、エミッタを共通接続し差
動回路を成す第１、第２のトランジスタと、この第１、
第２のトランジスタのエミッタに結合した第１の定電流
源と、前記第１、第２のトランジスタのベースバイアス
源と、前記第１のトランジスタのベース電圧をビットデ
ータに応答して制御し、第１、第２のトランジスタのオ
ン・オフ状態を切り換える手段とを具備し、各電流回路
の第１のトランジスタのコレクタを直流電圧源に接続
し、第２のトランジスタのコレクタを互いに結合して出
力電流を得るようにしたことを特徴とするものである。
請求項１記載の音量コントロール回路において、前記Ｄ
／Ａ変換回路の各電流回路が、エミッタを共通接続し差
動回路を成す第１、第２のトランジスタと、この第１、
第２のトランジスタのエミッタに結合した第１の定電流
源と、前記第１、第２のトランジスタのベースバイアス
源と、前記第１のトランジスタのベース電圧をビットデ
ータに応答して制御し、第１、第２のトランジスタのオ
ン・オフ状態を切り換える手段とを具備し、各電流回路
の第１のトランジスタのコレクタを直流電圧源に接続
し、第２のトランジスタのコレクタを互いに結合して出
力電流を得るようにしたことを特徴とするものである。
【００１８】請求項３記載の音量コントロール回路は、
請求項１記載の音量コントロール回路は、前記制御手段
が、エミッタを共通接続し差動回路を成す第３、第４の
トランジスタと、この第３、第４のトランジスタのエミ
ッタに結合した第２の定電流源と、前記第３、第４のト
ランジスタのベースバイアス源と、前記第３のトランジ
スタのベース電圧を前記最上位ビットデータに応答して
制御し第３、第４のトランジスタのオン、オフ状態を切
り換える手段と、第３のトランジスタのコレクタに入力
端子を結合した第１のカレントミラー回路と、この第１
のカレントミラー回路の出力電流および第３の定電流源
からの電流が入力として供給される第２のカレントミラ
ー回路を具備し、前記第２のカレントミラー回路の出力
電流で前記各電流回路の電流量を決定するようにしたこ
とを特徴とするものである。
請求項１記載の音量コントロール回路は、前記制御手段
が、エミッタを共通接続し差動回路を成す第３、第４の
トランジスタと、この第３、第４のトランジスタのエミ
ッタに結合した第２の定電流源と、前記第３、第４のト
ランジスタのベースバイアス源と、前記第３のトランジ
スタのベース電圧を前記最上位ビットデータに応答して
制御し第３、第４のトランジスタのオン、オフ状態を切
り換える手段と、第３のトランジスタのコレクタに入力
端子を結合した第１のカレントミラー回路と、この第１
のカレントミラー回路の出力電流および第３の定電流源
からの電流が入力として供給される第２のカレントミラ
ー回路を具備し、前記第２のカレントミラー回路の出力
電流で前記各電流回路の電流量を決定するようにしたこ
とを特徴とするものである。
【００１９】請求項４記載の音量コントロール回路は、
音声信号に結合した入力端子および音量調整用電圧が供
給される制御端子を有する音量調整回路と、複数ビット
のパラレルデータを供給する手段と、前記データのパラ
レルデータを供給する手段と、前記データの各ビット毎
に並列に形成した複数の電流回路を含み、各電流回路を
流れる電流が順次異なる値に設定され、これら電流回路
を流れる総和電流を出力として供給するＤ／Ａ変換回路
と、パラレルデータの内、最上位ビットのデータに応答
して前記各電流回路の電流量の倍率を切り換え、前記Ｄ
／Ａ変換回路の出力電流の変化特性を第１の領域と第２
の領域とで非線形に制御する制御手段と、前記Ｄ／Ａ変
換回路からの出力電流を電圧に変換して前記音量調整用
電圧を発生する手段とを具備したことを特徴とするもの
である。
音声信号に結合した入力端子および音量調整用電圧が供
給される制御端子を有する音量調整回路と、複数ビット
のパラレルデータを供給する手段と、前記データのパラ
レルデータを供給する手段と、前記データの各ビット毎
に並列に形成した複数の電流回路を含み、各電流回路を
流れる電流が順次異なる値に設定され、これら電流回路
を流れる総和電流を出力として供給するＤ／Ａ変換回路
と、パラレルデータの内、最上位ビットのデータに応答
して前記各電流回路の電流量の倍率を切り換え、前記Ｄ
／Ａ変換回路の出力電流の変化特性を第１の領域と第２
の領域とで非線形に制御する制御手段と、前記Ｄ／Ａ変
換回路からの出力電流を電圧に変換して前記音量調整用
電圧を発生する手段とを具備したことを特徴とするもの
である。
【００２０】
【作用】本発明においては、Ｄ／Ａ変換手段の基準電流
を制御手段で制御し、基準電流を任意に設定することに
より、最大音量時での損失を抑制すると同時に最小音量
から最大音量までの入力ダイナミックレンジを拡大する
ことが可能となる。
を制御手段で制御し、基準電流を任意に設定することに
より、最大音量時での損失を抑制すると同時に最小音量
から最大音量までの入力ダイナミックレンジを拡大する
ことが可能となる。
【００２１】
【実施例】図１は本発明の音量コントロール回路の一実
施例である。図１０と同様の構成要素には、同一の符号
を付して説明するものとする。図１において、音量コン
トロール回路は、音量調節回路１０と、Ｄ／Ａ変換手段
２０と、コントロール電流を非線形に制御する制御手段
３０とを備えている。
施例である。図１０と同様の構成要素には、同一の符号
を付して説明するものとする。図１において、音量コン
トロール回路は、音量調節回路１０と、Ｄ／Ａ変換手段
２０と、コントロール電流を非線形に制御する制御手段
３０とを備えている。
【００２２】音量調節回路１０は、従来と同様の構成で
あり、コントロール電流が制御手段３０により制御され
る。
あり、コントロール電流が制御手段３０により制御され
る。
【００２３】制御手段３０は、定電流回路と、スイッチ
回路３１とで構成される。定電流回路は、一対のトラン
ジスタＱ４９，Ｑ５０を備えた差動回路と、直流電源Ｖ
CCと、定電流源を構成するトランジスタＱ４６，Ｑ５
２，Ｑ５３，抵抗Ｒ１７，Ｒ２０と、差動回路の一方の
トランジスタＱ５０のコレクタに接続されるコレクタ・
ベース接続のダイオード接続のトランジスタＱ４８と、
このトランジスタＱ４８のベースに接続され、コレクタ
が基準電流回路２１に接続されるトランジスタＱ４７と
で構成される。
回路３１とで構成される。定電流回路は、一対のトラン
ジスタＱ４９，Ｑ５０を備えた差動回路と、直流電源Ｖ
CCと、定電流源を構成するトランジスタＱ４６，Ｑ５
２，Ｑ５３，抵抗Ｒ１７，Ｒ２０と、差動回路の一方の
トランジスタＱ５０のコレクタに接続されるコレクタ・
ベース接続のダイオード接続のトランジスタＱ４８と、
このトランジスタＱ４８のベースに接続され、コレクタ
が基準電流回路２１に接続されるトランジスタＱ４７と
で構成される。
【００２４】前記差動回路Ｑ４９，Ｑ５０の一方のトラ
ンジスタＱ４９のベースには、スイッチ回路３１が接続
され、他方には直流電源Ｖ２が接続される。スイッチ回
路３１は、直流電源Ｖ１と、抵抗Ｒ１８と、スイッチン
グトランジスタＱ５１と、抵抗Ｒ１９と、ゲート回路Ｇ
１とで構成される。直流電源Ｖ１が、抵抗Ｒ１８を介し
て、スイッチングトランジスタＱ５１のコレクタへ接続
され、このトランジスタＱ５１のエミッタは抵抗Ｒ１９
を介して、ゲート回路Ｇ１たとえば、オープンコレクタ
タイプのインバータ回路へ接続される。このスイッチン
グトランジスタＱ５１のベースは直流電源Ｖ３に接続さ
れる。このスイッチ回路３１には、パラレルデータバス
の最上位ビットのデータ（以下、ＭＳＢという）が供給
される。基準電流回路２１は、バイアス設定用の回路と
トランジスタＱ４４とで構成される基準電流源Ｉ１と、
ダイオード接続のトランジスタＱ４５と、抵抗Ｒ１６と
を備える。バイアス設定用の回路は、トランジスタＱ４
４のベースに接続されるダイオード接続のトランジスタ
Ｑ４３と、エミッタ接地型のトランジスタＱ４２と、Ｑ
４２のバイアス回路を構成する抵抗Ｒ１３、Ｒ１４とダ
イオード接続のトランジスタＱ４０，Ｑ４１を備える。
また、変換手段２０は、制御手段３０と、基準電流回路
２１と、定電流回路２２〜２７と、直流電源ＶCCとを備
えており、定電流回路２２〜２７が、パラレルデータバ
スの各ビット毎に設けられる。この定電流回路２２〜２
７の総和がコントロール電流ＩCONTとなる。最下位ビッ
ト（以下、ＬＳＢという）の定電流値毎に制御電流値Ｉ
CONTが設定できるように構成される。定電流回路２２が
ＬＳＢに対応し、定電流回路２７がＭＳＢに対応してい
る。各定電流回路２２〜２７は、差動回路のトランジス
タＱ５４〜Ｑ６５と、スイッチ回路２２ａ〜２７ａと、
抵抗Ｒ２２〜Ｒ２７と，トランジスタＱ６６〜Ｑ７１で
構成される定電流源Ｉ２〜Ｉ７とを備える。
ンジスタＱ４９のベースには、スイッチ回路３１が接続
され、他方には直流電源Ｖ２が接続される。スイッチ回
路３１は、直流電源Ｖ１と、抵抗Ｒ１８と、スイッチン
グトランジスタＱ５１と、抵抗Ｒ１９と、ゲート回路Ｇ
１とで構成される。直流電源Ｖ１が、抵抗Ｒ１８を介し
て、スイッチングトランジスタＱ５１のコレクタへ接続
され、このトランジスタＱ５１のエミッタは抵抗Ｒ１９
を介して、ゲート回路Ｇ１たとえば、オープンコレクタ
タイプのインバータ回路へ接続される。このスイッチン
グトランジスタＱ５１のベースは直流電源Ｖ３に接続さ
れる。このスイッチ回路３１には、パラレルデータバス
の最上位ビットのデータ（以下、ＭＳＢという）が供給
される。基準電流回路２１は、バイアス設定用の回路と
トランジスタＱ４４とで構成される基準電流源Ｉ１と、
ダイオード接続のトランジスタＱ４５と、抵抗Ｒ１６と
を備える。バイアス設定用の回路は、トランジスタＱ４
４のベースに接続されるダイオード接続のトランジスタ
Ｑ４３と、エミッタ接地型のトランジスタＱ４２と、Ｑ
４２のバイアス回路を構成する抵抗Ｒ１３、Ｒ１４とダ
イオード接続のトランジスタＱ４０，Ｑ４１を備える。
また、変換手段２０は、制御手段３０と、基準電流回路
２１と、定電流回路２２〜２７と、直流電源ＶCCとを備
えており、定電流回路２２〜２７が、パラレルデータバ
スの各ビット毎に設けられる。この定電流回路２２〜２
７の総和がコントロール電流ＩCONTとなる。最下位ビッ
ト（以下、ＬＳＢという）の定電流値毎に制御電流値Ｉ
CONTが設定できるように構成される。定電流回路２２が
ＬＳＢに対応し、定電流回路２７がＭＳＢに対応してい
る。各定電流回路２２〜２７は、差動回路のトランジス
タＱ５４〜Ｑ６５と、スイッチ回路２２ａ〜２７ａと、
抵抗Ｒ２２〜Ｒ２７と，トランジスタＱ６６〜Ｑ７１で
構成される定電流源Ｉ２〜Ｉ７とを備える。
【００２５】定電流源Ｉ２から順次２倍の電流値が設定
され、定電流源Ｉ６は１６倍の電流値が設定される。各
ビットの定電流回路２２〜２７は、音量回路１０のコン
トロール電流設定用の電流値ＩCONTを制御するようダイ
オード接続のトランジスタＱ１００と抵抗Ｒ１を介して
直流電源ＶCCに接続される。ダイオード接続のトランジ
スタＱ１００は、コントロール電流設定回路１４ａのト
ランジスタＱ２００のベースに接続されており、Ｄ／Ａ
変換回路２０の電流に変化に応じて、直流電源ＶCCから
トランジスタＱ２００のエミッタ・コレクタを介して制
御電流ＩCONTが流れる。この制御電流により、差動増幅
回路１１のトランジスタＱ９，Ｑ１０のコレクタに接続
されるバイアス設定用回路１２の差動回路Ｑ６，Ｑ７の
ベース電圧ＶＢ２が設定される。
され、定電流源Ｉ６は１６倍の電流値が設定される。各
ビットの定電流回路２２〜２７は、音量回路１０のコン
トロール電流設定用の電流値ＩCONTを制御するようダイ
オード接続のトランジスタＱ１００と抵抗Ｒ１を介して
直流電源ＶCCに接続される。ダイオード接続のトランジ
スタＱ１００は、コントロール電流設定回路１４ａのト
ランジスタＱ２００のベースに接続されており、Ｄ／Ａ
変換回路２０の電流に変化に応じて、直流電源ＶCCから
トランジスタＱ２００のエミッタ・コレクタを介して制
御電流ＩCONTが流れる。この制御電流により、差動増幅
回路１１のトランジスタＱ９，Ｑ１０のコレクタに接続
されるバイアス設定用回路１２の差動回路Ｑ６，Ｑ７の
ベース電圧ＶＢ２が設定される。
【００２６】図１の動作を図２、図３を参照して説明す
る。図２は、図１の回路のＤ／Ａ変換手段の動作説明図
であり、図３は、図２の回路のコントロール電流の特性
を示す図である。図２において、基準電流回路２１の電
流源と制御手段３０の電流源には同じ電流が流れるので
各電流源をＩ１で示している。制御手段３０のスイッチ
回路３１および各定電流回路２２〜２７のスイッチ回路
２２ａ〜２７ａをそれぞれスイッチＳＷ１〜ＳＷ７で示
している。これらスイッチＳＷ１〜ＳＷ７は、パラレル
ビットの各データによってオン・オフ制御され、６ビッ
トのデータの内、最下位ビットのデータがスイッチＳＷ
２に供給され、順次、上位桁のビットデータがスイッチ
ＳＷ３〜ＳＷ６に供給され、最上位ビットのデータがス
イッチＳＷ１とＳＷ７に供給されている。
る。図２は、図１の回路のＤ／Ａ変換手段の動作説明図
であり、図３は、図２の回路のコントロール電流の特性
を示す図である。図２において、基準電流回路２１の電
流源と制御手段３０の電流源には同じ電流が流れるので
各電流源をＩ１で示している。制御手段３０のスイッチ
回路３１および各定電流回路２２〜２７のスイッチ回路
２２ａ〜２７ａをそれぞれスイッチＳＷ１〜ＳＷ７で示
している。これらスイッチＳＷ１〜ＳＷ７は、パラレル
ビットの各データによってオン・オフ制御され、６ビッ
トのデータの内、最下位ビットのデータがスイッチＳＷ
２に供給され、順次、上位桁のビットデータがスイッチ
ＳＷ３〜ＳＷ６に供給され、最上位ビットのデータがス
イッチＳＷ１とＳＷ７に供給されている。
【００２７】そして各スイッチＳＷ１〜ＳＷ７は、供給
されるデータが“１”のとき、オン“０”であるとき、
各スイッチがオフするようになっている。また、定電流
源Ｉ２，Ｉ３，・・・Ｉ６には順次、倍の電流が流れる
ように設定されている。
されるデータが“１”のとき、オン“０”であるとき、
各スイッチがオフするようになっている。また、定電流
源Ｉ２，Ｉ３，・・・Ｉ６には順次、倍の電流が流れる
ように設定されている。
【００２８】この図２においてスイッチＳＷ１〜ＳＷ７
は供給されるビットデータがいずれも“０”であると
き、各スイッチＳＷ１〜ＳＷ７はオフとなり、トランジ
スタＱ４９，Ｑ５４，Ｑ５８，Ｑ６０，Ｑ６２，Ｑ６４
がオンする。一方、トランジスタＱ５０，Ｑ５５，Ｑ５
７，Ｑ５９，Ｑ６１，Ｑ６３，Ｑ６５がオフするため、
トランジスタＱ１００には、電流が流れず、制御電流は
ゼロである。また、最下位ビット（ＬＳＢ）のみが
“１”のとき定電流回路２２のスイッチＳＷ２のみがオ
ンとなり、電流Ｉ２に等しい電流がトランジスタＱ１０
０に流れる。
は供給されるビットデータがいずれも“０”であると
き、各スイッチＳＷ１〜ＳＷ７はオフとなり、トランジ
スタＱ４９，Ｑ５４，Ｑ５８，Ｑ６０，Ｑ６２，Ｑ６４
がオンする。一方、トランジスタＱ５０，Ｑ５５，Ｑ５
７，Ｑ５９，Ｑ６１，Ｑ６３，Ｑ６５がオフするため、
トランジスタＱ１００には、電流が流れず、制御電流は
ゼロである。また、最下位ビット（ＬＳＢ）のみが
“１”のとき定電流回路２２のスイッチＳＷ２のみがオ
ンとなり、電流Ｉ２に等しい電流がトランジスタＱ１０
０に流れる。
【００２９】以下、上位ビットのデータが供給されるに
従って電流Ｉ３〜Ｉ６が流れ、その総和電流がトランジ
スタＱ１００に流れる。
従って電流Ｉ３〜Ｉ６が流れ、その総和電流がトランジ
スタＱ１００に流れる。
【００３０】さらに最上位ビット（ＭＳＢ）が“１”に
なるとスイッチＳＷ１とＳＷ７がオンするが、トランジ
スタＱ４９がオフ、Ｑ５０がオンするためＱ５０に結合
したカレントミラＱ４８，Ｑ４７を介してトランジスタ
Ｑ４５に電流が流れ、このトランジスタＱ４５には定電
流源Ｉ１と電流とトランジスタＱ４７からの電流が加算
されて倍の電流が流れる。このため、Ｑ４５とともにカ
レントミラーを構成するトランジスタＱ６６，Ｑ６７，
Ｑ６８，Ｑ６９，Ｑ７０，Ｑ７１に流れる電流も倍にな
り、ＭＳＢが“１”になった時点（６４階調の中間地
点）でトランジスタＱ１００に流れる電流が増加し図３
のような特性のコントロール電流ＩCONTが得られる。
なるとスイッチＳＷ１とＳＷ７がオンするが、トランジ
スタＱ４９がオフ、Ｑ５０がオンするためＱ５０に結合
したカレントミラＱ４８，Ｑ４７を介してトランジスタ
Ｑ４５に電流が流れ、このトランジスタＱ４５には定電
流源Ｉ１と電流とトランジスタＱ４７からの電流が加算
されて倍の電流が流れる。このため、Ｑ４５とともにカ
レントミラーを構成するトランジスタＱ６６，Ｑ６７，
Ｑ６８，Ｑ６９，Ｑ７０，Ｑ７１に流れる電流も倍にな
り、ＭＳＢが“１”になった時点（６４階調の中間地
点）でトランジスタＱ１００に流れる電流が増加し図３
のような特性のコントロール電流ＩCONTが得られる。
【００３１】基準電流源の電流は１００μＡとなり、変
換手段２０の最小電流設定値（分解能）は、基準電流を
データ数で割った値すなわち100÷32=3.125μＡとな
る。一方、スイッチＳＷ１がオン、すなわちＭＳＢがハ
イの場合、基準電流は、定電流回路の電流値１００μＡ
との和、２００μＡとなり、Ｄ／Ａ変換手段２０の最小
電流設定値は、200÷32=6.25μＡとなる。小音量範囲を
スイッチＳＷ１；オフ、中間領域から最大領域をスイッ
チＳＷ１；オンとして、図３のコントロール電流特性を
得ることが可能となる。
換手段２０の最小電流設定値（分解能）は、基準電流を
データ数で割った値すなわち100÷32=3.125μＡとな
る。一方、スイッチＳＷ１がオン、すなわちＭＳＢがハ
イの場合、基準電流は、定電流回路の電流値１００μＡ
との和、２００μＡとなり、Ｄ／Ａ変換手段２０の最小
電流設定値は、200÷32=6.25μＡとなる。小音量範囲を
スイッチＳＷ１；オフ、中間領域から最大領域をスイッ
チＳＷ１；オンとして、図３のコントロール電流特性を
得ることが可能となる。
【００３２】また、図４に示すような音量特性が得られ
る。センタ付近Ａで、２０ｄＢの減衰量が得られ、音量
最大時、各ビットの総和で算出される電流値３００μＡ
を流すことが可能となり、最大時の損失を低減できる。
図中、点線が理想の音量特性カーブであり、実線は、本
発明の実施例の音量コントロール回路の音量特性カーブ
である。スイッチＳＷ１のオン領域とオフ領域の切り換
え点を点Ａで示す。
る。センタ付近Ａで、２０ｄＢの減衰量が得られ、音量
最大時、各ビットの総和で算出される電流値３００μＡ
を流すことが可能となり、最大時の損失を低減できる。
図中、点線が理想の音量特性カーブであり、実線は、本
発明の実施例の音量コントロール回路の音量特性カーブ
である。スイッチＳＷ１のオン領域とオフ領域の切り換
え点を点Ａで示す。
【００３３】図５に本発明の他の実施例を示す。データ
を６ビットから７ビットへ変更した例であり、各ビット
に対応する回路を１ビット分付加して構成している以
外、上記実施例と全く同様であり、最上位ビットに対応
する低電流回路２８（トランジスタＱ７８，Ｑ８１，Ｑ
８２を含む回路）を付加したものである。このような構
成にすることにより、データが増加し、音量最大時の電
流値をさらに増加させることが可能となり、損失を低減
できる。図６に図５の実施例の音量特性を示す。７ビッ
トのデータ、１２８データの内１００階調を用いた例で
あり、図の点線が理想の音量特性、実線が本実施例の音
量特性である。
を６ビットから７ビットへ変更した例であり、各ビット
に対応する回路を１ビット分付加して構成している以
外、上記実施例と全く同様であり、最上位ビットに対応
する低電流回路２８（トランジスタＱ７８，Ｑ８１，Ｑ
８２を含む回路）を付加したものである。このような構
成にすることにより、データが増加し、音量最大時の電
流値をさらに増加させることが可能となり、損失を低減
できる。図６に図５の実施例の音量特性を示す。７ビッ
トのデータ、１２８データの内１００階調を用いた例で
あり、図の点線が理想の音量特性、実線が本実施例の音
量特性である。
【００３４】また、図７は、図１の構成のうち、残音特
性用の５段直列構成のダイオードＱ１４〜Ｑ１８，Ｑ１
９〜Ｑ２５を４段に変更した例である。この場合、従来
例の式１の指数部を５から４に変更して利得が計算され
る。データ量の増加を伴うが、小音量領域の特性が図８
のように改善される。
性用の５段直列構成のダイオードＱ１４〜Ｑ１８，Ｑ１
９〜Ｑ２５を４段に変更した例である。この場合、従来
例の式１の指数部を５から４に変更して利得が計算され
る。データ量の増加を伴うが、小音量領域の特性が図８
のように改善される。
【００３５】なお、本発明の音量コントロール回路のア
ンプの改善による特性向上の効果を下表に示す。
ンプの改善による特性向上の効果を下表に示す。
【００３６】
【表１】 このように、アンプの性能を改善することにより、負荷
抵抗あるいはエミッタ抵抗の改善による特性劣化が無く
なるばかりでなく、負荷抵抗値を低減することができ、
負荷抵抗に起因するノイズレベルの低減（2.44dBの改善
率）、ＤＣオフセットの低減（9.5％の改善率）、残留
ノイズの低減（0.71dB）を図ることが可能となる。
抵抗あるいはエミッタ抵抗の改善による特性劣化が無く
なるばかりでなく、負荷抵抗値を低減することができ、
負荷抵抗に起因するノイズレベルの低減（2.44dBの改善
率）、ＤＣオフセットの低減（9.5％の改善率）、残留
ノイズの低減（0.71dB）を図ることが可能となる。
【００３７】
【発明の効果】以上述べたように本発明によれば、音量
調節回路の増幅回路の性能を、コントロール電流を非線
形に設定して制御することにより、Ｓ／Ｎの向上、残留
ノイズの低減、ＤＣオフセットの低減を実現することが
可能となる。
調節回路の増幅回路の性能を、コントロール電流を非線
形に設定して制御することにより、Ｓ／Ｎの向上、残留
ノイズの低減、ＤＣオフセットの低減を実現することが
可能となる。
【図１】本発明による音量コントロール回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】図１のＤ／Ａ変換手段の動作を説明する図であ
る。
る。
【図３】図１の音量コントロール回路のコントロール電
流の特性を示す図である。
流の特性を示す図である。
【図４】図１の音量コントロール回路の音量特性を示す
図である。
図である。
【図５】本発明による音量コントロール回路の他の実施
例を示す回路図である。
例を示す回路図である。
【図６】図５の音量コントロール回路の音量特性を示す
図である。
図である。
【図７】本発明による音量コントロール回路の他の実施
例を示す回路図である。
例を示す回路図である。
【図８】図７の音量コントロール回路の音量特性を示す
図である。
図である。
【図９】理想の音量コントロール特性を示す図である。
【図１０】従来の音量コントロール回路を示す回路図で
ある。
ある。
【図１１】従来の音量コントロール回路の制御電流の特
性を示す図である。
性を示す図である。
１０…音量調節回路 ２０…Ｄ／Ａ変換手段 ２１…基準電流回路 ２２〜２７…定電流回路 ２２ａ〜２７ａ…スイッチ回路 ３０…制御手段 ３１…スイッチ回路 Ｑ１〜Ｑ８０…トランジスタ Ｇ１〜Ｇ７…ゲート回路
Claims (4)
- 【請求項１】音声信号源に結合した入力端子および音量
調整用電圧が供給される制御端子を有する音量調整回路
と、 複数ビットのパラレルデータを供給する手段と、 前記データの各ビット毎に対応して並列に形成した複数
の電流回路を含み、各電流回路を各ビットデータによっ
てそれぞれオン・オフ制御し、これら電流回路を流れる
総和電流を出力として供給するＤ／Ａ変換回路と、 前記パラレルデータの内、最上位ビットのデータに応答
して前記各電流回路の電流量を切り換え、前記Ｄ／Ａ変
換回路からの出力電流を非線形に制御する制御手段と、 前記Ｄ／Ａ変換回路からの出力電流を電圧に変換して前
記音量調整用電圧を発生する手段とを具備したことを特
徴とする音量コントロール回路。 - 【請求項２】前記Ｄ／Ａ変換回路の各電流回路は、 エミッタを共通接続し差動回路を成す第１、第２のトラ
ンジスタと、この第１、第２のトランジスタのエミッタ
に結合した第１の定電流源と、前記第１、第２のトラン
ジスタのベースバイアス源と、前記第１のトランジスタ
のベース電圧をビットデータに応答して制御し、第１、
第２のトランジスタのオン・オフ状態を切り換える手段
とを具備し、 各電流回路の第１のトランジスタのコレクタを直流電圧
源に接続し、第２のトランジスタのコレクタを互いに結
合して出力電流を得るようにしたことを特徴とする請求
項１記載の音量コントロール回路。 - 【請求項３】前記制御手段は、 エミッタを共通接続し差動回路を成す第３、第４のトラ
ンジスタと、この第３、第４のトランジスタのエミッタ
に結合した第２の定電流源と、前記第３、第４のトラン
ジスタのベースバイアス源と、前記第３のトランジスタ
のベース電圧を前記最上位ビットデータに応答して制御
し第３、第４のトランジスタのオン、オフ状態を切り換
える手段と、第３のトランジスタのコレクタに入力端子
を結合した第１のカレントミラー回路と、この第１のカ
レントミラー回路の出力電流および第３の定電流源から
の電流が入力として供給される第２のカレントミラー回
路を具備し、 前記第２のカレントミラー回路の出力電流で前記各電流
回路の電流量を決定するようにしたことを特徴とする請
求項１記載の音量コントロール回路。 - 【請求項４】音声信号に結合した入力端子および音量調
整用電圧が供給される制御端子を有する音量調整回路
と、 複数ビットのパラレルデータを供給する手段と、 前記データのパラレルデータを供給する手段と、前記デ
ータの各ビット毎に並列に形成した複数の電流回路を含
み、各電流回路を流れる電流が順次異なる値に設定さ
れ、これら電流回路を流れる総和電流を出力として供給
するＤ／Ａ変換回路と、 パラレルデータの内、最上位ビットのデータに応答して
前記各電流回路の電流量の倍率を切り換え、前記Ｄ／Ａ
変換回路の出力電流の変化特性を第１の領域と第２の領
域とで非線形に制御する制御手段と、 前記Ｄ／Ａ変換回路からの出力電流を電圧に変換して前
記音量調整用電圧を発生する手段とを具備したことを特
徴とする音量コントロール回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334183A JPH07202599A (ja) | 1993-12-28 | 1993-12-28 | 音量コントロール回路 |
| KR1019940037176A KR0159309B1 (ko) | 1993-12-28 | 1994-12-27 | 음량 콘트롤 회로 |
| DE69430360T DE69430360T2 (de) | 1993-12-28 | 1994-12-28 | Lautstärkeregler |
| US08/365,477 US5761321A (en) | 1993-12-28 | 1994-12-28 | Volume controller |
| EP94309866A EP0661804B1 (en) | 1993-12-28 | 1994-12-28 | Volume controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334183A JPH07202599A (ja) | 1993-12-28 | 1993-12-28 | 音量コントロール回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202599A true JPH07202599A (ja) | 1995-08-04 |
Family
ID=18274472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5334183A Pending JPH07202599A (ja) | 1993-12-28 | 1993-12-28 | 音量コントロール回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5761321A (ja) |
| EP (1) | EP0661804B1 (ja) |
| JP (1) | JPH07202599A (ja) |
| KR (1) | KR0159309B1 (ja) |
| DE (1) | DE69430360T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005017979A (ja) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| JP2008299343A (ja) * | 2008-07-24 | 2008-12-11 | Casio Comput Co Ltd | 表示装置 |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317502B1 (en) * | 1996-02-29 | 2001-11-13 | Sanyo Electric Co., Ltd. | Electronic volume control circuit with controlled output characteristic |
| DE19909773A1 (de) * | 1999-03-05 | 2000-09-14 | Siemens Ag | Verstärkerschaltvorrichtung |
| WO2005093958A1 (ja) * | 2004-03-29 | 2005-10-06 | Rohm Co., Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| CN100517961C (zh) * | 2004-04-03 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 音量调整装置及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3796945A (en) * | 1973-05-15 | 1974-03-12 | Beltone Electronics Corp | Digital attenuator wherein transistor switch means are biased by rectifier circuit |
| US4335356A (en) * | 1980-01-21 | 1982-06-15 | Tektronix, Inc. | Programmable two-quadrant transconductance amplifier |
| US4628276A (en) * | 1983-12-15 | 1986-12-09 | Matsushita Graphic Communications Systems, Inc. | Logarithmically linearly controlled variable gain amplifier |
| EP0548479A1 (de) * | 1991-12-21 | 1993-06-30 | Hagenuk Gmbh | Verstärkerschaltung mit exponentieller Verstärkungssteuerung |
-
1993
- 1993-12-28 JP JP5334183A patent/JPH07202599A/ja active Pending
-
1994
- 1994-12-27 KR KR1019940037176A patent/KR0159309B1/ko not_active IP Right Cessation
- 1994-12-28 DE DE69430360T patent/DE69430360T2/de not_active Expired - Fee Related
- 1994-12-28 EP EP94309866A patent/EP0661804B1/en not_active Expired - Lifetime
- 1994-12-28 US US08/365,477 patent/US5761321A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| JP2005017979A (ja) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| US7580011B2 (en) | 2003-06-30 | 2009-08-25 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| JP2008299343A (ja) * | 2008-07-24 | 2008-12-11 | Casio Comput Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0661804B1 (en) | 2002-04-10 |
| EP0661804A3 (en) | 1996-07-17 |
| EP0661804A2 (en) | 1995-07-05 |
| DE69430360D1 (de) | 2002-05-16 |
| US5761321A (en) | 1998-06-02 |
| DE69430360T2 (de) | 2002-08-14 |
| KR0159309B1 (ko) | 1999-03-30 |
| KR950022057A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386460B2 (ja) | 線形デシベル自動可変ゲイン増幅器 | |
| JPH11220399A (ja) | 電圧発生回路、定電流回路、ｄ／ａ変換回路、及び、電流発生回路 | |
| US6690236B2 (en) | Gain variable amplifier | |
| JPH1127068A (ja) | 利得制御増幅器及びその制御方法 | |
| JPH07202599A (ja) | 音量コントロール回路 | |
| KR100931548B1 (ko) | 이득 가변 증폭 회로 | |
| US6300832B1 (en) | Gain variable amplifier apparatus having improved gain control linearity characteristics | |
| US5874861A (en) | Amplifier circuit | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| JP2001196873A (ja) | 利得可変増幅器 | |
| JP3832570B2 (ja) | 可変利得増幅器 | |
| US5642064A (en) | Voltage to current conversion circuit including a differential amplifier | |
| JP2002252532A (ja) | 可変利得増幅器 | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JPH11330876A (ja) | 電圧制御増幅回路 | |
| JP4176542B2 (ja) | 可変利得回路及びこれに用いる制御信号生成回路 | |
| JP4066516B2 (ja) | 電圧−電流変換回路およびこれを用いたガンマ補正回路 | |
| JP3455063B2 (ja) | 可変利得増幅器 | |
| JP3068903B2 (ja) | ゲイン制御回路 | |
| JP2004007706A (ja) | 可変電流分割回路 | |
| JPH08191499A (ja) | バランスコントロール回路 | |
| JP3233315B2 (ja) | 可変インピーダンス装置 | |
| JP2546832B2 (ja) | エスカレ−チィング・アラ−ト回路 | |
| JPH07202597A (ja) | 音声制御回路 | |
| JPH11163649A (ja) | 自動利得制御回路 |