JP2002252532A

JP2002252532A - 可変利得増幅器

Info

Publication number: JP2002252532A
Application number: JP2001049282A
Authority: JP
Inventors: Mamoru Shimoda; 衛霜田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-02-23
Filing date: 2001-02-23
Publication date: 2002-09-06
Anticipated expiration: 2021-02-23
Also published as: JP3585853B2

Abstract

(57)【要約】【課題】可変利得増幅器において、雑音指数特性と相
互変調歪み特性を同時に満足させる。【解決手段】外部から入力される制御電圧の増加に応
じて利得を減衰させる可変利得増幅回路１１・１２を複
数個並列に接続する。可変利得増幅回路１１の制御電圧
ＶＣ１が増加すると、エミッタ抵抗の小さいもの順であ
る可変利得増幅回路１１、可変利得増幅回路１２の順
に、可変利得増幅回路の利得が減衰を開始する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路で用いら
れる利得の制御が可能な可変利得増幅器に関し、特にデ
ジタル衛星放送受信用集積回路に用いられる可変利得増
幅器に関するものである。

【０００２】

【従来の技術】図１３は従来の可変利得増幅器１０１の
構成を示す回路図である。定電流源Ｉｃがそれぞれ接続
されたエミッタ同士がエミッタ抵抗器ＲＥを介して接続
され、各ベースに印加される入力信号ＩＮ１、ＩＮ２に
応じて、コレクタに流れる電流が制御される第１のトラ
ンジスタＱ１と第２のトランジスタＱ２からなる第１の
差動増幅回路１１１ａと、第１のトランジスタＱ１のコ
レクタにエミッタが共通に接続され、第１のトランジス
タで増幅された信号を、ベース間に印加される電圧に応
じて減衰して出力する、第３のトランジスタＱ３及び、
コレクタが電源Ｖｃｃに接続された第４のトランジスタ
Ｑ４からなる第２の差動増幅回路１１１ｂと、第２のト
ランジスタＱ２のコレクタにエミッタが共通に接続さ
れ、第２のトランジスタで増幅された信号を、ベース間
に印加される電圧に応じて減衰して出力する、第６のト
ランジスタＱ６及び、コレクタが電源に接続された第５
のトランジスタＱ５からなる第３の差動増幅回路１１１
ｃとが設けられている。第１の差動増幅回路１１１ａ、
第２の差動増幅回路１１１ｂ、第３の差動増幅回路１１
１ｃによって可変利得増幅回路１１１が構成されてい
る。

【０００３】また、第３のトランジスタＱ３及び第６の
トランジスタＱ６のコレクタと電源Ｖｃｃとの間に負荷
抵抗ＲＬが接続され、出力信号ＯＵＴ１、ＯＵＴ２が第
３のトランジスタＱ３及び第６のトランジスタＱ６のコ
レクタから出力される。

【０００４】第３のトランジスタＱ３及び第６のトラン
ジスタＱ６のベースに基準電圧ＶＢを印加するととも
に、第４のトランジスタＱ４及び第５のトランジスタＱ
５のベースに制御電圧ＶＣを印加する。

【０００５】すなわち、第１の差動増幅回路１１１ａに
おいては、第１のトランジスタＱ１のエミッタおよび第
２のトランジスタＱ２のエミッタがそれぞれ別個の定電
流源Ｉｃに接続されるとともに、第１のトランジスタＱ
１のエミッタと第２のトランジスタＱ２のエミッタとが
エミッタ抵抗ＲＥを介して互いに接続され、第１のトラ
ンジスタＱ１のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ２のベースには入力信号ＩＮ２が
印加されるようになっている。

【０００６】また、第２の差動増幅回路１１１ｂにおい
ては、第３のトランジスタＱ３のエミッタおよび第４の
トランジスタＱ４のエミッタがいずれも第１のトランジ
スタＱ１のコレクタに接続され、第３のトランジスタＱ
３のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが
接続され、第４のトランジスタＱ４のコレクタには、同
じ電源Ｖｃｃが直接接続され、第３のトランジスタＱ３
のベースには基準電圧ＶＢが印加され、第４のトランジ
スタＱ４のベースには制御電圧ＶＣが印加されるように
なっている。

【０００７】また、第３の差動増幅回路１１１ｃにおい
ては、第５のトランジスタＱ５のエミッタおよび第６の
トランジスタＱ６のエミッタがいずれも第２のトランジ
スタＱ２のコレクタに接続され、第６のトランジスタＱ
６のコレクタには、上記第３のトランジスタＱ３に接続
されているのとは異なる負荷抵抗ＲＬを介して上記電源
Ｖｃｃが接続され、第５のトランジスタＱ５のコレクタ
には、同じ電源Ｖｃｃが直接接続され、第６のトランジ
スタＱ６のベースは第３のトランジスタＱ３のベースと
接続されることで、第６のトランジスタＱ６のベースに
は上記基準電圧ＶＢが印加され、第５のトランジスタＱ
５のベースは第４のトランジスタＱ４のベースと接続さ
れることで、第５のトランジスタＱ５のベースには上記
制御電圧ＶＣが印加されるようになっている。

【０００８】ＶＣがＶＢより低い条件では、第４のトラ
ンジスタＱ４と第５のトランジスタＱ５には電流が流れ
ず、第３のトランジスタＱ３と第６のトランジスタＱ６
に電流が流れるため、負荷抵抗ＲＬを通してＯＵＴ１、
ＯＵＴ２に増幅信号が出力される。ＶＣをＶＢより大き
くしていくと、第４のトランジスタＱ４と第５のトラン
ジスタＱ５に電流が流れだし、第３のトランジスタＱ３
と第６のトランジスタＱ６に流れる電流が減るため、利
得が減少してくる。制御電圧ＶＣに対する利得の変化を
示すと図１４のようになる。

【０００９】図１３に示すような従来の可変利得増幅器
で、雑音指数（ＮＦ：Noise Figure）特性を良くするた
めには、第１のトランジスタＱ１及び第２のトランジス
タＱ２に流れるコレクタ電流Ｉｃを大きくするか、両ト
ランジスタのエミッタ間に接続された抵抗ＲＥを小さく
する必要がある。図１３の可変利得増幅器の最大利得は
ＲＬとＲＥの比でほぼ決まるため、コレクタ電流を大き
くした場合、負荷抵抗ＲＬによる電圧降下も大きくなり
トランジスタのコレクタ−エミッタ間電圧（Ｖｃｅ）が
低下するという問題が生じる。その場合、ＲＬを小さく
することで対応できるが、ＲＬを小さくしすぎると逆に
利得の低下につながる。また、コレクタ電流は消費電流
等の設計仕様により制限されるので、雑音指数特性を良
くするためには、ある程度のコレクタ電流を流し、エミ
ッタ抵抗を限りなく小さくする（最小は０Ω）のが一般
的な手法である。他方、図１３に示す従来の可変利得増
幅器の相互変調歪み特性はコレクタ電流Ｉｃとエミッタ
抵抗ＲＥの積で決まるため、相互変調歪み特性を良くす
る（＝入力インターセプトポイントを大きくする）ため
にはコレクタ電流を大きくするか、エミッタ抵抗ＲＥを
大きくする必要がある。前述したようにコレクタ電流を
大きくするには制限があるので、エミッタ抵抗ＲＥを大
きくすることで相互変調歪み特性を良くすることが一般
的な手法である。

【００１０】

【発明が解決しようとする課題】このように、従来の可
変利得増幅器では、雑音指数特性を良くするためにはエ
ミッタ抵抗ＲＥを小さくする必要があり、逆に相互変調
歪み特性を良くするためにはエミッタ抵抗ＲＥを大きく
しなければならず、両特性を同時に最適にすることはで
きない。そのため、従来の可変利得増幅器は用途に応じ
てどちらかの特性を優先し、もう一方の特性を犠牲にし
ているのが現状である。

【００１１】デジタル衛星放送システムや地上波放送シ
ステムのような、高入力ダイナミックレンジが要求され
るシステムにおいては、入力信号レベルが低い時には低
雑音指数特性が要求され、入力信号レベルが高い時に
は、高相互変調歪み特性が要求される。しかしながら、
図１３に示す従来の可変利得増幅器ではこれら両特性を
同時に満たすことができないという問題点がある。

【００１２】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、雑音指数特性と相互変調歪み特性
を同時に満足することができる可変利得増幅器を提供す
ることにある。

【００１３】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の可変利得増幅器は、外部から入力される制
御電圧の増加に応じて利得を減衰させる可変利得増幅回
路を複数個並列に接続し、上記各可変利得増幅回路はそ
れぞれ、第１のトランジスタのエミッタおよび第２のト
ランジスタのエミッタがそれぞれ定電流源に接続される
とともに、第１のトランジスタのエミッタと第２のトラ
ンジスタのエミッタとがエミッタ抵抗を介して互いに接
続され、入力信号が印加されて第１・第２トランジスタ
の各コレクタからそれぞれコレクタ電流を出力する入力
部と、上記入力部から出力されるコレクタ電流が入力さ
れて、上記制御電圧に応じた利得にて出力信号を出力す
る出力部とを備えており、上記複数の可変利得増幅回路
のうちでエミッタ抵抗の最も小さい可変利得増幅回路を
Ａ１とすると、各可変利得増幅回路において利得の減衰
が始まるときの、上記可変利得増幅回路Ａ１の制御電圧
（ＶＣ１）の値が大きい可変利得増幅回路ほど、エミッ
タ抵抗が大きいことを特徴としている。

【００１４】上記の構成により、上記複数の可変利得増
幅回路のうち、利得の減衰が始まるときの、上記可変利
得増幅回路Ａ１の制御電圧の値が小さい可変利得増幅回
路ほど、すなわち、利得の減衰が始まるときの入力信号
レベルが低い可変利得増幅回路ほど、エミッタ抵抗を小
さくする。

【００１５】上記構成は、上記可変利得増幅回路Ａ１の
制御電圧（ＶＣ１）が増加すると、エミッタ抵抗の小さ
いもの順に、可変利得増幅回路の利得が減衰を開始する
構成である。例えば、上記各可変利得増幅回路の制御電
圧がいずれも一つの電圧制御信号（ＶＡＧＣ）に応じて
定まり、上記電圧制御信号の変化により、上記可変利得
増幅回路Ａ１の制御電圧（ＶＣ１）が増加する構成とす
ることができる。このとき、上記電圧制御信号は、ＶＣ
１と同一の電圧を用いてもよい。また、上記電圧制御信
号は、電圧でなくてもよい。

【００１６】これにより、ＶＣ１が増加したとき、例え
ばＶＣ１が増加するようにＶＡＧＣが変化したときに、
エミッタ抵抗が大きい可変利得増幅回路ほど、利得の減
衰開始時期を遅くすることができる。すなわち、利得の
減衰開始時期が遅い可変利得増幅回路ほど、エミッタ抵
抗が大きい。そのため、ＶＣ１を増加させると、エミッ
タ抵抗の小さい可変利得増幅回路が減衰し終わる前に、
それより少し小さい利得を持った次の可変利得増幅回路
の利得減衰曲線へと、次々に移行していく。その結果、
全体として、制御電圧の増加により全体の利得を徐々に
減衰させていくことができる。

【００１７】そして、上記のように、利得の減衰開始時
期が遅い可変利得増幅回路ほど、エミッタ抵抗が大き
い。

【００１８】例えば、上記複数の可変利得増幅回路とし
て２つの可変利得増幅回路を設けた場合、第１・第２可
変利得増幅回路とで、利得の減衰が始まるときのＶＣ１
が小さいほうでは、すなわち、利得の減衰が始まるとき
の入力信号レベルが低いほうでは、所望の雑音指数特性
となるようにエミッタ抵抗が小さく、他方では、所望の
相互変調歪み特性となるようにエミッタ抵抗が大きいよ
うに構成することができる。

【００１９】可変利得増幅回路が３つ以上ある場合でも
同様であり、利得の減衰が始まるときのＶＣ１が小さ
い、すなわち、利得の減衰が始まるときの入力信号レベ
ルが低い可変利得増幅回路ほど、所望の雑音指数特性と
なるようにエミッタ抵抗が小さく、利得の減衰が始まる
ときのＶＣ１が大きい、すなわち、利得の減衰が始まる
ときの入力信号レベルが高い可変利得増幅回路ほど、所
望の相互変調歪み特性となるようにエミッタ抵抗が大き
いように構成することができる。

【００２０】したがって、入力信号レベルが低いとき
は、エミッタ抵抗の十分小さい可変利得増幅回路を使用
して、雑音指数特性を良好にすることができるととも
に、入力信号レベルが高いときは、エミッタ抵抗の十分
大きい可変利得増幅回路を使用して、相互変調歪み特性
を良好にすることができる。

【００２１】それゆえ、全体として利得を問題なく可変
することを可能にしながら、同時に、雑音指数特性と相
互変調歪み特性とを同時に満足することができる。特
に、デジタル衛星放送受信用集積回路において、入力信
号レベルが高いときおよび低いときのいずれにおいても
良好な受信を行うことができるようになる。

【００２２】また、本発明の可変利得増幅器は、上記の
構成に加え、上記各可変利得増幅回路において、上記制
御電圧（ＶＣｋ）が、外部から入力される各可変利得増
幅回路の所定の基準電圧（ＶＢｋ）より大きくなったと
きに、利得の減衰を開始し、上記エミッタ抵抗が大きい
可変利得増幅回路ほど、上記基準電圧が大きく、すべて
の可変利得増幅回路について上記制御電圧が等しいこと
を特徴としている。

【００２３】上記の構成により、上記エミッタ抵抗が大
きい可変利得増幅回路ほど、基準電圧が大きい。したが
って、１種類の制御電圧を印加するだけで、ＶＣ１を増
加させたときの各可変利得増幅回路の利得の減衰時期を
ずらすことができる。それゆえ、上記の構成による効果
に加えて、構成をより簡素化することができる。

【００２４】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記各可変利得増幅回路において、上記
制御電圧（ＶＣｋ）が、外部から入力される各可変利得
増幅回路の所定の基準電圧（ＶＢｋ）より大きくなった
ときに、利得の減衰を開始し、すべての可変利得増幅回
路について上記基準電圧が等しいことを特徴としてい
る。

【００２５】上記の構成により、すべての可変利得増幅
回路について上記基準電圧が等しい。したがって、上記
基準電圧として、１種類用意するだけでよい。それゆ
え、上記の構成による効果に加えて、構成をより簡素化
することができる。

【００２６】例えば、ｋ＝２、３、…、ｎとすると、す
べての上記可変利得増幅回路について、ＶＣｋが、ＶＣ
（ｋ−１）よりも、例えば所定値（Ｖα）だけ、常に小
さいように構成することができる。その結果、ＶＣ１が
増加したときに、ＶＣｋが、ＶＣ（ｋ−１）よりも、基
準電圧に達するのが遅くなる。

【００２７】また、例えば、ｋ＝２、３、…、ｎとする
と、すべての上記可変利得増幅回路について、ＶＣｋが
増加を始めるときのＶＣ１の値が、ＶＣ（ｋ−１）が増
加を始めるときのＶＣ１の値より大きいように構成する
ことができる。その結果、ＶＣ１が増加したときに、Ｖ
Ｃｋが、ＶＣ（ｋ−１）よりも、増加を始めるのが遅く
なる。

【００２８】この場合、ＶＣ１が増加したときに、各Ｖ
Ｃｋは、例えば、それぞれ、まず一定の値を保ち、次い
で減少し、次いで一定の値を保ち、次いで上記のように
増加するように構成することができる。

【００２９】また、本発明の可変利得増幅器は、上記の
構成に加えて、ｋ番目の上記可変利得増幅回路Ａｋの第
ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、上記す
べての可変利得増幅回路Ａｋについて、上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２
のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電
流源Ｉｃに接続されるとともに、第１のトランジスタＱ
（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、
２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接
続され、第１のトランジスタＱ（ｋ、１）のベースには
入力信号ＩＮ１が印加され、第２のトランジスタＱ
（ｋ、２）のベースには入力信号ＩＮ２が印加されるよ
うになっている第１の差動増幅回路を備え、上記出力部
は、第３のトランジスタＱ（ｋ、３）のエミッタおよび
第４のトランジスタＱ（ｋ、４）のエミッタがいずれも
第１のトランジスタＱ（ｋ、１）のコレクタに接続さ
れ、第４のトランジスタＱ（ｋ、４）のコレクタには電
源Ｖｃｃが接続されるとともに、第３のトランジスタＱ
（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源
Ｖｃｃが接続され、第３のトランジスタＱ（ｋ、３）の
ベースには基準電圧ＶＢｋが印加され、第４のトランジ
スタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加さ
れるようになっている第２の差動増幅回路と、第５のト
ランジスタＱ（ｋ、５）のエミッタおよび第６のトラン
ジスタＱ（ｋ、６）のエミッタがいずれも第２のトラン
ジスタＱ（ｋ、２）のコレクタに接続され、第５のトラ
ンジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続
されるとともに、第６のトランジスタＱ（ｋ、６）のコ
レクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続さ
れ、第６のトランジスタＱ（ｋ、６）のベースは第３の
トランジスタＱ（ｋ、３）のベースと接続されること
で、第６のトランジスタＱ（ｋ、６）のベースには上記
基準電圧ＶＢｋが印加され、第５のトランジスタＱ
（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）
のベースと接続されることで、第５のトランジスタＱ
（ｋ、５）のベースには上記制御電圧ＶＣｋが印加され
るようになっている第３の差動増幅回路とを備えてお
り、すべての可変利得増幅回路について、第１のトラン
ジスタＱ（ｋ、１）のベース同士が互いに接続され、第
２のトランジスタＱ（ｋ、２）のベース同士が互いに接
続され、第３のトランジスタＱ（ｋ、３）のコレクタ同
士が互いに接続され、第６のトランジスタＱ（ｋ、６）
のコレクタ同士が互いに接続されていることを特徴とし
ている。

【００３０】例えば図１等では、Ｑ（２、１）＝Ｑ７、
Ｑ（２、２）＝Ｑ８、Ｑ（２、３）＝Ｑ９、Ｑ（２、
４）＝Ｑ１０、Ｑ（２、５）＝Ｑ１１、Ｑ（２、６）＝
Ｑ１２と表される。

【００３１】上記の構成により、出力部が、制御電圧Ｖ
Ｃｋの入力される第４および第５のトランジスタと、基
準電圧ＶＢｋの入力される第３および第６のトランジス
タとを有している。

【００３２】したがって、出力部において、制御電圧
（ＶＣｋ）と基準電圧（ＶＢｋ）との大小関係に応じ
て、第３ないし第６のトランジスタに流れる電流を制御
し、利得の減衰の有無や程度を決定することができる。
それゆえ、上記の構成による効果に加えて、簡素な構成
で、雑音指数特性と相互変調歪み特性を同時に満足する
ことができる。

【００３３】例えば、各制御電圧ＶＣｋ同士はすべて、
常に互いに等しい値をとるものとし、基準電圧ＶＢｋ同
士はすべて互いに異なる値とすることができる。また例
えば、制御電圧ＶＣｋ同士は、独立しているものとし、
基準電圧ＶＢｋ同士はすべて互いに等しい値とすること
ができる。

【００３４】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記すべての可変利得増幅回路の制御電
圧を決定する電圧制御信号（ＶＡＧＣ）が入力されて、
上記各可変利得増幅回路に上記各制御電圧を出力するこ
とで、動作させる可変利得増幅回路を選択する制御手段
を備えたことを特徴としている。

【００３５】上記の構成により、上記制御手段によっ
て、上記電圧制御信号が入力されて、上記各可変利得増
幅回路に上記各制御電圧を出力することで、選択された
可変利得増幅回路のみが動作する。上記電圧制御信号
は、制御電圧ＶＣ１と同一の電圧を用いることができ
る。また、上記電圧制御信号は、各制御電圧を決定でき
ればよく、電圧でなくてもよい。

【００３６】例えば、基準電圧はすべての可変利得増幅
回路において同一とし、上記制御手段が、上記電圧制御
信号の値に応じて、可変利得増幅回路ごとに異なる制御
電圧を出力することで、動作する可変利得増幅回路が選
択される。

【００３７】また例えば、基準電圧は可変利得増幅回路
ごとに異なるとし、上記制御手段が、上記電圧制御信号
の値に応じて、各可変利得増幅回路に等しい制御電圧を
出力することで、動作する可変利得増幅回路が選択され
る。

【００３８】したがって、一つの電圧制御信号を調節す
るだけで、複数の可変利得増幅回路の利得減衰の動作点
（開始時期）を可変利得増幅回路ごとに所望のようにず
らすことができ、複数の可変利得増幅回路のうち所望の
特性を有するもののみを選んで作動させることができ
る。それゆえ、上記の構成による効果に加えて、容易
に、所望の利得を得ることができる。

【００３９】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記制御手段は、上記電圧制御信号をデ
ジタルデータに変換するアナログ・デジタル変換回路
と、上記アナログ・デジタル変換回路で変換された上記
デジタルデータから、可変利得増幅回路を選択するため
の制御データを発生するデコーダ回路とを備えたことを
特徴としている。

【００４０】上記の構成により、上記電圧制御信号がデ
ジタルデータに変換され、そこから、可変利得増幅回路
を選択するための制御データが発生する。

【００４１】したがって、上記電圧制御信号として、Ｖ
ＡＧＣではあるがＶＣ１とは異なる電圧や、あるいは、
電圧以外の任意のデータを用いるなどのように、上記電
圧制御信号を種々変更しても、上記アナログ・デジタル
変換回路での変換処理部分、あるいは、上記デコーダ回
路における制御データ発生処理部分のみを変更するだけ
で、対応することができる。それゆえ、上記の構成によ
る効果に加えて、いっそう容易に、所望の利得を得るこ
とができる。

【００４２】１つの上記電圧制御信号からｎ個のデータ
すなわちＶＣ１、ＶＣ２、…、ＶＣｎを得るために、上
記電圧制御信号のとりうる全ての値とそのときのＶＣ
１、ＶＣ２、…、ＶＣｎとして設定すべき各値との対応
を、デコーダ回路内の記憶部等に記憶しておく構成とす
ることができる。

【００４３】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記制御手段は、選択する可変利得増幅
回路を切り替える際に、切り替え前に動作してした可変
利得増幅回路と、切り替え後に動作する可変利得増幅回
路との両方を選択することを特徴としている。

【００４４】上記の構成により、上記電圧制御信号に応
じて選択する可変利得増幅回路を切り替える際に、切り
替え前に動作してした可変利得増幅回路と、切り替え後
に動作する可変利得増幅回路との両方を選択し、動作さ
せる。

【００４５】したがって、両方の可変利得増幅回路が動
作している範囲では、一方の可変利得増幅回路の利得が
大幅に減衰する前に、次の可変利得増幅回路によって、
十分大きな利得を得ることができる。それゆえ、上記の
構成による効果に加えて、可変利得増幅回路の切り替え
ポイントにおける利得の必要以上の低下を防ぎ、より容
易に所望の利得が得られるように制御することができ
る。

【００４６】なお、本発明に係る可変利得増幅器は、以
下のように構成してもよい。すなわち、本発明の可変利
得増幅器は、外部からの制御電圧によって利得を変更で
きる複数の可変利得増幅回路を並列接続してなる可変利
得増幅器であって、前記一つの可変利得増幅回路は、定
電流源が接続されたエミッタ同士が抵抗器を介して接続
され、各ベースに印加される入力信号に応じてコレクタ
に流れる電流が制御される第１のトランジスタ及び第２
のトランジスタからなる第１の差動増幅回路と、前記第
１のトランジスタのコレクタにエミッタが共通に接続さ
れ、前記第１のトランジスタで増幅された信号をベース
間に印加される電圧に応じて減衰して出力する第３のト
ランジスタ及びコレクタが電源に接続された第４のトラ
ンジスタからなる第２の差動増幅回路と、前記第２のト
ランジスタのコレクタにエミッタが共通に接続され、前
記第２のトランジスタで増幅された信号をベース間に印
加される電圧に応じて減衰して出力する第５のトランジ
スタ及びコレクタが電源に接続された第６のトランジス
タからなる第３の差動増幅回路とから構成され、前記第
３のトランジスタのコレクタ同士、前記第６のトランジ
スタのコレクタ同士をそれぞれ接続し、前記エミッタ抵
抗値をそれぞれ異なる抵抗値とした構成とすることがで
きる。

【００４７】これにより、雑音指数特性と相互変調歪み
特性を同時に満足する可変利得増幅器を提供することが
可能になる。

【００４８】また、本発明の可変利得増幅器は、前記第
３のトランジスタと第６のトランジスタのベースに印加
される基準電圧を可変利得増幅回路毎にそれぞれ異なる
電圧値とし、前記第４のトランジスタと第５のトランジ
スタのベースに印加される制御電圧を複数の可変利得増
幅回路で同じ電圧値にした構成とすることができる。こ
れにより、複数の可変利得増幅回路の利得減衰（ゲイン
リダクション）の動作点を可変利得増幅回路毎にずらす
ことができ、各制御電圧値において、雑音指数特性や相
互変調歪み特性の最適な特性を得ることが可能になる。

【００４９】また、本発明の可変利得増幅器は、前記第
３のトランジスタと第６のトランジスタのベースに印加
される基準電圧を複数の可変利得増幅回路で同じ電圧値
とし、前記第４のトランジスタと第５のトランジスタの
ベースに印加される制御電圧を可変利得増幅回路毎にそ
れぞれ異なる電圧値にした構成とすることができる。こ
れにより、複数の可変利得増幅回路の利得減衰（ゲイン
リダクション）の動作点を可変利得増幅回路毎にずらす
ことができ、各制御電圧値において、雑音指数特性や相
互変調歪み特性の最適な特性を得ることが可能になる。

【００５０】また、本発明の可変利得増幅器は、前記制
御電圧値に基づき、前記複数の可変利得増幅回路のうち
選択された可変利得増幅回路のみを動作させる制御手段
を備えた構成とすることができる。これにより、複数の
可変利得増幅回路の利得減衰（ゲインリダクション）の
動作点を可変利得増幅回路毎にずらすことができ、各制
御電圧値において、雑音指数特性や相互変調歪み特性の
最適な特性を得ることが可能になる。

【００５１】また、本発明の可変利得増幅器は、前記制
御手段はＡＧＣ電圧をデジタルデータに変換するアナロ
グ・デジタル変換回路と、このアナログ・デジタル変換
回路で変換されたデータから前記所望する可変利得増幅
回路を選択するための制御データを発生するデコーダ回
路を備えた構成とすることができる。

【００５２】これにより、複数の可変利得増幅回路の利
得を任意に制御することが可能になる。

【００５３】また、本発明可変利得増幅器は、前記制御
手段は、可変利得増幅回路の動作が切り替わる制御電圧
のしきい値において、切り替え前に動作していた可変利
得増幅回路と、切り替え後に動作する可変利得増幅回路
の両方とも動作させる範囲を設けた構成とすることがで
きる。

【００５４】これにより、可変利得増幅回路の切り替え
ポイントにおける利得の低下を防ぐことが可能になる。

【００５５】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図４に基づいて説明すれば、
以下の通りである。

【００５６】以下、本発明の実施の形態について、図面
を参照して説明する。図１は、本実施の形態における可
変利得増幅器１の回路図である。

【００５７】図１に示すように、可変利得増幅器１は、
外部からの制御電圧によって利得を変更できる２つの可
変利得増幅回路（１１、１２）が並列接続されている構
成である。そして、一つの可変利得増幅回路（１１、１
２）は、定電流源Ｉｃが接続されたエミッタ抵抗器（Ｒ
Ｅ１、ＲＥ２）を介して接続され、各ベースに印加され
る入力信号に応じてコレクタに流れる電流が制御される
第１のトランジスタＱ１（Ｑ７）と、第２のトランジス
タＱ２（Ｑ８）からなる第１の差動増幅回路１１ａ（１
２ａ）と、第１のトランジスタＱ１（Ｑ７）のコレクタ
にエミッタが共通に接続され、ベース間に印加される電
圧に応じて減衰して出力する、コレクタが負荷抵抗ＲＬ
を通して電源Ｖｃｃに接続された第３のトランジスタＱ
３（Ｑ９）及び、コレクタが電源Ｖｃｃに接続された第
４のトランジスタＱ４（Ｑ１０）からなる第２の差動増
幅回路１１ｂ（１２ｂ）と、第２のトランジスタＱ２
（Ｑ８）のコレクタにエミッタが共通に接続され、ベー
ス間に印加される電圧に応じて減衰して出力する、コレ
クタが負荷抵抗ＲＬを通して電源Ｖｃｃに接続された第
６のトランジスタＱ６（Ｑ１２）及び、コレクタが電源
Ｖｃｃに接続された第５のトランジスタＱ５（Ｑ１１）
からなる第３の差動増幅回路１１ｃ（１２ｃ）とから構
成されて、前記第３のトランジスタＱ３と第９のトラン
ジスタＱ９のコレクタ同士、前記第６のトランジスタＱ
６と第１２のトランジスタＱ１２同士をそれぞれ接続し
た構成である。

【００５８】第１の差動増幅回路１１ａによって入力部
が構成され、第２の差動増幅回路１１ｂと第３の差動増
幅回路１１ｃとによって出力部が構成されている。同様
に、第１の差動増幅回路１２ａによって入力部が構成さ
れ、第２の差動増幅回路１２ｂと第３の差動増幅回路１
２ｃとによって出力部が構成されている。

【００５９】各可変利得増幅回路（１１、１２）におい
て定電流源Ｉｃのカレントミラー回路のトランジスタも
含めてトランジスタが３段積み構成であり、コレクタ−
エミッタ間電圧Ｖｃｅが０．８Ｖとすると、電源Ｖｃｃ
は２．４Ｖ（＝０．８Ｖ×３）以上とすればよい。

【００６０】また、各可変利得増幅回路（１１、１２）
の最大利得（Ｇとする）は、Ｇ＝ＲＬ／（ｒｅ＋ＲＥ／２）と表される。ただし、ボルツマン定数をｋ、絶対温度を
Ｔ、電子の電荷量をｑとするとき、ｒｅ＝ｋＴ／（ｑ・Ｉｃ）である。そのため、ここから、所望の利得が得られるよ
うに、ＲＬ、Ｉｃ、ＲＥを決めればよい。

【００６１】可変利得増幅回路１１において、第４のト
ランジスタＱ４や第５のトランジスタＱ５のベースに印
加される制御電圧（ＶＣ１）が増加して、第３のトラン
ジスタＱ３や第６のトランジスタＱ６のベースに印加さ
れる基準電圧（ＶＢ１）の値に達すると、言い換えれ
ば、第４のトランジスタＱ４や第５のトランジスタＱ５
と第３のトランジスタＱ３や第６のトランジスタＱ６と
のベース間に印加される電圧、すなわち、制御電圧ＶＣ
１から基準電圧ＶＢ１を引いた値（駆動電圧ＶＤ１と称
する）が負の値から０、さらには正の値になると、利得
が減衰を開始する。

【００６２】可変利得増幅回路１２においても同様であ
り、第４のトランジスタＱ１０や第５のトランジスタＱ
１１のベースに印加される制御電圧（ＶＣ１）が増加し
て、第３のトランジスタＱ９や第６のトランジスタＱ１
２のベースに印加される基準電圧（ＶＢ２）の値に達す
ると、言い換えれば、第４のトランジスタＱ４や第５の
トランジスタＱ５と第３のトランジスタＱ３や第６のト
ランジスタＱ６とのベース間に印加される電圧、すなわ
ち、制御電圧ＶＣ２から基準電圧ＶＢ２を引いた値（駆
動電圧ＶＤ２と称する）が負の値から０、さらには正の
値になると、利得が減衰を開始する。

【００６３】ここで、前記第１のトランジスタＱ１と第
２のトランジスタＱ２のエミッタ間のエミッタ抵抗器Ｒ
Ｅ１の抵抗値（エミッタ抵抗）ＲＥ１を所望の雑音指数
特性になるような値にし、前記第７のトランジスタＱ７
と第８のトランジスタＱ８のエミッタ間のエミッタ抵抗
器ＲＥ２の抵抗値（エミッタ抵抗）ＲＥ２を所望の相互
変調歪み特性となるような値とする。すなわち、エミッ
タ抵抗ＲＥ１とＲＥ２とは互いに異なっており、ここで
はＲＥ１＜ＲＥ２に設定している。

【００６４】ここで、差動増幅回路１１ｂ（１２ｂ）、
差動増幅回路１１ｃ（１２ｃ）の制御方法としては、本
実施の形態においては、前記第３のトランジスタＱ３と
第６のトランジスタＱ６、前記第９のトランジスタＱ９
と第１２のトランジスタＱ１２のベースに印加される基
準電圧を、それぞれＶＢ１、ＶＢ２のように互いに異な
る電圧値とし、前記第４のトランジスタＱ４と第５のト
ランジスタＱ５のベースに印加される制御電圧ＶＣ１
を、２つの可変利得増幅回路で同じ電圧値にする。ここ
では、ＶＢ１＜ＶＢ２に設定する。

【００６５】制御電圧ＶＣ１は、所定の電圧制御信号Ｖ
ＡＧＣ（図示せず）に応じて設定することとすることが
でき、例えば、この電圧制御信号ＶＡＧＣとしては、制
御電圧ＶＣ１そのものを用いることができる。

【００６６】図２に、図１に示した可変利得増幅器のＶ
Ｃ１に対する利得の変化を示す。曲線ａはエミッタ抵抗
がＲＥ１の可変利得増幅回路単体での特性、曲線ｂはエ
ミッタ抵抗がＲＥ２の可変利得増幅回路単体での特性、
曲線ｃは２つの可変利得増幅回路トータルの特性を示し
ている。

【００６７】このような可変利得増幅回路においては、
入力信号レベルが低いときほど、制御電圧（ＶＣ１）の
値を小さくし、それにより、十分大きい利得が得られる
ようにする。逆に、入力信号レベルが高いときほど、制
御電圧（ＶＣ１）の値を大きくし、それにより利得を減
衰させることで、あまり大きな利得とならないようにし
ている。

【００６８】ＶＣ１＜ＶＢ１の領域では、Ｑ３、Ｑ６、
Ｑ９、Ｑ１２に全電流が流れ、Ｑ４、Ｑ５、Ｑ１０、Ｑ
１１には電流が流れないので、トータルの利得は、２つ
の可変利得増幅回路の最大利得を足し合わせたものにな
る。

【００６９】ＶＢ１＜ＶＣ１＜ＶＢ２の領域では、Ｑ
４、Ｑ５のトランジスタが動作し、電流が流れ出すため
に、曲線ａで示すように利得が低下してくるが、Ｑ１
０、Ｑ１１のトランジスタにはまだ動作せず電流が流れ
ないので、曲線ｂで示すように利得は最大のままであ
る。

【００７０】ＶＢ２＜ＶＣ１の領域では、Ｑ１０、Ｑ１
１のトランジスタにも電流が流れ出すので、曲線ｂで示
すように利得も低下してくる。よって２つの可変利得増
幅回路のＶＣ１に対する利得のトータル特性は、曲線ｃ
で示すようになる。

【００７１】ここで、可変利得増幅器がＶＣ１＜ＶＢ１
の条件で動作するのは、トランジスタＱ１、Ｑ２、Ｑ
７、Ｑ８に入力される信号レベルが低い場合であり、低
雑音指数特性が要求される。前述したように雑音指数特
性を良くするためには、コレクタ電流値を大きくして、
エミッタ抵抗値を小さくすることが必要である。エミッ
タ抵抗ＲＥ２を有する可変利得増幅回路単体の雑音指数
は悪いが、図１の回路では、雑音指数を決める要因のう
ち、エミッタ抵抗値ＲＥ１とＲＥ２をパラメータとする
項が、（Ｇｖ１²／Ｇｖ²）×ＲＥ１＋（Ｇｖ２²／Ｇｖ²）
×ＲＥ２に比例するため、ＲＥ２が大きくてもＧｖ２²／Ｇｖ²
が小さくなるので第２項の影響は小さくなる。ただし、
Ｇｖ１は、エミッタ抵抗ＲＥ１を有する可変利得増幅回
路１１の利得であり、Ｇｖ２は、エミッタ抵抗ＲＥ２を
有する可変利得増幅回路１２の利得であり、Ｇｖ＝Ｇｖ
１＋Ｇｖ２である。

【００７２】ＲＥ１に対してＲＥ２が非常に大きけれ
ば、上式は、ほぼＲＥ１に等しくなるので、トータルの
雑音指数特性を良くすることが可能になる。

【００７３】他方、可変利得増幅器がＶＢ２＜ＶＣ１の
条件で動作するのは、トランジスタＱ１、Ｑ２、Ｑ７、
Ｑ８に入力される信号レベルが高い場合であり、高い相
互変調歪み特性（高入力インターセプトポイント）が要
求される。前述したように、相互変調歪み特性を良くす
るためには、コレクタ電流、すなわちここでは第１の差
動増幅回路１１ａのトランジスタＱ１、Ｑ２のコレクタ
や第１の差動増幅回路１２ａのトランジスタＱ７、Ｑ８
のコレクタを流れる電流を大きくし、エミッタ抵抗を大
きくすることが必要である。ＶＢ２＜ＶＣ１では、トラ
ンジスタＱ３〜Ｑ６においては、コレクタ電流はほぼト
ランジスタＱ４、Ｑ５に流れ、トランジスタＱ９〜Ｑ１
２においては、トランジスタＱ９、Ｑ１２に流れていた
コレクタ電流がＱ１０、Ｑ１１にも流れ始めている状態
である。エミッタ抵抗ＲＥ１を有する可変利得増幅回路
単体の相互変調歪み特性は悪いが、ＶＢ２＜ＶＣ１の動
作領域では、出力信号の大部分は、Ｑ９、Ｑ１２に流れ
るコレクタ電流を通して増幅された信号のため、相互変
調歪み特性はエミッタ抵抗ＲＥ２を有する可変利得増幅
回路でほぼ決まる。そのため、高い相互変調歪み特性
（高インターセプトポイント）が得られる。

【００７４】図３に、本実施の形態における可変利得増
幅器（図１の回路）と従来の可変利得増幅器（図１３の
回路）の利得減衰量に対する雑音指数特性を示す。曲線
ａは、図１３の従来の可変利得増幅器において、所望の
低雑音指数特性となるようにエミッタ抵抗ＲＥの値を設
定した場合の特性であり、曲線ｂは、図１３の従来の可
変利得増幅器において、所望の高相互変調歪み特性とな
るようにエミッタ抵抗ＲＥの値を設定した場合の特性で
あり、曲線ｃは、図１に示された可変利得増幅器におい
て、所望の低雑音指数特性となるようにエミッタ抵抗Ｒ
Ｅ１の値を設定するとともに、所望の高相互変調歪み特
性となるようにエミッタ抵抗ＲＥ２の値を設定した場合
の特性である。

【００７５】図３から分かるように、本実施の形態の可
変利得増幅器１は、利得減衰量が小さい時、即ち入力信
号レベルが低い時に、曲線ａの従来の可変利得増幅器と
同等な低雑音指数特性を得られることが分かる。また、
曲線ａより曲線ｃの雑音指数特性が良くなっているの
は、雑音指数を決める要因のうち、エミッタ抵抗以外の
要因による影響が図１の回路のほうが小さくなるためで
ある。

【００７６】図４に、本実施の形態における可変利得増
幅器（図１の回路）と従来の可変利得増幅器（図１３の
回路）の利得減衰量に対する相互変調歪み特性（入力イ
ンターセプトポイント特性）を示す。ＩＩＰ３は、３次
高調波と基本波との出力信号レベルが仮想的に同一にな
るときの入力信号レベルである。曲線ａは、図１３の従
来の可変利得増幅器において、所望の低雑音指数特性と
なるようにエミッタ抵抗ＲＥの値を設定した場合の特性
であり、曲線ｂは、図１３の従来の可変利得増幅器にお
いて、所望の高相互変調歪み特性となるようにエミッタ
抵抗ＲＥの値を設定した場合の特性であり、曲線ｃは、
図１に示された可変利得増幅器において、所望の低雑音
指数特性となるようにエミッタ抵抗ＲＥ１の値を設定す
るとともに、所望の高相互変調歪み特性となるようにエ
ミッタ抵抗ＲＥ２の値を設定した場合の特性である。

【００７７】図４から分かるように、本実施の形態にお
ける可変利得増幅器は、利得減衰量が大きい時、即ち入
力信号の信号レベルが高い時に、曲線ｂの従来の可変利
得増幅器と同等な高相互変調歪み特性を得られることが
分かる。

【００７８】〔実施の形態２〕本発明の他の実施の形態
について図５ないし図８に基づいて説明すれば、以下の
通りである。なお、説明の便宜上、前記の実施の形態の
図面に示した部材と同一の機能を有する部材には、同一
の符号を付記してその説明を省略する。

【００７９】図５は、本実施の形態における可変利得増
幅器３の回路図である。基本的な回路は図１と同じであ
る。差動増幅回路１１ｂ・１２ｂ、差動増幅回路１１ｃ
・１２ｃの制御方法としては、前記第３のトランジスタ
Ｑ３と第６のトランジスタＱ６、第９のトランジスタＱ
９と第１２のトランジスタＱ１２のベースに印加される
基準電圧をそれぞれ同一の電圧値（ＶＢ１とする）と
し、前記第４のトランジスタＱ４と第５のトランジスタ
Ｑ５のベースに印加される制御電圧をＶＣ１、前記第１
０のトランジスタＱ１０と第１１のトランジスタＱ１１
のベースに印加される制御電圧をＶＣ２とする。ＶＣ１
とＶＣ２の制御によって、２つの可変利得増幅回路の利
得を自由に制御することが可能になる。

【００８０】図１の回路では、可変利得増幅回路ごとに
基準電圧が異なるため、下段のトランジスタ（図１の例
ではＱ１、Ｑ２とＱ７、Ｑ８）のコレクタ−エミッタ間
電圧Ｖｃｅが可変利得増幅回路ごとに異なることにな
る。そのため、アーリー効果によりコレクタ電流のばら
つきが生じる。一方、図５の回路では、基準電圧は可変
利得増幅回路にかかわらず同じであるので、下段のトラ
ンジスタのコレクタ−エミッタ間電圧は等しくなり、ア
ーリー効果によるコレクタ電流のばらつきは生じない。
そのため、上記のようなばらつきが顕著な場合など、上
記のばらつきの発生を抑えたい場合に、図５の回路は特
に好適である。

【００８１】一例として、図６に、ＶＣ１とＶＣ２が、
所定の電圧制御信号ＶＡＧＣに対してそれぞれ、ＶＣ１＝ＶＡＧＣ＋Ｖα，ＶＣ２＝ＶＡＧＣ（Ｖα＞
０）の関係を持っている場合のＶＡＧＣに対する利得を示
す。図６に示すように、エミッタ抵抗ＲＥ１を有する可
変利得増幅回路１１は、ＶＢ１−Ｖαで利得の減衰（利
得の減少、ゲインリダクション）が始まり、エミッタ抵
抗ＲＥ２を有する可変利得増幅回路１２は、ＶＢ１で利
得の減衰が始まる。この場合は図２と同等な特性が得ら
れる。

【００８２】また、別の例として、図５の回路において
利得制御方法の具体的な一例を図７に示す。ここで、Ｖ
Ｃ１に対するＶＣ２が図８に示すような関係にあるとす
る。ここでＶＣ１＝ＶＡＧＣとする。図７に示すよう
に、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１
は、ＶＢ１で利得の減衰が始まり、図７の曲線ａで示す
ような特性を示す。エミッタ抵抗ＲＥ２を有する可変利
得増幅回路１２は、図８で示したＶＣ１に対するＶＣ２
の特性に従って、ＶＣ１＜Ｖα１では利得がＧ１を保
ち、Ｖα１＜ＶＣ１＜Ｖα２では利得がＧ２まで上昇
し、Ｖα２＜ＶＣ１＜Ｖα３では利得がＧ２で一定にな
り、Ｖα３＜ＶＣ１＜Ｖα４では利得がＧ１まで減少
し、Ｖα４＜ＶＣ１では利得がＧ１を保つように制御さ
れ、図７の曲線ｂで示すような特性を示す。２つの可変
利得増幅回路のトータルの特性は曲線ｃで示すようにな
る。

【００８３】すなわち、Ｖα１＜ＶＡＧＣ、かつ、曲線
ａの利得が０になるまでの範囲において、両方の可変利
得増幅回路１１、１２を動作させている。このように、
２つの可変利得増幅回路の切り替え領域において両方の
可変利得増幅回路を動作させることによって、制御電圧
ＶＣ１を変化させたときに切り替え領域において利得が
一旦０になってしまうのを防ぐことができる。そのた
め、利得の制御電圧特性に不連続な領域が生じて利得の
制御電圧特性曲線がのこぎり状になるのを防ぎ、図２と
同等な特性を得ることができる。

【００８４】このように、制御電圧をＶＣ１とＶＣ２と
のように可変利得増幅回路ごとに別にすることで、電圧
制御信号ＶＡＧＣに基づき、２つの可変利得増幅回路の
うち選択された回路のみを動作させることができる。ま
た、切り替えられる両方の可変利得増幅回路ともが動作
する制御電圧範囲（言い換えれば入力信号レベルの範
囲）を設け、その範囲の幅も任意に制御することが可能
になる。

【００８５】なお、実施の形態１では、基準電圧を可変
利得増幅回路ごとに異ならせる（ＶＢ１、ＶＢ２）とと
もに制御電圧を全可変利得増幅回路で共通（ＶＣ１）と
している。また、実施の形態２では、制御電圧を可変利
得増幅回路ごとに異ならせる（ＶＣ１、ＶＣ２）ととも
に基準電圧を全可変利得増幅回路で共通（ＶＢ１）とし
ている。これら以外にも、制御電圧、基準電圧とも、可
変利得増幅回路ごとに異ならせるように構成することも
できる。

【００８６】〔実施の形態３〕本発明のさらに他の実施
の形態について図９ないし図１２に基づいて説明すれば
以下の通りである。なお、説明の便宜上、前記の実施の
形態の図面に示した部材と同一の機能を有する部材には
同一の符号を付記してその説明を省略する。

【００８７】図９に、本実施の形態における可変利得増
幅器５の回路図を示す。図５の可変利得増幅回路（１
１、１２）と同一の構成を有するｎ個（ｎは２以上の整
数）の可変利得増幅回路ＡＭＰ１、ＡＭＰ２、…、ＡＭ
Ｐｎを並列に接続する。図５で示した回路と同様に基準
電圧は共通（ＶＢ１）とし、可変利得増幅回路ＡＭＰ１
〜ＡＭＰｎの制御電圧をそれぞれＶＣ１〜ＶＣｎとす
る。本構成は、図５、図７、図８で示した制御をｎ個の
可変利得増幅回路に拡張したものである。

【００８８】可変利得増幅回路ＡＭＰ１、ＡＭＰ２、
…、ＡＭＰｎのエミッタ抵抗（図示せず）ＲＥ１、ＲＥ
２、…、ＲＥｎは、ＲＥ１＜ＲＥ２＜…＜ＲＥｎとす
る。

【００８９】ＡＧＣ（自動利得制御）電圧である電圧制
御信号ＶＡＧＣをデジタルデータに変換するアナログ・
デジタル変換回路（制御手段）３１と、このアナログ・
デジタル変換回路３１で変換された上記デジタルデータ
からＶＣ１〜ＶＣｎの制御電圧を発生させるデコーダ回
路（制御手段）３２とにより、ＶＣ１〜ＶＣｎを任意に
制御することが可能になる。

【００９０】本実施の形態においては、１つの上記電圧
制御信号ＶＡＧＣからｎ個のデータすなわちｎ個の制御
電圧ＶＣ１、ＶＣ２、…、ＶＣｎを得るために、上記電
圧制御信号ＶＡＧＣのＡ／Ｄ（アナログ／デジタル）変
換後のデータ（デジタルデータ）のとりうる全ての値と
そのときのＶＣ１、ＶＣ２、…、ＶＣｎとして設定すべ
き各デジタル値（デジタル制御電圧データ）との対応
（テーブル）を、デコーダ回路３２内の図示しない記憶
部に記憶している。そして、デコーダ回路３２は、アナ
ログ・デジタル変換回路３１から上記デジタルデータを
受け取ると、図示しない参照部にて、受け取ったデジタ
ルデータと上記記憶部内のテーブルに記憶しているデジ
タルデータとを照合し、制御データとして、受け取った
デジタルデータに対応するデジタル制御電圧データを上
記テーブルから選び出す。

【００９１】そして、デコーダ回路３２は、その内部に
設けられた、図１０に示すような抵抗ストリングＤ／Ａ
変換回路３３にて上記デジタル制御電圧データをＤ／Ａ
（デジタル／アナログ）変換し、各デジタル制御電圧デ
ータに該当するアナログデータである各制御電圧ＶＣ
１、ＶＣ２、…、ＶＣｎを出力するようになっている。
すなわち、抵抗ストリングＤ／Ａ変換回路３３は、可変
利得増幅回路の個数分設けられており、例えば制御電圧
ＶＣ２出力用の抵抗ストリングＤ／Ａ変換回路におい
て、制御電圧ＶＣ２に該当する上述のデジタル制御電圧
データの各ビットの値（Ｂ１ないしＢｎ）がスイッチ制
御部３３ａに入力されて、電源Ｖｒに直列に接続された
抵抗器Ｒ１ないしＲ（２ｎ）と並列に設けられたスイッ
チＳＷ１ないしＳＷ（２ｎ）がこれらの各ビットの値に
応じてオンオフされ、得られた電圧（制御電圧ＶＣ２）
が出力ＶＯとして出力される。

【００９２】なお、電圧制御信号ＶＡＧＣとしては、例
えば、可変利得増幅回路ＡＭＰ１の制御電圧ＶＣ１と同
一の電圧信号を用いることができ、それにより、電圧制
御信号ＶＡＧＣとして全く新たな信号を生成する必要が
無く、その分構成を簡素化することができる。

【００９３】制御の一例を図１１および図１２に示す。
図１２は、ＶＣ１（ここではＶＡＧＣと同一）、ＶＣ
２、ＶＣ３、…、ＶＣｎの関係を示したものであり、言
い換えれば、上記記憶部に記憶されているデータをグラ
フにしたものである。この関係に従って、一つの制御電
圧信号ＶＡＧＣからｎ個の制御電圧の値を生成してい
る。なお、図１２では、図を見やすくするために、各制
御電圧の縦軸上の位置を少しずつずらして描いている。

【００９４】ＶＡＧＣ（＝ＶＣ１）の任意の値（例えば
図１２のＶα）をアナログ・デジタル変換回路３１にて
Ａ／Ｄ（アナログ・デジタル）変換し、得られた２値
（０、１）データを、デコーダ回路３２にて、図１２の
縦軸の値（ＶＣ２からＶＣｎまで）に相当する２値
（０、１）データに変換する。

【００９５】ＶＣ１〜ＶＣｎは、ｎ個の可変利得増幅回
路を順次切り替え動作させ、実施の形態２で述べたのと
同様の理由により、切り替え前に動作していた可変利得
増幅回路と切り替え後に動作する可変利得増幅回路の両
方とも動作させる制御電圧範囲を設けるように制御す
る。

【００９６】トータルの利得の制御電圧特性は、図１１
に示すように、ＡＧＣ電圧に対して（ｎ−１）段の段差
部分を持つような特性になる。可変利得増幅回路を複数
にし、細かく切り替え制御することで、切り替えによる
感度（利得／電圧）が０の領域（図７ではＶα２＜ＶＣ
１＜Ｖα３の領域に相当）を少なくし、なめらかに変化
する特性を実現することが可能になる。

【００９７】なお、本実施の形態によるｎ個並列接続し
た回路で、図１１の例とは異なり、図２や図６の例でい
えばＡＧＣ電圧が低い領域、つまり、制御電圧ＶＣ１を
増加させた場合の切り替え前の可変利得増幅回路（図２
でいえば可変利得増幅回路１１）における利得が、減衰
開始前の領域や減衰開始直後などであってまだ十分大き
な値を持っているような領域（図７でいえば、例えば、
ＶＡＧＣ＜Ｖα１、あるいはＶＡＧＣ＜Ｖα２）で、複
数の可変利得増幅回路が同時に動作するように制御する
こともできる。ただし、そのようにすれば、複数の可変
利得増幅回路が同時に動作する領域で負荷抵抗ＲＬに流
れる電流が非常に大きくなり、トランジスタのコレクタ
−エミッタ間電圧が低下してしまう恐れがある。

【００９８】これに対し、図１１の例では、図２や図６
に示した例とは異なり、ｎ個の可変利得増幅回路を順次
切り替えている。そのため、上記のように切り替え前の
可変利得増幅回路における利得がまだ十分大きな値を持
っているような領域では、複数の可変利得増幅回路が同
時に動作する領域は、無いかまたはごくわずかに抑えら
れている。その結果、図１１の例では、負荷抵抗ＲＬに
流れる電流は、最大でも一つの可変利得増幅回路に流れ
るコレクタ電流程度となる。したがって、上記のような
トランジスタのコレクタ−エミッタ間電圧が低下するの
を防ぐことができる。

【００９９】

【発明の効果】以上のように、本発明の可変利得増幅器
は、外部から入力される制御電圧の増加に応じて利得を
減衰させる可変利得増幅回路を複数個並列に接続し、上
記各可変利得増幅回路はそれぞれ、第１のトランジスタ
のエミッタおよび第２のトランジスタのエミッタがそれ
ぞれ定電流源に接続されるとともに、第１のトランジス
タのエミッタと第２のトランジスタのエミッタとがエミ
ッタ抵抗を介して互いに接続され、入力信号が印加され
て第１・第２トランジスタの各コレクタからそれぞれコ
レクタ電流を出力する入力部と、上記入力部から出力さ
れるコレクタ電流が入力されて、上記制御電圧に応じた
利得にて出力信号を出力する出力部とを備えており、上
記複数の可変利得増幅回路のうちでエミッタ抵抗の最も
小さい可変利得増幅回路をＡ１とすると、各可変利得増
幅回路において利得の減衰が始まるときの、上記可変利
得増幅回路Ａ１の制御電圧（ＶＣ１）の値が大きい可変
利得増幅回路ほど、エミッタ抵抗が大きい構成である。

【０１００】これにより、全体として、制御電圧の増加
により全体の利得を徐々に減衰させていくことができ
る。また、入力信号レベルが低いときは、エミッタ抵抗
の十分小さい可変利得増幅回路を使用して、雑音指数特
性を良好にすることができるとともに、入力信号レベル
が高いときは、エミッタ抵抗の十分大きい可変利得増幅
回路を使用して、相互変調歪み特性を良好にすることが
できる。それゆえ、全体として利得を問題なく可変する
ことを可能にしながら、同時に、雑音指数特性と相互変
調歪み特性とを同時に満足することができるという効果
を奏する。

【０１０１】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記各可変利得増幅回路において、上記
制御電圧（ＶＣｋ）が、外部から入力される各可変利得
増幅回路の所定の基準電圧（ＶＢｋ）より大きくなった
ときに、利得の減衰を開始し、上記エミッタ抵抗が大き
い可変利得増幅回路ほど、上記基準電圧が大きく、すべ
ての可変利得増幅回路について上記制御電圧が等しい構
成である。

【０１０２】これにより、１種類の制御電圧を印加する
だけで、ＶＣ１を増加させたときの各可変利得増幅回路
の利得の減衰時期をずらすことができる。それゆえ、上
記の構成による効果に加えて、構成をより簡素化するこ
とができるという効果を奏する。

【０１０３】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記各可変利得増幅回路において、上記
制御電圧（ＶＣｋ）が、外部から入力される各可変利得
増幅回路の所定の基準電圧（ＶＢｋ）より大きくなった
ときに、利得の減衰を開始し、すべての可変利得増幅回
路について上記基準電圧が等しい構成である。

【０１０４】これにより、上記基準電圧として、１種類
用意するだけでよい。それゆえ、上記の構成による効果
に加えて、構成をより簡素化することができるという効
果を奏する。

【０１０５】また、本発明の可変利得増幅器は、上記の
構成に加えて、ｋ番目の上記可変利得増幅回路Ａｋの第
ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、上記す
べての可変利得増幅回路Ａｋについて、上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２
のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電
流源Ｉｃに接続されるとともに、第１のトランジスタＱ
（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、
２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接
続され、第１のトランジスタＱ（ｋ、１）のベースには
入力信号ＩＮ１が印加され、第２のトランジスタＱ
（ｋ、２）のベースには入力信号ＩＮ２が印加されるよ
うになっている第１の差動増幅回路を備え、上記出力部
は、第３のトランジスタＱ（ｋ、３）のエミッタおよび
第４のトランジスタＱ（ｋ、４）のエミッタがいずれも
第１のトランジスタＱ（ｋ、１）のコレクタに接続さ
れ、第４のトランジスタＱ（ｋ、４）のコレクタには電
源Ｖｃｃが接続されるとともに、第３のトランジスタＱ
（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源
Ｖｃｃが接続され、第３のトランジスタＱ（ｋ、３）の
ベースには基準電圧ＶＢｋが印加され、第４のトランジ
スタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加さ
れるようになっている第２の差動増幅回路と、第５のト
ランジスタＱ（ｋ、５）のエミッタおよび第６のトラン
ジスタＱ（ｋ、６）のエミッタがいずれも第２のトラン
ジスタＱ（ｋ、２）のコレクタに接続され、第５のトラ
ンジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続
されるとともに、第６のトランジスタＱ（ｋ、６）のコ
レクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続さ
れ、第６のトランジスタＱ（ｋ、６）のベースは第３の
トランジスタＱ（ｋ、３）のベースと接続されること
で、第６のトランジスタＱ（ｋ、６）のベースには上記
基準電圧ＶＢｋが印加され、第５のトランジスタＱ
（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）
のベースと接続されることで、第５のトランジスタＱ
（ｋ、５）のベースには上記制御電圧ＶＣｋが印加され
るようになっている第３の差動増幅回路とを備えてお
り、すべての可変利得増幅回路について、第１のトラン
ジスタＱ（ｋ、１）のベース同士が互いに接続され、第
２のトランジスタＱ（ｋ、２）のベース同士が互いに接
続され、第３のトランジスタＱ（ｋ、３）のコレクタ同
士が互いに接続され、第６のトランジスタＱ（ｋ、６）
のコレクタ同士が互いに接続されている構成である。

【０１０６】これにより、出力部において、制御電圧
（ＶＣｋ）と基準電圧（ＶＢｋ）との大小関係に応じ
て、第３ないし第６のトランジスタに流れる電流を制御
し、利得の減衰の有無や程度を決定することができる。
それゆえ、上記の構成による効果に加えて、簡素な構成
で、雑音指数特性と相互変調歪み特性を同時に満足する
ことができるという効果を奏する。

【０１０７】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記すべての可変利得増幅回路の制御電
圧を決定する電圧制御信号が入力されて、上記各可変利
得増幅回路に上記各制御電圧を出力することで、動作さ
せる可変利得増幅回路を選択する制御手段を備えた構成
である。

【０１０８】これにより、一つの電圧制御信号を調節す
るだけで、複数の可変利得増幅回路の利得減衰の動作点
（開始時期）を可変利得増幅回路ごとに所望のようにず
らすことができる。それゆえ、上記の構成による効果に
加えて、容易に、所望の利得を得ることができるという
効果を奏する。

【０１０９】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記制御手段は、上記電圧制御信号をデ
ジタルデータに変換するアナログ・デジタル変換回路
と、上記アナログ・デジタル変換回路で変換された上記
デジタルデータから、可変利得増幅回路を選択するため
の制御データを発生するデコーダ回路とを備えた構成で
ある。

【０１１０】これにより、電圧制御信号を種々変更して
も、上記アナログ・デジタル変換回路や上記デコーダ回
路の内部処理部分のみを変更するだけで対応することが
できる。それゆえ、上記の構成による効果に加えて、い
っそう容易に、所望の利得を得ることができるという効
果を奏する。

【０１１１】また、本発明の可変利得増幅器は、上記の
構成に加えて、上記制御手段は、選択する可変利得増幅
回路を切り替える際に、切り替え前に動作してした可変
利得増幅回路と、切り替え後に動作する可変利得増幅回
路との両方を選択する構成である。

【０１１２】これにより、一方の可変利得増幅回路の利
得が大幅に減衰する前に、次の可変利得増幅回路によっ
て、十分大きな利得を得ることができる。それゆえ、上
記の構成による効果に加えて、可変利得増幅回路の切り
替えポイントにおける利得の必要以上の低下を防ぎ、よ
り容易に所望の利得が得られるように制御することがで
きるという効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る可変利得増幅器の一構成例を示す
回路図である。

【図２】図１の構成における利得の制御電圧特性の一例
を示すグラフである。

【図３】利得減衰量に対する雑音指数特性を示すグラフ
である。

【図４】利得減衰量に対する相互変調歪み特性を示すグ
ラフである。

【図５】本発明に係る可変利得増幅器の他の構成例を示
す回路図である。

【図６】図５の構成における利得の制御電圧特性の一例
を示すグラフである。

【図７】図５の構成における利得の制御電圧特性の他の
例を示すグラフである。

【図８】図７の例における制御電圧と電圧制御信号との
関係の一例を示すグラフである。

【図９】本発明に係る可変利得増幅器のさらに他の構成
例を示す回路図である。

【図１０】抵抗ストリングＤ／Ａ変換回路の構成例を示
す回路図である。

【図１１】図９の構成における利得の制御電圧特性の一
例を示すグラフである。

【図１２】図１１の例における制御電圧と電圧制御信号
との関係の一例を示すグラフである。

【図１３】従来の可変利得増幅器の構成例を示す回路図
である。

【図１４】従来の可変利得増幅器における利得の制御電
圧特性の一例を示すグラフである。

【符号の説明】

１可変利得増幅器３可変利得増幅器５可変利得増幅器１１可変利得増幅回路１１ａ第１の差動増幅回路（入力部）１１ｂ第２の差動増幅回路（出力部）１１ｃ第３の差動増幅回路（出力部）１２可変利得増幅回路１２ａ第１の差動増幅回路（入力部）１２ｂ第２の差動増幅回路（出力部）１２ｃ第３の差動増幅回路（出力部）３１アナログ・デジタル変換回路（制御手段）３２デコーダ回路（制御手段）３３抵抗ストリングＤ／Ａ変換回路３３ａスイッチ制御部ＡＭＰ１、ＡＭＰ２、ＡＭＰｎ可変利得増幅回路Ｉｃ定電流源ＩＮ１、ＩＮ２入力信号ＯＵＴ１、ＯＵＴ２出力信号Ｒ１、…、Ｒ（２ｎ）抵抗器ＲＥ１、ＲＥ２エミッタ抵抗ＲＬ負荷抵抗ＳＷ１、…、ＳＷ（２ｎ）スイッチＶＢ１、ＶＢ２基準電圧ＶＣ１、ＶＣ２制御電圧Ｖｃｃ電源ＶＯ出力Ｖｒ電源

フロントページの続きＦターム(参考） 5J069 AA01 AA11 AA12 AA51 CA21 CA41 CA92 FA15 HA02 HA25 HA38 KA02 KA05 KA34 MA04 SA13 TA01 TA02 5J100 AA14 AA15 AA23 BA06 BB01 BB07 BB21 BC01 CA05 CA12 CA28 EA02 FA02

Claims

【特許請求の範囲】

【請求項１】外部から入力される制御電圧の増加に応じ
て利得を減衰させる可変利得増幅回路を複数個並列に接
続し、上記各可変利得増幅回路はそれぞれ、第１のトランジスタのエミッタおよび第２のトランジス
タのエミッタがそれぞれ定電流源に接続されるととも
に、第１のトランジスタのエミッタと第２のトランジス
タのエミッタとがエミッタ抵抗を介して互いに接続さ
れ、入力信号が印加されて第１・第２トランジスタの各
コレクタからそれぞれコレクタ電流を出力する入力部
と、上記入力部から出力されるコレクタ電流が入力されて、
上記制御電圧に応じた利得にて出力信号を出力する出力
部とを備えており、上記複数の可変利得増幅回路のうちでエミッタ抵抗の最
も小さい可変利得増幅回路をＡ１とすると、各可変利得増幅回路において利得の減衰が始まるとき
の、上記可変利得増幅回路Ａ１の制御電圧の値が大きい
可変利得増幅回路ほど、エミッタ抵抗が大きいことを特
徴とする可変利得増幅器。
【請求項２】上記各可変利得増幅回路において、上記制
御電圧が、外部から入力される各可変利得増幅回路の所
定の基準電圧より大きくなったときに、利得の減衰を開
始し、上記エミッタ抵抗が大きい可変利得増幅回路ほど、上記
基準電圧が大きく、すべての可変利得増幅回路について上記制御電圧が等し
いことを特徴とする請求項１記載の可変利得増幅器。
【請求項３】上記各可変利得増幅回路において、上記制
御電圧が、外部から入力される各可変利得増幅回路の所
定の基準電圧より大きくなったときに、利得の減衰を開
始し、すべての可変利得増幅回路について上記基準電圧が等し
いことを特徴とする請求項１記載の可変利得増幅器。
【請求項４】ｋ番目の上記可変利得増幅回路Ａｋの第ｘ
番目のトランジスタをＱ（ｋ、ｘ）と表すと、上記すべての可変利得増幅回路Ａｋについて、上記入力部は、第１のトランジスタＱ（ｋ、１）のエミッタおよび第２
のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電
流源Ｉｃに接続されるとともに、第１のトランジスタＱ
（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、
２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接
続され、第１のトランジスタＱ（ｋ、１）のベースには入力信号
ＩＮ１が印加され、第２のトランジスタＱ（ｋ、２）のベースには入力信号
ＩＮ２が印加されるようになっている第１の差動増幅回
路を備え、上記出力部は、第３のトランジスタＱ（ｋ、３）のエミッタおよび第４
のトランジスタＱ（ｋ、４）のエミッタがいずれも第１
のトランジスタＱ（ｋ、１）のコレクタに接続され、第４のトランジスタＱ（ｋ、４）のコレクタには電源Ｖ
ｃｃが接続されるとともに、第３のトランジスタＱ
（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源
Ｖｃｃが接続され、第３のトランジスタＱ（ｋ、３）のベースには基準電圧
ＶＢｋが印加され、第４のトランジスタＱ（ｋ、４）のベースには制御電圧
ＶＣｋが印加されるようになっている第２の差動増幅回
路と、第５のトランジスタＱ（ｋ、５）のエミッタおよび第６
のトランジスタＱ（ｋ、６）のエミッタがいずれも第２
のトランジスタＱ（ｋ、２）のコレクタに接続され、第５のトランジスタＱ（ｋ、５）のコレクタには電源Ｖ
ｃｃが接続されるとともに、第６のトランジスタＱ
（ｋ、６）のコレクタには、負荷抵抗ＲＬを介して電源
Ｖｃｃが接続され、第６のトランジスタＱ（ｋ、６）のベースは第３のトラ
ンジスタＱ（ｋ、３）のベースと接続されることで、第
６のトランジスタＱ（ｋ、６）のベースには上記基準電
圧ＶＢｋが印加され、第５のトランジスタＱ（ｋ、５）のベースは第４のトラ
ンジスタＱ（ｋ、４）のベースと接続されることで、第
５のトランジスタＱ（ｋ、５）のベースには上記制御電
圧ＶＣｋが印加されるようになっている第３の差動増幅
回路とを備えており、すべての可変利得増幅回路について、第１のトランジスタＱ（ｋ、１）のベース同士が互いに
接続され、第２のトランジスタＱ（ｋ、２）のベース同士が互いに
接続され、第３のトランジスタＱ（ｋ、３）のコレクタ同士が互い
に接続され、第６のトランジスタＱ（ｋ、６）のコレクタ同士が互い
に接続されていることを特徴とする請求項１ないし３の
いずれかに記載の可変利得増幅器。
【請求項５】上記すべての可変利得増幅回路の制御電圧
を決定する電圧制御信号が入力されて、上記各可変利得
増幅回路に上記各制御電圧を出力することで、動作させ
る可変利得増幅回路を選択する制御手段を備えたことを
特徴とする請求項１ないし４のいずれかに記載の可変利
得増幅器。
【請求項６】上記制御手段は、上記電圧制御信号をデジタルデータに変換するアナログ
・デジタル変換回路と、上記アナログ・デジタル変換回路で変換された上記デジ
タルデータから、可変利得増幅回路を選択するための制
御データを発生するデコーダ回路とを備えたことを特徴
とする請求項５記載の可変利得増幅器。
【請求項７】上記制御手段は、選択する可変利得増幅回
路を切り替える際に、切り替え前に動作していた可変利
得増幅回路と、切り替え後に動作する可変利得増幅回路
との両方を選択することを特徴とする請求項５または６
記載の可変利得増幅器。