JP3944662B2 - 利得制御アンプ - Google Patents
利得制御アンプ Download PDFInfo
- Publication number
- JP3944662B2 JP3944662B2 JP05162398A JP5162398A JP3944662B2 JP 3944662 B2 JP3944662 B2 JP 3944662B2 JP 05162398 A JP05162398 A JP 05162398A JP 5162398 A JP5162398 A JP 5162398A JP 3944662 B2 JP3944662 B2 JP 3944662B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- amplifier
- transistors
- gain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、利得制御アンプに関する。
【０００２】
【従来の技術】
いわゆるダイレクトコンバージョン方式の受信機は、例えば図４に示すように構成されている。すなわち、図４は、ＡＭ放送用の受信機の場合であり、アンテナ同調回路１１において、目的とする周波数ｆRXの受信信号ＳRXが
ＳRX＝Ａsin ωRXｔ
Ａ ：オーディオ信号（変調信号）
ωRX＝２πｆRX
が選択されて取り出される。なお、以後の信号処理においては、各信号の相対的な振幅および位相が関係するだけなので、上式および以後の説明においては、各信号の初期位相は省略する。
【０００３】
そして、この信号ＳRXが、高周波アンプ１２を通じて第１および第２のミキサ回路１３Ｉおよび１３Ｑに供給される。
【０００４】
また、局部発振回路１９がＰＬＬにより構成され、
ＳLI＝Ｂcos ωRXｔ
ＳLQ＝Ｂsin ωRXｔ
Ｂ：振幅（一定値）
で示される局部発振信号ＳLI、ＳLQが形成され、これら信号ＳLI、ＳLQがミキサ回路１３Ｉ、１３Ｑにそれぞれ供給される。
【０００５】
したがって、ミキサ回路１３Ｉ、１３Ｑの出力信号ＳII、ＳIQは、
となる。
【０００６】
そして、これら信号ＳII、ＳIQが、ローパスフィルタ１４Ｉ、１４Ｑに供給されて不要な周波数の信号成分が除去されてからＡＧＣ用の利得制御アンプ１５Ｉ、１５Ｑを通じて移相回路１６Ｉ、１６Ｑに供給される。この場合、移相回路１６Ｉが信号ＳIIを値φだけ移相するとともに、移相回路１６Ｑが信号ＳIQを値（φ＋90°）だけ移相するものであり、この移相により、必要とする信号帯域において、信号ＳIQが信号ＳIIに対して90°進相され、信号ＳII、ＳIQは、
とされる。
【０００７】
そして、これら信号ＳII、ＳIQが減算回路１７に供給されて減算され、減算回路１７からは
で示される信号Ｓ17、すなわち、信号ＳRXを変調しているオーディオ信号Ａが出力され、この信号Ａが端子１８に取り出される。
【０００８】
また、このとき、アンプ１５Ｉ、１５Ｑの出力信号ＳII、ＳIQが、検波回路２１Ｉ、２１Ｑに供給されて信号ＳII、ＳIQのレベルに対応してレベルの変化する直流電圧が取り出され、これら電圧が加算回路２２に供給されて加算される。そして、この加算回路２２の出力電圧Ｖ22が利得制御アンプ１５Ｉ、１５Ｑにその利得の制御信号として供給され、アンプ１５Ｉ、１５Ｑから出力される信号ＳII、ＳIQは、そのレベルが一定となるように制御され、したがって、ＡＧＣが行われる。
【０００９】
そして、この受信機によれば、受信周波数ｆRXから音声周波数だけ離れた周波数位置の信号は、ミキサ回路１３Ｉ、１３Ｑによりローパスフィルタ１４Ｉ、１４Ｑの通過帯域外に周波数変換されるので、受信帯域外にイメージ妨害を生じることがない。
【００１０】
また、選択度特性はローパスフィルタ１４Ｉ、１４Ｑで決定されるとともに、ベースバンドの処理となるので、セラミックフィルタのような選択素子が不要であり、比較的Ｑの低い素子で必要な特性を得ることができる。したがって、小型化、低消費電力化、ＩＣ化にとって有利である。
【００１１】
なお、図４の受信機が、例えばデジタルオーディオ放送の受信機の場合には、アンプ１５Ｉ、１５Ｑの出力信号ＳII、ＳIQが、Ａ／Ｄコンバータに供給されてデジタル信号にＡ／Ｄ変換され、そのデジタル信号を処理することにより目的とするデジタルデータが取り出される。また、そのとき、そのデジタル信号から電圧Ｖ22が形成されてアンプ１５Ｉ、１５Ｑの利得が制御され、アンプ１５Ｉ、１５ＱからＡ／Ｄコンバータに供給される信号ＳII、ＳIQの振幅が、Ａ／Ｄコンバータのダイナミックレンジ（許容入力レベル）に適合するように、ＡＧＣが行われる。
【００１２】
【発明が解決しようとする課題】
ところで、利得制御アンプとして、例えば図５あるいは図６に示すような回路が知られている。すなわち、図５の回路においては、制御電圧にしたがってトランジスタＱ3 のコレクタ電流が変化してトランジスタＱ1 、Ｑ2 のコレクタ電流が変化し、これにより利得が変化する。また、図６の回路においては、トランジスタＱ1 、Ｑ2 からの信号電流が、トランジスタＱ4 、Ｑ7 と、トランジスタＱ5 、Ｑ6 と分流するとともに、その分流比が制御電圧にしたがって変化するので、利得が変化する。
【００１３】
したがって、これらの回路を、図４により説明した受信機の利得制御アンプ１５Ｉ、１５Ｑとして使用することが考えられる。
【００１４】
ところが、図４の受信機においては、上述の数式からも明らかなように、信号ＳII、ＳIQのレベルのバランスが取れている必要があり、このためには、アンプ１５Ｉ、１５Ｑの利得が、小さい利得から大きい利得まで揃っている必要がある。また、ＡＧＣを行うのであるから、大きな利得を必要とするとともに、ダイナミックレンジの広いことも要求される。
【００１５】
しかし、上記のような可変利得アンプにおいては、その利得を設定値に対して１％以下の誤差で実現したり、80〜100dB といった大きな利得を得ることは困難である。
【００１６】
また、図５および図６の回路は、アンプとしての直線性がトランジスタＱ1 、Ｑ2 の特性そのものとなり、入力レベルが大きいときには、歪みが大きくなってしまう。また、トランジスタＱ1 、Ｑ2 の利得が温度により変化してしまう。
【００１７】
さらに、図５および図６の回路は、図７に示すような入出力特性であり、利得を小さくするほど、取り出すことのできる最大出力が低下してしまう。また、利得制御により取り扱える入力信号のレベルを大きくすることもできない。この場合、図６の回路においては、抵抗器Ｒ1 、Ｒ2 により電流負帰還がかかっているので、諸特性が改善はされるが、図７に示す入出力特性は改善されない。
【００１８】
この発明は、このような問題点を解決しようとするものである。
【００１９】
【課題を解決するための手段】
このため、この発明においては、
全体が１チップＩＣされるとともに、縦続接続されたｎ個（ｎは２以上の整数）のアンプを有し、
上記ｎ個のアンプのそれぞれにおいて、
第１および第２のトランジスタのエミッタが第１の定電流源に接続されて第１の差動アンプが構成され、
第３および第４のトランジスタのエミッタが第２の定電流源に接続されて第２の差動アンプが構成され、
上記第１および第４のトランジスタのベースが、第１および第２の抵抗器を通じて上記アンプの入力端に共通に接続され、
上記第１および第４のトランジスタのコレクタおよび上記第２および第３のトランジスタのコレクタが負荷に接続され、
この負荷が、ドライブ段および出力用のトランジスタを通じて出力端に接続されることにより、上記第１および第４のトランジスタのベースの入力に対して逆相の出力が上記出力端に取り出されるとともに、
上記出力端と、上記第１および第４のトランジスタのベースとの間に、負帰還用の第３および第４の抵抗器が接続され、
上記ｎ個のアンプうち、第１段のアンプにおける上記入力端が入力端子に接続され、
上記ｎ個のアンプうち、第２段〜第ｎ段のアンプにおける上記入力端は前段のアンプの出力端にそれぞれ接続され、
上記ｎ個のアンプうち、第ｎ段のアンプの出力端は上記出力端子に接続され、
上記第１〜第３の抵抗器は互い等しい値とされ、
上記ｎ個のアンプのそれぞれごとに、上記第１〜第３の抵抗器と上記第４の抵抗器とは、所定の抵抗比とされ、
上記ｎ個のアンプのそれぞれごとに、制御信号にしたがって、上記第１および第２の定電流源の一方を動作状態あるいは不動作状態に制御するとともに、他方を上記一方とは逆に動作状態あるいは不動作状態に制御することにより、上記入力端子と上記出力端子との間の総合の利得を、所定のステップで２のｎ乗とおりに切り換える
ようにした利得制御アンプ
とするものである。
したがって、切り換え回路の切り換えに対応して、総合利得が制御ステップの大きさを単位として変更される。
【００２０】
【発明の実施の形態】
図１は、この発明の前提となる利得制御アンプの一形態を示し、ここでは利得を０〜63dBの範囲で１dBステップで変更できるようにした場合である。
【００２１】
すなわち、オペアンプＡ6 が設けられ、その反転入力端が抵抗器Ｒ61を通じて入力端子Ｔi に接続され、その出力端が、利得切り換え用のスイッチ回路Ｓ6 の親接点に接続されるとともに、各子接点が負帰還用の抵抗器Ｒ62、Ｒ63を通じて反転入力端に接続される。また、オペアンプＡ6 の非反転入力端は、バイアス電源ＶB に接続される。こうして、初段のアンプ６が構成される。
【００２２】
また、オペアンプＡ5 、抵抗器Ｒ51〜Ｒ53、スイッチ回路Ｓ5 が、初段のアンプ６と同様に接続されて第２段目のアンプ５が構成され、オペアンプＡ4 、抵抗器Ｒ41〜Ｒ43、スイッチ回路Ｓ4 が、初段のアンプ６と同様に接続されて第３段目のアンプ４が構成される。なお、このとき、抵抗器Ｒ51の入力側はオペアンプＡ6 の出力端に接続され、抵抗器Ｒ41の入力側はオペアンプＡ5 の出力端に接続される。
【００２３】
さらに、以下同様に、オペアンプＡ1 〜Ａ3 、抵抗器（Ｒ11〜Ｒ13）〜（Ｒ31〜Ｒ33）、スイッチ回路Ｓ1 〜Ｓ3 が、初段のアンプ６と同様に接続されて第４段目〜第６段目のアンプ１〜３がそれぞれ構成される。そして、アンプ１〜３は、この順番に縦続接続されるとともに、抵抗器Ｒ11の入力側がオペアンプ４の出力端に接続され、オペアンプ３の出力端が出力端子Ｔo に接続される。
【００２４】
そして、このとき、
Ｒ62＝39.81 ×Ｒ61 Ｒ63＝Ｒ61
Ｒ52＝ 6.310×Ｒ51 Ｒ53＝Ｒ51
Ｒ42＝ 2.512×Ｒ41 Ｒ43＝Ｒ41
Ｒ32＝ 1.585×Ｒ31 Ｒ33＝Ｒ31
Ｒ22＝ 1.259×Ｒ21 Ｒ23＝Ｒ21
Ｒ12＝ 1.122×Ｒ11 Ｒ13＝Ｒ11
とされる。また、オペアンプＡ6 〜Ａ1 の裸利得は充分に大きいものとされる。こうして、利得制御アンプ１０が構成される。なお、この利得制御アンプ１０は、全体が１チップＩＣ化される。
【００２５】
このような構成によれば、端子Ｔi に信号が供給されると、その信号は、アンプ６〜４、１〜３により順に増幅されて端子Ｔo に出力される。
【００２６】
そして、その場合、例えばアンプ６において、スイッチ回路Ｓ6 を図のように抵抗器Ｒ63側に切り換えたときには、オペアンプＡ6 には、抵抗器Ｒ63を通じて負帰還がかかるので、このときの利得Ａ6Lは、
となる。
【００２７】
また、スイッチ回路Ｓ6 を図とは逆に抵抗器Ｒ62側に切り換えたときには、オペアンプＡ6 には、抵抗器Ｒ62を通じて負帰還がかかるので、このときの利得Ａ6Hは、
となる。つまり、アンプ６の利得は、スイッチ回路Ｓ6 の切り換えにしたがって、０dBと32dBとの２段階に切り換わることになる。
【００２８】
そして、抵抗器Ｒ52〜Ｒ11の値が上記のように設定されているので、スイッチ回路Ｓ5 〜Ｓ1 の切り換えにしたがって、同様に、
アンプ５の利得は、０dBあるいは16dB
アンプ４の利得は、０dBあるいは８dB
アンプ３の利得は、０dBあるいは４dB
アンプ２の利得は、０dBあるいは２dB
アンプ１の利得は、０dBあるいは１dB
に、それぞれ切り換わる。つまり、アンプ６〜１の利得は、０dBと、１dBを単位利得とした２のｎ乗倍（ｎ＝０〜５）の利得との間でそれぞれ切り換わる。
【００２９】
したがって、スイッチ回路Ｓ6 〜Ｓ1 の切り換え状態を組み合わせることにより、入力端子Ｔi と出力端子Ｔo との間の利得は、０dB〜63dBとの間を、１dBステップで変化することになる。
【００３０】
こうして、上述の回路１０は利得制御アンプとして動作するが、この場合、アンプ６〜１の利得は、抵抗器Ｒ62〜Ｒ12、Ｒ63〜Ｒ13と、抵抗器Ｒ61〜Ｒ11との抵抗比で決まるので、目的とする利得を容易に高い精度で得ることができる。例えば、抵抗比の誤差が１％以下であれば、利得の誤差も１％以下、すなわち、0.1dB 以下とすることができる。また、その抵抗比は、ＩＣ化したときでも、高い精度で実現できるので、利得制御アンプ１０のＩＣ化が容易である。
【００３１】
さらに、利得を変更しても、利得の精度が高いので、利得制御アンプ１０を例えば図４の受信機のＡＧＣアンプ１５Ｉ、１５Ｑに適用した場合、利得の相対精度が高く、したがって、信号ＳII、ＳIQを適切に処理することができる。
【００３２】
また、負帰還アンプを組み合わせて利得制御アンプ１０を構成しているので、基本的に低歪みであり、出力電力もオペアンプＡ6 〜Ａ1 本来の出力電力で決まり、最大出力が利得制御により変化することがない。したがって、ダイナミックレンジが広くて安定な利得制御アンプとすることができる。
【００３３】
さらに、利得の最も大きいアンプ６を初段としているので、オペアンプＡ6 の負荷は大きくなり、したがって、消費電力を抑えることができるとともに、低ノイズとすることができる。また、利得が中程度のアンプ３を最終段としているので、その負荷の値はやや小さくなり、したがって、端子Ｔo に接続される負荷の影響を受けにくくなる。
【００３４】
ところで、上述の利得制御アンプ１０においては、スイッチ回路Ｓ6 〜Ｓ1 がオペアンプＡ6 〜Ａ1 の負帰還ラインに設けられているので、スイッチ回路Ｓ6 〜Ｓ1 の直線性や親接点と子接点との間のオン抵抗の影響を受けることがある。
【００３５】
そこで、この発明においては、例えば図２に示すように、利得制御アンプ１０の各段において、並列接続された２つのアンプの動作・不動作を切り換えることにより利得を制御するものである。なお、各段はやはり同様の構成とされるので、図２においては、初段のアンプ６を代表して示す。
【００３６】
そして、図２において、トランジスタＱ61、Ｑ62のエミッタが、定電流源用のトランジスタＰ62のコレクタに接続されて第１の差動アンプ６１が構成されるとともに、トランジスタＱ63、Ｑ64のエミッタが定電流源用のトランジスタＰ65のコレクタに接続されて第２の差動アンプ６２が構成される。
【００３７】
そして、入力信号電圧ｅi が、抵抗器Ｒ61、Ｒ64を通じてトランジスタＱ61、Ｑ64のベースに供給されるとともに、トランジスタＱ61、Ｑ64のコレクタがトランジスタＱ65のコレクタに接続され、トランジスタＱ62、Ｑ63のコレクタがトランジスタＱ66のコレクタに接続される。この場合、トランジスタＱ65、Ｑ66は、トランジスタＱ65を入力側とし、かつ、電源ラインを基準電位点としてカレントミラー回路６３を構成しているものである。また、例えば、
Ｒ64＝Ｒ61
とされる。したがって、差動アンプ６１、６２は、入力信号および出力信号に対して並列接続されたことになる。
【００３８】
さらに、トランジスタＱ62、Ｑ63、Ｑ66のコレクタ出力が、ドライブ回路６４を通じて出力用のトランジスタＱ67、Ｑ68のベースに供給されるとともに、トランジスタＱ67、Ｑ68はプッシュプル接続されて出力電圧ｅo が取り出される。また、この出力端とトランジスタＱ61、Ｑ64のベースとの間に、負帰還用の抵抗器Ｒ63、Ｒ62が接続される。
【００３９】
さらに、差動アンプ６１、６２の動作・不動作を切り換え制御するための切り換え回路が、カレントミラー回路６５、６６により構成される。すなわち、トランジスタＰ61〜Ｐ63により、トランジスタＰ61を入力側とし、かつ、接地を基準電位点としてカレントミラー回路６５が構成され、トランジスタＰ61のベースが制御端子Ｔ6 に接続される。また、トランジスタＰ64、Ｐ65により、トランジスタＰ64を入力側とし、かつ、接地を基準電位点とするカレントミラー回路６６が構成され、トランジスタＱ64に抵抗器Ｒ65を通じて所定の大きさの電流が供給されるとともに、トランジスタＰ63のコレクタが、トランジスタＰ64のコレクタに接続される。
【００４０】
そして、アンプ５〜１も、このアンプ６と同様に構成されるとともに、アンプ６〜１が、図１の場合と同様、アンプ６、５、４、１、２、３の順に縦続接続されて利得制御アンプ１０が構成される。また、例えば図３に示すように、６ビットのＡ／Ｄコンバータ２１が設けられ、これに利得の制御信号、例えば図４における制御電圧Ｖ22が入力電圧として供給され、そのデジタル出力が利得制御アンプ１０に制御信号として供給される。なお、このとき、Ａ／Ｄコンバータ２１の出力ビットｂ5 〜ｂ0 は電流出力とされるとともに、ビットｂ5 〜ｂ0 がアンプ６〜１の制御端子Ｔ6 〜Ｔ1 に供給される。
【００４１】
このような構成によれば、図２において、端子Ｔ6 が“Ｈ”レベルのときには、トランジスタＰ61がオンになるので、トランジスタＰ62がオン（能動状態）になり、トランジスタＱ61、Ｑ62がトランジスタＰ62を定電流源とする差動アンプ６１として動作する。しかし、トランジスタＰ61がオンのときには、トランジスタＰ63もオンになるので、トランジスタＰ65はオフとなり、トランジスタＱ63、Ｑ64は差動アンプ６２として動作しない。
【００４２】
したがって、入力信号電圧ｅi は、差動アンプ６１により増幅された後、カレントミラー回路６３およびドライブ回路６４を通じてトランジスタＱ67、Ｑ68に供給される。したがって、このときの利得Ａ6Lは、抵抗器Ｒ61、Ｒ63により決まり、例えば０dBとなる。
【００４３】
一方、端子Ｔ6 が“Ｌ”レベルのときには、トランジスタＰ61がオフになるので、トランジスタＰ62がオフになり、トランジスタＱ61、Ｑ62は差動アンプ６１として動作しない。しかし、トランジスタＰ61がオフのときには、トランジスタＰ63もオフになるので、トランジスタＰ65がオンとなり、これによりトランジスタＱ63、Ｑ64はトランジスタＰ65を定電流源とする差動アンプ６２として動作する。
【００４４】
したがって、入力信号電圧ｅi は、差動アンプ６２により増幅された後、カレントミラー回路６３およびドライブ回路６４を通じてトランジスタＱ67、Ｑ68に供給される。したがって、このときの利得Ａ6Hは、抵抗器Ｒ64、Ｒ62により決まり、例えば32dBとなる。
【００４５】
そして、アンプ５〜１においても、端子Ｔ5 〜Ｔ1 のレベルに対応して利得が、０dBと、16、８、４、２、１dBとの２段階に切り換えられる。また、端子Ｔ6 〜Ｔ1 には、制御電圧Ｖ22からＡ／Ｄ変換された出力電流のビットｂ5 〜ｂ0 が供給される。したがって、アンプ６〜１の利得は、ビットｂ5 〜ｂ0 にそれぞれ対応して２段階に切り換えられるので、利得制御アンプ１０の利得は、制御電圧Ｖ22に対応して０〜63dBの間を１dBステップで変化する。
【００４６】
そして、この場合、図２および図３の利得制御アンプ１０によれば、アンプ６〜１における利得の切り換えは、差動アンプ６１、６２の動作・不動作で実現され、各利得は抵抗比で決まるので、利得の精度を高くすることができるとともに、直線性を損なうこともない。また、利得の切り換えが簡単である。
【００４７】
なお、上述において、例えば、アンプ６〜１の利得をＧ〔dB〕と、（32＋Ｇ）〜（１＋Ｇ）〔dB〕との間で切り換えるようにすれば、利得の制御範囲を６Ｇ〜（６Ｇ＋63）dBとすることができる。あるいは、例えば、利得が０dBと0.5dB との間で切り換わるアンプを追加すれば、利得を0.5dB ステップで変更することができる。すなわち、利得の可変範囲およびステップは必要に応じて変更することができ、その場合には、アンプの段数およびそれぞれの利得を対応して変更すればよい。
【００４８】
【発明の効果】
この発明によれば、目的とする利得を容易に高い精度で得ることができる。また、ＩＣ化が容易である。さらに、複数の信号ラインのそれぞれに設けた場合、利得の相対精度を高くすることができる。また、基本的に低歪みであり、ダイナミックレンジが広くて安定な利得制御アンプとすることができる。
【図面の簡単な説明】
【図１】この発明の一形態を示す接続図である。
【図２】この発明の他の形態の一部を示す接続図である。
【図３】この発明の使用状態を示す接続図である。
【図４】受信機の一形態を示す系統図である。
【図５】この発明を説明するための接続図である。
【図６】この発明を説明するための接続図である。
【図７】この発明を説明するための特性図である。
【符号の説明】
１〜６…アンプ、１０…利得制御アンプ、６１および６２…差動アンプ、６３、６５および６６…カレントミラー回路、６４…ドライブ回路、Ａ1 〜Ａ6 …オペアンプ、Ｓ1 〜Ｓ6 …スイッチ回路
【発明の属する技術分野】
この発明は、利得制御アンプに関する。
【０００２】
【従来の技術】
いわゆるダイレクトコンバージョン方式の受信機は、例えば図４に示すように構成されている。すなわち、図４は、ＡＭ放送用の受信機の場合であり、アンテナ同調回路１１において、目的とする周波数ｆRXの受信信号ＳRXが
ＳRX＝Ａsin ωRXｔ
Ａ ：オーディオ信号（変調信号）
ωRX＝２πｆRX
が選択されて取り出される。なお、以後の信号処理においては、各信号の相対的な振幅および位相が関係するだけなので、上式および以後の説明においては、各信号の初期位相は省略する。
【０００３】
そして、この信号ＳRXが、高周波アンプ１２を通じて第１および第２のミキサ回路１３Ｉおよび１３Ｑに供給される。
【０００４】
また、局部発振回路１９がＰＬＬにより構成され、
ＳLI＝Ｂcos ωRXｔ
ＳLQ＝Ｂsin ωRXｔ
Ｂ：振幅（一定値）
で示される局部発振信号ＳLI、ＳLQが形成され、これら信号ＳLI、ＳLQがミキサ回路１３Ｉ、１３Ｑにそれぞれ供給される。
【０００５】
したがって、ミキサ回路１３Ｉ、１３Ｑの出力信号ＳII、ＳIQは、
【０００６】
そして、これら信号ＳII、ＳIQが、ローパスフィルタ１４Ｉ、１４Ｑに供給されて不要な周波数の信号成分が除去されてからＡＧＣ用の利得制御アンプ１５Ｉ、１５Ｑを通じて移相回路１６Ｉ、１６Ｑに供給される。この場合、移相回路１６Ｉが信号ＳIIを値φだけ移相するとともに、移相回路１６Ｑが信号ＳIQを値（φ＋90°）だけ移相するものであり、この移相により、必要とする信号帯域において、信号ＳIQが信号ＳIIに対して90°進相され、信号ＳII、ＳIQは、
【０００７】
そして、これら信号ＳII、ＳIQが減算回路１７に供給されて減算され、減算回路１７からは
【０００８】
また、このとき、アンプ１５Ｉ、１５Ｑの出力信号ＳII、ＳIQが、検波回路２１Ｉ、２１Ｑに供給されて信号ＳII、ＳIQのレベルに対応してレベルの変化する直流電圧が取り出され、これら電圧が加算回路２２に供給されて加算される。そして、この加算回路２２の出力電圧Ｖ22が利得制御アンプ１５Ｉ、１５Ｑにその利得の制御信号として供給され、アンプ１５Ｉ、１５Ｑから出力される信号ＳII、ＳIQは、そのレベルが一定となるように制御され、したがって、ＡＧＣが行われる。
【０００９】
そして、この受信機によれば、受信周波数ｆRXから音声周波数だけ離れた周波数位置の信号は、ミキサ回路１３Ｉ、１３Ｑによりローパスフィルタ１４Ｉ、１４Ｑの通過帯域外に周波数変換されるので、受信帯域外にイメージ妨害を生じることがない。
【００１０】
また、選択度特性はローパスフィルタ１４Ｉ、１４Ｑで決定されるとともに、ベースバンドの処理となるので、セラミックフィルタのような選択素子が不要であり、比較的Ｑの低い素子で必要な特性を得ることができる。したがって、小型化、低消費電力化、ＩＣ化にとって有利である。
【００１１】
なお、図４の受信機が、例えばデジタルオーディオ放送の受信機の場合には、アンプ１５Ｉ、１５Ｑの出力信号ＳII、ＳIQが、Ａ／Ｄコンバータに供給されてデジタル信号にＡ／Ｄ変換され、そのデジタル信号を処理することにより目的とするデジタルデータが取り出される。また、そのとき、そのデジタル信号から電圧Ｖ22が形成されてアンプ１５Ｉ、１５Ｑの利得が制御され、アンプ１５Ｉ、１５ＱからＡ／Ｄコンバータに供給される信号ＳII、ＳIQの振幅が、Ａ／Ｄコンバータのダイナミックレンジ（許容入力レベル）に適合するように、ＡＧＣが行われる。
【００１２】
【発明が解決しようとする課題】
ところで、利得制御アンプとして、例えば図５あるいは図６に示すような回路が知られている。すなわち、図５の回路においては、制御電圧にしたがってトランジスタＱ3 のコレクタ電流が変化してトランジスタＱ1 、Ｑ2 のコレクタ電流が変化し、これにより利得が変化する。また、図６の回路においては、トランジスタＱ1 、Ｑ2 からの信号電流が、トランジスタＱ4 、Ｑ7 と、トランジスタＱ5 、Ｑ6 と分流するとともに、その分流比が制御電圧にしたがって変化するので、利得が変化する。
【００１３】
したがって、これらの回路を、図４により説明した受信機の利得制御アンプ１５Ｉ、１５Ｑとして使用することが考えられる。
【００１４】
ところが、図４の受信機においては、上述の数式からも明らかなように、信号ＳII、ＳIQのレベルのバランスが取れている必要があり、このためには、アンプ１５Ｉ、１５Ｑの利得が、小さい利得から大きい利得まで揃っている必要がある。また、ＡＧＣを行うのであるから、大きな利得を必要とするとともに、ダイナミックレンジの広いことも要求される。
【００１５】
しかし、上記のような可変利得アンプにおいては、その利得を設定値に対して１％以下の誤差で実現したり、80〜100dB といった大きな利得を得ることは困難である。
【００１６】
また、図５および図６の回路は、アンプとしての直線性がトランジスタＱ1 、Ｑ2 の特性そのものとなり、入力レベルが大きいときには、歪みが大きくなってしまう。また、トランジスタＱ1 、Ｑ2 の利得が温度により変化してしまう。
【００１７】
さらに、図５および図６の回路は、図７に示すような入出力特性であり、利得を小さくするほど、取り出すことのできる最大出力が低下してしまう。また、利得制御により取り扱える入力信号のレベルを大きくすることもできない。この場合、図６の回路においては、抵抗器Ｒ1 、Ｒ2 により電流負帰還がかかっているので、諸特性が改善はされるが、図７に示す入出力特性は改善されない。
【００１８】
この発明は、このような問題点を解決しようとするものである。
【００１９】
【課題を解決するための手段】
このため、この発明においては、
全体が１チップＩＣされるとともに、縦続接続されたｎ個（ｎは２以上の整数）のアンプを有し、
上記ｎ個のアンプのそれぞれにおいて、
第１および第２のトランジスタのエミッタが第１の定電流源に接続されて第１の差動アンプが構成され、
第３および第４のトランジスタのエミッタが第２の定電流源に接続されて第２の差動アンプが構成され、
上記第１および第４のトランジスタのベースが、第１および第２の抵抗器を通じて上記アンプの入力端に共通に接続され、
上記第１および第４のトランジスタのコレクタおよび上記第２および第３のトランジスタのコレクタが負荷に接続され、
この負荷が、ドライブ段および出力用のトランジスタを通じて出力端に接続されることにより、上記第１および第４のトランジスタのベースの入力に対して逆相の出力が上記出力端に取り出されるとともに、
上記出力端と、上記第１および第４のトランジスタのベースとの間に、負帰還用の第３および第４の抵抗器が接続され、
上記ｎ個のアンプうち、第１段のアンプにおける上記入力端が入力端子に接続され、
上記ｎ個のアンプうち、第２段〜第ｎ段のアンプにおける上記入力端は前段のアンプの出力端にそれぞれ接続され、
上記ｎ個のアンプうち、第ｎ段のアンプの出力端は上記出力端子に接続され、
上記第１〜第３の抵抗器は互い等しい値とされ、
上記ｎ個のアンプのそれぞれごとに、上記第１〜第３の抵抗器と上記第４の抵抗器とは、所定の抵抗比とされ、
上記ｎ個のアンプのそれぞれごとに、制御信号にしたがって、上記第１および第２の定電流源の一方を動作状態あるいは不動作状態に制御するとともに、他方を上記一方とは逆に動作状態あるいは不動作状態に制御することにより、上記入力端子と上記出力端子との間の総合の利得を、所定のステップで２のｎ乗とおりに切り換える
ようにした利得制御アンプ
とするものである。
したがって、切り換え回路の切り換えに対応して、総合利得が制御ステップの大きさを単位として変更される。
【００２０】
【発明の実施の形態】
図１は、この発明の前提となる利得制御アンプの一形態を示し、ここでは利得を０〜63dBの範囲で１dBステップで変更できるようにした場合である。
【００２１】
すなわち、オペアンプＡ6 が設けられ、その反転入力端が抵抗器Ｒ61を通じて入力端子Ｔi に接続され、その出力端が、利得切り換え用のスイッチ回路Ｓ6 の親接点に接続されるとともに、各子接点が負帰還用の抵抗器Ｒ62、Ｒ63を通じて反転入力端に接続される。また、オペアンプＡ6 の非反転入力端は、バイアス電源ＶB に接続される。こうして、初段のアンプ６が構成される。
【００２２】
また、オペアンプＡ5 、抵抗器Ｒ51〜Ｒ53、スイッチ回路Ｓ5 が、初段のアンプ６と同様に接続されて第２段目のアンプ５が構成され、オペアンプＡ4 、抵抗器Ｒ41〜Ｒ43、スイッチ回路Ｓ4 が、初段のアンプ６と同様に接続されて第３段目のアンプ４が構成される。なお、このとき、抵抗器Ｒ51の入力側はオペアンプＡ6 の出力端に接続され、抵抗器Ｒ41の入力側はオペアンプＡ5 の出力端に接続される。
【００２３】
さらに、以下同様に、オペアンプＡ1 〜Ａ3 、抵抗器（Ｒ11〜Ｒ13）〜（Ｒ31〜Ｒ33）、スイッチ回路Ｓ1 〜Ｓ3 が、初段のアンプ６と同様に接続されて第４段目〜第６段目のアンプ１〜３がそれぞれ構成される。そして、アンプ１〜３は、この順番に縦続接続されるとともに、抵抗器Ｒ11の入力側がオペアンプ４の出力端に接続され、オペアンプ３の出力端が出力端子Ｔo に接続される。
【００２４】
そして、このとき、
Ｒ62＝39.81 ×Ｒ61 Ｒ63＝Ｒ61
Ｒ52＝ 6.310×Ｒ51 Ｒ53＝Ｒ51
Ｒ42＝ 2.512×Ｒ41 Ｒ43＝Ｒ41
Ｒ32＝ 1.585×Ｒ31 Ｒ33＝Ｒ31
Ｒ22＝ 1.259×Ｒ21 Ｒ23＝Ｒ21
Ｒ12＝ 1.122×Ｒ11 Ｒ13＝Ｒ11
とされる。また、オペアンプＡ6 〜Ａ1 の裸利得は充分に大きいものとされる。こうして、利得制御アンプ１０が構成される。なお、この利得制御アンプ１０は、全体が１チップＩＣ化される。
【００２５】
このような構成によれば、端子Ｔi に信号が供給されると、その信号は、アンプ６〜４、１〜３により順に増幅されて端子Ｔo に出力される。
【００２６】
そして、その場合、例えばアンプ６において、スイッチ回路Ｓ6 を図のように抵抗器Ｒ63側に切り換えたときには、オペアンプＡ6 には、抵抗器Ｒ63を通じて負帰還がかかるので、このときの利得Ａ6Lは、
【００２７】
また、スイッチ回路Ｓ6 を図とは逆に抵抗器Ｒ62側に切り換えたときには、オペアンプＡ6 には、抵抗器Ｒ62を通じて負帰還がかかるので、このときの利得Ａ6Hは、
【００２８】
そして、抵抗器Ｒ52〜Ｒ11の値が上記のように設定されているので、スイッチ回路Ｓ5 〜Ｓ1 の切り換えにしたがって、同様に、
アンプ５の利得は、０dBあるいは16dB
アンプ４の利得は、０dBあるいは８dB
アンプ３の利得は、０dBあるいは４dB
アンプ２の利得は、０dBあるいは２dB
アンプ１の利得は、０dBあるいは１dB
に、それぞれ切り換わる。つまり、アンプ６〜１の利得は、０dBと、１dBを単位利得とした２のｎ乗倍（ｎ＝０〜５）の利得との間でそれぞれ切り換わる。
【００２９】
したがって、スイッチ回路Ｓ6 〜Ｓ1 の切り換え状態を組み合わせることにより、入力端子Ｔi と出力端子Ｔo との間の利得は、０dB〜63dBとの間を、１dBステップで変化することになる。
【００３０】
こうして、上述の回路１０は利得制御アンプとして動作するが、この場合、アンプ６〜１の利得は、抵抗器Ｒ62〜Ｒ12、Ｒ63〜Ｒ13と、抵抗器Ｒ61〜Ｒ11との抵抗比で決まるので、目的とする利得を容易に高い精度で得ることができる。例えば、抵抗比の誤差が１％以下であれば、利得の誤差も１％以下、すなわち、0.1dB 以下とすることができる。また、その抵抗比は、ＩＣ化したときでも、高い精度で実現できるので、利得制御アンプ１０のＩＣ化が容易である。
【００３１】
さらに、利得を変更しても、利得の精度が高いので、利得制御アンプ１０を例えば図４の受信機のＡＧＣアンプ１５Ｉ、１５Ｑに適用した場合、利得の相対精度が高く、したがって、信号ＳII、ＳIQを適切に処理することができる。
【００３２】
また、負帰還アンプを組み合わせて利得制御アンプ１０を構成しているので、基本的に低歪みであり、出力電力もオペアンプＡ6 〜Ａ1 本来の出力電力で決まり、最大出力が利得制御により変化することがない。したがって、ダイナミックレンジが広くて安定な利得制御アンプとすることができる。
【００３３】
さらに、利得の最も大きいアンプ６を初段としているので、オペアンプＡ6 の負荷は大きくなり、したがって、消費電力を抑えることができるとともに、低ノイズとすることができる。また、利得が中程度のアンプ３を最終段としているので、その負荷の値はやや小さくなり、したがって、端子Ｔo に接続される負荷の影響を受けにくくなる。
【００３４】
ところで、上述の利得制御アンプ１０においては、スイッチ回路Ｓ6 〜Ｓ1 がオペアンプＡ6 〜Ａ1 の負帰還ラインに設けられているので、スイッチ回路Ｓ6 〜Ｓ1 の直線性や親接点と子接点との間のオン抵抗の影響を受けることがある。
【００３５】
そこで、この発明においては、例えば図２に示すように、利得制御アンプ１０の各段において、並列接続された２つのアンプの動作・不動作を切り換えることにより利得を制御するものである。なお、各段はやはり同様の構成とされるので、図２においては、初段のアンプ６を代表して示す。
【００３６】
そして、図２において、トランジスタＱ61、Ｑ62のエミッタが、定電流源用のトランジスタＰ62のコレクタに接続されて第１の差動アンプ６１が構成されるとともに、トランジスタＱ63、Ｑ64のエミッタが定電流源用のトランジスタＰ65のコレクタに接続されて第２の差動アンプ６２が構成される。
【００３７】
そして、入力信号電圧ｅi が、抵抗器Ｒ61、Ｒ64を通じてトランジスタＱ61、Ｑ64のベースに供給されるとともに、トランジスタＱ61、Ｑ64のコレクタがトランジスタＱ65のコレクタに接続され、トランジスタＱ62、Ｑ63のコレクタがトランジスタＱ66のコレクタに接続される。この場合、トランジスタＱ65、Ｑ66は、トランジスタＱ65を入力側とし、かつ、電源ラインを基準電位点としてカレントミラー回路６３を構成しているものである。また、例えば、
Ｒ64＝Ｒ61
とされる。したがって、差動アンプ６１、６２は、入力信号および出力信号に対して並列接続されたことになる。
【００３８】
さらに、トランジスタＱ62、Ｑ63、Ｑ66のコレクタ出力が、ドライブ回路６４を通じて出力用のトランジスタＱ67、Ｑ68のベースに供給されるとともに、トランジスタＱ67、Ｑ68はプッシュプル接続されて出力電圧ｅo が取り出される。また、この出力端とトランジスタＱ61、Ｑ64のベースとの間に、負帰還用の抵抗器Ｒ63、Ｒ62が接続される。
【００３９】
さらに、差動アンプ６１、６２の動作・不動作を切り換え制御するための切り換え回路が、カレントミラー回路６５、６６により構成される。すなわち、トランジスタＰ61〜Ｐ63により、トランジスタＰ61を入力側とし、かつ、接地を基準電位点としてカレントミラー回路６５が構成され、トランジスタＰ61のベースが制御端子Ｔ6 に接続される。また、トランジスタＰ64、Ｐ65により、トランジスタＰ64を入力側とし、かつ、接地を基準電位点とするカレントミラー回路６６が構成され、トランジスタＱ64に抵抗器Ｒ65を通じて所定の大きさの電流が供給されるとともに、トランジスタＰ63のコレクタが、トランジスタＰ64のコレクタに接続される。
【００４０】
そして、アンプ５〜１も、このアンプ６と同様に構成されるとともに、アンプ６〜１が、図１の場合と同様、アンプ６、５、４、１、２、３の順に縦続接続されて利得制御アンプ１０が構成される。また、例えば図３に示すように、６ビットのＡ／Ｄコンバータ２１が設けられ、これに利得の制御信号、例えば図４における制御電圧Ｖ22が入力電圧として供給され、そのデジタル出力が利得制御アンプ１０に制御信号として供給される。なお、このとき、Ａ／Ｄコンバータ２１の出力ビットｂ5 〜ｂ0 は電流出力とされるとともに、ビットｂ5 〜ｂ0 がアンプ６〜１の制御端子Ｔ6 〜Ｔ1 に供給される。
【００４１】
このような構成によれば、図２において、端子Ｔ6 が“Ｈ”レベルのときには、トランジスタＰ61がオンになるので、トランジスタＰ62がオン（能動状態）になり、トランジスタＱ61、Ｑ62がトランジスタＰ62を定電流源とする差動アンプ６１として動作する。しかし、トランジスタＰ61がオンのときには、トランジスタＰ63もオンになるので、トランジスタＰ65はオフとなり、トランジスタＱ63、Ｑ64は差動アンプ６２として動作しない。
【００４２】
したがって、入力信号電圧ｅi は、差動アンプ６１により増幅された後、カレントミラー回路６３およびドライブ回路６４を通じてトランジスタＱ67、Ｑ68に供給される。したがって、このときの利得Ａ6Lは、抵抗器Ｒ61、Ｒ63により決まり、例えば０dBとなる。
【００４３】
一方、端子Ｔ6 が“Ｌ”レベルのときには、トランジスタＰ61がオフになるので、トランジスタＰ62がオフになり、トランジスタＱ61、Ｑ62は差動アンプ６１として動作しない。しかし、トランジスタＰ61がオフのときには、トランジスタＰ63もオフになるので、トランジスタＰ65がオンとなり、これによりトランジスタＱ63、Ｑ64はトランジスタＰ65を定電流源とする差動アンプ６２として動作する。
【００４４】
したがって、入力信号電圧ｅi は、差動アンプ６２により増幅された後、カレントミラー回路６３およびドライブ回路６４を通じてトランジスタＱ67、Ｑ68に供給される。したがって、このときの利得Ａ6Hは、抵抗器Ｒ64、Ｒ62により決まり、例えば32dBとなる。
【００４５】
そして、アンプ５〜１においても、端子Ｔ5 〜Ｔ1 のレベルに対応して利得が、０dBと、16、８、４、２、１dBとの２段階に切り換えられる。また、端子Ｔ6 〜Ｔ1 には、制御電圧Ｖ22からＡ／Ｄ変換された出力電流のビットｂ5 〜ｂ0 が供給される。したがって、アンプ６〜１の利得は、ビットｂ5 〜ｂ0 にそれぞれ対応して２段階に切り換えられるので、利得制御アンプ１０の利得は、制御電圧Ｖ22に対応して０〜63dBの間を１dBステップで変化する。
【００４６】
そして、この場合、図２および図３の利得制御アンプ１０によれば、アンプ６〜１における利得の切り換えは、差動アンプ６１、６２の動作・不動作で実現され、各利得は抵抗比で決まるので、利得の精度を高くすることができるとともに、直線性を損なうこともない。また、利得の切り換えが簡単である。
【００４７】
なお、上述において、例えば、アンプ６〜１の利得をＧ〔dB〕と、（32＋Ｇ）〜（１＋Ｇ）〔dB〕との間で切り換えるようにすれば、利得の制御範囲を６Ｇ〜（６Ｇ＋63）dBとすることができる。あるいは、例えば、利得が０dBと0.5dB との間で切り換わるアンプを追加すれば、利得を0.5dB ステップで変更することができる。すなわち、利得の可変範囲およびステップは必要に応じて変更することができ、その場合には、アンプの段数およびそれぞれの利得を対応して変更すればよい。
【００４８】
【発明の効果】
この発明によれば、目的とする利得を容易に高い精度で得ることができる。また、ＩＣ化が容易である。さらに、複数の信号ラインのそれぞれに設けた場合、利得の相対精度を高くすることができる。また、基本的に低歪みであり、ダイナミックレンジが広くて安定な利得制御アンプとすることができる。
【図面の簡単な説明】
【図１】この発明の一形態を示す接続図である。
【図２】この発明の他の形態の一部を示す接続図である。
【図３】この発明の使用状態を示す接続図である。
【図４】受信機の一形態を示す系統図である。
【図５】この発明を説明するための接続図である。
【図６】この発明を説明するための接続図である。
【図７】この発明を説明するための特性図である。
【符号の説明】
１〜６…アンプ、１０…利得制御アンプ、６１および６２…差動アンプ、６３、６５および６６…カレントミラー回路、６４…ドライブ回路、Ａ1 〜Ａ6 …オペアンプ、Ｓ1 〜Ｓ6 …スイッチ回路
Claims (2)
- 全体が１チップＩＣされるとともに、縦続接続されたｎ個（ｎは２以上の整数）のアンプを有し、
上記ｎ個のアンプのそれぞれにおいて、
第１および第２のトランジスタのエミッタが第１の定電流源に接続されて第１の差動アンプが構成され、
第３および第４のトランジスタのエミッタが第２の定電流源に接続されて第２の差動アンプが構成され、
上記第１および第４のトランジスタのベースが、第１および第２の抵抗器を通じて上記アンプの入力端に共通に接続され、
上記第１および第４のトランジスタのコレクタおよび上記第２および第３のトランジスタのコレクタが負荷に接続され、
この負荷が、ドライブ段および出力用のトランジスタを通じて出力端に接続されることにより、上記第１および第４のトランジスタのベースの入力に対して逆相の出力が上記出力端に取り出されるとともに、
上記出力端と、上記第１および第４のトランジスタのベースとの間に、負帰還用の第３および第４の抵抗器が接続され、
上記ｎ個のアンプうち、第１段のアンプにおける上記入力端が入力端子に接続され、
上記ｎ個のアンプうち、第２段〜第ｎ段のアンプにおける上記入力端は前段のアンプの出力端にそれぞれ接続され、
上記ｎ個のアンプうち、第ｎ段のアンプの出力端は上記出力端子に接続され、
上記第１〜第３の抵抗器は互い等しい値とされ、
上記ｎ個のアンプのそれぞれごとに、上記第１〜第３の抵抗器と上記第４の抵抗器とは、所定の抵抗比とされ、
上記ｎ個のアンプのそれぞれごとに、制御信号にしたがって、上記第１および第２の定電流源の一方を動作状態あるいは不動作状態に制御するとともに、他方を上記一方とは逆に動作状態あるいは不動作状態に制御することにより、上記入力端子と上記出力端子との間の総合の利得を、所定のステップで２のｎ乗とおりに切り換える
ようにした利得制御アンプ。 - 請求項１に記載の利得制御アンプにおいて、
ｎビットのＡ／Ｄコンバータを有し、
このＡ／Ｄコンバータに上記制御信号が供給され、
このＡ／Ｄコンバータの各出力ビットが、上記第１および第２の定電流源のそれぞれに上記動作状態あるいは不動作状態の制御信号として供給される
ようにした利得制御アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05162398A JP3944662B2 (ja) | 1998-03-04 | 1998-03-04 | 利得制御アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05162398A JP3944662B2 (ja) | 1998-03-04 | 1998-03-04 | 利得制御アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251851A JPH11251851A (ja) | 1999-09-17 |
| JP3944662B2 true JP3944662B2 (ja) | 2007-07-11 |
Family
ID=12892004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05162398A Expired - Fee Related JP3944662B2 (ja) | 1998-03-04 | 1998-03-04 | 利得制御アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3944662B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4618759B2 (ja) * | 1999-11-12 | 2011-01-26 | ジー・シー・ティー・セミコンダクター・インク | 単一チップｃｍｏｓ送信機／受信機およびその使用方法 |
| JP4779692B2 (ja) * | 2006-02-17 | 2011-09-28 | セイコーエプソン株式会社 | 発振回路及び物理量トランスデューサ |
| JP4867385B2 (ja) * | 2006-02-20 | 2012-02-01 | セイコーエプソン株式会社 | 発振回路及び物理量トランスデューサ |
| US8692809B2 (en) | 2006-07-06 | 2014-04-08 | Elo Touch Solutions, Inc. | Auto-gain switching module for acoustic touch systems |
| WO2008050171A1 (en) * | 2006-10-25 | 2008-05-02 | Sensitive Object | Automatic gain control circuit, system including such circuit and method for atuomatic gain control |
| JP2010245666A (ja) | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 増幅装置およびその制御方法 |
| CN109194298A (zh) * | 2018-08-31 | 2019-01-11 | 上海迦美信芯通讯技术有限公司 | 可编程增益控制放大器和导航接收机 |
-
1998
- 1998-03-04 JP JP05162398A patent/JP3944662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251851A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4071395B2 (ja) | 利得可変増幅器 | |
| EP1858161B1 (en) | Dual power mode transmitter | |
| KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
| US5872475A (en) | Variable attenuator | |
| JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| KR20080052472A (ko) | 멀티 프로토콜 송수신기에 대한 공유 고전력 송신 경로를위한 방법 및 시스템 | |
| JP2004072361A (ja) | ゲインコントロールアンプ、受信回路および無線通信装置 | |
| KR100464875B1 (ko) | 주파수 변환기 | |
| JP2008205962A (ja) | フィルタ回路 | |
| JP3944662B2 (ja) | 利得制御アンプ | |
| US20040014450A1 (en) | Signal receiving apparatus and gain control method using analog control AGC and step control AGC | |
| US8725105B2 (en) | Low noise amplifier and saw-less receiver with low-noise amplifier | |
| JPWO2008078468A1 (ja) | 送信装置及び通信装置 | |
| JPH09135131A (ja) | 可変利得増幅器 | |
| JPH11251850A (ja) | 可変利得増幅装置 | |
| WO2008044750A1 (fr) | Amplificateur à faible bruit | |
| JP3171247B2 (ja) | 多機能演算回路 | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| JP4115123B2 (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
| CN111064441A (zh) | 可变增益放大器、矢量调制移相器及通信装置 | |
| JP4310003B2 (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| JP2007096958A (ja) | Ａｇｃ回路およびそれを備えた高周波受信装置 | |
| JP2011101258A (ja) | プログラマブル可変利得増幅器及び無線通信装置 | |
| JP2000101353A (ja) | 周波数変換器 | |
| JP4110166B2 (ja) | 電力制御回路および無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
| LAPS | Cancellation because of no payment of annual fees |