JPH11251851A - 利得制御アンプ - Google Patents

Abstract

(57)【要約】 【課題】 利得制御アンプにおいて、利得を高精度で変
更できるようにする。 【解決手段】 アンプ６〜１を縦続接続する。アンプ６
〜１には、それぞれの利得を２段階に切り換える切り換
え回路Ｓ6 〜Ｓ1 を設ける。２段階の利得の一方は基準
利得とする。２段階の利得の他方は、利得制御時の制御
ステップの２の０乗倍〜５乗倍の利得に、基準利得を加
えた利得とする。アンプ６に入力信号を供給する。アン
プ３から切り換え回路Ｓ6 〜Ｓ1 の切り換えにしたがっ
た利得で増幅された出力信号を取り出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、利得制御アンプ
に関する。

【０００２】

【従来の技術】いわゆるダイレクトコンバージョン方式
の受信機は、例えば図４に示すように構成されている。
すなわち、図４は、ＡＭ放送用の受信機の場合であり、
アンテナ同調回路１１において、目的とする周波数ｆRX
の受信信号ＳRXが ＳRX＝Ａsin ωRXｔ Ａ ：オーディオ信号（変調信号） ωRX＝２πｆRX が選択されて取り出される。なお、以後の信号処理にお
いては、各信号の相対的な振幅および位相が関係するだ
けなので、上式および以後の説明においては、各信号の
初期位相は省略する。

【０００３】そして、この信号ＳRXが、高周波アンプ１
２を通じて第１および第２のミキサ回路１３Ｉおよび１
３Ｑに供給される。

【０００４】また、局部発振回路１９がＰＬＬにより構
成され、 ＳLI＝Ｂcos ωRXｔ ＳLQ＝Ｂsin ωRXｔ Ｂ：振幅（一定値） で示される局部発振信号ＳLI、ＳLQが形成され、これら
信号ＳLI、ＳLQがミキサ回路１３Ｉ、１３Ｑにそれぞれ
供給される。

【０００５】したがって、ミキサ回路１３Ｉ、１３Ｑの
出力信号ＳII、ＳIQは、 ＳII＝ＳRX・ＳLI ＝Ａsin ωRXｔ×Ｂcos ωRXｔ ＝α・sin ２ωRXｔ ＳIQ＝ＳRX・ＳLQ ＝Ａsin ωRXｔ×Ｂsin ωRXｔ ＝α｛１−cos ２ωRXｔ｝ α＝Ａ・Ｂ／２ となる。

【０００６】そして、これら信号ＳII、ＳIQが、ローパ
スフィルタ１４Ｉ、１４Ｑに供給されて不要な周波数の
信号成分が除去されてからＡＧＣ用の利得制御アンプ１
５Ｉ、１５Ｑを通じて移相回路１６Ｉ、１６Ｑに供給さ
れる。この場合、移相回路１６Ｉが信号ＳIIを値φだけ
移相するとともに、移相回路１６Ｑが信号ＳIQを値（φ
＋90°）だけ移相するものであり、この移相により、必
要とする信号帯域において、信号ＳIQが信号ＳIIに対し
て90°進相され、信号ＳII、ＳIQは、 ＳII＝α・sin ２ωRXｔ ＳIQ＝α｛１−cos （２ωRXｔ＋90°）｝ ＝α（１＋sin ２ωRXｔ） とされる。

【０００７】そして、これら信号ＳII、ＳIQが減算回路
１７に供給されて減算され、減算回路１７からは Ｓ17＝ＳIQ−ＳII ＝α（１＋sin ２ωRXｔ）−α・sin ２ωRXｔ ＝α ＝Ｂ／２×Ａ で示される信号Ｓ17、すなわち、信号ＳRXを変調してい
るオーディオ信号Ａが出力され、この信号Ａが端子１８
に取り出される。

【０００８】また、このとき、アンプ１５Ｉ、１５Ｑの
出力信号ＳII、ＳIQが、検波回路２１Ｉ、２１Ｑに供給
されて信号ＳII、ＳIQのレベルに対応してレベルの変化
する直流電圧が取り出され、これら電圧が加算回路２２
に供給されて加算される。そして、この加算回路２２の
出力電圧Ｖ22が利得制御アンプ１５Ｉ、１５Ｑにその利
得の制御信号として供給され、アンプ１５Ｉ、１５Ｑか
ら出力される信号ＳII、ＳIQは、そのレベルが一定とな
るように制御され、したがって、ＡＧＣが行われる。

【０００９】そして、この受信機によれば、受信周波数
ｆRXから音声周波数だけ離れた周波数位置の信号は、ミ
キサ回路１３Ｉ、１３Ｑによりローパスフィルタ１４
Ｉ、１４Ｑの通過帯域外に周波数変換されるので、受信
帯域外にイメージ妨害を生じることがない。

【００１０】また、選択度特性はローパスフィルタ１４
Ｉ、１４Ｑで決定されるとともに、ベースバンドの処理
となるので、セラミックフィルタのような選択素子が不
要であり、比較的Ｑの低い素子で必要な特性を得ること
ができる。したがって、小型化、低消費電力化、ＩＣ化
にとって有利である。

【００１１】なお、図４の受信機が、例えばデジタルオ
ーディオ放送の受信機の場合には、アンプ１５Ｉ、１５
Ｑの出力信号ＳII、ＳIQが、Ａ／Ｄコンバータに供給さ
れてデジタル信号にＡ／Ｄ変換され、そのデジタル信号
を処理することにより目的とするデジタルデータが取り
出される。また、そのとき、そのデジタル信号から電圧
Ｖ22が形成されてアンプ１５Ｉ、１５Ｑの利得が制御さ
れ、アンプ１５Ｉ、１５ＱからＡ／Ｄコンバータに供給
される信号ＳII、ＳIQの振幅が、Ａ／Ｄコンバータのダ
イナミックレンジ（許容入力レベル）に適合するよう
に、ＡＧＣが行われる。

【００１２】

【発明が解決しようとする課題】ところで、利得制御ア
ンプとして、例えば図５あるいは図６に示すような回路
が知られている。すなわち、図５の回路においては、制
御電圧にしたがってトランジスタＱ3 のコレクタ電流が
変化してトランジスタＱ1 、Ｑ2 のコレクタ電流が変化
し、これにより利得が変化する。また、図６の回路にお
いては、トランジスタＱ1 、Ｑ2 からの信号電流が、ト
ランジスタＱ4 、Ｑ7 と、トランジスタＱ5 、Ｑ6 と分
流するとともに、その分流比が制御電圧にしたがって変
化するので、利得が変化する。

【００１３】したがって、これらの回路を、図４により
説明した受信機の利得制御アンプ１５Ｉ、１５Ｑとして
使用することが考えられる。

【００１４】ところが、図４の受信機においては、上述
の数式からも明らかなように、信号ＳII、ＳIQのレベル
のバランスが取れている必要があり、このためには、ア
ンプ１５Ｉ、１５Ｑの利得が、小さい利得から大きい利
得まで揃っている必要がある。また、ＡＧＣを行うので
あるから、大きな利得を必要とするとともに、ダイナミ
ックレンジの広いことも要求される。

【００１５】しかし、上記のような可変利得アンプにお
いては、その利得を設定値に対して１％以下の誤差で実
現したり、80〜100dB といった大きな利得を得ることは
困難である。

【００１６】また、図５および図６の回路は、アンプと
しての直線性がトランジスタＱ1 、Ｑ2 の特性そのもの
となり、入力レベルが大きいときには、歪みが大きくな
ってしまう。また、トランジスタＱ1 、Ｑ2 の利得が温
度により変化してしまう。

【００１７】さらに、図５および図６の回路は、図７に
示すような入出力特性であり、利得を小さくするほど、
取り出すことのできる最大出力が低下してしまう。ま
た、利得制御により取り扱える入力信号のレベルを大き
くすることもできない。この場合、図６の回路において
は、抵抗器Ｒ1 、Ｒ2 により電流負帰還がかかっている
ので、諸特性が改善はされるが、図７に示す入出力特性
は改善されない。

【００１８】この発明は、このような問題点を解決しよ
うとするものである。

【００１９】

【課題を解決するための手段】このため、この発明にお
いては、第１〜第ｎ（ｎは２以上の整数）のアンプが縦
続接続され、上記第１〜第ｎのアンプは、それぞれの利
得を２段階に切り換える切り換え回路を有し、上記２段
階の利得の一方は基準利得とされ、上記２段階の利得の
他方は、利得制御時の制御ステップの２の０乗倍〜（ｎ
−１）乗倍の利得に、上記基準利得を加えた利得とさ
れ、上記第１のアンプに入力信号が供給され、上記第ｎ
のアンプから上記切り換え回路の切り換えにしたがった
利得で増幅された出力信号の取り出されるようにした利
得制御アンプとするものである。したがって、切り換え
回路の切り換えに対応して、総合利得が制御ステップの
大きさを単位として変更される。

【００２０】

【発明の実施の形態】図１は、この発明による利得制御
アンプの一形態を示し、ここでは利得を０〜63dBの範囲
で１dBステップで変更できるようにした場合である。

【００２１】すなわち、オペアンプＡ6 が設けられ、そ
の反転入力端が抵抗器Ｒ61を通じて入力端子Ｔi に接続
され、その出力端が、利得切り換え用のスイッチ回路Ｓ
6 の親接点に接続されるとともに、各子接点が負帰還用
の抵抗器Ｒ62、Ｒ63を通じて反転入力端に接続される。
また、オペアンプＡ6 の非反転入力端は、バイアス電源
ＶB に接続される。こうして、初段のアンプ６が構成さ
れる。

【００２２】また、オペアンプＡ5 、抵抗器Ｒ51〜Ｒ5
3、スイッチ回路Ｓ5 が、初段のアンプ６と同様に接続
されて第２段目のアンプ５が構成され、オペアンプＡ4
、抵抗器Ｒ41〜Ｒ43、スイッチ回路Ｓ4 が、初段のア
ンプ６と同様に接続されて第３段目のアンプ４が構成さ
れる。なお、このとき、抵抗器Ｒ51の入力側はオペアン
プＡ6 の出力端に接続され、抵抗器Ｒ41の入力側はオペ
アンプＡ5 の出力端に接続される。

【００２３】さらに、以下同様に、オペアンプＡ1 〜Ａ
3 、抵抗器（Ｒ11〜Ｒ13）〜（Ｒ31〜Ｒ33）、スイッチ
回路Ｓ1 〜Ｓ3 が、初段のアンプ６と同様に接続されて
第４段目〜第６段目のアンプ１〜３がそれぞれ構成され
る。そして、アンプ１〜３は、この順番に縦続接続され
るとともに、抵抗器Ｒ11の入力側がオペアンプ４の出力
端に接続され、オペアンプ３の出力端が出力端子Ｔo に
接続される。

【００２４】そして、このとき、 Ｒ62＝39.81 ×Ｒ61 Ｒ63＝Ｒ61 Ｒ52＝ 6.310×Ｒ51 Ｒ53＝Ｒ51 Ｒ42＝ 2.512×Ｒ41 Ｒ43＝Ｒ41 Ｒ32＝ 1.585×Ｒ31 Ｒ33＝Ｒ31 Ｒ22＝ 1.259×Ｒ21 Ｒ23＝Ｒ21 Ｒ12＝ 1.122×Ｒ11 Ｒ13＝Ｒ11 とされる。また、オペアンプＡ6 〜Ａ1 の裸利得は充分
に大きいものとされる。こうして、利得制御アンプ１０
が構成される。なお、この利得制御アンプ１０は、全体
が１チップＩＣ化される。

【００２５】このような構成によれば、端子Ｔi に信号
が供給されると、その信号は、アンプ６〜４、１〜３に
より順に増幅されて端子Ｔo に出力される。

【００２６】そして、その場合、例えばアンプ６におい
て、スイッチ回路Ｓ6 を図のように抵抗器Ｒ63側に切り
換えたときには、オペアンプＡ6 には、抵抗器Ｒ63を通
じて負帰還がかかるので、このときの利得Ａ6Lは、 Ａ6L＝Ｒ63／Ｒ61 ＝１〔倍〕 ＝０〔dB〕 となる。

【００２７】また、スイッチ回路Ｓ6 を図とは逆に抵抗
器Ｒ62側に切り換えたときには、オペアンプＡ6 には、
抵抗器Ｒ62を通じて負帰還がかかるので、このときの利
得Ａ6Hは、 Ａ6H＝Ｒ62／Ｒ61 ＝39.81 〔倍〕 ＝32〔dB〕 となる。つまり、アンプ６の利得は、スイッチ回路Ｓ6
の切り換えにしたがって、０dBと32dBとの２段階に切り
換わることになる。

【００２８】そして、抵抗器Ｒ52〜Ｒ11の値が上記のよ
うに設定されているので、スイッチ回路Ｓ5 〜Ｓ1 の切
り換えにしたがって、同様に、 アンプ５の利得は、０dBあるいは16dB アンプ４の利得は、０dBあるいは８dB アンプ３の利得は、０dBあるいは４dB アンプ２の利得は、０dBあるいは２dB アンプ１の利得は、０dBあるいは１ｄＢ に、それぞれ切り換わる。つまり、アンプ６〜１の利得
は、０ｄＢと、１dBを単位利得とした２のｎ乗倍（ｎ＝
０〜５）の利得との間でそれぞれ切り換わる。

【００２９】したがって、スイッチ回路Ｓ6 〜Ｓ1 の切
り換え状態を組み合わせることにより、入力端子Ｔi と
出力端子Ｔo との間の利得は、０dB〜63dBとの間を、１
dBステップで変化することになる。

【００３０】こうして、上述の回路１０は利得制御アン
プとして動作するが、この場合、アンプ６〜１の利得
は、抵抗器Ｒ62〜Ｒ12、Ｒ63〜Ｒ13と、抵抗器Ｒ61〜Ｒ
11との抵抗比で決まるので、目的とする利得を容易に高
い精度で得ることができる。例えば、抵抗比の誤差が１
％以下であれば、利得の誤差も１％以下、すなわち、0.
1dB 以下とすることができる。また、その抵抗比は、Ｉ
Ｃ化したときでも、高い精度で実現できるので、利得制
御アンプ１０のＩＣ化が容易である。

【００３１】さらに、利得を変更しても、利得の精度が
高いので、利得制御アンプ１０を例えば図４の受信機の
ＡＧＣアンプ１５Ｉ、１５Ｑに適用した場合、利得の相
対精度が高く、したがって、信号ＳII、ＳIQを適切に処
理することができる。

【００３２】また、負帰還アンプを組み合わせて利得制
御アンプ１０を構成しているので、基本的に低歪みであ
り、出力電力もオペアンプＡ6 〜Ａ1 本来の出力電力で
決まり、最大出力が利得制御により変化することがな
い。したがって、ダイナミックレンジが広くて安定な利
得制御アンプとすることができる。

【００３３】さらに、利得の最も大きいアンプ６を初段
としているので、オペアンプＡ6 の負荷は大きくなり、
したがって、消費電力を抑えることができるとともに、
低ノイズとすることができる。また、利得が中程度のア
ンプ３を最終段としているので、その負荷の値はやや小
さくなり、したがって、端子Ｔo に接続される負荷の影
響を受けにくくなる。

【００３４】ところで、上述の利得制御アンプ１０にお
いては、スイッチ回路Ｓ6 〜Ｓ1 がオペアンプＡ6 〜Ａ
1 の負帰還ラインに設けられているので、スイッチ回路
Ｓ6〜Ｓ1 の直線性や親接点と子接点との間のオン抵抗
の影響を受けることがある。

【００３５】そこで、図２に示す利得制御アンプ１０に
おいては、各段において、並列接続された２つのアンプ
の動作・不動作を切り換えることにより利得を制御する
ようにした場合である。なお、各段はやはり同様の構成
とされるので、図２においては、初段のアンプ６を代表
して示す。

【００３６】そして、図２において、トランジスタＱ6
1、Ｑ62のエミッタが、定電流源用のトランジスタＰ62
のコレクタに接続されて第１の差動アンプ６１が構成さ
れるとともに、トランジスタＱ63、Ｑ64のエミッタが定
電流源用のトランジスタＰ65のコレクタに接続されて第
２の差動アンプ６２が構成される。

【００３７】そして、入力信号電圧ｅi が、抵抗器Ｒ6
1、Ｒ64を通じてトランジスタＱ61、Ｑ64のベースに供
給されるとともに、トランジスタＱ61、Ｑ64のコレクタ
がトランジスタＱ65のコレクタに接続され、トランジス
タＱ62、Ｑ63のコレクタがトランジスタＱ66のコレクタ
に接続される。この場合、トランジスタＱ65、Ｑ66は、
トランジスタＱ65を入力側とし、かつ、電源ラインを基
準電位点としてカレントミラー回路６３を構成している
ものである。また、例えば、 Ｒ64＝Ｒ61 とされる。したがって、差動アンプ６１、６２は、入力
信号および出力信号に対して並列接続されたことにな
る。

【００３８】さらに、トランジスタＱ62、Ｑ63、Ｑ66の
コレクタ出力が、ドライブ回路６４を通じて出力用のト
ランジスタＱ67、Ｑ68のベースに供給されるとともに、
トランジスタＱ67、Ｑ68はプッシュプル接続されて出力
電圧ｅo が取り出される。また、この出力端とトランジ
スタＱ61、Ｑ64のベースとの間に、負帰還用の抵抗器Ｒ
63、Ｒ62が接続される。

【００３９】さらに、差動アンプ６１、６２の動作・不
動作を切り換え制御するための切り換え回路が、カレン
トミラー回路６５、６６により構成される。すなわち、
トランジスタＰ61〜Ｐ63により、トランジスタＰ61を入
力側とし、かつ、接地を基準電位点としてカレントミラ
ー回路６５が構成され、トランジスタＰ61のベースが制
御端子Ｔ6 に接続される。また、トランジスタＰ64、Ｐ
65により、トランジスタＰ64を入力側とし、かつ、接地
を基準電位点とするカレントミラー回路６６が構成さ
れ、トランジスタＱ64に抵抗器Ｒ65を通じて所定の大き
さの電流が供給されるとともに、トランジスタＰ63のコ
レクタが、トランジスタＰ64のコレクタに接続される。

【００４０】そして、アンプ５〜１も、このアンプ６と
同様に構成されるとともに、アンプ６〜１が、図１の場
合と同様、アンプ６、５、４、１、２、３の順に縦続接
続されて利得制御アンプ１０が構成される。また、例え
ば図３に示すように、６ビットのＡ／Ｄコンバータ２１
が設けられ、これに利得の制御信号、例えば図４におけ
る制御電圧Ｖ22が入力電圧として供給され、そのデジタ
ル出力が利得制御アンプ１０に制御信号として供給され
る。なお、このとき、Ａ／Ｄコンバータ２１の出力ビッ
トｂ5 〜ｂ0 は電流出力とされるとともに、ビットｂ5
〜ｂ0 がアンプ６〜１の制御端子Ｔ6 〜Ｔ1 に供給され
る。

【００４１】このような構成によれば、図２において、
端子Ｔ6 が“Ｈ”レベルのときには、トランジスタＰ61
がオンになるので、トランジスタＰ62がオン（能動状
態）になり、トランジスタＱ61、Ｑ62がトランジスタＰ
62を定電流源とする差動アンプ６１として動作する。し
かし、トランジスタＰ61がオンのときには、トランジス
タＰ63もオンになるので、トランジスタＰ65はオフとな
り、トランジスタＱ63、Ｑ64は差動アンプ６２として動
作しない。

【００４２】したがって、入力信号電圧ｅi は、差動ア
ンプ６１により増幅された後、カレントミラー回路６３
およびドライブ回路６４を通じてトランジスタＱ67、Ｑ
68に供給される。したがって、このときの利得Ａ6Lは、
抵抗器Ｒ61、Ｒ63により決まり、例えば０dBとなる。

【００４３】一方、端子Ｔ6 が“Ｌ”レベルのときに
は、トランジスタＰ61がオフになるので、トランジスタ
Ｐ62がオフになり、トランジスタＱ61、Ｑ62は差動アン
プ６１として動作しない。しかし、トランジスタＰ61が
オフのときには、トランジスタＰ63もオフになるので、
トランジスタＰ65がオンとなり、これによりトランジス
タＱ63、Ｑ64はトランジスタＰ65を定電流源とする差動
アンプ６２として動作する。

【００４４】したがって、入力信号電圧ｅi は、差動ア
ンプ６２により増幅された後、カレントミラー回路６３
およびドライブ回路６４を通じてトランジスタＱ67、Ｑ
68に供給される。したがって、このときの利得Ａ6Hは、
抵抗器Ｒ64、Ｒ62により決まり、例えば32dBとなる。

【００４５】そして、アンプ５〜１においても、端子Ｔ
5 〜Ｔ1 のレベルに対応して利得が、０dBと、16、８、
４、２、１dBとの２段階に切り換えられる。また、端子
Ｔ6〜Ｔ1 には、制御電圧Ｖ22からＡ／Ｄ変換された出
力電流のビットｂ5 〜ｂ0 が供給される。したがって、
アンプ６〜１の利得は、ビットｂ5 〜ｂ0 にそれぞれ対
応して２段階に切り換えられるので、利得制御アンプ１
０の利得は、制御電圧Ｖ22に対応して０〜63dBの間を１
dBステップで変化する。

【００４６】そして、この場合、図２および図３の利得
制御アンプ１０によれば、アンプ６〜１における利得の
切り換えは、差動アンプ６１、６２の動作・不動作で実
現され、各利得は抵抗比で決まるので、利得の精度を高
くすることができるとともに、直線性を損なうこともな
い。また、利得の切り換えが簡単である。

【００４７】なお、上述において、例えば、アンプ６〜
１の利得をＧ〔dB〕と、（32＋Ｇ）〜（１＋Ｇ）〔dB〕
との間で切り換えるようにすれば、利得の制御範囲を６
Ｇ〜（６Ｇ＋63）dBとすることができる。あるいは、例
えば、利得が０dBと0.5dB との間で切り換わるアンプを
追加すれば、利得を0.5dB ステップで変更することがで
きる。すなわち、利得の可変範囲およびステップは必要
に応じて変更することができ、その場合には、アンプの
段数およびそれぞれの利得を対応して変更すればよい。

【００４８】

【発明の効果】この発明によれば、目的とする利得を容
易に高い精度で得ることができる。また、ＩＣ化が容易
である。さらに、複数の信号ラインのそれぞれに設けた
場合、利得の相対精度を高くすることができる。また、
基本的に低歪みであり、ダイナミックレンジが広くて安
定な利得制御アンプとすることができる。

【図面の簡単な説明】

【図１】この発明の一形態を示す接続図である。

【図２】この発明の他の形態の一部を示す接続図であ
る。

【図３】この発明の使用状態を示す接続図である。

【図４】受信機の一形態を示す系統図である。

【図５】この発明を説明するための接続図である。

【図６】この発明を説明するための接続図である。

【図７】この発明を説明するための特性図である。

【符号の説明】

１〜６…アンプ、１０…利得制御アンプ、６１および６
２…差動アンプ、６３、６５および６６…カレントミラ
ー回路、６４…ドライブ回路、Ａ1 〜Ａ6 …オペアン
プ、Ｓ1 〜Ｓ6 …スイッチ回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】第１〜第ｎ（ｎは２以上の整数）のアンプ
   が縦続接続され、 上記第１〜第ｎのアンプは、それぞれの利得を２段階に
   切り換える切り換え回路を有し、 上記２段階の利得の一方は基準利得とされ、 上記２段階の利得の他方は、利得制御時の制御ステップ
   の２の０乗倍〜（ｎ−１）乗倍の利得に、上記基準利得
   を加えた利得とされ、 上記第１のアンプに入力信号が供給され、 上記第ｎのアンプから上記切り換え回路の切り換えにし
   たがった利得で増幅された出力信号の取り出されるよう
   にした利得制御アンプ。
2. 【請求項２】請求項１に記載の利得制御アンプにおい
   て、 上記基準利得が０dBであるようにした利得制御アンプ。
3. 【請求項３】請求項１に記載の利得制御アンプにおい
   て、 上記第１〜第ｎのアンプは負帰還アンプとされ、 上記切り換え回路は、上記第１〜第ｎのアンプにおいて
   負帰還を行うための抵抗器の抵抗比を切り換えるように
   した利得制御アンプ。
4. 【請求項４】請求項１に記載の利得制御アンプにおい
   て、 上記第１〜第ｎのアンプのそれぞれは、第１および第２
   のアンプが並列接続されて構成され、 上記切り換え回路は、上記並列接続された第１および第
   ２のアンプの動作・不動作を切り換えるようにした利得
   制御アンプ。
5. 【請求項５】請求項１に記載の利得制御アンプにおい
   て、 ｎビットのＡ／Ｄコンバータを有し、 このＡ／Ｄコンバータに利得の制御信号が供給され、 このＡ／Ｄコンバータの各出力ビットが上記切り換え回
   路のそれぞれに制御信号として供給されるようにした利
   得制御アンプ。