JP4115123B2 - 可変利得パワーアンプ及びこれを用いた送信装置 - Google Patents
可変利得パワーアンプ及びこれを用いた送信装置 Download PDFInfo
- Publication number
- JP4115123B2 JP4115123B2 JP2001371337A JP2001371337A JP4115123B2 JP 4115123 B2 JP4115123 B2 JP 4115123B2 JP 2001371337 A JP2001371337 A JP 2001371337A JP 2001371337 A JP2001371337 A JP 2001371337A JP 4115123 B2 JP4115123 B2 JP 4115123B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- current
- circuit
- gain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、利得制御が可能な可変利得パワーアンプに関するものである。
【０００２】
【従来の技術】
従来の送信装置には、送信信号を増幅する手段として、利得制御が可能な可変利得アンプを用いたものがある。例えば、特開平１０−１５０４２９号公報では制御電圧に応じて連続的な利得制御ができる可変利得アンプを多段接続し、該多段アンプによって送信信号を増幅する送信回路が開示されている。なお、該送信回路は、送信出力に応じて各アンプの利得制御や電源オン／オフ制御（バイパス制御）を行う構成である。
【０００３】
【発明が解決しようとする課題】
確かに、上記構成から成る送信回路であれば、送信出力に応じて不必要なアンプをオフしたり、各アンプの利得を連続変化させたりすることで、送信回路の消費電流を低減することができる。
【０００４】
しかしながら、上記構成から成る送信回路のように、送信出力に応じて各アンプの利得を連続的に変化させるためには、非常に複雑な可変利得アンプや制御回路が必要となるため、回路規模の大型化や、それに伴う定常電流の増大及びコストアップ等が課題であった。
【０００５】
本発明は、上記の問題点に鑑み、簡易な構成で消費電流の低減や利得可変精度の向上を実現することが可能な可変利得パワーアンプ、及びこれを用いた送信装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る可変利得パワーアンプは、入力信号を増幅する増幅回路と、ｍビットの制御信号に基づいて出力電流を離散的に変化させる可変電流源と、該可変電流源の出力電流に応じた電流を前記増幅回路の駆動電流として供給する駆動電流供給回路、或いは前記可変電流源の出力電流に応じた電圧を前記増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、前記可変電流源の出力電流を変化させることで前記増幅回路の利得制御を行う構成としている。
【０００７】
なお、上記構成から成る可変利得パワーアンプにおいて、前記可変電流源は、並列接続されたｍ個の定電流源と、前記制御信号に基づいて各定電流源のオン／オフ制御を行うｍ個のスイッチ手段と、を有して成る構成としている。
【０００８】
また、上記構成から成る可変利得パワーアンプにおいて、前記スイッチ手段はＭＯＳトランジスタとしている。
【０００９】
具体的に言うと、本発明に係る可変利得パワーアンプは、入力信号を増幅する第１増幅回路と、第１増幅回路の出力信号を増幅する第２増幅回路と、ｍビットの第１制御信号に基づいて出力電流を離散的に変化させる第１可変電流源と、第１可変電流源の出力電流に応じた電流を第１増幅回路の駆動電流として供給する駆動電流供給回路と、Ｎビットの第２制御信号に基づいて出力電流を離散的に変化させる第２可変電流源と、第２可変電流源の出力電流に応じた電圧を第２増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、第１、第２可変電流源の出力電流を変化させることで第１、第２増幅回路の利得制御を行う構成としている。
【００１０】
なお、本発明に係る送信装置は、送信信号を増幅する手段として、上記構成から成る可変利得パワーアンプを用いた構成としている。
【００１１】
【発明の実施の形態】
以下では、本発明に係る可変利得パワーアンプを高周波信号送受信装置（例えば、携帯電話機やパソコン、ＡＶ機器等のＢｌｕｅｔｏｏｔｈ応用装置）の送信回路部に適用した場合を例に挙げて説明を行う。図１は本発明に係る高周波信号送受信装置の一実施形態を示すブロック図である。
【００１２】
本図に示すように、本実施形態の高周波信号送受信装置は、ディジタル変調された高周波信号を送受信するアンテナ１と、アンテナ１の送受信信号を所定周波数帯域に制限するバンドパスフィルタ２（以下、ＢＰＦ２と呼ぶ）と、アンテナ１を送受信系各々で共有するためのアンテナ共用器３と、アンテナ共用器３に接続された受信回路部４及び送信回路部５と、両回路部４、５での周波数変換処理に必要なローカル信号を生成する局部発振器６と、を有して成る。
【００１３】
受信回路部４は、アンテナ共用器３の出力信号を増幅するローノイズアンプ４１（以下、ＬＮＡ４１と呼ぶ）と、ＬＮＡ４１の出力信号と局部発振器６のローカル信号を混合して中間周波数信号を生成するとともに、該中間周波数信号からイメージ信号を除去するイメージリジェクションミキサ４２（以下、ＩＲＭ４２と呼ぶ）と、ＩＲＭ４２の出力信号を所定周波数帯域に制限するバンドパスフィルタ４３（以下、ＢＰＦ４３と呼ぶ）と、ＢＰＦ４３の出力信号を増幅するリミッタアンプ４４（以下、ＬＩＡ４４と呼ぶ）と、ＬＩＡ４４の出力信号に復調処理を施す復調器４５と、復調器４５の出力信号を波形整形して内部回路（図示せず）に送出するスライサ４６と、を有して成る。
【００１４】
一方、送信回路部５は、内部回路（図示せず）から入力されたＩ信号及びＱ信号に基づいて局部発振器６のローカル信号を直交変調するＩ／Ｑ直交変調器５１と、Ｉ／Ｑ直交変調器５１の出力信号を増幅してアンテナ共用器３に送出する可変利得パワーアンプ５２（以下、ＰＡ５２と呼ぶ）と、を有して成る。
【００１５】
なお、本実施形態の高周波信号送受信装置は、上記した受信回路部４及び送信回路部５をいずれも差動形式とした構成である。このような構成とすることにより、送受信信号に重畳した内部ディジタルノイズ等を差動で打ち消すことができるので、送受信動作の精度向上を図ることが可能となる。
【００１６】
続いて、本発明に係る高周波信号送受信装置の特徴部分であるＰＡ５２の内部構成及び動作について詳細な説明を行う。
【００１７】
図２はＰＡ５２の一実施形態を示す回路図である。Ｉ／Ｑ直交変調部５１の出力端に接続される差動入力端子ＩＮ１、ＩＮ２は、それぞれコンデンサＣ１、Ｃ２を介して、ｎｐｎ型トランジスタＱ１、Ｑ２のベースに接続されている。トランジスタＱ１、Ｑ２のコレクタは、それぞれ抵抗Ｒ１、Ｒ２を介して、電源電圧ラインに接続されている。トランジスタＱ１、Ｑ２のエミッタは、いずれもｎｐｎ型トランジスタＱ３のコレクタに接続されている。トランジスタＱ３のベースは、ｎｐｎ型トランジスタＱ４のベースに接続されている。トランジスタＱ３、Ｑ４のエミッタは、それぞれ抵抗Ｒ３、Ｒ４を介して、基準電圧ラインに接続されている。トランジスタＱ４のコレクタは、第１可変電流源ＶＩ１の出力端子に接続される一方で、ｎｐｎ型トランジスタＱ５のベースにも接続されている。トランジスタＱ５のコレクタは、電源電圧ラインに接続されている。トランジスタＱ５のエミッタは、トランジスタＱ３、Ｑ４のベースに接続されている。
【００１８】
また、トランジスタＱ１、Ｑ２のコレクタは、それぞれコンデンサＣ３、Ｃ４を介して、ｎｐｎ型トランジスタＱ６、Ｑ７のベースにも接続されている。トランジスタＱ６、Ｑ７のコレクタは、それぞれダイオードＤ１、Ｄ２のカソードに接続される一方で、コンデンサＣ５、Ｃ６を介して、差動出力端子ＯＵＴ１、ＯＵＴ２にも接続されている。ダイオードＤ１、Ｄ２のアノードは、それぞれコイルＬ１、Ｌ２を介して、電源電圧ラインに接続されている。トランジスタＱ６、Ｑ７のエミッタは、いずれも基準電圧ラインに接続されている。
【００１９】
さらに、トランジスタＱ６、Ｑ７のベースは、それぞれ抵抗Ｒ５、Ｒ６を介して、ｎｐｎ型トランジスタＱ８のベースにも接続されている。トランジスタＱ８のエミッタは、抵抗Ｒ７を介して、基準電圧ラインに接続されている。トランジスタＱ８のコレクタは、第２可変電流源ＶＩ２の出力端子に接続される一方で、ｎｐｎ型トランジスタＱ９のベースにも接続されている。トランジスタＱ９のコレクタは、電源電圧ラインに接続されている。トランジスタＱ９のエミッタは、トランジスタＱ８のベースに接続されている。
【００２０】
上記から分かるように、本実施形態のＰＡ５２は、トランジスタＱ１、Ｑ２を有して成る第１増幅回路と、トランジスタＱ６、Ｑ７を有して成る第２増幅回路を直列接続した多段構成である。従って、差動入力端子ＩＮ１、ＩＮ２への入力信号は、第１、第２増幅回路で各々差動増幅された後、差動出力端子ＯＵＴ１、ＯＵＴ２からアンテナ共用器３へと送出される。
【００２１】
ここで、第１可変電流源ＶＩ１は、ｍビットの第１制御信号（不図示）に基づいて出力電流ｉ１を離散的に変化させる。トランジスタＱ３、Ｑ４、Ｑ５を有して成る駆動電流供給回路（カレントミラー回路）は、第１可変電流源ＶＩの出力電流ｉ１に応じたミラー電流ｉ１’を第１増幅回路の駆動電流として供給する。従って、本実施形態のＰＡ５２では、出力電流ｉ１を変化させることで第１増幅回路の利得制御を行うことができる。すなわち、第１増幅回路の利得を上げるときには出力電流ｉ１を増して駆動電流を大きくすればよいし、逆に、利得を下げるときには出力電流ｉ１を減じて駆動電流を小さくすればよい。なお、第１可変電流源ＶＩ１の内部構成については後ほど詳細に説明する。
【００２２】
一方、第２可変電流源ＶＩ２は、Ｎビットの第２制御信号（不図示）に基づいて出力電流ｉ２を離散的に変化させる。トランジスタＱ８、Ｑ９を有して成るバイアス回路は、第２可変電流源ＶＩ２の出力電流ｉ２に応じた電圧を第２増幅回路の入力バイアスとして印加する。従って、本実施形態のＰＡ５２では、出力電流ｉ２を変化させることで第２増幅回路の利得制御を行うことができる。すなわち、第２増幅回路の利得を上げるときには出力電流ｉ２を増して入力バイアス電圧を高くして動作電流を大きくすればよいし、逆に、利得を下げるときには出力電流ｉ２を減じて入力バイアス電圧を低くして動作電流を小さくすればよい。なお、第２可変電流源ＶＩ２の内部構成については後ほど詳細に説明する。また、抵抗Ｒ５、Ｒ６の抵抗値は、第２増幅回路の入力インピーダンスを確保するために適宜設定すればよい。
【００２３】
このように、第１、第２可変電流源ＶＩ１、ＶＩ２の出力電流ｉ１、ｉ２を離散的に変化させることで、第１、第２増幅回路の利得制御を行う構成であれば、送信出力に応じてＰＡ５２の消費電力低減を図ることができる。また、利得を連続的に変化させる従来構成に比べて、非常に簡易な回路構成で消費電流の低減を実現することが可能である。
【００２４】
なお、本実施形態のＰＡ５２は、比較的出力レベルの小さい第１増幅回路の利得を駆動電流の直接可変によって細かく制御する一方、比較的出力レベルの大きい第２増幅回路の利得を入力バイアスの可変によって大まかに制御する構成としている。このような構成とすることにより、ＰＡ５２の利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となり、送信動作の精度向上を実現することができる。
【００２５】
次に、第１、第２可変電流源ＶＩ１、ＶＩ２の内部構成及び動作について詳細な説明を行う。ただし、第１、第２可変電流源ＶＩ１、ＶＩ２は同様の構成から成るので、以下では、第１可変電流源についてのみ説明を行い、第２可変電流源ＶＩ２については説明を省略する。
【００２６】
図３は第１可変電流源ＶＩ１の一実施形態を示す回路図である。本図に示すように、本実施形態の第１可変電流源ＶＩ１は、ｍ個の定電流源Ｉ１〜ＩｍとＭＯＳトランジスタＭ１〜Ｍｍから成る直列回路を出力端子に対して並列接続した構成である。なお、スイッチ手段であるＭＯＳトランジスタＭ１〜Ｍｍのゲートには、それぞれ制御端子Ｓ１〜Ｓｍが接続されており、ｍビットの制御信号によって個別にオン／オフ制御が行われる。従って、第１可変電流源ＶＩ１の出力電流ｉ１は、オン状態のＭＯＳトランジスタに接続された定電流源の電流値（オン状態のＭＯＳトランジスタが複数ある場合には、それらに接続される定電流源の合成電流値）となる。
【００２７】
例えば、定電流源Ｉ１〜Ｉｍの電流値を、１０μＡ、１００μＡ、…、１ｍＡといった具合に設定した場合、送信出力を小さくするときには、１０μＡの定電流源を選択するようにＭＯＳトランジスタをオンさせればよいし、送信出力を大きくするときには、１ｍＡの定電流源を選択するようにＭＯＳトランジスタがオンさせればよい。このような構成とすることにより、非常に簡易な回路構成で、ＰＡ５２の利得を細かく（例えば６ｄＢずつ）制御することができる。また、トランジスタ等の温度特性ばらつきをキャンセルした形で定電流源Ｉ１〜Ｉｍを作り込むことにより、温度変化が生じても利得が変動しにくいＰＡ５２を実現することができる。
【００２８】
なお、前にも述べた通り、本実施形態の第１可変電流源ＶＩ１は、定電流源Ｉ１〜Ｉｍを切り換えるスイッチ手段として、ＭＯＳトランジスタＭ１〜Ｍｍを採用した構成である。従って、定電流源の切り換えに際して不必要な電流を消費することがない。もちろん、スイッチ手段としてバイポーラトランジスタを採用してもよいが、この場合、第１増幅回路に数ｍＡ〜１００ｍＡ程度の駆動電流を流そうとすると、数μＡ〜１００μＡ程度のベース電流が必要となってしまう。従って、ＰＡ５２の利得を細かく制御するためにコントロールビットを増やした場合には、ベース電流だけで１ｍＡ近くの電流を消費してしまうことになるため、消費電力低減を鑑みると好適な構成とは言えない。
【００２９】
【発明の効果】
上記で説明したように、本発明に係る可変利得パワーアンプは、入力信号を増幅する増幅回路と、ｍビットの制御信号に基づいて出力電流を離散的に変化させる可変電流源と、該可変電流源の出力電流に応じた電流を前記増幅回路の駆動電流として供給する駆動電流供給回路、或いは前記可変電流源の出力電流に応じた電圧を前記増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、前記可変電流源の出力電流を変化させることで前記増幅回路の利得制御を行う構成としている。
【００３０】
このように、第１、第２可変電流源の出力電流を離散的に変化させることで、第１、第２増幅回路の利得制御を行う構成であれば、可変利得パワーアンプの消費電力低減を図ることができる。また、利得を連続的に変化させる従来構成に比べて、非常に簡易な回路構成で消費電流の低減を実現することが可能である。
【００３１】
なお、上記構成から成る可変利得パワーアンプにおいて、前記可変電流源は、並列接続されたｍ個の定電流源と、前記制御信号に基づいて各定電流源のオン／オフ制御を行うｍ個のスイッチ手段と、を有して成る構成としている。このような構成とすることにより、非常に簡易な回路構成で、可変利得パワーアンプの利得を細かく制御することができる。また、トランジスタ等の温度特性ばらつきをキャンセルした形で定電流源を作り込むことにより、温度変化が生じても利得が変動しにくい可変利得パワーアンプを実現することができる。
【００３２】
また、上記構成から成る可変利得パワーアンプにおいて、前記スイッチ手段はＭＯＳトランジスタとしている。このような構成とすることにより、定電流源の切り換えに際して不必要な電流を消費することがない。
【００３３】
具体的に言うと、本発明に係る可変利得パワーアンプは、入力信号を増幅する第１増幅回路と、第１増幅回路の出力信号を増幅する第２増幅回路と、ｍビットの第１制御信号に基づいて出力電流を離散的に変化させる第１可変電流源と、第１可変電流源の出力電流に応じた電流を第１増幅回路の駆動電流として供給する駆動電流供給回路と、Ｎビットの第２制御信号に基づいて出力電流を離散的に変化させる第２可変電流源と、第２可変電流源の出力電流に応じた電圧を第２増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、第１、第２可変電流源の出力電流を変化させることで第１、第２増幅回路の利得制御を行う構成としている。
【００３４】
このように、比較的出力レベルの小さい第１増幅回路の利得を駆動電流の直接可変によって細かく制御する一方、比較的出力レベルの大きい第２増幅回路の利得を入力バイアスの可変によって大まかに制御する構成とすることにより、可変利得パワーアンプの利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となる。
【００３５】
なお、本発明に係る送信装置は、送信信号を増幅する手段として、上記構成から成る可変利得パワーアンプを用いた構成としている。このような構成とすることにより、送信出力に応じて可変利得パワーアンプの消費電力低減を図ることができるので、送信装置の使用時間を延ばせるようになる。また、可変利得パワーアンプの利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となるので、送信動作の精度向上を実現することができる。
【図面の簡単な説明】
【図１】 本発明に係る高周波信号送受信装置の一実施形態を示すブロック図である。
【図２】 ＰＡ５２の一実施形態を示す回路図である。
【図３】 第１可変電流源ＶＩ１の一実施形態を示す回路図である。
【符号の説明】
１ アンテナ
２ バンドパスフィルタ（ＢＰＦ）
３ アンテナ共用器
４ 受信回路部
５ 送信回路部
６ 局部発振器
４１ ローノイズアンプ（ＬＮＡ）
４２ イメージリジェクションミキサ（ＩＲＭ）
４３ バンドパスフィルタ（ＢＰＦ）
４４ リミッタアンプ（ＬＩＡ）
４５ 復調器
４６ スライサ
５１ Ｉ／Ｑ直交変調器
５２ 可変利得パワーアンプ（ＰＡ）
ＩＮ１、ＩＮ２ 差動入力端子
ＯＵＴ１、ＯＵＴ２ 差動出力端子
Ｑ１〜Ｑ９ ｎｐｎ型トランジスタ
Ｒ１〜Ｒ７ 抵抗
Ｃ１〜Ｃ６ コンデンサ
Ｌ１、Ｌ２ コイル
Ｄ１、Ｄ２ ダイオード
ＶＩ１、ＶＩ２ 第１、第２可変電流源
Ｉ１〜Ｉｍ 定電流源
Ｍ１〜Ｍｍ ＭＯＳトランジスタ
Ｓ１〜Ｓｍ 制御端子
【発明の属する技術分野】
本発明は、利得制御が可能な可変利得パワーアンプに関するものである。
【０００２】
【従来の技術】
従来の送信装置には、送信信号を増幅する手段として、利得制御が可能な可変利得アンプを用いたものがある。例えば、特開平１０−１５０４２９号公報では制御電圧に応じて連続的な利得制御ができる可変利得アンプを多段接続し、該多段アンプによって送信信号を増幅する送信回路が開示されている。なお、該送信回路は、送信出力に応じて各アンプの利得制御や電源オン／オフ制御（バイパス制御）を行う構成である。
【０００３】
【発明が解決しようとする課題】
確かに、上記構成から成る送信回路であれば、送信出力に応じて不必要なアンプをオフしたり、各アンプの利得を連続変化させたりすることで、送信回路の消費電流を低減することができる。
【０００４】
しかしながら、上記構成から成る送信回路のように、送信出力に応じて各アンプの利得を連続的に変化させるためには、非常に複雑な可変利得アンプや制御回路が必要となるため、回路規模の大型化や、それに伴う定常電流の増大及びコストアップ等が課題であった。
【０００５】
本発明は、上記の問題点に鑑み、簡易な構成で消費電流の低減や利得可変精度の向上を実現することが可能な可変利得パワーアンプ、及びこれを用いた送信装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る可変利得パワーアンプは、入力信号を増幅する増幅回路と、ｍビットの制御信号に基づいて出力電流を離散的に変化させる可変電流源と、該可変電流源の出力電流に応じた電流を前記増幅回路の駆動電流として供給する駆動電流供給回路、或いは前記可変電流源の出力電流に応じた電圧を前記増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、前記可変電流源の出力電流を変化させることで前記増幅回路の利得制御を行う構成としている。
【０００７】
なお、上記構成から成る可変利得パワーアンプにおいて、前記可変電流源は、並列接続されたｍ個の定電流源と、前記制御信号に基づいて各定電流源のオン／オフ制御を行うｍ個のスイッチ手段と、を有して成る構成としている。
【０００８】
また、上記構成から成る可変利得パワーアンプにおいて、前記スイッチ手段はＭＯＳトランジスタとしている。
【０００９】
具体的に言うと、本発明に係る可変利得パワーアンプは、入力信号を増幅する第１増幅回路と、第１増幅回路の出力信号を増幅する第２増幅回路と、ｍビットの第１制御信号に基づいて出力電流を離散的に変化させる第１可変電流源と、第１可変電流源の出力電流に応じた電流を第１増幅回路の駆動電流として供給する駆動電流供給回路と、Ｎビットの第２制御信号に基づいて出力電流を離散的に変化させる第２可変電流源と、第２可変電流源の出力電流に応じた電圧を第２増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、第１、第２可変電流源の出力電流を変化させることで第１、第２増幅回路の利得制御を行う構成としている。
【００１０】
なお、本発明に係る送信装置は、送信信号を増幅する手段として、上記構成から成る可変利得パワーアンプを用いた構成としている。
【００１１】
【発明の実施の形態】
以下では、本発明に係る可変利得パワーアンプを高周波信号送受信装置（例えば、携帯電話機やパソコン、ＡＶ機器等のＢｌｕｅｔｏｏｔｈ応用装置）の送信回路部に適用した場合を例に挙げて説明を行う。図１は本発明に係る高周波信号送受信装置の一実施形態を示すブロック図である。
【００１２】
本図に示すように、本実施形態の高周波信号送受信装置は、ディジタル変調された高周波信号を送受信するアンテナ１と、アンテナ１の送受信信号を所定周波数帯域に制限するバンドパスフィルタ２（以下、ＢＰＦ２と呼ぶ）と、アンテナ１を送受信系各々で共有するためのアンテナ共用器３と、アンテナ共用器３に接続された受信回路部４及び送信回路部５と、両回路部４、５での周波数変換処理に必要なローカル信号を生成する局部発振器６と、を有して成る。
【００１３】
受信回路部４は、アンテナ共用器３の出力信号を増幅するローノイズアンプ４１（以下、ＬＮＡ４１と呼ぶ）と、ＬＮＡ４１の出力信号と局部発振器６のローカル信号を混合して中間周波数信号を生成するとともに、該中間周波数信号からイメージ信号を除去するイメージリジェクションミキサ４２（以下、ＩＲＭ４２と呼ぶ）と、ＩＲＭ４２の出力信号を所定周波数帯域に制限するバンドパスフィルタ４３（以下、ＢＰＦ４３と呼ぶ）と、ＢＰＦ４３の出力信号を増幅するリミッタアンプ４４（以下、ＬＩＡ４４と呼ぶ）と、ＬＩＡ４４の出力信号に復調処理を施す復調器４５と、復調器４５の出力信号を波形整形して内部回路（図示せず）に送出するスライサ４６と、を有して成る。
【００１４】
一方、送信回路部５は、内部回路（図示せず）から入力されたＩ信号及びＱ信号に基づいて局部発振器６のローカル信号を直交変調するＩ／Ｑ直交変調器５１と、Ｉ／Ｑ直交変調器５１の出力信号を増幅してアンテナ共用器３に送出する可変利得パワーアンプ５２（以下、ＰＡ５２と呼ぶ）と、を有して成る。
【００１５】
なお、本実施形態の高周波信号送受信装置は、上記した受信回路部４及び送信回路部５をいずれも差動形式とした構成である。このような構成とすることにより、送受信信号に重畳した内部ディジタルノイズ等を差動で打ち消すことができるので、送受信動作の精度向上を図ることが可能となる。
【００１６】
続いて、本発明に係る高周波信号送受信装置の特徴部分であるＰＡ５２の内部構成及び動作について詳細な説明を行う。
【００１７】
図２はＰＡ５２の一実施形態を示す回路図である。Ｉ／Ｑ直交変調部５１の出力端に接続される差動入力端子ＩＮ１、ＩＮ２は、それぞれコンデンサＣ１、Ｃ２を介して、ｎｐｎ型トランジスタＱ１、Ｑ２のベースに接続されている。トランジスタＱ１、Ｑ２のコレクタは、それぞれ抵抗Ｒ１、Ｒ２を介して、電源電圧ラインに接続されている。トランジスタＱ１、Ｑ２のエミッタは、いずれもｎｐｎ型トランジスタＱ３のコレクタに接続されている。トランジスタＱ３のベースは、ｎｐｎ型トランジスタＱ４のベースに接続されている。トランジスタＱ３、Ｑ４のエミッタは、それぞれ抵抗Ｒ３、Ｒ４を介して、基準電圧ラインに接続されている。トランジスタＱ４のコレクタは、第１可変電流源ＶＩ１の出力端子に接続される一方で、ｎｐｎ型トランジスタＱ５のベースにも接続されている。トランジスタＱ５のコレクタは、電源電圧ラインに接続されている。トランジスタＱ５のエミッタは、トランジスタＱ３、Ｑ４のベースに接続されている。
【００１８】
また、トランジスタＱ１、Ｑ２のコレクタは、それぞれコンデンサＣ３、Ｃ４を介して、ｎｐｎ型トランジスタＱ６、Ｑ７のベースにも接続されている。トランジスタＱ６、Ｑ７のコレクタは、それぞれダイオードＤ１、Ｄ２のカソードに接続される一方で、コンデンサＣ５、Ｃ６を介して、差動出力端子ＯＵＴ１、ＯＵＴ２にも接続されている。ダイオードＤ１、Ｄ２のアノードは、それぞれコイルＬ１、Ｌ２を介して、電源電圧ラインに接続されている。トランジスタＱ６、Ｑ７のエミッタは、いずれも基準電圧ラインに接続されている。
【００１９】
さらに、トランジスタＱ６、Ｑ７のベースは、それぞれ抵抗Ｒ５、Ｒ６を介して、ｎｐｎ型トランジスタＱ８のベースにも接続されている。トランジスタＱ８のエミッタは、抵抗Ｒ７を介して、基準電圧ラインに接続されている。トランジスタＱ８のコレクタは、第２可変電流源ＶＩ２の出力端子に接続される一方で、ｎｐｎ型トランジスタＱ９のベースにも接続されている。トランジスタＱ９のコレクタは、電源電圧ラインに接続されている。トランジスタＱ９のエミッタは、トランジスタＱ８のベースに接続されている。
【００２０】
上記から分かるように、本実施形態のＰＡ５２は、トランジスタＱ１、Ｑ２を有して成る第１増幅回路と、トランジスタＱ６、Ｑ７を有して成る第２増幅回路を直列接続した多段構成である。従って、差動入力端子ＩＮ１、ＩＮ２への入力信号は、第１、第２増幅回路で各々差動増幅された後、差動出力端子ＯＵＴ１、ＯＵＴ２からアンテナ共用器３へと送出される。
【００２１】
ここで、第１可変電流源ＶＩ１は、ｍビットの第１制御信号（不図示）に基づいて出力電流ｉ１を離散的に変化させる。トランジスタＱ３、Ｑ４、Ｑ５を有して成る駆動電流供給回路（カレントミラー回路）は、第１可変電流源ＶＩの出力電流ｉ１に応じたミラー電流ｉ１’を第１増幅回路の駆動電流として供給する。従って、本実施形態のＰＡ５２では、出力電流ｉ１を変化させることで第１増幅回路の利得制御を行うことができる。すなわち、第１増幅回路の利得を上げるときには出力電流ｉ１を増して駆動電流を大きくすればよいし、逆に、利得を下げるときには出力電流ｉ１を減じて駆動電流を小さくすればよい。なお、第１可変電流源ＶＩ１の内部構成については後ほど詳細に説明する。
【００２２】
一方、第２可変電流源ＶＩ２は、Ｎビットの第２制御信号（不図示）に基づいて出力電流ｉ２を離散的に変化させる。トランジスタＱ８、Ｑ９を有して成るバイアス回路は、第２可変電流源ＶＩ２の出力電流ｉ２に応じた電圧を第２増幅回路の入力バイアスとして印加する。従って、本実施形態のＰＡ５２では、出力電流ｉ２を変化させることで第２増幅回路の利得制御を行うことができる。すなわち、第２増幅回路の利得を上げるときには出力電流ｉ２を増して入力バイアス電圧を高くして動作電流を大きくすればよいし、逆に、利得を下げるときには出力電流ｉ２を減じて入力バイアス電圧を低くして動作電流を小さくすればよい。なお、第２可変電流源ＶＩ２の内部構成については後ほど詳細に説明する。また、抵抗Ｒ５、Ｒ６の抵抗値は、第２増幅回路の入力インピーダンスを確保するために適宜設定すればよい。
【００２３】
このように、第１、第２可変電流源ＶＩ１、ＶＩ２の出力電流ｉ１、ｉ２を離散的に変化させることで、第１、第２増幅回路の利得制御を行う構成であれば、送信出力に応じてＰＡ５２の消費電力低減を図ることができる。また、利得を連続的に変化させる従来構成に比べて、非常に簡易な回路構成で消費電流の低減を実現することが可能である。
【００２４】
なお、本実施形態のＰＡ５２は、比較的出力レベルの小さい第１増幅回路の利得を駆動電流の直接可変によって細かく制御する一方、比較的出力レベルの大きい第２増幅回路の利得を入力バイアスの可変によって大まかに制御する構成としている。このような構成とすることにより、ＰＡ５２の利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となり、送信動作の精度向上を実現することができる。
【００２５】
次に、第１、第２可変電流源ＶＩ１、ＶＩ２の内部構成及び動作について詳細な説明を行う。ただし、第１、第２可変電流源ＶＩ１、ＶＩ２は同様の構成から成るので、以下では、第１可変電流源についてのみ説明を行い、第２可変電流源ＶＩ２については説明を省略する。
【００２６】
図３は第１可変電流源ＶＩ１の一実施形態を示す回路図である。本図に示すように、本実施形態の第１可変電流源ＶＩ１は、ｍ個の定電流源Ｉ１〜ＩｍとＭＯＳトランジスタＭ１〜Ｍｍから成る直列回路を出力端子に対して並列接続した構成である。なお、スイッチ手段であるＭＯＳトランジスタＭ１〜Ｍｍのゲートには、それぞれ制御端子Ｓ１〜Ｓｍが接続されており、ｍビットの制御信号によって個別にオン／オフ制御が行われる。従って、第１可変電流源ＶＩ１の出力電流ｉ１は、オン状態のＭＯＳトランジスタに接続された定電流源の電流値（オン状態のＭＯＳトランジスタが複数ある場合には、それらに接続される定電流源の合成電流値）となる。
【００２７】
例えば、定電流源Ｉ１〜Ｉｍの電流値を、１０μＡ、１００μＡ、…、１ｍＡといった具合に設定した場合、送信出力を小さくするときには、１０μＡの定電流源を選択するようにＭＯＳトランジスタをオンさせればよいし、送信出力を大きくするときには、１ｍＡの定電流源を選択するようにＭＯＳトランジスタがオンさせればよい。このような構成とすることにより、非常に簡易な回路構成で、ＰＡ５２の利得を細かく（例えば６ｄＢずつ）制御することができる。また、トランジスタ等の温度特性ばらつきをキャンセルした形で定電流源Ｉ１〜Ｉｍを作り込むことにより、温度変化が生じても利得が変動しにくいＰＡ５２を実現することができる。
【００２８】
なお、前にも述べた通り、本実施形態の第１可変電流源ＶＩ１は、定電流源Ｉ１〜Ｉｍを切り換えるスイッチ手段として、ＭＯＳトランジスタＭ１〜Ｍｍを採用した構成である。従って、定電流源の切り換えに際して不必要な電流を消費することがない。もちろん、スイッチ手段としてバイポーラトランジスタを採用してもよいが、この場合、第１増幅回路に数ｍＡ〜１００ｍＡ程度の駆動電流を流そうとすると、数μＡ〜１００μＡ程度のベース電流が必要となってしまう。従って、ＰＡ５２の利得を細かく制御するためにコントロールビットを増やした場合には、ベース電流だけで１ｍＡ近くの電流を消費してしまうことになるため、消費電力低減を鑑みると好適な構成とは言えない。
【００２９】
【発明の効果】
上記で説明したように、本発明に係る可変利得パワーアンプは、入力信号を増幅する増幅回路と、ｍビットの制御信号に基づいて出力電流を離散的に変化させる可変電流源と、該可変電流源の出力電流に応じた電流を前記増幅回路の駆動電流として供給する駆動電流供給回路、或いは前記可変電流源の出力電流に応じた電圧を前記増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、前記可変電流源の出力電流を変化させることで前記増幅回路の利得制御を行う構成としている。
【００３０】
このように、第１、第２可変電流源の出力電流を離散的に変化させることで、第１、第２増幅回路の利得制御を行う構成であれば、可変利得パワーアンプの消費電力低減を図ることができる。また、利得を連続的に変化させる従来構成に比べて、非常に簡易な回路構成で消費電流の低減を実現することが可能である。
【００３１】
なお、上記構成から成る可変利得パワーアンプにおいて、前記可変電流源は、並列接続されたｍ個の定電流源と、前記制御信号に基づいて各定電流源のオン／オフ制御を行うｍ個のスイッチ手段と、を有して成る構成としている。このような構成とすることにより、非常に簡易な回路構成で、可変利得パワーアンプの利得を細かく制御することができる。また、トランジスタ等の温度特性ばらつきをキャンセルした形で定電流源を作り込むことにより、温度変化が生じても利得が変動しにくい可変利得パワーアンプを実現することができる。
【００３２】
また、上記構成から成る可変利得パワーアンプにおいて、前記スイッチ手段はＭＯＳトランジスタとしている。このような構成とすることにより、定電流源の切り換えに際して不必要な電流を消費することがない。
【００３３】
具体的に言うと、本発明に係る可変利得パワーアンプは、入力信号を増幅する第１増幅回路と、第１増幅回路の出力信号を増幅する第２増幅回路と、ｍビットの第１制御信号に基づいて出力電流を離散的に変化させる第１可変電流源と、第１可変電流源の出力電流に応じた電流を第１増幅回路の駆動電流として供給する駆動電流供給回路と、Ｎビットの第２制御信号に基づいて出力電流を離散的に変化させる第２可変電流源と、第２可変電流源の出力電流に応じた電圧を第２増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、第１、第２可変電流源の出力電流を変化させることで第１、第２増幅回路の利得制御を行う構成としている。
【００３４】
このように、比較的出力レベルの小さい第１増幅回路の利得を駆動電流の直接可変によって細かく制御する一方、比較的出力レベルの大きい第２増幅回路の利得を入力バイアスの可変によって大まかに制御する構成とすることにより、可変利得パワーアンプの利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となる。
【００３５】
なお、本発明に係る送信装置は、送信信号を増幅する手段として、上記構成から成る可変利得パワーアンプを用いた構成としている。このような構成とすることにより、送信出力に応じて可変利得パワーアンプの消費電力低減を図ることができるので、送信装置の使用時間を延ばせるようになる。また、可変利得パワーアンプの利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となるので、送信動作の精度向上を実現することができる。
【図面の簡単な説明】
【図１】 本発明に係る高周波信号送受信装置の一実施形態を示すブロック図である。
【図２】 ＰＡ５２の一実施形態を示す回路図である。
【図３】 第１可変電流源ＶＩ１の一実施形態を示す回路図である。
【符号の説明】
１ アンテナ
２ バンドパスフィルタ（ＢＰＦ）
３ アンテナ共用器
４ 受信回路部
５ 送信回路部
６ 局部発振器
４１ ローノイズアンプ（ＬＮＡ）
４２ イメージリジェクションミキサ（ＩＲＭ）
４３ バンドパスフィルタ（ＢＰＦ）
４４ リミッタアンプ（ＬＩＡ）
４５ 復調器
４６ スライサ
５１ Ｉ／Ｑ直交変調器
５２ 可変利得パワーアンプ（ＰＡ）
ＩＮ１、ＩＮ２ 差動入力端子
ＯＵＴ１、ＯＵＴ２ 差動出力端子
Ｑ１〜Ｑ９ ｎｐｎ型トランジスタ
Ｒ１〜Ｒ７ 抵抗
Ｃ１〜Ｃ６ コンデンサ
Ｌ１、Ｌ２ コイル
Ｄ１、Ｄ２ ダイオード
ＶＩ１、ＶＩ２ 第１、第２可変電流源
Ｉ１〜Ｉｍ 定電流源
Ｍ１〜Ｍｍ ＭＯＳトランジスタ
Ｓ１〜Ｓｍ 制御端子
Claims (4)
- 入力信号を増幅する第１増幅回路と、前記第１増幅回路の駆動電流を制御することにより前記第１増幅回路の利得を離散的に変化させる第１利得変換手段と、前記第１増幅回路の出力信号を増幅する第２増幅回路と、前記第１増幅回路における駆動電流の変化による利得変化よりも大まかにかつ離散的に変化するよう前記第２増幅回路の入力バイアスを制御することにより利得を広範囲で変化させる第２利得変換手段と、を有し、前記第２増幅回路から出力信号を出力する可変利得パワーアンプであって、
前記第１利得変換手段は、ｍビットの第１制御信号に基づいて出力電流を離散的に変化させる第１可変電流源と、前記第１可変電流源の出力電流に応じた電流を前記第１増幅回路の駆動電流として供給する駆動電流供給回路と、を有して成り、
前記第２利得変換手段は、ｎビットの第２制御信号に基づいて出力電流を離散的に変化させる第２可変電流源と、前記第２可変電流源の出力電流に応じた電圧を前記第２増幅回路の入力バイアスとして印加するバイアス回路と、を有して成ることを特徴とする可変利得パワーアンプ。 - 前記第１可変電流源は、並列接続されたｍ個の定電流源と、前記第１制御信号に基づいて各定電流源のオン／オフ制御を行うｍ個のスイッチ手段と、を有して成り、前記第２可変電流源は、並列接続されたｎ個の定電流源と、前記第２制御信号に基づいて各定電流源のオン／オフ制御を行うｎ個のスイッチ手段と、を有して成ることを特徴とする請求項１に記載の可変利得パワーアンプ。
- 前記スイッチ手段は、ＭＯＳトランジスタであることを特徴とする請求項２に記載の可変利得パワーアンプ。
- 送信信号を増幅する手段として、請求項１〜請求項３のいずれかに記載の可変利得パワーアンプを用いたことを特徴とする送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371337A JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371337A JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174339A JP2003174339A (ja) | 2003-06-20 |
| JP4115123B2 true JP4115123B2 (ja) | 2008-07-09 |
Family
ID=19180401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371337A Expired - Fee Related JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115123B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124116B1 (ko) * | 2004-02-13 | 2012-03-21 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 증폭기용 적응형 바이어스 전류 회로 및 방법 |
| JP2007312001A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | 多段差動増幅器 |
| WO2009034637A1 (ja) * | 2007-09-13 | 2009-03-19 | Fujitsu Microelectronics Limited | アナログデジタル変換装置およびその変換方法 |
| US8358230B2 (en) * | 2011-04-28 | 2013-01-22 | Richwave Technology Corp. | Low power discrete-time electronic circuit |
-
2001
- 2001-12-05 JP JP2001371337A patent/JP4115123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174339A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880546B2 (en) | Amplifier and the method thereof | |
| US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
| KR101000994B1 (ko) | 멀티 프로토콜 송수신기에 대한 공유 고전력 송신 경로를위한 방법 및 시스템 | |
| US7564302B2 (en) | Method and system for gain control and power saving in broadband feedback low-noise amplifiers | |
| JP3103712B2 (ja) | 電力増幅器及び増幅方法 | |
| JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| JP2001251202A (ja) | 変調依存信号増幅方法および装置 | |
| JP4664835B2 (ja) | 可変増幅器を備えた調整器構造 | |
| US20070270111A1 (en) | Dual power mode transmitter | |
| US7197292B1 (en) | Chopper stabilized analog multiplier | |
| US7519337B2 (en) | Transmitter and mobile communication terminal using the same | |
| US7286015B2 (en) | Linear-in-dB variable gain amplifiers with an adaptive bias current | |
| JPH11150435A (ja) | 利得制御ｒｆ信号増幅器 | |
| JP2006013810A (ja) | 可変利得増幅回路 | |
| JP4115123B2 (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
| JP3944662B2 (ja) | 利得制御アンプ | |
| JP4520458B2 (ja) | 無線送信機 | |
| US6100763A (en) | Circuit for RF buffer and method of operation | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| JPH10242886A (ja) | 増幅回路及び送受信装置 | |
| JP4571145B2 (ja) | 相互コンダクタンス回路 | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| JP2000059147A (ja) | ミキサー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |