JP4115123B2 - 可変利得パワーアンプ及びこれを用いた送信装置 - Google Patents
可変利得パワーアンプ及びこれを用いた送信装置 Download PDFInfo
- Publication number
- JP4115123B2 JP4115123B2 JP2001371337A JP2001371337A JP4115123B2 JP 4115123 B2 JP4115123 B2 JP 4115123B2 JP 2001371337 A JP2001371337 A JP 2001371337A JP 2001371337 A JP2001371337 A JP 2001371337A JP 4115123 B2 JP4115123 B2 JP 4115123B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- current
- circuit
- gain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
【発明の属する技術分野】
本発明は、利得制御が可能な可変利得パワーアンプに関するものである。
【0002】
【従来の技術】
従来の送信装置には、送信信号を増幅する手段として、利得制御が可能な可変利得アンプを用いたものがある。例えば、特開平10−150429号公報では制御電圧に応じて連続的な利得制御ができる可変利得アンプを多段接続し、該多段アンプによって送信信号を増幅する送信回路が開示されている。なお、該送信回路は、送信出力に応じて各アンプの利得制御や電源オン/オフ制御(バイパス制御)を行う構成である。
【0003】
【発明が解決しようとする課題】
確かに、上記構成から成る送信回路であれば、送信出力に応じて不必要なアンプをオフしたり、各アンプの利得を連続変化させたりすることで、送信回路の消費電流を低減することができる。
【0004】
しかしながら、上記構成から成る送信回路のように、送信出力に応じて各アンプの利得を連続的に変化させるためには、非常に複雑な可変利得アンプや制御回路が必要となるため、回路規模の大型化や、それに伴う定常電流の増大及びコストアップ等が課題であった。
【0005】
本発明は、上記の問題点に鑑み、簡易な構成で消費電流の低減や利得可変精度の向上を実現することが可能な可変利得パワーアンプ、及びこれを用いた送信装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る可変利得パワーアンプは、入力信号を増幅する増幅回路と、mビットの制御信号に基づいて出力電流を離散的に変化させる可変電流源と、該可変電流源の出力電流に応じた電流を前記増幅回路の駆動電流として供給する駆動電流供給回路、或いは前記可変電流源の出力電流に応じた電圧を前記増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、前記可変電流源の出力電流を変化させることで前記増幅回路の利得制御を行う構成としている。
【0007】
なお、上記構成から成る可変利得パワーアンプにおいて、前記可変電流源は、並列接続されたm個の定電流源と、前記制御信号に基づいて各定電流源のオン/オフ制御を行うm個のスイッチ手段と、を有して成る構成としている。
【0008】
また、上記構成から成る可変利得パワーアンプにおいて、前記スイッチ手段はMOSトランジスタとしている。
【0009】
具体的に言うと、本発明に係る可変利得パワーアンプは、入力信号を増幅する第1増幅回路と、第1増幅回路の出力信号を増幅する第2増幅回路と、mビットの第1制御信号に基づいて出力電流を離散的に変化させる第1可変電流源と、第1可変電流源の出力電流に応じた電流を第1増幅回路の駆動電流として供給する駆動電流供給回路と、Nビットの第2制御信号に基づいて出力電流を離散的に変化させる第2可変電流源と、第2可変電流源の出力電流に応じた電圧を第2増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、第1、第2可変電流源の出力電流を変化させることで第1、第2増幅回路の利得制御を行う構成としている。
【0010】
なお、本発明に係る送信装置は、送信信号を増幅する手段として、上記構成から成る可変利得パワーアンプを用いた構成としている。
【0011】
【発明の実施の形態】
以下では、本発明に係る可変利得パワーアンプを高周波信号送受信装置(例えば、携帯電話機やパソコン、AV機器等のBluetooth応用装置)の送信回路部に適用した場合を例に挙げて説明を行う。図1は本発明に係る高周波信号送受信装置の一実施形態を示すブロック図である。
【0012】
本図に示すように、本実施形態の高周波信号送受信装置は、ディジタル変調された高周波信号を送受信するアンテナ1と、アンテナ1の送受信信号を所定周波数帯域に制限するバンドパスフィルタ2(以下、BPF2と呼ぶ)と、アンテナ1を送受信系各々で共有するためのアンテナ共用器3と、アンテナ共用器3に接続された受信回路部4及び送信回路部5と、両回路部4、5での周波数変換処理に必要なローカル信号を生成する局部発振器6と、を有して成る。
【0013】
受信回路部4は、アンテナ共用器3の出力信号を増幅するローノイズアンプ41(以下、LNA41と呼ぶ)と、LNA41の出力信号と局部発振器6のローカル信号を混合して中間周波数信号を生成するとともに、該中間周波数信号からイメージ信号を除去するイメージリジェクションミキサ42(以下、IRM42と呼ぶ)と、IRM42の出力信号を所定周波数帯域に制限するバンドパスフィルタ43(以下、BPF43と呼ぶ)と、BPF43の出力信号を増幅するリミッタアンプ44(以下、LIA44と呼ぶ)と、LIA44の出力信号に復調処理を施す復調器45と、復調器45の出力信号を波形整形して内部回路(図示せず)に送出するスライサ46と、を有して成る。
【0014】
一方、送信回路部5は、内部回路(図示せず)から入力されたI信号及びQ信号に基づいて局部発振器6のローカル信号を直交変調するI/Q直交変調器51と、I/Q直交変調器51の出力信号を増幅してアンテナ共用器3に送出する可変利得パワーアンプ52(以下、PA52と呼ぶ)と、を有して成る。
【0015】
なお、本実施形態の高周波信号送受信装置は、上記した受信回路部4及び送信回路部5をいずれも差動形式とした構成である。このような構成とすることにより、送受信信号に重畳した内部ディジタルノイズ等を差動で打ち消すことができるので、送受信動作の精度向上を図ることが可能となる。
【0016】
続いて、本発明に係る高周波信号送受信装置の特徴部分であるPA52の内部構成及び動作について詳細な説明を行う。
【0017】
図2はPA52の一実施形態を示す回路図である。I/Q直交変調部51の出力端に接続される差動入力端子IN1、IN2は、それぞれコンデンサC1、C2を介して、npn型トランジスタQ1、Q2のベースに接続されている。トランジスタQ1、Q2のコレクタは、それぞれ抵抗R1、R2を介して、電源電圧ラインに接続されている。トランジスタQ1、Q2のエミッタは、いずれもnpn型トランジスタQ3のコレクタに接続されている。トランジスタQ3のベースは、npn型トランジスタQ4のベースに接続されている。トランジスタQ3、Q4のエミッタは、それぞれ抵抗R3、R4を介して、基準電圧ラインに接続されている。トランジスタQ4のコレクタは、第1可変電流源VI1の出力端子に接続される一方で、npn型トランジスタQ5のベースにも接続されている。トランジスタQ5のコレクタは、電源電圧ラインに接続されている。トランジスタQ5のエミッタは、トランジスタQ3、Q4のベースに接続されている。
【0018】
また、トランジスタQ1、Q2のコレクタは、それぞれコンデンサC3、C4を介して、npn型トランジスタQ6、Q7のベースにも接続されている。トランジスタQ6、Q7のコレクタは、それぞれダイオードD1、D2のカソードに接続される一方で、コンデンサC5、C6を介して、差動出力端子OUT1、OUT2にも接続されている。ダイオードD1、D2のアノードは、それぞれコイルL1、L2を介して、電源電圧ラインに接続されている。トランジスタQ6、Q7のエミッタは、いずれも基準電圧ラインに接続されている。
【0019】
さらに、トランジスタQ6、Q7のベースは、それぞれ抵抗R5、R6を介して、npn型トランジスタQ8のベースにも接続されている。トランジスタQ8のエミッタは、抵抗R7を介して、基準電圧ラインに接続されている。トランジスタQ8のコレクタは、第2可変電流源VI2の出力端子に接続される一方で、npn型トランジスタQ9のベースにも接続されている。トランジスタQ9のコレクタは、電源電圧ラインに接続されている。トランジスタQ9のエミッタは、トランジスタQ8のベースに接続されている。
【0020】
上記から分かるように、本実施形態のPA52は、トランジスタQ1、Q2を有して成る第1増幅回路と、トランジスタQ6、Q7を有して成る第2増幅回路を直列接続した多段構成である。従って、差動入力端子IN1、IN2への入力信号は、第1、第2増幅回路で各々差動増幅された後、差動出力端子OUT1、OUT2からアンテナ共用器3へと送出される。
【0021】
ここで、第1可変電流源VI1は、mビットの第1制御信号(不図示)に基づいて出力電流i1を離散的に変化させる。トランジスタQ3、Q4、Q5を有して成る駆動電流供給回路(カレントミラー回路)は、第1可変電流源VIの出力電流i1に応じたミラー電流i1’を第1増幅回路の駆動電流として供給する。従って、本実施形態のPA52では、出力電流i1を変化させることで第1増幅回路の利得制御を行うことができる。すなわち、第1増幅回路の利得を上げるときには出力電流i1を増して駆動電流を大きくすればよいし、逆に、利得を下げるときには出力電流i1を減じて駆動電流を小さくすればよい。なお、第1可変電流源VI1の内部構成については後ほど詳細に説明する。
【0022】
一方、第2可変電流源VI2は、Nビットの第2制御信号(不図示)に基づいて出力電流i2を離散的に変化させる。トランジスタQ8、Q9を有して成るバイアス回路は、第2可変電流源VI2の出力電流i2に応じた電圧を第2増幅回路の入力バイアスとして印加する。従って、本実施形態のPA52では、出力電流i2を変化させることで第2増幅回路の利得制御を行うことができる。すなわち、第2増幅回路の利得を上げるときには出力電流i2を増して入力バイアス電圧を高くして動作電流を大きくすればよいし、逆に、利得を下げるときには出力電流i2を減じて入力バイアス電圧を低くして動作電流を小さくすればよい。なお、第2可変電流源VI2の内部構成については後ほど詳細に説明する。また、抵抗R5、R6の抵抗値は、第2増幅回路の入力インピーダンスを確保するために適宜設定すればよい。
【0023】
このように、第1、第2可変電流源VI1、VI2の出力電流i1、i2を離散的に変化させることで、第1、第2増幅回路の利得制御を行う構成であれば、送信出力に応じてPA52の消費電力低減を図ることができる。また、利得を連続的に変化させる従来構成に比べて、非常に簡易な回路構成で消費電流の低減を実現することが可能である。
【0024】
なお、本実施形態のPA52は、比較的出力レベルの小さい第1増幅回路の利得を駆動電流の直接可変によって細かく制御する一方、比較的出力レベルの大きい第2増幅回路の利得を入力バイアスの可変によって大まかに制御する構成としている。このような構成とすることにより、PA52の利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となり、送信動作の精度向上を実現することができる。
【0025】
次に、第1、第2可変電流源VI1、VI2の内部構成及び動作について詳細な説明を行う。ただし、第1、第2可変電流源VI1、VI2は同様の構成から成るので、以下では、第1可変電流源についてのみ説明を行い、第2可変電流源VI2については説明を省略する。
【0026】
図3は第1可変電流源VI1の一実施形態を示す回路図である。本図に示すように、本実施形態の第1可変電流源VI1は、m個の定電流源I1〜ImとMOSトランジスタM1〜Mmから成る直列回路を出力端子に対して並列接続した構成である。なお、スイッチ手段であるMOSトランジスタM1〜Mmのゲートには、それぞれ制御端子S1〜Smが接続されており、mビットの制御信号によって個別にオン/オフ制御が行われる。従って、第1可変電流源VI1の出力電流i1は、オン状態のMOSトランジスタに接続された定電流源の電流値(オン状態のMOSトランジスタが複数ある場合には、それらに接続される定電流源の合成電流値)となる。
【0027】
例えば、定電流源I1〜Imの電流値を、10μA、100μA、…、1mAといった具合に設定した場合、送信出力を小さくするときには、10μAの定電流源を選択するようにMOSトランジスタをオンさせればよいし、送信出力を大きくするときには、1mAの定電流源を選択するようにMOSトランジスタがオンさせればよい。このような構成とすることにより、非常に簡易な回路構成で、PA52の利得を細かく(例えば6dBずつ)制御することができる。また、トランジスタ等の温度特性ばらつきをキャンセルした形で定電流源I1〜Imを作り込むことにより、温度変化が生じても利得が変動しにくいPA52を実現することができる。
【0028】
なお、前にも述べた通り、本実施形態の第1可変電流源VI1は、定電流源I1〜Imを切り換えるスイッチ手段として、MOSトランジスタM1〜Mmを採用した構成である。従って、定電流源の切り換えに際して不必要な電流を消費することがない。もちろん、スイッチ手段としてバイポーラトランジスタを採用してもよいが、この場合、第1増幅回路に数mA〜100mA程度の駆動電流を流そうとすると、数μA〜100μA程度のベース電流が必要となってしまう。従って、PA52の利得を細かく制御するためにコントロールビットを増やした場合には、ベース電流だけで1mA近くの電流を消費してしまうことになるため、消費電力低減を鑑みると好適な構成とは言えない。
【0029】
【発明の効果】
上記で説明したように、本発明に係る可変利得パワーアンプは、入力信号を増幅する増幅回路と、mビットの制御信号に基づいて出力電流を離散的に変化させる可変電流源と、該可変電流源の出力電流に応じた電流を前記増幅回路の駆動電流として供給する駆動電流供給回路、或いは前記可変電流源の出力電流に応じた電圧を前記増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、前記可変電流源の出力電流を変化させることで前記増幅回路の利得制御を行う構成としている。
【0030】
このように、第1、第2可変電流源の出力電流を離散的に変化させることで、第1、第2増幅回路の利得制御を行う構成であれば、可変利得パワーアンプの消費電力低減を図ることができる。また、利得を連続的に変化させる従来構成に比べて、非常に簡易な回路構成で消費電流の低減を実現することが可能である。
【0031】
なお、上記構成から成る可変利得パワーアンプにおいて、前記可変電流源は、並列接続されたm個の定電流源と、前記制御信号に基づいて各定電流源のオン/オフ制御を行うm個のスイッチ手段と、を有して成る構成としている。このような構成とすることにより、非常に簡易な回路構成で、可変利得パワーアンプの利得を細かく制御することができる。また、トランジスタ等の温度特性ばらつきをキャンセルした形で定電流源を作り込むことにより、温度変化が生じても利得が変動しにくい可変利得パワーアンプを実現することができる。
【0032】
また、上記構成から成る可変利得パワーアンプにおいて、前記スイッチ手段はMOSトランジスタとしている。このような構成とすることにより、定電流源の切り換えに際して不必要な電流を消費することがない。
【0033】
具体的に言うと、本発明に係る可変利得パワーアンプは、入力信号を増幅する第1増幅回路と、第1増幅回路の出力信号を増幅する第2増幅回路と、mビットの第1制御信号に基づいて出力電流を離散的に変化させる第1可変電流源と、第1可変電流源の出力電流に応じた電流を第1増幅回路の駆動電流として供給する駆動電流供給回路と、Nビットの第2制御信号に基づいて出力電流を離散的に変化させる第2可変電流源と、第2可変電流源の出力電流に応じた電圧を第2増幅回路の入力バイアスとして印加するバイアス回路と、を有して成り、第1、第2可変電流源の出力電流を変化させることで第1、第2増幅回路の利得制御を行う構成としている。
【0034】
このように、比較的出力レベルの小さい第1増幅回路の利得を駆動電流の直接可変によって細かく制御する一方、比較的出力レベルの大きい第2増幅回路の利得を入力バイアスの可変によって大まかに制御する構成とすることにより、可変利得パワーアンプの利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となる。
【0035】
なお、本発明に係る送信装置は、送信信号を増幅する手段として、上記構成から成る可変利得パワーアンプを用いた構成としている。このような構成とすることにより、送信出力に応じて可変利得パワーアンプの消費電力低減を図ることができるので、送信装置の使用時間を延ばせるようになる。また、可変利得パワーアンプの利得を広レンジに変化させる場合であっても、高いリニアリティを確保することが可能となるので、送信動作の精度向上を実現することができる。
【図面の簡単な説明】
【図1】 本発明に係る高周波信号送受信装置の一実施形態を示すブロック図である。
【図2】 PA52の一実施形態を示す回路図である。
【図3】 第1可変電流源VI1の一実施形態を示す回路図である。
【符号の説明】
1 アンテナ
2 バンドパスフィルタ(BPF)
3 アンテナ共用器
4 受信回路部
5 送信回路部
6 局部発振器
41 ローノイズアンプ(LNA)
42 イメージリジェクションミキサ(IRM)
43 バンドパスフィルタ(BPF)
44 リミッタアンプ(LIA)
45 復調器
46 スライサ
51 I/Q直交変調器
52 可変利得パワーアンプ(PA)
IN1、IN2 差動入力端子
OUT1、OUT2 差動出力端子
Q1〜Q9 npn型トランジスタ
R1〜R7 抵抗
C1〜C6 コンデンサ
L1、L2 コイル
D1、D2 ダイオード
VI1、VI2 第1、第2可変電流源
I1〜Im 定電流源
M1〜Mm MOSトランジスタ
S1〜Sm 制御端子
Claims (4)
- 入力信号を増幅する第1増幅回路と、前記第1増幅回路の駆動電流を制御することにより前記第1増幅回路の利得を離散的に変化させる第1利得変換手段と、前記第1増幅回路の出力信号を増幅する第2増幅回路と、前記第1増幅回路における駆動電流の変化による利得変化よりも大まかにかつ離散的に変化するよう前記第2増幅回路の入力バイアスを制御することにより利得を広範囲で変化させる第2利得変換手段と、を有し、前記第2増幅回路から出力信号を出力する可変利得パワーアンプであって、
前記第1利得変換手段は、mビットの第1制御信号に基づいて出力電流を離散的に変化させる第1可変電流源と、前記第1可変電流源の出力電流に応じた電流を前記第1増幅回路の駆動電流として供給する駆動電流供給回路と、を有して成り、
前記第2利得変換手段は、nビットの第2制御信号に基づいて出力電流を離散的に変化させる第2可変電流源と、前記第2可変電流源の出力電流に応じた電圧を前記第2増幅回路の入力バイアスとして印加するバイアス回路と、を有して成ることを特徴とする可変利得パワーアンプ。 - 前記第1可変電流源は、並列接続されたm個の定電流源と、前記第1制御信号に基づいて各定電流源のオン/オフ制御を行うm個のスイッチ手段と、を有して成り、前記第2可変電流源は、並列接続されたn個の定電流源と、前記第2制御信号に基づいて各定電流源のオン/オフ制御を行うn個のスイッチ手段と、を有して成ることを特徴とする請求項1に記載の可変利得パワーアンプ。
- 前記スイッチ手段は、MOSトランジスタであることを特徴とする請求項2に記載の可変利得パワーアンプ。
- 送信信号を増幅する手段として、請求項1〜請求項3のいずれかに記載の可変利得パワーアンプを用いたことを特徴とする送信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371337A JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371337A JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174339A JP2003174339A (ja) | 2003-06-20 |
JP4115123B2 true JP4115123B2 (ja) | 2008-07-09 |
Family
ID=19180401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001371337A Expired - Fee Related JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115123B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101124116B1 (ko) * | 2004-02-13 | 2012-03-21 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 증폭기용 적응형 바이어스 전류 회로 및 방법 |
JP2007312001A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | 多段差動増幅器 |
WO2009034637A1 (ja) * | 2007-09-13 | 2009-03-19 | Fujitsu Microelectronics Limited | アナログデジタル変換装置およびその変換方法 |
US8358230B2 (en) * | 2011-04-28 | 2013-01-22 | Richwave Technology Corp. | Low power discrete-time electronic circuit |
-
2001
- 2001-12-05 JP JP2001371337A patent/JP4115123B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003174339A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880546B2 (en) | Amplifier and the method thereof | |
US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
KR101000994B1 (ko) | 멀티 프로토콜 송수신기에 대한 공유 고전력 송신 경로를위한 방법 및 시스템 | |
US7564302B2 (en) | Method and system for gain control and power saving in broadband feedback low-noise amplifiers | |
JP3103712B2 (ja) | 電力増幅器及び増幅方法 | |
JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
JP2001251202A (ja) | 変調依存信号増幅方法および装置 | |
JP4664835B2 (ja) | 可変増幅器を備えた調整器構造 | |
US20070270111A1 (en) | Dual power mode transmitter | |
US7197292B1 (en) | Chopper stabilized analog multiplier | |
US7519337B2 (en) | Transmitter and mobile communication terminal using the same | |
US7286015B2 (en) | Linear-in-dB variable gain amplifiers with an adaptive bias current | |
JPH11150435A (ja) | 利得制御rf信号増幅器 | |
JP2006013810A (ja) | 可変利得増幅回路 | |
JP4115123B2 (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
JP3944662B2 (ja) | 利得制御アンプ | |
JP4520458B2 (ja) | 無線送信機 | |
US6100763A (en) | Circuit for RF buffer and method of operation | |
JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
JPH10242886A (ja) | 増幅回路及び送受信装置 | |
JP4571145B2 (ja) | 相互コンダクタンス回路 | |
US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
JP2000059147A (ja) | ミキサー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |