JP2003174339A - 可変利得パワーアンプ及びこれを用いた送信装置 - Google Patents
可変利得パワーアンプ及びこれを用いた送信装置Info
- Publication number
- JP2003174339A JP2003174339A JP2001371337A JP2001371337A JP2003174339A JP 2003174339 A JP2003174339 A JP 2003174339A JP 2001371337 A JP2001371337 A JP 2001371337A JP 2001371337 A JP2001371337 A JP 2001371337A JP 2003174339 A JP2003174339 A JP 2003174339A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- current
- output
- current source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 101000718497 Homo sapiens Protein AF-10 Proteins 0.000 description 1
- 102100026286 Protein AF-10 Human genes 0.000 description 1
- 241000532784 Thelia <leafhopper> Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】本発明は、簡易な構成で消費電流の低減や制御
精度の向上を実現可能な可変利得パワーアンプ、及びこ
れを用いた送信装置の提供を目的とする。 【解決手段】本発明に係る可変利得パワーアンプは、第
１、第２増幅回路と、制御信号に基づいて出力電流ｉ
１、ｉ２を離散的に変化させる第１、第２可変電流源Ｖ
Ｉ１、ＶＩ２を有し、第１可変電流源ＶＩ１の出力電流
ｉ１に応じて第１増幅回路の駆動電流を変化させるとと
もに、第２可変電流源ＶＩ２の出力電流ｉ２に応じて第
２増幅回路の入力バイアス電圧を変化させることで、各
増幅回路の利得制御を行う構成である。
精度の向上を実現可能な可変利得パワーアンプ、及びこ
れを用いた送信装置の提供を目的とする。 【解決手段】本発明に係る可変利得パワーアンプは、第
１、第２増幅回路と、制御信号に基づいて出力電流ｉ
１、ｉ２を離散的に変化させる第１、第２可変電流源Ｖ
Ｉ１、ＶＩ２を有し、第１可変電流源ＶＩ１の出力電流
ｉ１に応じて第１増幅回路の駆動電流を変化させるとと
もに、第２可変電流源ＶＩ２の出力電流ｉ２に応じて第
２増幅回路の入力バイアス電圧を変化させることで、各
増幅回路の利得制御を行う構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、利得制御が可能な
可変利得パワーアンプに関するものである。
可変利得パワーアンプに関するものである。
【０００２】
【従来の技術】従来の送信装置には、送信信号を増幅す
る手段として、利得制御が可能な可変利得アンプを用い
たものがある。例えば、特開平１０−１５０４２９号公
報では制御電圧に応じて連続的な利得制御ができる可変
利得アンプを多段接続し、該多段アンプによって送信信
号を増幅する送信回路が開示されている。なお、該送信
回路は、送信出力に応じて各アンプの利得制御や電源オ
ン／オフ制御（バイパス制御）を行う構成である。
る手段として、利得制御が可能な可変利得アンプを用い
たものがある。例えば、特開平１０−１５０４２９号公
報では制御電圧に応じて連続的な利得制御ができる可変
利得アンプを多段接続し、該多段アンプによって送信信
号を増幅する送信回路が開示されている。なお、該送信
回路は、送信出力に応じて各アンプの利得制御や電源オ
ン／オフ制御（バイパス制御）を行う構成である。
【０００３】
【発明が解決しようとする課題】確かに、上記構成から
成る送信回路であれば、送信出力に応じて不必要なアン
プをオフしたり、各アンプの利得を連続変化させたりす
ることで、送信回路の消費電流を低減することができ
る。
成る送信回路であれば、送信出力に応じて不必要なアン
プをオフしたり、各アンプの利得を連続変化させたりす
ることで、送信回路の消費電流を低減することができ
る。
【０００４】しかしながら、上記構成から成る送信回路
のように、送信出力に応じて各アンプの利得を連続的に
変化させるためには、非常に複雑な可変利得アンプや制
御回路が必要となるため、回路規模の大型化や、それに
伴う定常電流の増大及びコストアップ等が課題であっ
た。
のように、送信出力に応じて各アンプの利得を連続的に
変化させるためには、非常に複雑な可変利得アンプや制
御回路が必要となるため、回路規模の大型化や、それに
伴う定常電流の増大及びコストアップ等が課題であっ
た。
【０００５】本発明は、上記の問題点に鑑み、簡易な構
成で消費電流の低減や利得可変精度の向上を実現するこ
とが可能な可変利得パワーアンプ、及びこれを用いた送
信装置を提供することを目的とする。
成で消費電流の低減や利得可変精度の向上を実現するこ
とが可能な可変利得パワーアンプ、及びこれを用いた送
信装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る可変利得パワーアンプは、入力信号を
増幅する増幅回路と、ｍビットの制御信号に基づいて出
力電流を離散的に変化させる可変電流源と、該可変電流
源の出力電流に応じた電流を前記増幅回路の駆動電流と
して供給する駆動電流供給回路、或いは前記可変電流源
の出力電流に応じた電圧を前記増幅回路の入力バイアス
として印加するバイアス回路と、を有して成り、前記可
変電流源の出力電流を変化させることで前記増幅回路の
利得制御を行う構成としている。
に、本発明に係る可変利得パワーアンプは、入力信号を
増幅する増幅回路と、ｍビットの制御信号に基づいて出
力電流を離散的に変化させる可変電流源と、該可変電流
源の出力電流に応じた電流を前記増幅回路の駆動電流と
して供給する駆動電流供給回路、或いは前記可変電流源
の出力電流に応じた電圧を前記増幅回路の入力バイアス
として印加するバイアス回路と、を有して成り、前記可
変電流源の出力電流を変化させることで前記増幅回路の
利得制御を行う構成としている。
【０００７】なお、上記構成から成る可変利得パワーア
ンプにおいて、前記可変電流源は、並列接続されたｍ個
の定電流源と、前記制御信号に基づいて各定電流源のオ
ン／オフ制御を行うｍ個のスイッチ手段と、を有して成
る構成としている。
ンプにおいて、前記可変電流源は、並列接続されたｍ個
の定電流源と、前記制御信号に基づいて各定電流源のオ
ン／オフ制御を行うｍ個のスイッチ手段と、を有して成
る構成としている。
【０００８】また、上記構成から成る可変利得パワーア
ンプにおいて、前記スイッチ手段はＭＯＳトランジスタ
としている。
ンプにおいて、前記スイッチ手段はＭＯＳトランジスタ
としている。
【０００９】具体的に言うと、本発明に係る可変利得パ
ワーアンプは、入力信号を増幅する第１増幅回路と、第
１増幅回路の出力信号を増幅する第２増幅回路と、ｍビ
ットの第１制御信号に基づいて出力電流を離散的に変化
させる第１可変電流源と、第１可変電流源の出力電流に
応じた電流を第１増幅回路の駆動電流として供給する駆
動電流供給回路と、Ｎビットの第２制御信号に基づいて
出力電流を離散的に変化させる第２可変電流源と、第２
可変電流源の出力電流に応じた電圧を第２増幅回路の入
力バイアスとして印加するバイアス回路と、を有して成
り、第１、第２可変電流源の出力電流を変化させること
で第１、第２増幅回路の利得制御を行う構成としてい
る。
ワーアンプは、入力信号を増幅する第１増幅回路と、第
１増幅回路の出力信号を増幅する第２増幅回路と、ｍビ
ットの第１制御信号に基づいて出力電流を離散的に変化
させる第１可変電流源と、第１可変電流源の出力電流に
応じた電流を第１増幅回路の駆動電流として供給する駆
動電流供給回路と、Ｎビットの第２制御信号に基づいて
出力電流を離散的に変化させる第２可変電流源と、第２
可変電流源の出力電流に応じた電圧を第２増幅回路の入
力バイアスとして印加するバイアス回路と、を有して成
り、第１、第２可変電流源の出力電流を変化させること
で第１、第２増幅回路の利得制御を行う構成としてい
る。
【００１０】なお、本発明に係る送信装置は、送信信号
を増幅する手段として、上記構成から成る可変利得パワ
ーアンプを用いた構成としている。
を増幅する手段として、上記構成から成る可変利得パワ
ーアンプを用いた構成としている。
【００１１】
【発明の実施の形態】以下では、本発明に係る可変利得
パワーアンプを高周波信号送受信装置（例えば、携帯電
話機やパソコン、ＡＶ機器等のＢｌｕｅｔｏｏｔｈ応用
装置）の送信回路部に適用した場合を例に挙げて説明を
行う。図１は本発明に係る高周波信号送受信装置の一実
施形態を示すブロック図である。
パワーアンプを高周波信号送受信装置（例えば、携帯電
話機やパソコン、ＡＶ機器等のＢｌｕｅｔｏｏｔｈ応用
装置）の送信回路部に適用した場合を例に挙げて説明を
行う。図１は本発明に係る高周波信号送受信装置の一実
施形態を示すブロック図である。
【００１２】本図に示すように、本実施形態の高周波信
号送受信装置は、ディジタル変調された高周波信号を送
受信するアンテナ１と、アンテナ１の送受信信号を所定
周波数帯域に制限するバンドパスフィルタ２（以下、Ｂ
ＰＦ２と呼ぶ）と、アンテナ１を送受信系各々で共有す
るためのアンテナ共用器３と、アンテナ共用器３に接続
された受信回路部４及び送信回路部５と、両回路部４、
５での周波数変換処理に必要なローカル信号を生成する
局部発振器６と、を有して成る。
号送受信装置は、ディジタル変調された高周波信号を送
受信するアンテナ１と、アンテナ１の送受信信号を所定
周波数帯域に制限するバンドパスフィルタ２（以下、Ｂ
ＰＦ２と呼ぶ）と、アンテナ１を送受信系各々で共有す
るためのアンテナ共用器３と、アンテナ共用器３に接続
された受信回路部４及び送信回路部５と、両回路部４、
５での周波数変換処理に必要なローカル信号を生成する
局部発振器６と、を有して成る。
【００１３】受信回路部４は、アンテナ共用器３の出力
信号を増幅するローノイズアンプ４１（以下、ＬＮＡ４
１と呼ぶ）と、ＬＮＡ４１の出力信号と局部発振器６の
ローカル信号を混合して中間周波数信号を生成するとと
もに、該中間周波数信号からイメージ信号を除去するイ
メージリジェクションミキサ４２（以下、ＩＲＭ４２と
呼ぶ）と、ＩＲＭ４２の出力信号を所定周波数帯域に制
限するバンドパスフィルタ４３（以下、ＢＰＦ４３と呼
ぶ）と、ＢＰＦ４３の出力信号を増幅するリミッタアン
プ４４（以下、ＬＩＡ４４と呼ぶ）と、ＬＩＡ４４の出
力信号に復調処理を施す復調器４５と、復調器４５の出
力信号を波形整形して内部回路（図示せず）に送出する
スライサ４６と、を有して成る。
信号を増幅するローノイズアンプ４１（以下、ＬＮＡ４
１と呼ぶ）と、ＬＮＡ４１の出力信号と局部発振器６の
ローカル信号を混合して中間周波数信号を生成するとと
もに、該中間周波数信号からイメージ信号を除去するイ
メージリジェクションミキサ４２（以下、ＩＲＭ４２と
呼ぶ）と、ＩＲＭ４２の出力信号を所定周波数帯域に制
限するバンドパスフィルタ４３（以下、ＢＰＦ４３と呼
ぶ）と、ＢＰＦ４３の出力信号を増幅するリミッタアン
プ４４（以下、ＬＩＡ４４と呼ぶ）と、ＬＩＡ４４の出
力信号に復調処理を施す復調器４５と、復調器４５の出
力信号を波形整形して内部回路（図示せず）に送出する
スライサ４６と、を有して成る。
【００１４】一方、送信回路部５は、内部回路（図示せ
ず）から入力されたＩ信号及びＱ信号に基づいて局部発
振器６のローカル信号を直交変調するＩ／Ｑ直交変調器
５１と、Ｉ／Ｑ直交変調器５１の出力信号を増幅してア
ンテナ共用器３に送出する可変利得パワーアンプ５２
（以下、ＰＡ５２と呼ぶ）と、を有して成る。
ず）から入力されたＩ信号及びＱ信号に基づいて局部発
振器６のローカル信号を直交変調するＩ／Ｑ直交変調器
５１と、Ｉ／Ｑ直交変調器５１の出力信号を増幅してア
ンテナ共用器３に送出する可変利得パワーアンプ５２
（以下、ＰＡ５２と呼ぶ）と、を有して成る。
【００１５】なお、本実施形態の高周波信号送受信装置
は、上記した受信回路部４及び送信回路部５をいずれも
差動形式とした構成である。このような構成とすること
により、送受信信号に重畳した内部ディジタルノイズ等
を差動で打ち消すことができるので、送受信動作の精度
向上を図ることが可能となる。
は、上記した受信回路部４及び送信回路部５をいずれも
差動形式とした構成である。このような構成とすること
により、送受信信号に重畳した内部ディジタルノイズ等
を差動で打ち消すことができるので、送受信動作の精度
向上を図ることが可能となる。
【００１６】続いて、本発明に係る高周波信号送受信装
置の特徴部分であるＰＡ５２の内部構成及び動作につい
て詳細な説明を行う。
置の特徴部分であるＰＡ５２の内部構成及び動作につい
て詳細な説明を行う。
【００１７】図２はＰＡ５２の一実施形態を示す回路図
である。Ｉ／Ｑ直交変調部５１の出力端に接続される差
動入力端子ＩＮ１、ＩＮ２は、それぞれコンデンサＣ
１、Ｃ２を介して、ｎｐｎ型トランジスタＱ１、Ｑ２の
ベースに接続されている。トランジスタＱ１、Ｑ２のコ
レクタは、それぞれ抵抗Ｒ１、Ｒ２を介して、電源電圧
ラインに接続されている。トランジスタＱ１、Ｑ２のエ
ミッタは、いずれもｎｐｎ型トランジスタＱ３のコレク
タに接続されている。トランジスタＱ３のベースは、ｎ
ｐｎ型トランジスタＱ４のベースに接続されている。ト
ランジスタＱ３、Ｑ４のエミッタは、それぞれ抵抗Ｒ
３、Ｒ４を介して、基準電圧ラインに接続されている。
トランジスタＱ４のコレクタは、第１可変電流源ＶＩ１
の出力端子に接続される一方で、ｎｐｎ型トランジスタ
Ｑ５のベースにも接続されている。トランジスタＱ５の
コレクタは、電源電圧ラインに接続されている。トラン
ジスタＱ５のエミッタは、トランジスタＱ３、Ｑ４のベ
ースに接続されている。
である。Ｉ／Ｑ直交変調部５１の出力端に接続される差
動入力端子ＩＮ１、ＩＮ２は、それぞれコンデンサＣ
１、Ｃ２を介して、ｎｐｎ型トランジスタＱ１、Ｑ２の
ベースに接続されている。トランジスタＱ１、Ｑ２のコ
レクタは、それぞれ抵抗Ｒ１、Ｒ２を介して、電源電圧
ラインに接続されている。トランジスタＱ１、Ｑ２のエ
ミッタは、いずれもｎｐｎ型トランジスタＱ３のコレク
タに接続されている。トランジスタＱ３のベースは、ｎ
ｐｎ型トランジスタＱ４のベースに接続されている。ト
ランジスタＱ３、Ｑ４のエミッタは、それぞれ抵抗Ｒ
３、Ｒ４を介して、基準電圧ラインに接続されている。
トランジスタＱ４のコレクタは、第１可変電流源ＶＩ１
の出力端子に接続される一方で、ｎｐｎ型トランジスタ
Ｑ５のベースにも接続されている。トランジスタＱ５の
コレクタは、電源電圧ラインに接続されている。トラン
ジスタＱ５のエミッタは、トランジスタＱ３、Ｑ４のベ
ースに接続されている。
【００１８】また、トランジスタＱ１、Ｑ２のコレクタ
は、それぞれコンデンサＣ３、Ｃ４を介して、ｎｐｎ型
トランジスタＱ６、Ｑ７のベースにも接続されている。
トランジスタＱ６、Ｑ７のコレクタは、それぞれダイオ
ードＤ１、Ｄ２のカソードに接続される一方で、コンデ
ンサＣ５、Ｃ６を介して、差動出力端子ＯＵＴ１、ＯＵ
Ｔ２にも接続されている。ダイオードＤ１、Ｄ２のアノ
ードは、それぞれコイルＬ１、Ｌ２を介して、電源電圧
ラインに接続されている。トランジスタＱ６、Ｑ７のエ
ミッタは、いずれも基準電圧ラインに接続されている。
は、それぞれコンデンサＣ３、Ｃ４を介して、ｎｐｎ型
トランジスタＱ６、Ｑ７のベースにも接続されている。
トランジスタＱ６、Ｑ７のコレクタは、それぞれダイオ
ードＤ１、Ｄ２のカソードに接続される一方で、コンデ
ンサＣ５、Ｃ６を介して、差動出力端子ＯＵＴ１、ＯＵ
Ｔ２にも接続されている。ダイオードＤ１、Ｄ２のアノ
ードは、それぞれコイルＬ１、Ｌ２を介して、電源電圧
ラインに接続されている。トランジスタＱ６、Ｑ７のエ
ミッタは、いずれも基準電圧ラインに接続されている。
【００１９】さらに、トランジスタＱ６、Ｑ７のベース
は、それぞれ抵抗Ｒ５、Ｒ６を介して、ｎｐｎ型トラン
ジスタＱ８のベースにも接続されている。トランジスタ
Ｑ８のエミッタは、抵抗Ｒ７を介して、基準電圧ライン
に接続されている。トランジスタＱ８のコレクタは、第
２可変電流源ＶＩ２の出力端子に接続される一方で、ｎ
ｐｎ型トランジスタＱ９のベースにも接続されている。
トランジスタＱ９のコレクタは、電源電圧ラインに接続
されている。トランジスタＱ９のエミッタは、トランジ
スタＱ８のベースに接続されている。
は、それぞれ抵抗Ｒ５、Ｒ６を介して、ｎｐｎ型トラン
ジスタＱ８のベースにも接続されている。トランジスタ
Ｑ８のエミッタは、抵抗Ｒ７を介して、基準電圧ライン
に接続されている。トランジスタＱ８のコレクタは、第
２可変電流源ＶＩ２の出力端子に接続される一方で、ｎ
ｐｎ型トランジスタＱ９のベースにも接続されている。
トランジスタＱ９のコレクタは、電源電圧ラインに接続
されている。トランジスタＱ９のエミッタは、トランジ
スタＱ８のベースに接続されている。
【００２０】上記から分かるように、本実施形態のＰＡ
５２は、トランジスタＱ１、Ｑ２を有して成る第１増幅
回路と、トランジスタＱ６、Ｑ７を有して成る第２増幅
回路を直列接続した多段構成である。従って、差動入力
端子ＩＮ１、ＩＮ２への入力信号は、第１、第２増幅回
路で各々差動増幅された後、差動出力端子ＯＵＴ１、Ｏ
ＵＴ２からアンテナ共用器３へと送出される。
５２は、トランジスタＱ１、Ｑ２を有して成る第１増幅
回路と、トランジスタＱ６、Ｑ７を有して成る第２増幅
回路を直列接続した多段構成である。従って、差動入力
端子ＩＮ１、ＩＮ２への入力信号は、第１、第２増幅回
路で各々差動増幅された後、差動出力端子ＯＵＴ１、Ｏ
ＵＴ２からアンテナ共用器３へと送出される。
【００２１】ここで、第１可変電流源ＶＩ１は、ｍビッ
トの第１制御信号（不図示）に基づいて出力電流ｉ１を
離散的に変化させる。トランジスタＱ３、Ｑ４、Ｑ５を
有して成る駆動電流供給回路（カレントミラー回路）
は、第１可変電流源ＶＩの出力電流ｉ１に応じたミラー
電流ｉ１’を第１増幅回路の駆動電流として供給する。
従って、本実施形態のＰＡ５２では、出力電流ｉ１を変
化させることで第１増幅回路の利得制御を行うことがで
きる。すなわち、第１増幅回路の利得を上げるときには
出力電流ｉ１を増して駆動電流を大きくすればよいし、
逆に、利得を下げるときには出力電流ｉ１を減じて駆動
電流を小さくすればよい。なお、第１可変電流源ＶＩ１
の内部構成については後ほど詳細に説明する。
トの第１制御信号（不図示）に基づいて出力電流ｉ１を
離散的に変化させる。トランジスタＱ３、Ｑ４、Ｑ５を
有して成る駆動電流供給回路（カレントミラー回路）
は、第１可変電流源ＶＩの出力電流ｉ１に応じたミラー
電流ｉ１’を第１増幅回路の駆動電流として供給する。
従って、本実施形態のＰＡ５２では、出力電流ｉ１を変
化させることで第１増幅回路の利得制御を行うことがで
きる。すなわち、第１増幅回路の利得を上げるときには
出力電流ｉ１を増して駆動電流を大きくすればよいし、
逆に、利得を下げるときには出力電流ｉ１を減じて駆動
電流を小さくすればよい。なお、第１可変電流源ＶＩ１
の内部構成については後ほど詳細に説明する。
【００２２】一方、第２可変電流源ＶＩ２は、Ｎビット
の第２制御信号（不図示）に基づいて出力電流ｉ２を離
散的に変化させる。トランジスタＱ８、Ｑ９を有して成
るバイアス回路は、第２可変電流源ＶＩ２の出力電流ｉ
２に応じた電圧を第２増幅回路の入力バイアスとして印
加する。従って、本実施形態のＰＡ５２では、出力電流
ｉ２を変化させることで第２増幅回路の利得制御を行う
ことができる。すなわち、第２増幅回路の利得を上げる
ときには出力電流ｉ２を増して入力バイアス電圧を高く
して動作電流を大きくすればよいし、逆に、利得を下げ
るときには出力電流ｉ２を減じて入力バイアス電圧を低
くして動作電流を小さくすればよい。なお、第２可変電
流源ＶＩ２の内部構成については後ほど詳細に説明す
る。また、抵抗Ｒ５、Ｒ６の抵抗値は、第２増幅回路の
入力インピーダンスを確保するために適宜設定すればよ
い。
の第２制御信号（不図示）に基づいて出力電流ｉ２を離
散的に変化させる。トランジスタＱ８、Ｑ９を有して成
るバイアス回路は、第２可変電流源ＶＩ２の出力電流ｉ
２に応じた電圧を第２増幅回路の入力バイアスとして印
加する。従って、本実施形態のＰＡ５２では、出力電流
ｉ２を変化させることで第２増幅回路の利得制御を行う
ことができる。すなわち、第２増幅回路の利得を上げる
ときには出力電流ｉ２を増して入力バイアス電圧を高く
して動作電流を大きくすればよいし、逆に、利得を下げ
るときには出力電流ｉ２を減じて入力バイアス電圧を低
くして動作電流を小さくすればよい。なお、第２可変電
流源ＶＩ２の内部構成については後ほど詳細に説明す
る。また、抵抗Ｒ５、Ｒ６の抵抗値は、第２増幅回路の
入力インピーダンスを確保するために適宜設定すればよ
い。
【００２３】このように、第１、第２可変電流源ＶＩ
１、ＶＩ２の出力電流ｉ１、ｉ２を離散的に変化させる
ことで、第１、第２増幅回路の利得制御を行う構成であ
れば、送信出力に応じてＰＡ５２の消費電力低減を図る
ことができる。また、利得を連続的に変化させる従来構
成に比べて、非常に簡易な回路構成で消費電流の低減を
実現することが可能である。
１、ＶＩ２の出力電流ｉ１、ｉ２を離散的に変化させる
ことで、第１、第２増幅回路の利得制御を行う構成であ
れば、送信出力に応じてＰＡ５２の消費電力低減を図る
ことができる。また、利得を連続的に変化させる従来構
成に比べて、非常に簡易な回路構成で消費電流の低減を
実現することが可能である。
【００２４】なお、本実施形態のＰＡ５２は、比較的出
力レベルの小さい第１増幅回路の利得を駆動電流の直接
可変によって細かく制御する一方、比較的出力レベルの
大きい第２増幅回路の利得を入力バイアスの可変によっ
て大まかに制御する構成としている。このような構成と
することにより、ＰＡ５２の利得を広レンジに変化させ
る場合であっても、高いリニアリティを確保することが
可能となり、送信動作の精度向上を実現することができ
る。
力レベルの小さい第１増幅回路の利得を駆動電流の直接
可変によって細かく制御する一方、比較的出力レベルの
大きい第２増幅回路の利得を入力バイアスの可変によっ
て大まかに制御する構成としている。このような構成と
することにより、ＰＡ５２の利得を広レンジに変化させ
る場合であっても、高いリニアリティを確保することが
可能となり、送信動作の精度向上を実現することができ
る。
【００２５】次に、第１、第２可変電流源ＶＩ１、ＶＩ
２の内部構成及び動作について詳細な説明を行う。ただ
し、第１、第２可変電流源ＶＩ１、ＶＩ２は同様の構成
から成るので、以下では、第１可変電流源についてのみ
説明を行い、第２可変電流源ＶＩ２については説明を省
略する。
２の内部構成及び動作について詳細な説明を行う。ただ
し、第１、第２可変電流源ＶＩ１、ＶＩ２は同様の構成
から成るので、以下では、第１可変電流源についてのみ
説明を行い、第２可変電流源ＶＩ２については説明を省
略する。
【００２６】図３は第１可変電流源ＶＩ１の一実施形態
を示す回路図である。本図に示すように、本実施形態の
第１可変電流源ＶＩ１は、ｍ個の定電流源Ｉ１〜Ｉｍと
ＭＯＳトランジスタＭ１〜Ｍｍから成る直列回路を出力
端子に対して並列接続した構成である。なお、スイッチ
手段であるＭＯＳトランジスタＭ１〜Ｍｍのゲートに
は、それぞれ制御端子Ｓ１〜Ｓｍが接続されており、ｍ
ビットの制御信号によって個別にオン／オフ制御が行わ
れる。従って、第１可変電流源ＶＩ１の出力電流ｉ１
は、オン状態のＭＯＳトランジスタに接続された定電流
源の電流値（オン状態のＭＯＳトランジスタが複数ある
場合には、それらに接続される定電流源の合成電流値）
となる。
を示す回路図である。本図に示すように、本実施形態の
第１可変電流源ＶＩ１は、ｍ個の定電流源Ｉ１〜Ｉｍと
ＭＯＳトランジスタＭ１〜Ｍｍから成る直列回路を出力
端子に対して並列接続した構成である。なお、スイッチ
手段であるＭＯＳトランジスタＭ１〜Ｍｍのゲートに
は、それぞれ制御端子Ｓ１〜Ｓｍが接続されており、ｍ
ビットの制御信号によって個別にオン／オフ制御が行わ
れる。従って、第１可変電流源ＶＩ１の出力電流ｉ１
は、オン状態のＭＯＳトランジスタに接続された定電流
源の電流値（オン状態のＭＯＳトランジスタが複数ある
場合には、それらに接続される定電流源の合成電流値）
となる。
【００２７】例えば、定電流源Ｉ１〜Ｉｍの電流値を、
１０μＡ、１００μＡ、…、１ｍＡといった具合に設定
した場合、送信出力を小さくするときには、１０μＡの
定電流源を選択するようにＭＯＳトランジスタをオンさ
せればよいし、送信出力を大きくするときには、１ｍＡ
の定電流源を選択するようにＭＯＳトランジスタがオン
させればよい。このような構成とすることにより、非常
に簡易な回路構成で、ＰＡ５２の利得を細かく（例えば
６ｄＢずつ）制御することができる。また、トランジス
タ等の温度特性ばらつきをキャンセルした形で定電流源
Ｉ１〜Ｉｍを作り込むことにより、温度変化が生じても
利得が変動しにくいＰＡ５２を実現することができる。
１０μＡ、１００μＡ、…、１ｍＡといった具合に設定
した場合、送信出力を小さくするときには、１０μＡの
定電流源を選択するようにＭＯＳトランジスタをオンさ
せればよいし、送信出力を大きくするときには、１ｍＡ
の定電流源を選択するようにＭＯＳトランジスタがオン
させればよい。このような構成とすることにより、非常
に簡易な回路構成で、ＰＡ５２の利得を細かく（例えば
６ｄＢずつ）制御することができる。また、トランジス
タ等の温度特性ばらつきをキャンセルした形で定電流源
Ｉ１〜Ｉｍを作り込むことにより、温度変化が生じても
利得が変動しにくいＰＡ５２を実現することができる。
【００２８】なお、前にも述べた通り、本実施形態の第
１可変電流源ＶＩ１は、定電流源Ｉ１〜Ｉｍを切り換え
るスイッチ手段として、ＭＯＳトランジスタＭ１〜Ｍｍ
を採用した構成である。従って、定電流源の切り換えに
際して不必要な電流を消費することがない。もちろん、
スイッチ手段としてバイポーラトランジスタを採用して
もよいが、この場合、第１増幅回路に数ｍＡ〜１００ｍ
Ａ程度の駆動電流を流そうとすると、数μＡ〜１００μ
Ａ程度のベース電流が必要となってしまう。従って、Ｐ
Ａ５２の利得を細かく制御するためにコントロールビッ
トを増やした場合には、ベース電流だけで１ｍＡ近くの
電流を消費してしまうことになるため、消費電力低減を
鑑みると好適な構成とは言えない。
１可変電流源ＶＩ１は、定電流源Ｉ１〜Ｉｍを切り換え
るスイッチ手段として、ＭＯＳトランジスタＭ１〜Ｍｍ
を採用した構成である。従って、定電流源の切り換えに
際して不必要な電流を消費することがない。もちろん、
スイッチ手段としてバイポーラトランジスタを採用して
もよいが、この場合、第１増幅回路に数ｍＡ〜１００ｍ
Ａ程度の駆動電流を流そうとすると、数μＡ〜１００μ
Ａ程度のベース電流が必要となってしまう。従って、Ｐ
Ａ５２の利得を細かく制御するためにコントロールビッ
トを増やした場合には、ベース電流だけで１ｍＡ近くの
電流を消費してしまうことになるため、消費電力低減を
鑑みると好適な構成とは言えない。
【００２９】
【発明の効果】上記で説明したように、本発明に係る可
変利得パワーアンプは、入力信号を増幅する増幅回路
と、ｍビットの制御信号に基づいて出力電流を離散的に
変化させる可変電流源と、該可変電流源の出力電流に応
じた電流を前記増幅回路の駆動電流として供給する駆動
電流供給回路、或いは前記可変電流源の出力電流に応じ
た電圧を前記増幅回路の入力バイアスとして印加するバ
イアス回路と、を有して成り、前記可変電流源の出力電
流を変化させることで前記増幅回路の利得制御を行う構
成としている。
変利得パワーアンプは、入力信号を増幅する増幅回路
と、ｍビットの制御信号に基づいて出力電流を離散的に
変化させる可変電流源と、該可変電流源の出力電流に応
じた電流を前記増幅回路の駆動電流として供給する駆動
電流供給回路、或いは前記可変電流源の出力電流に応じ
た電圧を前記増幅回路の入力バイアスとして印加するバ
イアス回路と、を有して成り、前記可変電流源の出力電
流を変化させることで前記増幅回路の利得制御を行う構
成としている。
【００３０】このように、第１、第２可変電流源の出力
電流を離散的に変化させることで、第１、第２増幅回路
の利得制御を行う構成であれば、可変利得パワーアンプ
の消費電力低減を図ることができる。また、利得を連続
的に変化させる従来構成に比べて、非常に簡易な回路構
成で消費電流の低減を実現することが可能である。
電流を離散的に変化させることで、第１、第２増幅回路
の利得制御を行う構成であれば、可変利得パワーアンプ
の消費電力低減を図ることができる。また、利得を連続
的に変化させる従来構成に比べて、非常に簡易な回路構
成で消費電流の低減を実現することが可能である。
【００３１】なお、上記構成から成る可変利得パワーア
ンプにおいて、前記可変電流源は、並列接続されたｍ個
の定電流源と、前記制御信号に基づいて各定電流源のオ
ン／オフ制御を行うｍ個のスイッチ手段と、を有して成
る構成としている。このような構成とすることにより、
非常に簡易な回路構成で、可変利得パワーアンプの利得
を細かく制御することができる。また、トランジスタ等
の温度特性ばらつきをキャンセルした形で定電流源を作
り込むことにより、温度変化が生じても利得が変動しに
くい可変利得パワーアンプを実現することができる。
ンプにおいて、前記可変電流源は、並列接続されたｍ個
の定電流源と、前記制御信号に基づいて各定電流源のオ
ン／オフ制御を行うｍ個のスイッチ手段と、を有して成
る構成としている。このような構成とすることにより、
非常に簡易な回路構成で、可変利得パワーアンプの利得
を細かく制御することができる。また、トランジスタ等
の温度特性ばらつきをキャンセルした形で定電流源を作
り込むことにより、温度変化が生じても利得が変動しに
くい可変利得パワーアンプを実現することができる。
【００３２】また、上記構成から成る可変利得パワーア
ンプにおいて、前記スイッチ手段はＭＯＳトランジスタ
としている。このような構成とすることにより、定電流
源の切り換えに際して不必要な電流を消費することがな
い。
ンプにおいて、前記スイッチ手段はＭＯＳトランジスタ
としている。このような構成とすることにより、定電流
源の切り換えに際して不必要な電流を消費することがな
い。
【００３３】具体的に言うと、本発明に係る可変利得パ
ワーアンプは、入力信号を増幅する第１増幅回路と、第
１増幅回路の出力信号を増幅する第２増幅回路と、ｍビ
ットの第１制御信号に基づいて出力電流を離散的に変化
させる第１可変電流源と、第１可変電流源の出力電流に
応じた電流を第１増幅回路の駆動電流として供給する駆
動電流供給回路と、Ｎビットの第２制御信号に基づいて
出力電流を離散的に変化させる第２可変電流源と、第２
可変電流源の出力電流に応じた電圧を第２増幅回路の入
力バイアスとして印加するバイアス回路と、を有して成
り、第１、第２可変電流源の出力電流を変化させること
で第１、第２増幅回路の利得制御を行う構成としてい
る。
ワーアンプは、入力信号を増幅する第１増幅回路と、第
１増幅回路の出力信号を増幅する第２増幅回路と、ｍビ
ットの第１制御信号に基づいて出力電流を離散的に変化
させる第１可変電流源と、第１可変電流源の出力電流に
応じた電流を第１増幅回路の駆動電流として供給する駆
動電流供給回路と、Ｎビットの第２制御信号に基づいて
出力電流を離散的に変化させる第２可変電流源と、第２
可変電流源の出力電流に応じた電圧を第２増幅回路の入
力バイアスとして印加するバイアス回路と、を有して成
り、第１、第２可変電流源の出力電流を変化させること
で第１、第２増幅回路の利得制御を行う構成としてい
る。
【００３４】このように、比較的出力レベルの小さい第
１増幅回路の利得を駆動電流の直接可変によって細かく
制御する一方、比較的出力レベルの大きい第２増幅回路
の利得を入力バイアスの可変によって大まかに制御する
構成とすることにより、可変利得パワーアンプの利得を
広レンジに変化させる場合であっても、高いリニアリテ
ィを確保することが可能となる。
１増幅回路の利得を駆動電流の直接可変によって細かく
制御する一方、比較的出力レベルの大きい第２増幅回路
の利得を入力バイアスの可変によって大まかに制御する
構成とすることにより、可変利得パワーアンプの利得を
広レンジに変化させる場合であっても、高いリニアリテ
ィを確保することが可能となる。
【００３５】なお、本発明に係る送信装置は、送信信号
を増幅する手段として、上記構成から成る可変利得パワ
ーアンプを用いた構成としている。このような構成とす
ることにより、送信出力に応じて可変利得パワーアンプ
の消費電力低減を図ることができるので、送信装置の使
用時間を延ばせるようになる。また、可変利得パワーア
ンプの利得を広レンジに変化させる場合であっても、高
いリニアリティを確保することが可能となるので、送信
動作の精度向上を実現することができる。
を増幅する手段として、上記構成から成る可変利得パワ
ーアンプを用いた構成としている。このような構成とす
ることにより、送信出力に応じて可変利得パワーアンプ
の消費電力低減を図ることができるので、送信装置の使
用時間を延ばせるようになる。また、可変利得パワーア
ンプの利得を広レンジに変化させる場合であっても、高
いリニアリティを確保することが可能となるので、送信
動作の精度向上を実現することができる。
【図１】 本発明に係る高周波信号送受信装置の一実施
形態を示すブロック図である。
形態を示すブロック図である。
【図２】 ＰＡ５２の一実施形態を示す回路図である。
【図３】 第１可変電流源ＶＩ１の一実施形態を示す回
路図である。
路図である。
１ アンテナ
２ バンドパスフィルタ（ＢＰＦ）
３ アンテナ共用器
４ 受信回路部
５ 送信回路部
６ 局部発振器
４１ ローノイズアンプ（ＬＮＡ）
４２ イメージリジェクションミキサ（ＩＲＭ）
４３ バンドパスフィルタ（ＢＰＦ）
４４ リミッタアンプ（ＬＩＡ）
４５ 復調器
４６ スライサ
５１ Ｉ／Ｑ直交変調器
５２ 可変利得パワーアンプ（ＰＡ）
ＩＮ１、ＩＮ２ 差動入力端子
ＯＵＴ１、ＯＵＴ２ 差動出力端子
Ｑ１〜Ｑ９ ｎｐｎ型トランジスタ
Ｒ１〜Ｒ７ 抵抗
Ｃ１〜Ｃ６ コンデンサ
Ｌ１、Ｌ２ コイル
Ｄ１、Ｄ２ ダイオード
ＶＩ１、ＶＩ２ 第１、第２可変電流源
Ｉ１〜Ｉｍ 定電流源
Ｍ１〜Ｍｍ ＭＯＳトランジスタ
Ｓ１〜Ｓｍ 制御端子
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
５Ｋ０６０
(72)発明者 小倉 勝也
京都市右京区西院溝崎町21番地 ローム株
式会社内
(72)発明者 五十嵐 貞男
川崎市高津区坂戸３丁目２番１号 アール
エフ・チップス・テクノロジー株式会社内
Ｆターム(参考） 5J066 AA01 AA41 CA36 CA87 CA88
CA92 FA10 HA02 HA10 HA19
HA25 HA32 HA33 KA00 KA02
KA05 KA07 KA09 KA32 KA44
KA53 KA55 MA08 MA21 ND05
ND12 ND22 ND24 PD02 SA14
TA01
5J069 AA01 AA12 AA41 CA36 CA87
CA88 CA92 FA10 HA02 HA10
HA19 HA26 HA29 HA33 KA00
KA02 KA05 KA07 KA10 KA32
KA44 KA53 KA55 MA08 MA21
SA14 TA01
5J092 AA01 AA12 AA41 CA36 CA87
CA88 CA92 FA10 HA02 HA10
HA19 HA26 HA29 HA33 KA00
KA02 KA05 KA07 KA10 KA32
KA44 KA53 KA55 MA08 MA21
SA14 TA01
5J100 LA00 QA01 SA01
5J500 AA01 AA12 AA41 AC36 AC87
AC88 AC92 AF10 AH02 AH10
AH19 AH25 AH26 AH29 AH32
AH33 AK00 AK02 AK05 AK07
AK09 AK10 AK32 AK44 AK53
AK55 AM08 AM21 AS14 AT01
DN05 DN12 DN22 DN24 DP02
5K060 CC04 CC12 HH06 HH09 JJ08
Claims (5)
- 【請求項１】入力信号を増幅する増幅回路と、ｍビット
の制御信号に基づいて出力電流を離散的に変化させる可
変電流源と、該可変電流源の出力電流に応じた電流を前
記増幅回路の駆動電流として供給する駆動電流供給回
路、或いは前記可変電流源の出力電流に応じた電圧を前
記増幅回路の入力バイアスとして印加するバイアス回路
と、を有して成り、前記可変電流源の出力電流を変化さ
せることで前記増幅回路の利得制御を行うことを特徴と
する可変利得パワーアンプ。 - 【請求項２】前記可変電流源は、並列接続されたｍ個の
定電流源と、前記制御信号に基づいて各定電流源のオン
／オフ制御を行うｍ個のスイッチ手段と、を有して成る
ことを特徴とする請求項１に記載の可変利得パワーアン
プ。 - 【請求項３】前記スイッチ手段は、ＭＯＳトランジスタ
であることを特徴とする請求項２に記載の可変利得パワ
ーアンプ。 - 【請求項４】入力信号を増幅する第１増幅回路と、第１
増幅回路の出力信号を増幅する第２増幅回路と、ｍビッ
トの第１制御信号に基づいて出力電流を離散的に変化さ
せる第１可変電流源と、第１可変電流源の出力電流に応
じた電流を第１増幅回路の駆動電流として供給する駆動
電流供給回路と、Ｎビットの第２制御信号に基づいて出
力電流を離散的に変化させる第２可変電流源と、第２可
変電流源の出力電流に応じた電圧を第２増幅回路の入力
バイアスとして印加するバイアス回路と、を有して成
り、第１、第２可変電流源の出力電流を変化させること
で第１、第２増幅回路の利得制御を行うことを特徴とす
る可変利得パワーアンプ。 - 【請求項５】送信信号を増幅する手段として、請求項１
〜請求項４のいずれかに記載の可変利得パワーアンプを
用いたことを特徴とする送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371337A JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371337A JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174339A true JP2003174339A (ja) | 2003-06-20 |
| JP4115123B2 JP4115123B2 (ja) | 2008-07-09 |
Family
ID=19180401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371337A Expired - Fee Related JP4115123B2 (ja) | 2001-12-05 | 2001-12-05 | 可変利得パワーアンプ及びこれを用いた送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115123B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007522771A (ja) * | 2004-02-13 | 2007-08-09 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 増幅器用の適応型バイアス電流回路及び方法 |
| JP2007312001A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | 多段差動増幅器 |
| WO2009034637A1 (ja) * | 2007-09-13 | 2009-03-19 | Fujitsu Microelectronics Limited | アナログデジタル変換装置およびその変換方法 |
| CN102761338A (zh) * | 2011-04-28 | 2012-10-31 | 立积电子股份有限公司 | 低功耗离散时间电子电路 |
| JP2024161124A (ja) * | 2019-02-26 | 2024-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
-
2001
- 2001-12-05 JP JP2001371337A patent/JP4115123B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007522771A (ja) * | 2004-02-13 | 2007-08-09 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 増幅器用の適応型バイアス電流回路及び方法 |
| JP2007312001A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | 多段差動増幅器 |
| WO2009034637A1 (ja) * | 2007-09-13 | 2009-03-19 | Fujitsu Microelectronics Limited | アナログデジタル変換装置およびその変換方法 |
| CN102761338A (zh) * | 2011-04-28 | 2012-10-31 | 立积电子股份有限公司 | 低功耗离散时间电子电路 |
| JP2024161124A (ja) * | 2019-02-26 | 2024-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4115123B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474764C (zh) | 可变增益放大器系统及提供该可变增益放大器系统的方法 | |
| US5999056A (en) | Variable gain amplifier using impedance network | |
| US7880546B2 (en) | Amplifier and the method thereof | |
| JP3103712B2 (ja) | 電力増幅器及び増幅方法 | |
| EP0977354B1 (en) | Amplifier for radio transmission | |
| US5880631A (en) | High dynamic range variable gain amplifier | |
| JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| JP2010051011A (ja) | 高ダイナミックレンジ可変利得増幅器 | |
| JP2001251202A (ja) | 変調依存信号増幅方法および装置 | |
| WO1998033272A9 (en) | High dynamic range variable gain amplifier | |
| JPH11150435A (ja) | 利得制御ｒｆ信号増幅器 | |
| JP4115123B2 (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
| US7286015B2 (en) | Linear-in-dB variable gain amplifiers with an adaptive bias current | |
| JP3944662B2 (ja) | 利得制御アンプ | |
| US6906584B1 (en) | Switchable gain amplifier having a high-pass filter pole | |
| US6100763A (en) | Circuit for RF buffer and method of operation | |
| JP4540510B2 (ja) | 送信装置及び無線通信装置 | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| JP4310003B2 (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| CN1404652A (zh) | 具有驱动叠加电流的电流驱动器的放大器 | |
| JP3315948B2 (ja) | 無線装置とその利得の制御方法 | |
| US7164319B2 (en) | Power amplifier with multi mode gain circuit | |
| JP2001223549A (ja) | 利得制御回路およびこれを用いた無線通信装置 | |
| US7693499B2 (en) | Transmission path and method for signal processing in a transmission path |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |