JP4664835B2 - 可変増幅器を備えた調整器構造 - Google Patents
可変増幅器を備えた調整器構造 Download PDFInfo
- Publication number
- JP4664835B2 JP4664835B2 JP2006045627A JP2006045627A JP4664835B2 JP 4664835 B2 JP4664835 B2 JP 4664835B2 JP 2006045627 A JP2006045627 A JP 2006045627A JP 2006045627 A JP2006045627 A JP 2006045627A JP 4664835 B2 JP4664835 B2 JP 4664835B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- signal
- terminal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 59
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 59
- 238000005516 engineering process Methods 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000010897 surface acoustic wave method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
- H03F3/45201—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/456—A scaled replica of a transistor being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
本発明は、可変増幅器を備えた調整器構造に関するものである。
可変増幅器は例えば移動無線技術に用いられる。ここで、線形変調方式を有するシステムにおける送信器の出力（output power）が、出力段の入力を用いて制御・調整される。線形変調方式は、例えば、移動無線システムＵＭＴＳ（Universal Mobile Telecommunications System）およびＧＳＭ／ＥＤＧＥ（Global System for Mobile Communication/Enhanced Data Rate for GSM Evolution）において用いられる。
利得の急激な変化を回避するために、出力の制御は、離散的な段階を追って行うのではなく、アナログの制御電圧に比例させて行うのが望ましい。このような増幅器は電圧制御利得増幅器（ＶＧＡ）と呼ばれている。ＶＧＡの特性値は、得られる出力だけではなく、望ましくない相互変調、ノイズ特性、および、消費電流（特に携帯用）である。これらの要求を満たすために、ＶＧＡを構成するのに、従来は通常、バイポーラ回路技術を用いている。この場合、表面弾性波（ＳＡＷ）フィルタを用い、コストとチップ面積の面で比較的多くの費用をかけて、送信器のノイズを所要の値にまで下げている。
米国特許第５，９２３，２１７号明細書
Tietze, U. et al.: "Halbleiter-Schaltungstechnik" 11. Auflage, Berlin (et al.), Springer, 1999, S. 346, 347, ISBN 3-540-64192-0
Meyer, R. G.: "Advanced integrated circuits for communications" Course Notes, University of Berkeley, EECS 242
本発明の目的は、その特性値に基づいて現代の移動無線システムでの使用に適しており、出力部において表面弾性波フィルタを用いなくてもよい、可変増幅器を提示することにある。また、本発明の他の目的は、可変増幅器を備えた調整器構造の提示、および、無線周波数送信構造における該増幅器の使用にある。
本発明によれば、可変増幅器についての目的は、
無線周波数入力信号を供給するための入力部と、利得の制御信号を供給するための入力部と、出力部とが備えられ、
供給電位端子と基準電位端子との間に電流経路が接続されており、
上記電流経路が、
第１端子にて上記基準電位端子に結合されている被制御経路と、可変増幅器の無線周波数入力信号を供給するための上記入力部に結合されている制御入力部とを有する増幅トランジスタと、
可変増幅器の制御信号を供給するための上記入力部に結合されている制御入力部と、第１端子にて上記出力部に結合されるとともに第２端子にて上記増幅トランジスタの第２端子に結合されている被制御経路とを有するカスコードトランジスタとを含んでいることを特徴とする可変増幅器によって達成する。
無線周波数入力信号を供給するための入力部と、利得の制御信号を供給するための入力部と、出力部とが備えられ、
供給電位端子と基準電位端子との間に電流経路が接続されており、
上記電流経路が、
第１端子にて上記基準電位端子に結合されている被制御経路と、可変増幅器の無線周波数入力信号を供給するための上記入力部に結合されている制御入力部とを有する増幅トランジスタと、
可変増幅器の制御信号を供給するための上記入力部に結合されている制御入力部と、第１端子にて上記出力部に結合されるとともに第２端子にて上記増幅トランジスタの第２端子に結合されている被制御経路とを有するカスコードトランジスタとを含んでいることを特徴とする可変増幅器によって達成する。
また、調整器構造については、上記目的を、
可変増幅器を備えた調整器構造であって、
第１補助トランジスタおよび第２補助トランジスタを含んだ補助電流経路が備えられ、
上記第１補助トランジスタの被制御経路と第２補助トランジスタの被制御経路とが直列回路を成し、
上記第１補助トランジスタの制御入力部が上記増幅トランジスタの制御入力部に接続されており、上記第２補助トランジスタの制御入力部が上記カスコードトランジスタの制御入力部に接続されており、
上記補助電流経路の出力端子が上記第２補助トランジスタの制御入力部に結合されてフィードバック経路を成し、
可変増幅器の利得の制御信号を供給するための上記入力部が、上記フィードバック経路に形成されていることを特徴とする調整器構造によって達成する。
可変増幅器を備えた調整器構造であって、
第１補助トランジスタおよび第２補助トランジスタを含んだ補助電流経路が備えられ、
上記第１補助トランジスタの被制御経路と第２補助トランジスタの被制御経路とが直列回路を成し、
上記第１補助トランジスタの制御入力部が上記増幅トランジスタの制御入力部に接続されており、上記第２補助トランジスタの制御入力部が上記カスコードトランジスタの制御入力部に接続されており、
上記補助電流経路の出力端子が上記第２補助トランジスタの制御入力部に結合されてフィードバック経路を成し、
可変増幅器の利得の制御信号を供給するための上記入力部が、上記フィードバック経路に形成されていることを特徴とする調整器構造によって達成する。
また、使用については、上記目的を、可変増幅器を、無線周波数送信構造における可変無線増幅器として使用することによって達成する。
有利な改良点については、従属請求項にそれぞれ記載する。
本発明の原理に従って、無線周波数入力信号は増幅トランジスタによって増幅される。カスコードトランジスタによって、制御信号に基づき、出力レベルが制御される。ここでは、カスコードトランジスタは、共有の電流経路において、増幅トランジスタと、可変増幅器の出力部との間に配置されている。
それゆえ、本発明のカスコードトランジスタは、２つの機能を実現する。１つには、従来のカスコード機能を実現する。ここで、カスコードトランジスタは、増幅トランジスタに対してカスコード段を形成する。これは、特に、ミラー（Miller）効果を回避するためである。
一方、従来のカスコードトランジスタとは対照的に、本発明のカスコードトランジスタの制御入力部には、一定の電位を印加するのではなく、該制御入力部には、利得を設定するための制御信号を供給する。したがって、可変増幅器は、カスコードトランジスタの制御入力部に印加される値に応じて、出力を行う。
この制御信号はアナログ信号とするのが有利である。
本発明の可変増幅器を用いていわゆるＶＧＡ（電圧制御利得増幅器）が構成されるようにするため、このアナログ制御信号はアナログ制御電圧とするのが好ましい。
また、カスコードトランジスタおよび増幅トランジスタはユニポーラトランジスタであることが好ましい。
本発明の可変増幅器では、ゲート電圧が低いと、カスコードトランジスタのドレイン／ソース抵抗が高い。トランジスタにおける電圧が降下すると、増幅トランジスタのドレイン／ソース電圧と、増幅された信号の出力電流とが減少する。この場合、広いダイナミックレンジを得、かつ、歪みを生じさせずに増幅器の出力が制御できるように、トランジスタ、特にカスコードトランジスタは、線形性の範囲内で駆動する。
この本発明の増幅器構造は、わずかな部品で実現できる。利得を制御するカスコードトランジスタは付加的なノイズを発生させないので、信号対雑音比（ＳＮＲ）が大きくなるという利点がある。これにより、コストがかかり所要面積の広い表面弾性波フィルタを用いなくてもよいという、付加的な利点がある。
増幅トランジスタの動作電流は、信号電流に比例して減少する。これにより、本発明の回路は多くの電力を節約しながら動作する。このことは、低出力しか必要でない場合にも有効である。
本発明の原理に従って、増幅トランジスタの出力電流はカスコードトランジスタによって制御される。したがって、ＶＧＡ（電圧制御利得増幅器）が形成され、有利である。増幅トランジスタのドレイン／ソース電圧は、広範囲において、すなわち、適用しようとする変調範囲において、金属酸化物半導体のＭＯＳトランジスタのゲート電圧と閾値電圧との差動電圧よりも低い。したがって、増幅器は、ＭＯＳトランジスタの特性曲線の線形性の範囲内で駆動する。それゆえに、ドレイン電流は、ゲート電圧に正比例している。歪みは生じない。
本発明の増幅器構造の設計によって、半導体プロセスにおける製造ばらつき、供給電圧の低下、および、温度変化が、増幅器の特性にほとんど影響を与えないようにすることが可能である。
供給電位端子とカスコードトランジスタの第１端子との間に、電気的負荷を接続するための手段が備えられていることが好ましい。
可変増幅器は、増幅トランジスタの制御入力部に接続された、バイアス信号を供給するための手段を備えていることが好ましい。
この場合、入力トランジスタと出力トランジスタとを含むカレントミラーが備えられていることが好ましい。出力トランジスタとして、上記増幅トランジスタが備えられていることが好ましい。カレントミラーの場合に通常ダイオードとして接続される入力トランジスタは、入力側において、バイアス電流源に接続されている。
好ましい形態では、バイアス信号を供給するための手段は、代替部材として、あるいは追加部材として、結合素子（coupling-in element）を含んでいてもよい。これらの結合素子は、可変増幅器の無線周波数入力信号を供給するための入力部を、増幅トランジスタの制御入力部に結合させている。
カレントミラーによってバイアス供給を実現する場合、結合素子は、入力トランジスタの制御端子と増幅トランジスタの制御端子との間に接続されていることが好ましい。
結合素子は、例えば、入力トランジスタの制御端子を増幅トランジスタの制御端子に結合させている抵抗と、可変増幅器の無線周波数入力信号を供給するための入力部を増幅トランジスタの制御入力部に結合させている直列キャパシタとを含んでいてもよい。
バイアス信号の供給に関する他の実施形態では、本発明の原理の他の一形態において、バイアス信号を供給するための手段は、カスコードトランジスタおよび増幅トランジスタをも含む電流経路に配置されている。この場合、バイアス信号を供給するための手段が増幅トランジスタの基点（base point）に（すなわち、増幅トランジスタの被制御経路の端子と、基準電位端子との間に）配置されていることが好ましい。
本発明の可変増幅器を、有効な信号を単一の線に供給するいわゆるシングルエンド技術によって形成してもよい。しかしながら、代わりに、上記の構造は、対称回路技術にて形成できることも利点である。
この可変増幅器は、２本の線上の信号成分を減算することにより実際の情報量が得られる差動信号を供給するように設計してもよい。これにより、差動信号を供給するための電流経路が設計される。すなわち、第１電流経路および第２電流経路を含んだ電流経路が設計される。第１電流経路は、増幅トランジスタとカスコードトランジスタとを備えた第１直列回路を含んでいる。第２電流経路は、他の増幅トランジスタと他のカスコードトランジスタとを備えた第２直列回路を含んでいる。上記他のカスコードトランジスタの制御入力部は、カスコードトランジスタの制御入力部と、増幅器に制御信号を供給するための入力部とに接続されている。無線周波数入力信号を供給するための入力部は、差動入力信号を供給するために、第１増幅トランジスタの制御入力部と上記他の増幅トランジスタの制御端子とに結合されている。出力は差動出力として形成されており、カスコードトランジスタの端子と上記他のカスコードトランジスタとのそれぞれに結合されている。
それゆえ、無線周波数入力信号は、第１増幅トランジスタと上記他の増幅トランジスタとを含んだ差動増幅器によって増幅される。上記２つのカスコードトランジスタを用いて、トータルゲイン、すなわち出力が制御される。
差動出力信号をシングルエンド出力信号に変換するために、対称な信号を、単一配線に供給できる信号に変換するいわゆるバランを、差動出力部に接続するのが好ましい。
ゲート電圧が低い場合、２つのカスコードトランジスタのドレイン／ソース抵抗は高い。これらのトランジスタで電圧が降下すると、増幅トランジスタのドレイン／ソース電圧と信号出力電流とが減少する。この場合、広いダイナミックレンジを得、かつ、歪みを生じさせずに出力が制御できるように、これらのトランジスタは、線形性の範囲内で駆動する。さらに、差動回路技術を用いたときでも、増幅器の構造を比較的簡単にすることができ、特に少ない部品で実現できる。利得を制御するカスコードトランジスタから付加的なノイズが発生しないので、信号対雑音比が大きいという利点がある。増幅器の出力部とＲＦ出力部（例えばアンテナ）との間に、コストがかかり所要面積の広い表面弾性波フィルタを用いる必要をなくすことができる。増幅される信号の信号電流に比例して、２つの増幅トランジスタを通る動作電流が低減されるので、この回路は、出力が小さいときでも、多くの電力を節約しながら動作する。
可変増幅器は、ユニポーラ半導体回路技術によって集積されていることが好ましい。また、これらのトランジスタ、すなわちカスコードトランジスタおよび増幅トランジスタ、または、差動の実施形態の場合には複数のカスコードトランジスタおよび複数の増幅トランジスタは、追加可能なあらゆる素子同様、ＭＯＳ回路技術によって形成されていることが好ましい。
可変増幅器を、無線周波数送信構造における制御可能な無線周波数増幅器として用いる場合、他の好ましい実施形態では、出力を分布増幅器によって生成できる。したがって、さらに１つの他の可変増幅器を、ベースバンドにおいても、つまり、無線周波数に周波数変換される前にも、備えることができる。
調整回路を形成するために、２つの補助トランジスタを含む補助電流経路を配置するのが好ましい。２つの補助トランジスタの被制御経路は、直列回路にて互いに接続されており、このようにして形成された電流経路は、カスコードトランジスタと増幅トランジスタとを含んだ電流経路に対応している。２つの補助トランジスタのうちの一方の補助トランジスタの制御端子は、増幅トランジスタの制御端子に接続されており、該補助トランジスタのうちのもう一方の補助トランジスタの制御端子は、カスコードトランジスタの制御端子に接続されている。フィードバック経路は、補助電流経路の出力部を、該もう一方の補助トランジスタ、すなわち「その制御入力部がカスコードトランジスタの制御入力部に接続されているような補助トランジスタ」の制御入力部に接続されている。このフィードバック経路には、利得の制御信号を供給する制御入力部が調整回路の所望の信号として生成されている差動増幅器が備えられていることが好ましい。
この調整回路は、安定性を上げるために用いられる。この調整器構造は、低出力しか供給されない場合に特に有利であり、特に、増幅トランジスタをカレントミラーの一部として動作させる場合に有利である。
この場合、２つの補助トランジスタを備えた補助経路は、出力経路が共通の入力トランジスタを備えているようなカレントミラーの、他方の出力経路として形成されていることが好ましい。
これにより、電力消費量を低減でき、良好なノイズ特性を得ることができるという効果を奏する。
以下では、本発明について、図面を参照しながら複数の実施形態に沿って詳述する。
図１は、無線周波数入力信号を供給するための入力部ＬＯと、無線周波数入力信号から得られる増幅された出力信号を出力する出力部ＲＦＯＵＴとを有する可変増幅器を示している。さらに、所望の利得を規定する制御信号を供給するように設計された入力部ＶＣＴＲＬが形成されている。供給電位端子ＶＤＤと基準電位端子ＧＮＤとの間には、電流経路が接続されている。この電流経路は、基準電位端子ＧＮＤに近い方から、増幅トランジスタ１と、カスコードトランジスタ２と、電気的負荷を接続するための手段３とを備えた直列回路を含んでいる。カスコードトランジスタ２および増幅トランジスタ１は、それぞれ、金属酸化物半導体（ＭＯＳ）回路技術を用いて電界効果トランジスタとして形成されている。これらのトランジスタ１・２の被制御経路は、出力部ＲＦＯＵＴと基準電位端子ＧＮＤとの間で直列回路を構成している。電気的負荷３を接続するための手段３は、供給電位端子と出力部ＲＦＯＵＴとの間に接続されている。所望の利得に対する制御信号を供給するための入力部ＶＣＴＲＬがカスコードトランジスタ２の制御端子に接続されており、一方、無線周波数信号ＬＯを供給するための入力部は、増幅トランジスタ１の制御入力部に接続されている。
増幅トランジスタ１が無線周波数入力信号ＬＯを増幅し、カスコードトランジスタ２が利得および出力を制御する。したがって、カスコードトランジスタは、従来のカスコードトランジスタと違って、一定の制御電位ではなく可変の制御電位を有している。
歪みを生じさせずに広いダイナミックレンジで出力を制御できるように、トランジスタ１・２を線形性の範囲内で駆動する。利得を制御するカスコードトランジスタ２が付加的なノイズを発生させないので、出力部ＲＦＯＵＴにおいて、複雑な表面弾性波フィルタを用いる必要がない。増幅トランジスタ１を介する動作電流は信号電流に比例して減少するので、回路は、出力が低いときでも、電力を大幅に節約しながら動作する。
図２は、差動信号を処理するために設計された、図１の可変増幅器の一形態を示している。バイアス信号を供給するための手段が備えられている。図２の回路が図１の回路に対応する部分については、ここでは、接続およびその有利な駆動方法についての説明を省略する。特に、図２の構造では、増幅トランジスタ１およびカスコードトランジスタ２に加えて、他の増幅トランジスタ４および他のカスコードトランジスタ５が備えられている。該トランジスタの被制御経路は、同様に、直列回路を構成している。これら他の直列回路４・５は、出力部ＲＦＯＵＴＸと基準電位端子ＧＮＤとの間に接続されている。無線周波数入力信号を供給するために、差動入力部ＬＯ、ＬＯＸが形成されている。これらの入力部は、それぞれ、直列キャパシタ６・７を介して増幅トランジスタ１・４のゲート端子に接続されている。利得用の制御信号を供給するための入力部ＶＣＴＲＬは、カスコードトランジスタ２の制御入力部だけでなく、上記他のカスコードトランジスタ５の制御入力部にも接続されている。増幅された信号を出力するための出力部ＲＦＯＵＴ、ＲＦＯＵＴＸは、この場合、同様に差動信号出力部として形成されている。ここで、出力部の各端子は、カスコードトランジスタ２・５の被制御経路のそれぞれ１つの端子に形成されている。さらに、出力部ＲＦＯＵＴ、ＲＦＯＵＴＸは、対称的に形成された、電気的負荷を接続するための手段８を介して供給電位端子ＶＤＤに接続されている。
増幅トランジスタ１・４の動作点（operating point）を設定するためのバイアス信号を供給するために、入力トランジスタ９を含んだカレントミラーが形成されている。カレントミラーの入力トランジスタ９は、該入力トランジスタのソース端子が該トランジスタのゲート端子に接続されていることにより、ダイオードとして接続されている。ドレイン端子は、基準電位端子ＧＮＤに接続されている。供給電位端子ＶＤＤは、さらに、バイアス電流源を介して、入力トランジスタ９のソース端子に接続されている。バイアス電流源を参照符号１０で示す。さらに、バイアス信号を供給するために、入力トランジスタ９のゲート端子は、それぞれ１つの結合抵抗１１・１２を介して、増幅トランジスタ１・４における制御入力部にそれぞれ接続されている。このようにして、１つの入力経路および２つの出力経路を有するカレントミラー９・１・４が形成されている。カレントミラーに形成された、無線周波数入力信号を入力するための結合素子は、ここでは、２つの抵抗１１・１２および２つの直列キャパシタ６・７を含んでいる。したがって、増幅トランジスタ１・４の動作点は、カレントミラー比と、発生器であるバイアス電流源１０のバイアス電流とによって設定される。一方、無線周波数信号は、キャパシタ６・７を介して入力され、適切に重畳される。図２では、バイアス電流の大きさは、電流源１０、カレントミラーの変換比、およびキルヒホッフの第１法則によって得られる、電流の積として得られる。
零入力電流を調整する他の考え得る例を図３に示す。図３では、無線周波数信号を供給するためのものであって増幅トランジスタ１・４のゲート端子に直接接続されている差動入力部ＬＯ、ＬＯＸに、差動信号を供給できる。この信号は、無線周波数成分だけでなく、トランジスタの動作点を設定するためのバイアス成分をも含んでいる。このようにして構成された信号が、入力部ＬＯ、ＬＯＸに接続されている機能ブロック１１において生じる。制御信号ＶＣＴＲＬを供給するための入力部と、出力部ＲＦＯＵＴ、ＲＦＯＵＴＸと、増幅トランジスタおよびカスコードトランジスタをそれぞれ１つずつ含んだ２つの直列回路との接続について、および、動作方法については、図２に示しているので省略する。
また、バイアス信号を生成するためのさらに他の例証的な実施形態について、図４に示す。これは、その構造および有利な動作方法において図３の回路とほぼ対応しているが、増幅トランジスタ１・４の被制御経路の各端子は、図３のものとは異なり、基準電位端子ＧＮＤに直接には接続されていない。該端子には、２つの電流源および１つの抵抗を含む、バイアス生成回路が接続されている。各電流源１２・１３は、増幅トランジスタ１・４の被制御経路の端子と、基準電位端子ＧＮＤとの間に接続されている。抵抗は、増幅トランジスタ１・４の被制御経路の２つの端子間であって電流源の側に、分流抵抗として結合されている。この抵抗を参照符号１４で示す。それゆえ、図４の回路では、図３とは異なり、バイアス電流は、電流源１２・１３によって規定されるのであり、増幅トランジスタ１・４のゲート端子を介しては設定されない。図４では、該トランジスタ１・４のゲート端子は、もっぱら無線周波数入力信号の供給に用いられる。
図５は、可変増幅器を備えた調整器構造を示す図２の回路の一形態を例証的に示している。図５の回路であって図２の回路と対応する部分については、重複を避けるため、ここでは説明を省略する。ここでは、第１補助トランジスタ１５および第２補助トランジスタ１６を含むさらに１つの補助電流経路が備えられている。該補助電流経路は抵抗１７をも含んでいる。抵抗１７と、第２補助トランジスタ１６の被制御経路と、第１補助トランジスタ１５の被制御経路とは、この順序で、供給電位端子ＶＤＤと基準電位端子ＧＮＤとの間に直列接続されている。したがって、カレントミラーは、さらなる出力経路を含んでいる。すなわち、この出力経路は、出力信号に比例するとともに調整回路に対して実際の信号として用いられる信号が供給される経路である。
調整回路の実際の出力部は、第２補助トランジスタ１６と抵抗１７との間に形成されており、差動増幅器１８の反転入力部に接続されている。差動増幅器の非反転入力部は、利得の制御信号を供給するための入力部ＶＣＴＲＬを形成している。差動増幅器１８の出力部は、カスコードトランジスタ２・５の制御入力部と、さらには第２補助トランジスタ１６の制御入力部とに接続されている。
本実施形態では、補助トランジスタであるトランジスタ１５・１６を備えた補助電流経路は、増幅トランジスタ１・４およびカスコードトランジスタ２・５を備えたほうの電流経路に対して縮小されている。つまり、補助トランジスタ１５・１６のチャネル幅とチャネル長との比Ｗ／Ｌが、換算係数ｎの分だけ減少している。これにより、調整回路の所要電力が少なくなるという利点がある。
特に、可変増幅器の出力が低い場合、つまり、制御信号ＶＣＴＲＬの電圧レベルが低い場合、カレントミラーを用いた動作点の設定は著しく改善される。
図６は、移動無線送信構造における図１ないし図５の実施形態のうちの１つに従った可変増幅器の使用例を示している。この図では、参照符号１９が付された可変増幅器が、ベクトル変調器の出力部に結合されている。このベクトル変調器２１は、ベースバンド側では、デジタル変調方法において、および、帯域幅が広い場合に、通常の複素信号処理を行うための、同相入力部Ｉと、それに対して９０度位相のずれた直交入力部Ｑとを含んでいる。ベクトル変調器２１は、ベースバンド信号の周波数を搬送周波数に変換するために用いられる。この搬送周波数は、発振器２２によって供給され、０／９０度の正しい位相で混合器に供給される。混合器の出力側では、ベクトル変調器２１の出力を構成する加算が行われる。表面弾性波フィルタが不必要である点や、低消費電力である点や、良好なノイズ特性といった、本発明の原理の利点は、送信構造、特に移動無線に用いた場合に有利である。可変増幅器１９とアンテナとの間に、一定の利得を有する出力段を接続してもよい。あるいは、可変増幅器自身が、制御可能な出力段としても形成され、増幅器を追加することなくアンテナに結合されるようにしてもよい。
図７は、低周波増幅器である、制御可能な利得を有するベースバンド増幅器の実施形態を示している。このベースバンド増幅器は、増幅トランジスタとして、ここではＭＯＳ回路技術を用いて形成された、交差結合された２対のトランジスタ２２・２３；２４・２５を備えた差動混合器構造を含んでいる。第１トランジスタ対のトランジスタ２２・２３と、他のトランジスタ対のトランジスタ２４・２５とは、対称的な信号入力部Ｉ、ＩＸの端子に接続されている。端子Ｉに接続されたトランジスタ２２・２４の制御端子は互いに接続されており、差動制御入力部２６の第１端子を構成している。相補端子ＩＸに接続されたトランジスタ２３・２５の制御入力部は、制御入力部２６の他の端子を構成している。該他の端子は、ここでは、利得用の制御信号ＶＣＴＲＬを供給するために用いられる。２つのトランジスタ対２２・２３；２４・２５を含む混合器構造の出力部と、出力部ＩＯＵＴ、ＩＸＯＵＴとの間には、抵抗によってフィードバックされる増幅器２７が接続されている。
図８は、図７の参照符号２８のベースバンド増幅器の使用例を示している。このようなベースバンド増幅器は、線形的に制御できる可変増幅器として、送信器のベースバンドモジュールにおけるデジタルアナログ変換器の同相出力部および直交出力部と、ベクトル変調器２１の同相入力部および直交入力部との間に接続されている。ベクトル変調器２１の構成と動作方法は、図６の回路の構成と動作方法に対応しているので、ここでは説明を省略する。このように、ベースバンドと無線周波数側とに、可変増幅器２８・１９がそれぞれ備えられているので、トータルゲインをベースバンドと無線周波数領域とに分配できるという利点がある。したがって、この場合、各アナログ制御電圧を可能にし、また、制御信号に応じて利得と出力とを制御できる。これにより、より高い線形性およびより広いダイナミックレンジが得られる。トータルゲインを、用途に応じて、ベースバンドと無線周波数側とに分配する。もちろん、ベースバンド増幅器および無線周波数増幅器２８・１９にて、本発明の発明内において、離散的・段階的な利得を与えるようにすることもできる。
図９は、利得およびそれにより出力を制御する制御電圧の関数として描かれた出力および電流を示す、例証的なグラフである。可変増幅器の特性曲線は、広い範囲にわたって線形であり、７０ｄＢｃを超えるような広いダイナミックレンジにわたって制御できることが分かる。また、電力消費量は少ない。
図１０は、同様に制御電圧の関数として、本発明の可変増幅器における、搬送波抑圧、側波帯抑圧、および、相互変調を示す、例証的なグラフである。ここでは、入力は一定と仮定している。ｄＢｃにおける下側波帯の振幅およびｄＢｃにおける搬送信号は、制御電圧対してほぼ一定である。
特性曲線の最も大きな歪みは、中間領域において生じる。１ないし２ｄＢだけ入力を減少させることにより、相互変調を縮小でき、また、出力の最大値がより大きく、かつバイアス電流がより小さいＶＧＡを得ることができる。ベースバンド信号に対するデジタルアナログ変換器（図８参照）の振幅は、プログラム可能な増幅器をプログラミングすることにより、または、狭いダイナミックレンジを有するベースバンドＶＧＡを上流に接続する（図７参照）ことにより、低減できる。
可変増幅器や該可変増幅器を備えた調整器構造のような用途にも適用できる。
１ 増幅トランジスタ
２ カスコードトランジスタ
３ 電気的負荷を接続するための手段
４ 増幅トランジスタ
５ カスコードトランジスタ
６ キャパシタ
７ キャパシタ
８ 電気的負荷を接続するための手段
９ 入力トランジスタ
１０ バイアス電流源
１１ 機能ブロック
１２ 電流源
１３ 電流源
１４ 抵抗
１５ 補助トランジスタ
１６ 補助トランジスタ
１７ 抵抗
１８ 差動増幅器
１９ ＶＧＡ
２０ アンテナ
２１ ベクトル変調器
２２ トランジスタ
２３ トランジスタ
２５ トランジスタ
２６ 入力部
２７ 増幅器
２８ ベースバンドＶＧＡ
ＧＮＤ 基準電位端子
Ｉ 入力部
ＩＸ 入力部
ＩＯＵＴ 出力部
ＩＸＯＵＴ 出力部
ＬＯ 入力部
ＬＯＸ 入力部
ＲＦＯＵＴ 出力部
ＲＦＯＵＴＸ 出力部
ＶＣＴＲＬ 制御信号入力部
ＶＤＤ 供給電位端子
２ カスコードトランジスタ
３ 電気的負荷を接続するための手段
４ 増幅トランジスタ
５ カスコードトランジスタ
６ キャパシタ
７ キャパシタ
８ 電気的負荷を接続するための手段
９ 入力トランジスタ
１０ バイアス電流源
１１ 機能ブロック
１２ 電流源
１３ 電流源
１４ 抵抗
１５ 補助トランジスタ
１６ 補助トランジスタ
１７ 抵抗
１８ 差動増幅器
１９ ＶＧＡ
２０ アンテナ
２１ ベクトル変調器
２２ トランジスタ
２３ トランジスタ
２５ トランジスタ
２６ 入力部
２７ 増幅器
２８ ベースバンドＶＧＡ
ＧＮＤ 基準電位端子
Ｉ 入力部
ＩＸ 入力部
ＩＯＵＴ 出力部
ＩＸＯＵＴ 出力部
ＬＯ 入力部
ＬＯＸ 入力部
ＲＦＯＵＴ 出力部
ＲＦＯＵＴＸ 出力部
ＶＣＴＲＬ 制御信号入力部
ＶＤＤ 供給電位端子
Claims (8)
- 無線周波数入力信号を供給するための入力部（ＬＯ）と、利得のアナログの制御信号を供給するための入力部（ＶＣＴＲＬ）と、出力部（ＲＦＯＵＴ）とが備えられ、
供給電位端子（ＶＤＤ）と基準電位端子（ＧＮＤ）との間に電流経路が接続されており、
上記電流経路が、
第１端子にて上記基準電位端子（ＧＮＤ）に結合されている被制御経路と、可変増幅器の無線周波数入力信号を供給するための上記入力部（ＬＯ）に結合されている制御入力部とを有する増幅トランジスタ（１）と、
可変増幅器の制御信号を供給するための上記入力部（ＶＣＴＲＬ）に結合されている制御入力部と、第１端子にて上記出力部に結合されるとともに第２端子にて上記増幅トランジスタ（１）の第２端子に結合されている被制御経路とを有し、上記アナログの制御信号によりその利得が調整されるカスコードトランジスタ（２）とを含んでいることを特徴とする可変増幅器を備えた調整器構造であって、
上記電流経路（１、２；４、５）と、上記入力部（ＬＯ、ＬＯＸ）と、上記出力部（ＲＦＯＵＴ、ＲＦＯＵＴＸ）とが、差動信号を供給するように設計されており、
上記増幅トランジスタ（１）および上記カスコードトランジスタ（２）を有する第１直列回路を備え、
他の増幅トランジスタ（４）および他のカスコードトランジスタ（５）を有する第２直列回路を備え、
上記他のカスコードトランジスタ（５）の制御入力部は、可変増幅器の制御信号を供給するための上記入力部（ＶＣＴＲＬ）に結合されており、
第１補助トランジスタ（１５）および第２補助トランジスタ（１６）を含んだ補助電流経路が備えられ、
上記第１補助トランジスタ（１５）の被制御経路と第２補助トランジスタ（１６）の被制御経路とが直列回路を成し、
上記第１補助トランジスタ（１５）の制御入力部が上記増幅トランジスタ（４）の制御入力部に接続されており、上記第２補助トランジスタ（１６）の制御入力部が上記カスコードトランジスタ（２）の制御入力部に接続されており、
上記補助電流経路（１５、１６）の出力端子が上記第２補助トランジスタ（１６）の制御入力部に結合されてフィードバック経路（１８）を成し、
可変増幅器の利得の制御信号を供給するための上記入力部（ＶＣＴＲＬ）が、上記フィードバック経路（１８）に形成されていることを特徴とする調整器構造。 - 上記供給電位端子（ＶＤＤ）と上記カスコードトランジスタ（２）の第１端子との間に、電気的負荷を接続するための手段（３）が備えられていることを特徴とする請求項１に記載の調整器構造。
- 上記増幅トランジスタ（１）の制御入力部に接続され、バイアス信号を供給するための手段（９、１０；１１）を備えていることを特徴とする請求項１または２に記載の調整器構造。
- 上記バイアス信号を供給するための手段は、
バイアス電流源（１０）が接続された入力トランジスタ（９）と、出力トランジスタとしての上記増幅トランジスタ（１）とを備えたカレントミラー（１、９）を含んでいることを特徴とする請求項３に記載の調整器構造。 - 上記バイアス信号を供給するための手段は、
上記増幅トランジスタ（１）の制御入力部を、可変増幅器の無線周波数入力信号を供給するための上記入力部（ＬＯ）に結合する結合素子（６、１１）を含んでいることを特徴とする請求項３または４に記載の調整器構造。 - 上記結合素子（１１）は、上記入力トランジスタ（９）の制御端子と、上記増幅トランジスタ（１）の制御端子との間に接続されていることを特徴とする請求項５に記載の調整器構造。
- 上記電流経路に配置され、上記増幅トランジスタ（１）の被制御経路の第１端子に接続された、バイアス信号を供給するための手段（１２）を備えていることを特徴とする請求項１または２に記載の調整器構造。
- ユニポーラ半導体回路技術によって集積されていることを特徴とする請求項１ないし７のいずれかに記載の調整器構造。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005008372.2A DE102005008372B4 (de) | 2005-02-23 | 2005-02-23 | Steuerbarer Verstärker und dessen Verwendung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006238447A JP2006238447A (ja) | 2006-09-07 |
| JP4664835B2 true JP4664835B2 (ja) | 2011-04-06 |
Family
ID=36776285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006045627A Expired - Fee Related JP4664835B2 (ja) | 2005-02-23 | 2006-02-22 | 可変増幅器を備えた調整器構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7889005B2 (ja) |
| JP (1) | JP4664835B2 (ja) |
| DE (1) | DE102005008372B4 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005008274A1 (de) * | 2005-02-23 | 2006-08-24 | Infineon Technologies Ag | Steuerbarer Verstärker und Verfahren zum Verstärken eines Signals |
| JP4686425B2 (ja) * | 2006-09-14 | 2011-05-25 | 株式会社リコー | 可変利得増幅回路 |
| US8237497B2 (en) * | 2010-04-06 | 2012-08-07 | Mediatek Inc. | Amplifier for processing differential input using amplifier circuits with different driving capabilities and/or different frequency compensation characteristics |
| CN102438389B (zh) * | 2010-09-29 | 2013-06-05 | 中微半导体设备(上海)有限公司 | 单一匹配网络、其构建方法和该匹配网络射频功率源系统 |
| JP6465115B2 (ja) * | 2014-09-03 | 2019-02-06 | 富士通株式会社 | 電力増幅回路及び半導体集積回路 |
| WO2016127119A1 (en) * | 2015-02-06 | 2016-08-11 | Clean Energy Labs, Llc | Loudspeaker having electrically conductive membrane transducers |
| EP3316481A1 (en) * | 2016-11-01 | 2018-05-02 | NXP USA, Inc. | Baseband amplifier circuit |
| US9998075B1 (en) | 2017-01-25 | 2018-06-12 | Psemi Corporation | LDO with fast recovery from saturation |
| US10277168B2 (en) | 2017-03-06 | 2019-04-30 | Psemi Corporation | Stacked power amplifier power control |
| US9960737B1 (en) * | 2017-03-06 | 2018-05-01 | Psemi Corporation | Stacked PA power control |
| US10063303B1 (en) * | 2017-09-18 | 2018-08-28 | Integrated Device Technology, Inc. | Fast memory access control for phase and gain |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912603A (ja) * | 1982-07-13 | 1984-01-23 | Toshiba Corp | カスコ−ド回路 |
| JP2000114891A (ja) * | 1998-10-01 | 2000-04-21 | Sony Corp | 電流源回路 |
| JP2002141758A (ja) * | 2000-11-01 | 2002-05-17 | Nec Corp | 利得可変低雑音増幅器 |
| JP2002335135A (ja) * | 2001-03-05 | 2002-11-22 | Toshiba Corp | 高周波電力増幅器及びその制御回路 |
| JP2003008373A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | カスコード増幅回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923217A (en) * | 1997-06-27 | 1999-07-13 | Motorola, Inc. | Amplifier circuit and method for generating a bias voltage |
| US6651203B1 (en) | 1999-05-17 | 2003-11-18 | Infineon Technologies Ag | On chip programmable data pattern generator for semiconductor memories |
| DE10132800C1 (de) * | 2001-07-06 | 2003-01-30 | Infineon Technologies Ag | Rauscharme Verstärkerschaltung |
| US6724235B2 (en) * | 2001-07-23 | 2004-04-20 | Sequoia Communications | BiCMOS variable-gain transconductance amplifier |
| US6496067B1 (en) * | 2002-01-07 | 2002-12-17 | Broadcom | Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers |
| DE10231181A1 (de) * | 2002-07-10 | 2004-01-29 | Infineon Technologies Ag | Verstärkerschaltung mit einstellbarer Verstärkung und Sendeanordnung mit der Verstärkerschaltung |
| JP4273729B2 (ja) * | 2002-09-18 | 2009-06-03 | ソニー株式会社 | 可変利得増幅器 |
| US7129787B1 (en) * | 2003-04-18 | 2006-10-31 | Broadcom Corporation | Systems and methods for ramping power amplifier output power |
| US7161429B2 (en) * | 2003-12-18 | 2007-01-09 | International Business Machines Corporation | Multi-port cross-connected multi-level cascode differential amplifier |
| DE102005007876B4 (de) * | 2005-02-21 | 2013-07-04 | Infineon Technologies Ag | Verstärkerschaltung mit reduzierter Temperaturabhängingkeit der Verstärkung |
| DE102005008274A1 (de) * | 2005-02-23 | 2006-08-24 | Infineon Technologies Ag | Steuerbarer Verstärker und Verfahren zum Verstärken eines Signals |
-
2005
- 2005-02-23 DE DE102005008372.2A patent/DE102005008372B4/de not_active Expired - Fee Related
-
2006
- 2006-02-21 US US11/358,623 patent/US7889005B2/en not_active Expired - Fee Related
- 2006-02-22 JP JP2006045627A patent/JP4664835B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912603A (ja) * | 1982-07-13 | 1984-01-23 | Toshiba Corp | カスコ−ド回路 |
| JP2000114891A (ja) * | 1998-10-01 | 2000-04-21 | Sony Corp | 電流源回路 |
| JP2002141758A (ja) * | 2000-11-01 | 2002-05-17 | Nec Corp | 利得可変低雑音増幅器 |
| JP2002335135A (ja) * | 2001-03-05 | 2002-11-22 | Toshiba Corp | 高周波電力増幅器及びその制御回路 |
| JP2003008373A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | カスコード増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7889005B2 (en) | 2011-02-15 |
| JP2006238447A (ja) | 2006-09-07 |
| DE102005008372B4 (de) | 2016-08-18 |
| US20060202760A1 (en) | 2006-09-14 |
| DE102005008372A1 (de) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664835B2 (ja) | 可変増幅器を備えた調整器構造 | |
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| US20040174213A1 (en) | Doherty bias circuit to dynamically compensate for process and environmental variations | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
| KR100427878B1 (ko) | 증폭회로 | |
| US20040108902A1 (en) | High frequency power amplifier electric parts and radio telecommunication system | |
| JP2007036973A (ja) | 電力増幅器および通信装置 | |
| US6496067B1 (en) | Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers | |
| KR102133926B1 (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
| US6731173B1 (en) | Doherty bias circuit to dynamically compensate for process and environmental variations | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US7397307B2 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
| US6970044B2 (en) | Audio signal amplifier circuit and electronic apparatus having the same | |
| EP2106021A1 (en) | Converting circuit for converting differential signal to single-ended signal | |
| KR100729342B1 (ko) | ｄＢ 선형 이득의 제어가 가능한 ＣＭＯＳ 가변 이득 증폭기 | |
| JP2006303850A (ja) | 高周波電力増幅回路および無線通信端末 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| US7501887B2 (en) | Controllable amplifier and its use | |
| US6100763A (en) | Circuit for RF buffer and method of operation | |
| US6388529B2 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| KR20080061480A (ko) | Ｃｍｏｓ 가변 이득 증폭기 | |
| US7282995B2 (en) | Variable gain amplifier | |
| JP4571145B2 (ja) | 相互コンダクタンス回路 | |
| JP2007306208A (ja) | 送信装置並びに利得可変周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |