JP2002141758A - 利得可変低雑音増幅器 - Google Patents
利得可変低雑音増幅器Info
- Publication number
- JP2002141758A JP2002141758A JP2000334771A JP2000334771A JP2002141758A JP 2002141758 A JP2002141758 A JP 2002141758A JP 2000334771 A JP2000334771 A JP 2000334771A JP 2000334771 A JP2000334771 A JP 2000334771A JP 2002141758 A JP2002141758 A JP 2002141758A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field
- electrode
- gain
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＣＭＯＳのウェハープロセスで外
付部品点数を減らしつつ低雑音性を維持し、さらに利得
制御機能という高付加価値のある低雑音増幅器を提供す
ること。 【解決手段】 カスコード接続の電界効果トランジスタ
の最小雑音指数を得るバイアス条件 は、ソース接地ト
ランジスタＭ１が電流飽和領域にバイアスされることに
ある。バイアス回路Ａ０を用いて、ソース接地トランジ
スタＭ１のバイアス条件を電流飽和領域を維持しなが
ら、かつ一つの利得制御端子電圧Ｖｃで利得が制御でき
ることを特徴としている。さらに、Ｖｃに対する利得制
御の特性を変えるために回路Ａ１を付加することで、制
御電圧Ｖｃ′とデシベル利得の関係をリニアにする。
付部品点数を減らしつつ低雑音性を維持し、さらに利得
制御機能という高付加価値のある低雑音増幅器を提供す
ること。 【解決手段】 カスコード接続の電界効果トランジスタ
の最小雑音指数を得るバイアス条件 は、ソース接地ト
ランジスタＭ１が電流飽和領域にバイアスされることに
ある。バイアス回路Ａ０を用いて、ソース接地トランジ
スタＭ１のバイアス条件を電流飽和領域を維持しなが
ら、かつ一つの利得制御端子電圧Ｖｃで利得が制御でき
ることを特徴としている。さらに、Ｖｃに対する利得制
御の特性を変えるために回路Ａ１を付加することで、制
御電圧Ｖｃ′とデシベル利得の関係をリニアにする。
Description
【０００１】
【発明の属する技術分野】本発明は、利得可変低雑音増
幅器に関し、特にテレビ、ラジオ、ＣＡＴＶ、移動体無
線等の通信機器における受信ＲＦフロントエンド部の利
得制御型低雑音増幅器に関するものである。
幅器に関し、特にテレビ、ラジオ、ＣＡＴＶ、移動体無
線等の通信機器における受信ＲＦフロントエンド部の利
得制御型低雑音増幅器に関するものである。
【０００２】
【従来の技術】最近、多種多様な無線システム、無線電
話、衛星放送、ＣＡＴＶ、ディジタルＴＶ、衛星放送等
のサービスが提供されるようになっている。
話、衛星放送、ＣＡＴＶ、ディジタルＴＶ、衛星放送等
のサービスが提供されるようになっている。
【０００３】これらのシステムを構成するＩＣの低周波
部分、ベースバンド部分、ディジタル処理の部分は専ら
集積度が高く消費電力が小さいシリコンＣＭＯＳが使わ
れてきたが、最近の微細ゲート技術はＣＭＯＳをギガヘ
ルツのＲＦ帯へも応用可能としてなっており、これらを
も含めたワンチップの無線システムを作ることが可能と
なりつつある。無線システムの大衆化のためには沢山の
ＩＣを安く提供することがカギとなり、このような流れ
は必然と考えられる。
部分、ベースバンド部分、ディジタル処理の部分は専ら
集積度が高く消費電力が小さいシリコンＣＭＯＳが使わ
れてきたが、最近の微細ゲート技術はＣＭＯＳをギガヘ
ルツのＲＦ帯へも応用可能としてなっており、これらを
も含めたワンチップの無線システムを作ることが可能と
なりつつある。無線システムの大衆化のためには沢山の
ＩＣを安く提供することがカギとなり、このような流れ
は必然と考えられる。
【０００４】無線システムのアンテナの次に接続される
ＲＦ受信機能ブロックが低雑音増幅器である。低雑音増
幅器は受信機全体の雑音指数、すなわちどれだけ小さい
入力電波受けることができるかを決める重要なブロック
と言われる。更に最近の複雑なディジタル変調の無線シ
ステムやダイレクトコンバージョンの受信機構成では、
種々の入力感度の電波を一定のレベルの信号として扱う
必要があり増幅器に利得制御の機能が高く要求されてい
る。
ＲＦ受信機能ブロックが低雑音増幅器である。低雑音増
幅器は受信機全体の雑音指数、すなわちどれだけ小さい
入力電波受けることができるかを決める重要なブロック
と言われる。更に最近の複雑なディジタル変調の無線シ
ステムやダイレクトコンバージョンの受信機構成では、
種々の入力感度の電波を一定のレベルの信号として扱う
必要があり増幅器に利得制御の機能が高く要求されてい
る。
【０００５】シリコン電界効果トランジスタを用いたフ
ロントエンド利得可変増幅器としては、例えば特開平６
-１７７７６８５号公報に開示されているような、ＴＶ
チューナー用にデュアルゲート電界効果トランジスタを
用いた回路が幅広く用いられている。
ロントエンド利得可変増幅器としては、例えば特開平６
-１７７７６８５号公報に開示されているような、ＴＶ
チューナー用にデュアルゲート電界効果トランジスタを
用いた回路が幅広く用いられている。
【０００６】図１１はデュアルゲートまたはカスコード
接続型電界効果トランジスタの増幅器の一例を示す。端
子ＲＦinから入力された高周波信号が増幅されて端子Ｒ
Ｆoutに現れる。利得は、端子ＶｇおよびＶｃでコント
ロールできる。この構成では特に端子Ｖｃの電圧を変え
ることによりカスコード接続された電界効果トランジス
タ１２０３の動作領域を３極管領域内で変え、電界効果
トランジスタ１２０３の相互コンダクタンスを変化させ
ることにより利得を制御することが多い。
接続型電界効果トランジスタの増幅器の一例を示す。端
子ＲＦinから入力された高周波信号が増幅されて端子Ｒ
Ｆoutに現れる。利得は、端子ＶｇおよびＶｃでコント
ロールできる。この構成では特に端子Ｖｃの電圧を変え
ることによりカスコード接続された電界効果トランジス
タ１２０３の動作領域を３極管領域内で変え、電界効果
トランジスタ１２０３の相互コンダクタンスを変化させ
ることにより利得を制御することが多い。
【０００７】
【発明が解決しようとする課題】しかし、図１２に示す
ように、測定によって得た電界効果トランジスタの最小
雑音指数(ＮＦmin)と測定バイアス条件の関係をみる
と、飽和領域にバイアスされている時にはＮＦmin が１
デシベル（ｄＢ）以下と非常に小さいが３極管領域に入
ると急激にＮＦminが劣化してしまうと言う問題点が生
じる。従って低雑音動作させるには端子Ｖｃだけでなく
端子Ｖｇも制御して利得制御するほうが好ましいが、２
つの端子を同時に制御しなければならなく非常に使いに
くい。
ように、測定によって得た電界効果トランジスタの最小
雑音指数(ＮＦmin)と測定バイアス条件の関係をみる
と、飽和領域にバイアスされている時にはＮＦmin が１
デシベル（ｄＢ）以下と非常に小さいが３極管領域に入
ると急激にＮＦminが劣化してしまうと言う問題点が生
じる。従って低雑音動作させるには端子Ｖｃだけでなく
端子Ｖｇも制御して利得制御するほうが好ましいが、２
つの端子を同時に制御しなければならなく非常に使いに
くい。
【０００８】また、ＧａＡｓ電界効果トランジスタがバ
イアス回路やコントロール回路を構成する複数の部品と
一緒にしてプリント基板上、あるいはセラミック基板上
に実装されている。このような実装基板では、非常に多
数の無線システムに供給するには、組み立て、調整の工
数の多さ、コスト高の問題が生じる。
イアス回路やコントロール回路を構成する複数の部品と
一緒にしてプリント基板上、あるいはセラミック基板上
に実装されている。このような実装基板では、非常に多
数の無線システムに供給するには、組み立て、調整の工
数の多さ、コスト高の問題が生じる。
【０００９】本発明の目的は、ＣＭＯＳのウェハープロ
セスで外付部品点数を減らしつつ低雑音性を維持し、さ
らに利得制御機能という高付加価値のある低雑音増幅器
を提供することにある。
セスで外付部品点数を減らしつつ低雑音性を維持し、さ
らに利得制御機能という高付加価値のある低雑音増幅器
を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、第１の
電界効果トランジスタのドレイン電極と第２の電界効果
トランジスタのソース電極とが接続され、第１の電界効
果トランジスタのソース電極が接地され、第２の電界効
果トランジスタのドレインが負荷を介して直流電源に接
続されたカスコード接続型増幅器において、第３の電界
効果トランジスタのゲート電極及びドレイン電極と第４
の電界効果トランジスタのソース電極とを接続する第１
の端子と、第１の電界効果トランジスタのゲート電極が
抵抗またはインダクタで接続され、前記第３の電界効果
トランジスタのソース電極が接地され、前記第４の電界
効果トランジスタのドレイン電極が直流電源に接続され
て構成された制御部を有し、前記第４の電界効果トラン
ジスタのゲート電極と前記第２の電界効果トランジスタ
のゲート電極を接続する第２の端子の電圧にて該カスコ
ード接続型増幅器の利得を制御することを特徴とする利
得可変低雑音増幅器が得られる。
電界効果トランジスタのドレイン電極と第２の電界効果
トランジスタのソース電極とが接続され、第１の電界効
果トランジスタのソース電極が接地され、第２の電界効
果トランジスタのドレインが負荷を介して直流電源に接
続されたカスコード接続型増幅器において、第３の電界
効果トランジスタのゲート電極及びドレイン電極と第４
の電界効果トランジスタのソース電極とを接続する第１
の端子と、第１の電界効果トランジスタのゲート電極が
抵抗またはインダクタで接続され、前記第３の電界効果
トランジスタのソース電極が接地され、前記第４の電界
効果トランジスタのドレイン電極が直流電源に接続され
て構成された制御部を有し、前記第４の電界効果トラン
ジスタのゲート電極と前記第２の電界効果トランジスタ
のゲート電極を接続する第２の端子の電圧にて該カスコ
ード接続型増幅器の利得を制御することを特徴とする利
得可変低雑音増幅器が得られる。
【００１１】又、本発明によれば、第１の電界効果トラ
ンジスタのドレイン電極と第２の電界効果トランジスタ
のソース電極が接続され、前記第１の電界効果トランジ
スタのソース電極が接地され、第２の電界効果トランジ
スタのドレインが負荷を介して直流電源に接続されたカ
スコード接続型増幅器において、第３の電界効果トラン
ジスタのドレイン電極と第１の抵抗の一方の端子が接続
され、該第１の抵抗の他方の端子（第１の端子）が前記
第３の電界効果トランジスタのゲート電極と第４の電界
効果トランジスタのソース電極に接続され、前記第１の
端子と前記第１の電界効果トランジスタのゲート電極と
が第２の抵抗またはインダクタで接続され、前記第３の
電界効果トランジスタのソース電極が接地され、前記第
４の電界効果トランジスタのドレイン電極が直流電源に
接続されて構成された制御部を有し、前記第４の電界効
果トランジスタのゲート電極と第２の電界効果トランジ
スタのゲート電極に接続された第２の端子の電圧にてカ
スコード接続型増幅器の利得を制御することを特徴とす
る利得可変低雑音増幅器が得られる。
ンジスタのドレイン電極と第２の電界効果トランジスタ
のソース電極が接続され、前記第１の電界効果トランジ
スタのソース電極が接地され、第２の電界効果トランジ
スタのドレインが負荷を介して直流電源に接続されたカ
スコード接続型増幅器において、第３の電界効果トラン
ジスタのドレイン電極と第１の抵抗の一方の端子が接続
され、該第１の抵抗の他方の端子（第１の端子）が前記
第３の電界効果トランジスタのゲート電極と第４の電界
効果トランジスタのソース電極に接続され、前記第１の
端子と前記第１の電界効果トランジスタのゲート電極と
が第２の抵抗またはインダクタで接続され、前記第３の
電界効果トランジスタのソース電極が接地され、前記第
４の電界効果トランジスタのドレイン電極が直流電源に
接続されて構成された制御部を有し、前記第４の電界効
果トランジスタのゲート電極と第２の電界効果トランジ
スタのゲート電極に接続された第２の端子の電圧にてカ
スコード接続型増幅器の利得を制御することを特徴とす
る利得可変低雑音増幅器が得られる。
【００１２】又、本発明によれば、第１の電界効果トラ
ンジスタのドレイン電極と第２の電界効果トランジスタ
のソース電極が接続され、第１の電界効果トランジスタ
のソース電極が接地され、第２の電界効果トランジスタ
のドレインが負荷を介して直流電源に接続されたカスコ
ード 接続型増幅器において、第３の電界効果トランジ
スタのドレイン電極と定電圧を生成するダイオードの一
方の端子とが接続され、該ダイオードの他方の端子（第
１の端子）が、前記第３の電界効果トランジスタのゲー
ト電極と前記第４の電界効果トランジスタのソース電極
に接続され、前記第１の端子と前記第１の電界効果トラ
ンジスタのゲート電極とが抵抗またはインダクタで接続
され、前記第３の電界効果トランジスタのソース電極が
接地され、前記第４の電界効果トランジスタのドレイン
電極が直流電源に接続されて構成された制御部を有し、
前記第４の電界効果トランジスタのゲート電極と前記第
２の電界効果トランジスタのゲート電極とが接続された
第２の端子の電圧にてカスコード接続型増幅器の利得を
制御することを特徴とする利得可変低雑音増幅器が得ら
れる。
ンジスタのドレイン電極と第２の電界効果トランジスタ
のソース電極が接続され、第１の電界効果トランジスタ
のソース電極が接地され、第２の電界効果トランジスタ
のドレインが負荷を介して直流電源に接続されたカスコ
ード 接続型増幅器において、第３の電界効果トランジ
スタのドレイン電極と定電圧を生成するダイオードの一
方の端子とが接続され、該ダイオードの他方の端子（第
１の端子）が、前記第３の電界効果トランジスタのゲー
ト電極と前記第４の電界効果トランジスタのソース電極
に接続され、前記第１の端子と前記第１の電界効果トラ
ンジスタのゲート電極とが抵抗またはインダクタで接続
され、前記第３の電界効果トランジスタのソース電極が
接地され、前記第４の電界効果トランジスタのドレイン
電極が直流電源に接続されて構成された制御部を有し、
前記第４の電界効果トランジスタのゲート電極と前記第
２の電界効果トランジスタのゲート電極とが接続された
第２の端子の電圧にてカスコード接続型増幅器の利得を
制御することを特徴とする利得可変低雑音増幅器が得ら
れる。
【００１３】又、本発明によれば、第１の電界効果トラ
ンジスタのドレイン電極と第２の電界効果トランジスタ
のソース電極が接続され、第１の電界効果トランジスタ
のソース電極が接地され、第２の電界効果トランジスタ
のドレインが負荷を介して直流電源に接続されたカスコ
ード接続型増幅器において、第３の電界効果トランジス
タのドレイン電極と定電圧を生成する第５の電界効果ト
ランジスタのソース電極が接続され、該第５の電界効果
トランジスタのゲート電極、ドレイン電極を第３の電界
効果トランジスタのゲート電極、及び第４の電界効果ト
ランジスタのソース電極が接続された第１の端子と前記
第１の電界効果トランジスタのゲート電極とが抵抗また
はインダクタで接続され、前記第３の電界効果トランジ
スタのソース電極が接地され、前記第４の電界効果トラ
ンジスタのドレイン電極が直流電源に接続されて構成さ
れた制御部を有し、前記第４の電界効果トランジスタの
ゲート電極と前記第２の電界効果トランジスタのゲート
電極とが接続された第２の端子の電圧にてカスコード接
続型増幅器の利得を制御することを特徴とする利得可変
低雑音増幅器が得られる。
ンジスタのドレイン電極と第２の電界効果トランジスタ
のソース電極が接続され、第１の電界効果トランジスタ
のソース電極が接地され、第２の電界効果トランジスタ
のドレインが負荷を介して直流電源に接続されたカスコ
ード接続型増幅器において、第３の電界効果トランジス
タのドレイン電極と定電圧を生成する第５の電界効果ト
ランジスタのソース電極が接続され、該第５の電界効果
トランジスタのゲート電極、ドレイン電極を第３の電界
効果トランジスタのゲート電極、及び第４の電界効果ト
ランジスタのソース電極が接続された第１の端子と前記
第１の電界効果トランジスタのゲート電極とが抵抗また
はインダクタで接続され、前記第３の電界効果トランジ
スタのソース電極が接地され、前記第４の電界効果トラ
ンジスタのドレイン電極が直流電源に接続されて構成さ
れた制御部を有し、前記第４の電界効果トランジスタの
ゲート電極と前記第２の電界効果トランジスタのゲート
電極とが接続された第２の端子の電圧にてカスコード接
続型増幅器の利得を制御することを特徴とする利得可変
低雑音増幅器が得られる。
【００１４】さらに、本発明によれば、前記利得を制御
する第２の端子に、前記第２の端子電圧に対する利得制
御の特性を変えるための変換回路を付加したことを特徴
とする利得可変低雑音増幅器が得られる。
する第２の端子に、前記第２の端子電圧に対する利得制
御の特性を変えるための変換回路を付加したことを特徴
とする利得可変低雑音増幅器が得られる。
【００１５】さらに、本発明によれば、前記変換回路
は、演算増幅器部にｎチャネルの電界効果トランジスタ
を負荷とする、Ｐチャネル電界効果トランジスタ入力の
インバータ回路を３段接続して構成したことを特徴とす
る利得可変低雑音増幅器が得られる。
は、演算増幅器部にｎチャネルの電界効果トランジスタ
を負荷とする、Ｐチャネル電界効果トランジスタ入力の
インバータ回路を３段接続して構成したことを特徴とす
る利得可変低雑音増幅器が得られる。
【００１６】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図３を参照して説明する。電界効果トランジスタ４
０５、４０６と負荷４０７にて構成されるカスコード型
増幅器の電界効果トランジスタ４０５のゲートは直流
（ＤＣ）をカットするキャパシタ４０４を介してＲＦの
信号入力部へ、もう一方は抵抗４０３を介してバイアス
回路を構成する電界効果トランジスタ４０１、４０２で
構成されるバイアス回路部Ａ０に接続される。電界効果
トランジスタ４０２のゲートは自身のドレインと接続さ
れ、かつハイインピーダンスでバイアス直流電圧源に引
き出すための抵抗４０３を介してカスコード接続された
電界効果トランジスタ４０５に接続される。バイアス回
路部Ａ０の電界効果 トランジスタのドレインはＤＣ電
源へ接続され、ゲートはカスコード接続された電界効果
トランジスタ４０６のゲートに接続され、利得制御端子
として外部に取り出される。このとき利得制御端子の電
圧をＶｃとする。
いて図３を参照して説明する。電界効果トランジスタ４
０５、４０６と負荷４０７にて構成されるカスコード型
増幅器の電界効果トランジスタ４０５のゲートは直流
（ＤＣ）をカットするキャパシタ４０４を介してＲＦの
信号入力部へ、もう一方は抵抗４０３を介してバイアス
回路を構成する電界効果トランジスタ４０１、４０２で
構成されるバイアス回路部Ａ０に接続される。電界効果
トランジスタ４０２のゲートは自身のドレインと接続さ
れ、かつハイインピーダンスでバイアス直流電圧源に引
き出すための抵抗４０３を介してカスコード接続された
電界効果トランジスタ４０５に接続される。バイアス回
路部Ａ０の電界効果 トランジスタのドレインはＤＣ電
源へ接続され、ゲートはカスコード接続された電界効果
トランジスタ４０６のゲートに接続され、利得制御端子
として外部に取り出される。このとき利得制御端子の電
圧をＶｃとする。
【００１７】バイアス回路部Ａ０の回路はＤＣ電源電圧
が十分高く、電界効果トランジスタ４０１、４０２が電
流飽和領域で動作するＶｃの電圧範囲においては、当然
電界効果トランジスタ４０２のゲート電圧が電流飽和領
域にバイアスされる電圧になっている。つまり、図２の
電流電圧特性の黒丸で示された点にバイアスされる。こ
のように生成した電界効果トランジスタ４０２のゲート
電圧は抵抗４０３とキャパシタ４０４のハイパスフィル
タを介して電界効果トランジスタ４０５のゲートに与え
られる。このときＶｃを変化させても、カスコード型増
幅器の電界効果トランジスタ４０５もＤＣ的に電流飽和
領域にバイアスされる。この状態ではＶｃを変えたと
き、図２の黒丸をつなぐ線に沿って電界効果トランジス
タ４０５の電流が変化する。この結果、図１２に示した
最小雑音指数が低く維持される電界効果トランジスタ４
０５のバイアス条件に、Ｖｃによらず設定されることに
なる。カスコード型増幅器の利得は電界効果トランジス
タ４０５のドレイン電流が変化することで変化する相互
コンダクタンスの変化により変えられる。従ってＶｃの
制御のみで、利得が可変でき、かつ最小雑音指数を生か
したマッチングがおこなえることがわかる。
が十分高く、電界効果トランジスタ４０１、４０２が電
流飽和領域で動作するＶｃの電圧範囲においては、当然
電界効果トランジスタ４０２のゲート電圧が電流飽和領
域にバイアスされる電圧になっている。つまり、図２の
電流電圧特性の黒丸で示された点にバイアスされる。こ
のように生成した電界効果トランジスタ４０２のゲート
電圧は抵抗４０３とキャパシタ４０４のハイパスフィル
タを介して電界効果トランジスタ４０５のゲートに与え
られる。このときＶｃを変化させても、カスコード型増
幅器の電界効果トランジスタ４０５もＤＣ的に電流飽和
領域にバイアスされる。この状態ではＶｃを変えたと
き、図２の黒丸をつなぐ線に沿って電界効果トランジス
タ４０５の電流が変化する。この結果、図１２に示した
最小雑音指数が低く維持される電界効果トランジスタ４
０５のバイアス条件に、Ｖｃによらず設定されることに
なる。カスコード型増幅器の利得は電界効果トランジス
タ４０５のドレイン電流が変化することで変化する相互
コンダクタンスの変化により変えられる。従ってＶｃの
制御のみで、利得が可変でき、かつ最小雑音指数を生か
したマッチングがおこなえることがわかる。
【００１８】さらに図４の矢印で示したように電界効果
トランジスタ４０５のバイアスポイントをより電流飽和
領域にセットして最小雑音指数を生かした設計をしたい
場合は図５のようなバイアス回路部にすることで可能と
なる。バイアス回路を構成する電界効果トランジスタ７
０２のゲートとドレインの間に電圧レベルをシフトする
ための直流電圧源７０３を挿入して電圧レベルをシフト
すればよい。
トランジスタ４０５のバイアスポイントをより電流飽和
領域にセットして最小雑音指数を生かした設計をしたい
場合は図５のようなバイアス回路部にすることで可能と
なる。バイアス回路を構成する電界効果トランジスタ７
０２のゲートとドレインの間に電圧レベルをシフトする
ための直流電圧源７０３を挿入して電圧レベルをシフト
すればよい。
【００１９】本発明の他の実施の形態としてそれぞれ図
６、図７、図８に３例示す。図６では図５の電圧源７０
３のかわりに抵抗を挿入した回路、図７では図５の電圧
源７０３の代わりにダイオードを挿入した回路、図８で
は図５の電圧源７０３の代わりに電界効果トランジスタ
を挿入した回路で電圧シフトを実現している。
６、図７、図８に３例示す。図６では図５の電圧源７０
３のかわりに抵抗を挿入した回路、図７では図５の電圧
源７０３の代わりにダイオードを挿入した回路、図８で
は図５の電圧源７０３の代わりに電界効果トランジスタ
を挿入した回路で電圧シフトを実現している。
【００２０】ここまで述べてきたカスコード型増幅器と
バイアス回路の組合せでは、利得特性の制御電圧Ｖｃ依
存性が電界効果トランジスタ４０５のドレイン電流と相
互コンダクタンスの関係で決ってしまう。従って所望の
利得制御電圧の関係を得ることができないこともあり、
Ｖｃと利得の関係を変更する回路を挿入する必要があ
る。
バイアス回路の組合せでは、利得特性の制御電圧Ｖｃ依
存性が電界効果トランジスタ４０５のドレイン電流と相
互コンダクタンスの関係で決ってしまう。従って所望の
利得制御電圧の関係を得ることができないこともあり、
Ｖｃと利得の関係を変更する回路を挿入する必要があ
る。
【００２１】例えば、ＶｃとＶｃ′との関係を変える回
路として図１に示すバイアス回路Ａ１が挙げられる。こ
の例ではデシベル表示の利得と制御電圧Ｖｃ′の関係が
リニアになる例である。図３に示す電界効果トランジス
タ４０５が弱反転領域にバイアスされている場合、相互
コンダクタンスは電流に比例しゲート電圧に対して指数
的に増加する。従って、本発明のバイアス回路ではこの
領域ではＶｃに対して指数的に利得が変化するのでデシ
ベルの利得変化は Ｖｃに対してリニアに変化する。
路として図１に示すバイアス回路Ａ１が挙げられる。こ
の例ではデシベル表示の利得と制御電圧Ｖｃ′の関係が
リニアになる例である。図３に示す電界効果トランジス
タ４０５が弱反転領域にバイアスされている場合、相互
コンダクタンスは電流に比例しゲート電圧に対して指数
的に増加する。従って、本発明のバイアス回路ではこの
領域ではＶｃに対して指数的に利得が変化するのでデシ
ベルの利得変化は Ｖｃに対してリニアに変化する。
【００２２】図１のＡ１に示す回路ではＶｃ′が大きい
とき電界効果トランジスタ１０３がオフになり抵抗Ｒ１
(１０２)と抵抗Ｒ２(１０１)の比でＶｃとＶｃ′の関係
が与えられる。従ってこの時Ｖｃ′に対してもデシベル
の利得変化はリニアになる。一方、電界効果トランジス
タ４０５が強反転領域にバイアスされている場合にはそ
の電界効果トランジスタの相互コンダクタンスの電流依
存性は単純ではなくなる。図１に示すバイアス回路Ａ１
ではＶｃ′がＶｃcに対して電界効果トランジスタ１０
３がオンになる条件においてその電界効果トランジスタ
の非線形電流電圧特性を使って電界効果トランジスタ４
０５の相互コンダクタンスの電流依存性とＶｃ′の関係
を変える。このとき、電界効果トランジスタ１０３のゲ
ート幅を注意深く選ぶことによって、デシベルの利得と
Ｖｃ′はリニアな関係にできる。なお、この条件と電界
効果トランジスタ１０３がオフの状態の関係が良好に接
続されるように抵抗Ｒ１(１０２)と抵抗Ｒ２(１０１)を
選定する必要がある。
とき電界効果トランジスタ１０３がオフになり抵抗Ｒ１
(１０２)と抵抗Ｒ２(１０１)の比でＶｃとＶｃ′の関係
が与えられる。従ってこの時Ｖｃ′に対してもデシベル
の利得変化はリニアになる。一方、電界効果トランジス
タ４０５が強反転領域にバイアスされている場合にはそ
の電界効果トランジスタの相互コンダクタンスの電流依
存性は単純ではなくなる。図１に示すバイアス回路Ａ１
ではＶｃ′がＶｃcに対して電界効果トランジスタ１０
３がオンになる条件においてその電界効果トランジスタ
の非線形電流電圧特性を使って電界効果トランジスタ４
０５の相互コンダクタンスの電流依存性とＶｃ′の関係
を変える。このとき、電界効果トランジスタ１０３のゲ
ート幅を注意深く選ぶことによって、デシベルの利得と
Ｖｃ′はリニアな関係にできる。なお、この条件と電界
効果トランジスタ１０３がオフの状態の関係が良好に接
続されるように抵抗Ｒ１(１０２)と抵抗Ｒ２(１０１)を
選定する必要がある。
【００２３】
【実施例】図９は本発明の一実施例を示す。カスコード
増幅部の入力部分はインダクタおよびキャパシタにより
目的の周波数にマッチングしている。負荷にはインダク
タを用い、目的の周波数で利得がとれるように設計され
ている。Ａ２は本発明の一例のバイアス回路を採用して
いる。制御電圧と利得の関係を変える変換回路部Ａ１に
は演算増幅器部にｎチャネルの電界効果トランジスタを
負荷とする、Ｐチャネル電界効果トランジスタ入力のイ
ンバータ回路を３段接続することで構成した。非線形特
性を利用するための電界効果トランジスタのゲート幅は
制御電圧Ｖｃ′とデシベルの利得の関係がリニアになる
ように選んでいる。カスコード増幅器部の入力部を最小
雑音が得られる条件でマッチングをとることによりデバ
イスの最小雑音指数に近い値で増幅器の雑音指数が得ら
れる。利得重視であれば、利得最大にマッチングすれば
よい。
増幅部の入力部分はインダクタおよびキャパシタにより
目的の周波数にマッチングしている。負荷にはインダク
タを用い、目的の周波数で利得がとれるように設計され
ている。Ａ２は本発明の一例のバイアス回路を採用して
いる。制御電圧と利得の関係を変える変換回路部Ａ１に
は演算増幅器部にｎチャネルの電界効果トランジスタを
負荷とする、Ｐチャネル電界効果トランジスタ入力のイ
ンバータ回路を３段接続することで構成した。非線形特
性を利用するための電界効果トランジスタのゲート幅は
制御電圧Ｖｃ′とデシベルの利得の関係がリニアになる
ように選んでいる。カスコード増幅器部の入力部を最小
雑音が得られる条件でマッチングをとることによりデバ
イスの最小雑音指数に近い値で増幅器の雑音指数が得ら
れる。利得重視であれば、利得最大にマッチングすれば
よい。
【００２４】図１０は本発明の実施例の利得の制御電圧
依存性を示したものである。図１０に示すように、電圧
Ｖｃに対してはデシベル利得に対して利得の高いところ
で飽和するような関数になっているが、Ｖｃ′に対して
は広い範囲でリニアな関係にあることがわかる。
依存性を示したものである。図１０に示すように、電圧
Ｖｃに対してはデシベル利得に対して利得の高いところ
で飽和するような関数になっているが、Ｖｃ′に対して
は広い範囲でリニアな関係にあることがわかる。
【００２５】実施例においてカスコード型増幅器の負荷
はマッチング回路としてもよい。また、インダクタ負荷
を含めマッチング回路を電界効果トランジスタと同一チ
ップ上に形成してもよいし、チップの外に実装される部
品であってもよい。同様に入力側のマッチング回路も電
界効果トランジスタと同一チップ上に形成してもよい。
はマッチング回路としてもよい。また、インダクタ負荷
を含めマッチング回路を電界効果トランジスタと同一チ
ップ上に形成してもよいし、チップの外に実装される部
品であってもよい。同様に入力側のマッチング回路も電
界効果トランジスタと同一チップ上に形成してもよい。
【００２６】実施例においてバイアス回路Ａ０の部分は
図５、図６、図７、図８の回 路に置き換えても、基本
的な動作は変わらない。カスコード型増幅器のソース接
地電界効果トランジスタのバイアス条件がより電流飽和
の条件になるのでより低い雑音指数特性が期待できる。
ただし、電源電圧として高い電圧が必要になる。
図５、図６、図７、図８の回 路に置き換えても、基本
的な動作は変わらない。カスコード型増幅器のソース接
地電界効果トランジスタのバイアス条件がより電流飽和
の条件になるのでより低い雑音指数特性が期待できる。
ただし、電源電圧として高い電圧が必要になる。
【００２７】上記実施例において演算増幅器部分には、
ＣＭＯＳのインバータで構成されるものでもかまわない
し、Ｐチャネル電界効果トランジスタを負荷とするｎチ
ャネル電界効果トランジスタ入力のインバータでもよ
い。また通常の差動増幅で構成されるタイプの演算増幅
器でもかまわない。所望のＤＣレベルの設定に応じて選
択すれば良い。
ＣＭＯＳのインバータで構成されるものでもかまわない
し、Ｐチャネル電界効果トランジスタを負荷とするｎチ
ャネル電界効果トランジスタ入力のインバータでもよ
い。また通常の差動増幅で構成されるタイプの演算増幅
器でもかまわない。所望のＤＣレベルの設定に応じて選
択すれば良い。
【００２８】
【発明の効果】本発明によれば、高性能な利得可変低雑
音増幅器がＣＭＯＳの技術で提供できるようになる。こ
の技術を用い、できるだけ調整を不要に、かつ外付部品
を減らしてコスト低減し、ワンチップＩＣで提供するこ
とにより、無線システムの大量供給が可能となる。
音増幅器がＣＭＯＳの技術で提供できるようになる。こ
の技術を用い、できるだけ調整を不要に、かつ外付部品
を減らしてコスト低減し、ワンチップＩＣで提供するこ
とにより、無線システムの大量供給が可能となる。
【図１】本発明のカスコード型可変利得低雑音増幅器の
基本的構成を示す図である。
基本的構成を示す図である。
【図２】電界効果トランジスタの電流飽和領域を電流電
圧特性とともに示した図である。
圧特性とともに示した図である。
【図３】本発明の増幅器のバイアス回路の動作を説明す
るための図である。
るための図である。
【図４】電界効果トランジスタの電流飽和バイアス条件
をよりトランジスタの最小雑音指数の得られる条件にす
るための方法を説明する図である。
をよりトランジスタの最小雑音指数の得られる条件にす
るための方法を説明する図である。
【図５】図４に示したより最小雑音指数バイアス条件に
するためのバイアス回路の一例を示した回路図である。
するためのバイアス回路の一例を示した回路図である。
【図６】図４に示したより最小雑音指数バイアス条件に
するためのバイアス回路の別な例を示した回路図であ
る。
するためのバイアス回路の別な例を示した回路図であ
る。
【図７】図４に示したより最小雑音指数バイアス条件に
するためのバイアス回路のさらに別な例を示した回路図
である。
するためのバイアス回路のさらに別な例を示した回路図
である。
【図８】図４に示したより最小雑音指数バイアス条件に
するためのバイアス回路のさらに別な例を示した回路図
である。
するためのバイアス回路のさらに別な例を示した回路図
である。
【図９】本発明のカスコード型可変利得低雑音増幅器の
一実施例を示した図である。
一実施例を示した図である。
【図１０】本発明の実施例における利得の制御電圧依存
性を示した図である。
性を示した図である。
【図１１】電界効果トランジスタを用いた従来のカスコ
ード接続型利得可変増幅 器の基本構成を示した図であ
る。
ード接続型利得可変増幅 器の基本構成を示した図であ
る。
【図１２】電界効果トランジスタの電流電圧特性とトラ
ンジスタの最小雑音指数を示した図である。
ンジスタの最小雑音指数を示した図である。
１０１ 抵抗Ｒ２ １０２ 抵抗Ｒ１ １０３ 電界効果トランジスタ １０４，１０５ 直流電圧源 １０６ 演算増幅器 ４０１，４０２ 電界効果トランジスタ ４０３ 抵抗 ４０４ キャパシタ ４０５，４０６ 電界効果トランジスタ ４０７ カスコード接続型増幅器の負荷 ７０１，７０２ 電界効果トランジスタ ７０３ 直流電圧源 １２０１ 直流カットのキャパシタ １２０２ ハイインピーダンスでバイアス直流電圧源
に引き出すための抵抗 １２０３，１２０４ カスコード接続された電界効果
トランジスタ
に引き出すための抵抗 １２０３，１２０４ カスコード接続された電界効果
トランジスタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J092 AA01 AA13 CA87 CA91 CA92 FA10 HA10 HA17 HA19 HA25 HA29 HA32 HA33 KA01 KA04 KA12 KA18 KA29 KA46 MA21 SA13 TA02 VL03 5J100 AA15 AA23 AA25 BA01 BB02 BC02 CA07 CA09 EA02 FA02
Claims (6)
- 【請求項１】 第１の電界効果トランジスタのドレイン
電極と第２の電界効果トランジスタのソース電極とが接
続され、第１の電界効果トランジスタのソース電極が接
地され、第２の電界効果トランジスタのドレインが負荷
を介して直流電源に接続されたカスコード接続型増幅器
において、 第３の電界効果トランジスタのゲート電極及びドレイン
電極と第４の電界効果トランジスタのソース電極とを接
続する第１の端子と、第１の電界効果トランジスタのゲ
ート電極が抵抗またはインダクタで接続され、前記第３
の電界効果トランジスタのソース電極が接地され、前記
第４の電界効果トランジスタのドレイン電極が直流電源
に接続されて構成された制御部を有し、 前記第４の電界効果トランジスタのゲート電極と前記第
２の電界効果トランジスタのゲート電極を接続する第２
の端子の電圧にて該カスコード接続型増幅器の利得を制
御することを特徴とする利得可変低雑音増幅器。 - 【請求項２】 第１の電界効果トランジスタのドレイン
電極と第２の電界効果トランジスタのソース電極が接続
され、前記第１の電界効果トランジスタのソース電極が
接地され、第２の電界効果トランジスタのドレインが負
荷を介して直流電源に接続されたカスコード接続型増幅
器において、 第３の電界効果トランジスタのドレイン電極と第１の抵
抗の一方の端子が接続され、該第１の抵抗の他方の端子
（第１の端子）が前記第３の電界効果トランジスタのゲ
ート電極と第４の電界効果トランジスタのソース電極に
接続され、 前記第１の端子と前記第１の電界効果トランジスタのゲ
ート電極とが第２の抵抗またはインダクタで接続され、
前記第３の電界効果トランジスタのソース電極が接地さ
れ、前記第４の電界効果トランジスタのドレイン電極が
直流電源に接続されて構成された制御部を有し、前記第
４の電界効果トランジスタのゲート電極と第２の電界効
果トランジスタのゲート電極に接続された第２の端子の
電圧にてカスコード接続型増幅器の利得を制御すること
を特徴とする利得可変低雑音増幅器。 - 【請求項３】 第１の電界効果トランジスタのドレイン
電極と第２の電界効果トランジスタのソース電極が接続
され、第１の電界効果トランジスタのソース電極が接地
され、第２の電界効果トランジスタのドレインが負荷を
介して直流電源に接続されたカスコード接続型増幅器に
おいて、 第３の電界効果トランジスタのドレイン電極と定電圧を
生成するダイオードの一方の端子とが接続され、該ダイ
オードの他方の端子（第１の端子）が、前記第３の電界
効果トランジスタのゲート電極と前記第４の電界効果ト
ランジスタのソース電極に接続され、前記第１の端子と
前記第１の電界効果トランジスタのゲート電極とが抵抗
またはインダクタで接続され、前記第３の電界効果トラ
ンジスタのソース電極が接地され、前記第４の電界効果
トランジスタのドレイン電極が直流電源に接続されて構
成された制御部を有し、 前記第４の電界効果トランジスタのゲート電極と前記第
２の電界効果トランジスタのゲート電極とが接続された
第２の端子の電圧にてカスコード接続型増幅器の利得を
制御することを特徴とする利得可変低雑音増幅器。 - 【請求項４】 第１の電界効果トランジスタのドレイン
電極と第２の電界効果トランジスタのソース電極が接続
され、第１の電界効果トランジスタのソース電極が接地
され、第２の電界効果トランジスタのドレインが負荷を
介して直流電源に接続されたカスコード接続型増幅器に
おいて、 第３の電界効果トランジスタのドレイン電極と定電圧を
生成する第５の電界効果トランジスタのソース電極が接
続され、該第５の電界効果トランジスタのゲート電極、
ドレイン電極を第３の電界効果トランジスタのゲート電
極、及び第４の電界効果トランジスタのソース電極が接
続された第１の端子と前記第１の電界効果トランジスタ
のゲート電極とが抵抗またはインダクタで接続され、前
記第３の電界効果トランジスタのソース電極が接地さ
れ、前記第４の電界効果トランジスタのドレイン電極が
直流電源に接続されて構成された制御部を有し、前記第
４の電界効果トランジスタのゲート電極と前記第２の電
界効果トランジスタのゲート電極とが接続された第２の
端子の電圧にてカスコード接続型増幅器の利得を制御す
ることを特徴とする利得可変低雑音増幅器。 - 【請求項５】 前記利得を制御する第２の端子に、前記
第２の端子電圧に対する利得制御の特性を変えるための
変換回路を付加したことを特徴とする請求項１乃至４の
いずれか一つに記載の利得可変低雑音増幅器。 - 【請求項６】 前記変換回路は、演算増幅器部にｎチャ
ネルの電界効果トランジスタを負荷とする、Ｐチャネル
電界効果トランジスタ入力のインバータ回路を３段接続
して構成したことを特徴とする請求項５記載の利得可変
低雑音増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334771A JP4214348B2 (ja) | 2000-11-01 | 2000-11-01 | 利得可変低雑音増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334771A JP4214348B2 (ja) | 2000-11-01 | 2000-11-01 | 利得可変低雑音増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141758A true JP2002141758A (ja) | 2002-05-17 |
| JP4214348B2 JP4214348B2 (ja) | 2009-01-28 |
Family
ID=18810626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334771A Expired - Fee Related JP4214348B2 (ja) | 2000-11-01 | 2000-11-01 | 利得可変低雑音増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4214348B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006211582A (ja) * | 2005-01-31 | 2006-08-10 | Nec Compound Semiconductor Devices Ltd | 利得可変増幅器 |
| JP2006238447A (ja) * | 2005-02-23 | 2006-09-07 | Infineon Technologies Ag | 可変増幅器およびその使用 |
| WO2008123624A1 (ja) * | 2007-04-02 | 2008-10-16 | Niigata Seimitsu Co., Ltd. | 低雑音増幅器 |
| WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
| JP2013074607A (ja) * | 2011-09-29 | 2013-04-22 | Toppan Printing Co Ltd | 利得可変増幅器 |
| JP2016504893A (ja) * | 2013-01-25 | 2016-02-12 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 出力ごとに独立した利得制御を備える単一入力多出力増幅器 |
-
2000
- 2000-11-01 JP JP2000334771A patent/JP4214348B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006211582A (ja) * | 2005-01-31 | 2006-08-10 | Nec Compound Semiconductor Devices Ltd | 利得可変増幅器 |
| JP2006238447A (ja) * | 2005-02-23 | 2006-09-07 | Infineon Technologies Ag | 可変増幅器およびその使用 |
| US7889005B2 (en) | 2005-02-23 | 2011-02-15 | Infineon Technologies Ag | Controllable amplifier and the use thereof |
| JP4664835B2 (ja) * | 2005-02-23 | 2011-04-06 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 可変増幅器を備えた調整器構造 |
| WO2008123624A1 (ja) * | 2007-04-02 | 2008-10-16 | Niigata Seimitsu Co., Ltd. | 低雑音増幅器 |
| WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
| JPWO2010100741A1 (ja) * | 2009-03-05 | 2012-09-06 | 株式会社日立製作所 | 光通信装置 |
| US8445832B2 (en) | 2009-03-05 | 2013-05-21 | Hitachi, Ltd. | Optical communication device |
| JP2013074607A (ja) * | 2011-09-29 | 2013-04-22 | Toppan Printing Co Ltd | 利得可変増幅器 |
| JP2016504893A (ja) * | 2013-01-25 | 2016-02-12 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 出力ごとに独立した利得制御を備える単一入力多出力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4214348B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8427240B2 (en) | Low-noise amplifier with gain enhancement | |
| US7039377B2 (en) | Switchable gain amplifier | |
| US6967528B2 (en) | Variable gain amplifier | |
| KR101687444B1 (ko) | 정궤환 공통 게이트 저잡음 증폭기 | |
| US20110221531A1 (en) | Variable gain amplifier and high-frequency signal receiving apparatus comprising the same | |
| EP0818879B1 (en) | Amplifier circuit and multistage amplifier circuit | |
| US6437646B2 (en) | Variable gain amplifier circuit and gain control method | |
| KR100422894B1 (ko) | 스위칭 이득을 갖는 저잡음 증폭기 및 증폭 방법 | |
| US7317351B2 (en) | Low noise amplifier | |
| JPH11150435A (ja) | 利得制御ｒｆ信号増幅器 | |
| JP2002141758A (ja) | 利得可変低雑音増幅器 | |
| KR100295678B1 (ko) | 선형 이득제어 증폭기 | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| Moroney et al. | A high performance switched-LNA IC for CDMA handset receiver applications | |
| US6100763A (en) | Circuit for RF buffer and method of operation | |
| WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
| US20060099751A1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method | |
| EP1349267A1 (en) | Amplifier circuit for am broadcasing | |
| JP2002335138A (ja) | 利得切換付き増幅器デバイス | |
| US20060125565A1 (en) | Controllable rf broadband and amplifier with a constant input impedance | |
| JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
| JP2004297277A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| JP2002246858A (ja) | 利得制御増幅回路およびそれを用いた受信機、送信機 | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| US6992530B2 (en) | RF amplifier with improved impedance matching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |