JP4071395B2 - 利得可変増幅器 - Google Patents
利得可変増幅器 Download PDFInfo
- Publication number
- JP4071395B2 JP4071395B2 JP20764699A JP20764699A JP4071395B2 JP 4071395 B2 JP4071395 B2 JP 4071395B2 JP 20764699 A JP20764699 A JP 20764699A JP 20764699 A JP20764699 A JP 20764699A JP 4071395 B2 JP4071395 B2 JP 4071395B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- variable gain
- gain
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 6
- 208000033707 Early-onset X-linked optic atrophy Diseases 0.000 description 5
- 208000025019 optic atrophy 2 Diseases 0.000 description 5
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の通信機器に用いられる利得可変増幅器に関するものである。
【０００２】
近年の携帯電話には、高い通話品質を得るために、受信の電波強度に応じて送信の電波強度を正確に制御することと、高い音質が要求されている。そのため、送受信部に用いられるＡＧＣ（Automatic Gain Control）回路に用いられる利得可変増幅器には、広範囲において直線性の良い利得特性と、雑音指数の小さい特性を持つことが求められている。
【０００３】
【従来の技術】
図８は、従来の利得可変増幅器１０の回路図である。
利得可変増幅器１０は、利得制御信号（制御入力電圧Ｖc ）に応じた利得で入力信号Ｐinを増幅して生成した出力信号Ｐout を出力する。この利得可変増幅器１０は、直列接続された複数（この例では３個）の単位可変利得増幅器（以下、単位増幅器という）１１，１２，１３と、それらの利得を制御する信号を制御入力電圧Ｖc から生成するための直流増幅器１４、レベルシフト回路１５，１６，１７、及び電圧制限回路１８，１９，２０を備えている。
【０００４】
直流増幅器１４は、制御入力電圧Ｖc を増幅して生成した信号を各レベルシフト回路１５，１６，１７に出力する。各レベルシフト回路１５，１６，１７は、入力電圧をそれぞれ所定の直流電圧値だけレベルシフトした電圧Ｖb1，Ｖb2，Ｖb3を出力する。電圧制限回路１８，１９，２０は、対応するレベルシフト回路１５，１６，１７の出力電圧Ｖb1，Ｖb2，Ｖb3を一定の直流電圧範囲に電圧制限して生成した制御電圧Ｖc1，Ｖc2，Ｖc3を対応する単位増幅器１１，１２，１３に出力する。
【０００５】
図９（ａ）は、制御入力電圧Ｖc と各レベルシフト回路１５，１６，１７が出力する電圧Ｖb1，Ｖb2，Ｖb3の関係を示す特性図、図９（ｂ）は、制御入力電圧Ｖc と各電圧制限回路１８，１９，２０が出力する制御電圧Ｖc1，Ｖc2，Ｖc3の関係を示す特性図である。
【０００６】
このようにして、各単位増幅器１１，１２，１３の制御電圧Ｖc1，Ｖc2，Ｖc3を生成すると、各単位増幅器１１，１２，１３が制御入力電圧Ｖc の上昇とともに順次増幅動作する。これにより、図９（ｃ）に示すように、利得可変増幅器１０は、制御入力電圧Ｖc の変化に対してほぼ直線的な利得特性を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の利得可変増幅器１０では、総合での高利得領域（制御入力電圧Ｖc が最大値に近い領域）において、雑音指数が大きくなるという問題がある。これは、利得可変増幅器１０が、利得特性をほぼ直線的に変化させるために、各段の単位増幅器１１〜１３の利得を制限しているからである。
【０００８】
従って、この利得可変増幅器１０では、雑音指数を小さくするために初段の単位増幅器１１の利得を大きくすると利得変化の直線性が劣化し、直線性をよくするために単位増幅器１１の利得を小さく抑えると雑音指数が劣化するという問題を生じていた。
【０００９】
また、各レベルシフト回路１５〜１７は、入力信号をそれぞれ別々にレベルシフトして電圧Ｖb1からＶb3を生成しているため、プロセスバラツキによって各レベルシフト回路１５〜１７のシフト量がずれると、各段の単位増幅器１１〜１３の動作を切り替えるタイミングが図１０（ａ）又は図１０（ｃ）のようにずれる。このことは、利得特性の直線性を阻害するという問題を生じていた。同様に、プロセスバラツキによって各電圧制限回路１８〜２０に発生する電圧制限値のばらつきは、利得特性の直線性を阻害する。
【００１０】
本発明は上記問題点を解決するためになされたものであって、その目的は利得特性の直線性がよく、雑音指数の小さい利得可変増幅器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、利得制御信号に基づいて生成した複数の制御信号により複数段の単位可変利得増幅器の利得をそれぞれ制御し、該複数の単位可変利得増幅器により入力信号を多段増幅して生成した信号を出力する利得可変増幅器において、前記各単位可変利得増幅器の利得が前段のものほど大きくなるように前記複数の制御信号を生成する利得制御部を備えた。これにより、直線性の高い利得特性が得られ、多段増幅器における雑音指数が低くなる。また、前記利得制御部は、前記利得制御信号を分岐して前記複数の単位可変利得増幅器に対応して複数の分岐電圧を生成する制御電圧分岐回路と、前記複数の分岐電圧の傾きを調整して前記複数の制御信号を生成する電圧傾斜調整回路と、を備える。
【００１２】
さらに、前記利得制御部は、前記利得制御信号が所定の電圧を超えると、前段の単位可変利得増幅器に供給した制御電圧を分岐してその単位可変利得増幅器と次段の単位可変利得増幅器にそれぞれ供給する制御電圧を生成する。これにより、単位可変利得増幅器の切替タイミングが各段において一致する。
【００１３】
前記利得制御部は、請求項２に記載の発明のように、前記利得制御信号が前記所定の電圧を超えるときに、前段の第１の単位可変利得増幅器に供給される制御電圧における前記利得制御信号の変化量に対する変化量を、第１の変化量から該第１の変化量よりも小さい第２の変化量に連続的に少なくするとともに、前記第１の単位可変利得増幅器の次段の第２の単位可変利得増幅器に供給される制御電圧における前記利得制御信号の変化量に対する変化量を、前記第２の変化量よりも小さい第３の変化量になるように連続的に大きくするオーバーラップ領域を、各制御電圧特性が有するように前記各制御電圧を生成する。これにより、総合の利得特性の直線性が高くなる。
【００１４】
前記利得制御部は、請求項３に記載の発明のように、オーバーラップ領域において、所定段の前記制御電圧をその次段の前記制御電圧が補うように各制御電圧を生成する。これにより、総合の利得特性の直線性が高くなる。
【００１６】
前記制御電圧分岐回路は、請求項４に記載の発明のように、前記複数の単位可変利得増幅器の数より１つ少ない数だけ設けられ、入力電圧を分岐して２つの分岐電圧を生成し、前記電圧傾斜調整回路は、前記複数の単位可変利得増幅器の数と同数設けられ、前記分岐電圧の傾きを調整して生成した前記制御電圧を出力する。
【００１７】
前記制御電圧分岐回路は、請求項５に記載の発明のように、直列接続した抵抗及びダイオードを備え、前記ダイオードのアノードに前記抵抗を介して入力電圧を供給し、前記ダイオードと前記抵抗の間のノードから第１の分岐電圧を出力し、前記抵抗の両端の電位差を持つ第２の分岐電圧を出力する。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図５に従って説明する。
図１は、本実施の形態の利得可変増幅器３０のブロック回路図である。
【００１９】
利得可変増幅器３０は、直列接続された複数（本実施の形態では３個）の単位利得可変増幅器（以下、単位増幅器という）３１，３２，３３と、それらの利得を制御する利得制御部３４を含む。
【００２０】
利得制御部３４は、入力される利得制御信号（制御入力電圧Ｖcnt ）を分割して生成した制御電圧Ｖc1，Ｖc2，Ｖc3を単位増幅器３１，３２，３３に出力する。初段の第１単位増幅器３１には入力信号Ｐinが入力される。各単位増幅器３１〜３３は、制御電圧Ｖc1〜Ｖc3に応じて利得を可変し、入力信号を増幅した信号を出力する。これにより、利得可変増幅器３０は、制御入力電圧Ｖcnt に応じた利得（各単位増幅器３１〜３３の利得の総和）にて入力信号Ｐinを増幅して生成した信号Ｐout を出力する。
【００２１】
詳述すると、利得制御部３４は、低利得領域では初段の第１単位増幅器３１の利得のみが変化するように第１制御電圧Ｖc1を生成し、高利得領域に移るに従って得ようとする利得を第２単位増幅器３２へ、第２及び第３単位増幅器３２，３３へ分配するように各制御電圧Ｖc1，Ｖc2，Ｖc3を生成する。更に、利得制御部３４は、高利得領域における利得配分を、前段の単位増幅器３１，３２の利得の方がそれぞれの後段の単位増幅器３２，３３のそれより大きくなるように利得変化率を調整する。そして、利得制御部３４は、格段の単位増幅器３１〜３３への利得の分配タイミングを、図２（ａ）〜（ｃ）に示す切替電圧Ｖs1，Ｖs2で行う。
【００２２】
図２（ａ）〜（ｃ）は、制御入力電圧Ｖcnt に対する各制御電圧Ｖc1，Ｖc2，Ｖc3の関係をそれぞれ示す図である。図３（ａ）は、制御入力電圧Ｖcnt と各制御電圧Ｖc1，Ｖc2，Ｖc3の総和の関係を示す図、図３（ｂ）は、制御入力電圧Ｖcnt に対する利得の特性を示す図である。
【００２３】
図２（ａ）に示すように、利得制御部３４は、制御入力電圧Ｖcnt が第１切替電圧Ｖs1より小さいとき、該電圧Ｖcnt の変化量に対して所定の変化量を持つ第１制御電圧Ｖc1を第１単位増幅器３１に出力する。この制御入力電圧Ｖcnt の変化量に対する第１制御電圧Ｖc1の変化量（第１制御電圧Ｖc1の変化を示す直線の傾きθ１）を、第１制御電圧Ｖc1の変化率といい、この変化率は第１単位増幅器３１の利得の変化率に対応する。
【００２４】
このようにして、利得可変増幅器３０は、第１単位増幅器３１の利得の変化率と実質的に同一の変化率を有する利得にて入力信号Ｐinを増幅して生成した信号Ｐout を出力する。
【００２５】
次に、利得制御部３４は、制御入力電圧Ｖcnt が第１切替電圧Ｖs1より大きいとき、総合の利得を第１及び第２単位増幅器３１，３２に分配するように、第１及び第２制御電圧Ｖc1，Ｖc2の傾き（変化量）を調整する。即ち、図２（ａ）に示すように、利得制御部３４は、第１制御電圧Ｖc1の傾き（角度θ１）を角度θ２ａに変更し、第２制御電圧Ｖc2の傾きを第１制御電圧Ｖc1のそれよりも小さい角度θ２ｂ（＝θ１−θ２ａ）に変更する。
【００２６】
更に次に、利得制御部３４は、制御入力電圧Ｖcnt が第２切替電圧Ｖs2より大きいとき、総合の利得を第１〜第３単位増幅器３１〜３２に分配し、第２単位増幅器３２の利得を第２及び第３単位増幅器３２，３３に分配するように、第１〜第３制御電圧Ｖc1〜Ｖc3の傾き（変化量）を調整する。即ち、図２（ｂ）に示すように、利得制御部３４は、第２制御電圧Ｖc2の傾き（角度θ２ｂ）を角度θ３ａに変更し、第３制御電圧Ｖc3の傾きを第２制御電圧Ｖc2のそれよりも小さい角度θ３ｂ（＝θ２ｂ−θ３ａ）に変更する。
【００２７】
このようにして、利得制御部３４は、利得の変化率を前段の単位増幅器ほど利得が大きくなるように各段の単位増幅器３１〜３３の利得変化率に分岐した。これにより、前段の単位増幅器３１が高利得／低雑音で動作するため、総合（利得可変増幅器３０全体）での雑音指数が小さくなる。
【００２８】
また、利得制御部３４は、制御入力電圧Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を生成すると共に、各制御電圧Ｖc1〜Ｖc3を所定の切替電圧Ｖs1，Ｖs2で切り替える。従って、プロセスバラツキなどによる直線性の劣化を防止する。さらに、プロセスバラツキにより切替電圧Ｖs1，Ｖs2が変動する、又は分岐比率が変動しても、切り替えのタイミング（電圧）、又は各単位増幅器３１〜３３の利得変化率がプロセスバラツキに応じて変動するだけであるため、総合の利得を一定の変化率に保持し、直線性の高い利得特性が得られる。
【００２９】
更に、利得制御部３４は、各単位増幅器３１〜３３の制御を切り替えるタイミングを、各段の単位増幅器３１〜３３の利得制御を行う期間がオーバーラップするように制御する。
【００３０】
詳述すると、利得制御部３４は、第１制御電圧Ｖc1の変化率（特性を示す線分の傾き）を第１の傾斜から第２の傾斜に変更するタイミング（第１切替電圧Ｖs1，図４（ａ）参照）において、図４（ｂ）に示すように、第１制御電圧Ｖc1の傾きを第１の傾斜から第２の傾斜に徐々に少なくする。これに対応して、利得制御部３４は、第２制御電圧Ｖc2の傾きを、徐々に大きくする。そして、利得制御部３４は、このオーバーラップ領域における第１及び第２制御電圧Ｖc1，Ｖc2の合計の変化率を一定の変化率に制御する。即ち、利得制御部３４は、第１制御電圧Ｖc1による利得の変化量を第２制御電圧Ｖc2による利得の変化量で補うように動作する。
【００３１】
次に、利得制御部３４の回路構成を説明する。
利得制御部３４は、制御電圧分岐回路（以下、単に分岐回路という）３５，３６、電圧傾斜調整回路（以下、単に調整回路という）３７，３８，３９を含む。
【００３２】
第１分岐回路３５は、入力される制御入力電圧Ｖcnt を、その電圧値に応じて分岐した値を持つ第１及び第２分岐電圧Ｖd1，Ｖd2を第１及び第２調整回路３７，３８に出力する。
【００３３】
詳述すると、第１分岐回路３５は、制御入力電圧Ｖcnt が所定の電圧（第１切替電圧Ｖs1）より小さいとき、該電圧Ｖcnt と同一値を持つ第１分岐電圧Ｖd1を出力し、制御入力電圧Ｖcnt が第１切替電圧より大きいとき、該電圧Ｖcnt を所定の比率にて２分割した電圧をそれぞれ持つ第１及び第２分岐電圧Ｖd1，Ｖd2を出力する。
【００３４】
第１調整回路３７は、第１分岐電圧Ｖd1を増幅又は減衰して生成した第１制御電圧Ｖc1を第１単位増幅器３１に出力する。
第２調整回路３８は、第２分岐電圧Ｖd2を増幅又は減衰して生成した電圧Ｖd2a を第２分岐回路３６に出力する。
【００３５】
第２分岐回路３６は、入力電圧Ｖd2a を、その電圧値に応じて分岐した値を持つ第２制御電圧Ｖc2及び第３分岐電圧Ｖd3を第２単位増幅器３２及び第３調整回路３９に出力する。
【００３６】
詳述すると、第２分岐回路３６は、入力電圧Ｖd2a が所定の電圧（第２切替電圧Ｖs2に対応し、その第２切替電圧Ｖs2を第２分岐回路３６が持つ分岐比にて分圧した電圧）より小さいとき、該電圧Ｖd2a と同一値を持つ第２制御電圧Ｖc2を出力し、入力電圧Ｖd2a が所定の電圧より大きいとき、該電圧Ｖd2a を所定の比率にて２分割した電圧をそれぞれ持つ第２制御電圧Ｖc2及び第３分岐電圧Ｖd3を出力する。
【００３７】
第３調整回路３９は、第３分岐電圧Ｖd3を増幅又は減衰して生成した第３制御電圧Ｖc3を第３単位増幅器３３に出力する。
このようなこうせいにより、利得制御部３４は、制御入力電圧Ｖcnt を分岐して生成した第１〜第３制御電圧Ｖc1〜Ｖc3を出力する。
【００３８】
次に、第１及び第２分岐回路３５，３６、第１〜第３調整回路３７〜３９の一具体例を図４に従って説明する。
第１分岐回路３５は、直列接続した抵抗Ｒ１及びダイオードＤ１を備える。抵抗Ｒ１の第１端子には制御入力電圧Ｖcnt が供給され、抵抗Ｒ１の第２端子はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは低電位電源（本実施形態ではグランド）に接続されている。
【００３９】
ダイオードＤ１は、制御入力電圧Ｖcnt が自身のフォワード電圧より小さいときにオフし、フォワード電圧より大きいときにオンする。ダイオードＤ１がオフしているとき、制御入力電圧Ｖcnt は抵抗Ｒ１を介して第１調整回路３７に第１分岐電圧Ｖd1として供給される。
【００４０】
ダイオードＤ１がオンすると、そのオン抵抗に従ってダイオードＤ１と抵抗Ｒ１の間のノードからグランドに向かって電流が流れ、これにより抵抗Ｒ１に電流が流れそれの両端にその抵抗値に応じた電位差が生じる。その結果、第１分岐電圧Ｖd1は、制御入力電圧Ｖcnt を抵抗Ｒ１とダイオードＤ１のオン抵抗により分圧した電圧を持ち、抵抗Ｒ１の両端の電位差を持つ第２分岐電圧Ｖd2が第２調整回路３８に供給される。
【００４１】
即ち、ダイオードＤ１のフォワード電圧が第１切替電圧Ｖs1として設定され、抵抗Ｒ１とダイオードＤ１のオン抵抗の比が制御入力電圧Ｖcnt を第１及び第２分岐電圧Ｖd1，Ｖd2に分岐する割合として設定される。
【００４２】
第１調整回路３７は、オペアンプＯＰＡ１と抵抗Ｒ２，Ｒ３を備える。オペアンプＯＰＡ１の非反転入力端子には第１分岐電圧Ｖd1が供給され、反転入力端子は抵抗Ｒ２を介して出力端子に接続されると共に抵抗Ｒ３を介してグランドに接続される。これにより、第１調整回路３７は、オペアンプＯＰＡ１及び抵抗Ｒ２，Ｒ３からなる非反転増幅器として動作し、抵抗Ｒ２，Ｒ３の抵抗値に基づく増幅度にて第１分岐電圧Ｖd1を増幅（又は減衰）した第１制御電圧Ｖc1を出力する。
【００４３】
第２調整回路３８は、オペアンプＯＰＡ２と抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７を備える。オペアンプＯＰＡ２の反転入力端子は抵抗Ｒ４を介して出力端子に接続されると共に抵抗Ｒ５を介して第１分岐回路３５の抵抗Ｒ１とダイオードＤ１間のノードに接続される。オペアンプＯＰＡ２の非反転入力端子は、抵抗Ｒ６を介して第１分岐回路３５の抵抗Ｒ１の第１端子が接続されると共に抵抗Ｒ７を介してグランドに接続される。
【００４４】
従って、第２調整回路３８は、オペアンプＯＰＡ２及び抵抗Ｒ４〜Ｒ７からなる差動増幅器として動作し、オペアンプＯＰＡ２の非反転入力端子と反転入力端子間の電位差、即ち第２分岐電圧Ｖd2を抵抗Ｒ４〜Ｒ７の抵抗値に基づく増幅度にて増幅（又は減衰）した電圧Ｖd2a を出力する。
【００４５】
第２分岐回路３６は、直列接続した抵抗Ｒ８及び複数のダイオードＤ２，Ｄ３を備える。抵抗Ｒ８の第１端子には電圧Ｖd2a が供給され、抵抗Ｒ８の第２端子はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードはグランドに接続されている。
【００４６】
従って、第２分岐回路３６は、第１分岐回路３５と同様に動作する。即ち、第２分岐回路３６は、電圧Ｖd2a が２つのダイオードＤ２，Ｄ３のフォワード電圧の合計値よりも小さいときにはその電圧Ｖd2a と同一値を持つ第２制御電圧Ｖc2を出力する。そして、第２分岐回路３６は、電圧Ｖd2a が合計値よりも大きいときには、その電圧Ｖd2a を抵抗Ｒ８とダイオードＤ２，Ｄ３のオン抵抗の合計値とで分圧した電圧を有する第２制御電圧Ｖc2と、抵抗Ｒ８の両端の電位差を持つ第３分岐電圧Ｖd3を出力する。
【００４７】
第３調整回路３９は、第２調整回路３８と同様に、オペアンプＯＰＡ３と抵抗Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２を備え、それらにより差動増幅回路を構成する。従って、第３調整回路３９は、第３分岐電圧Ｖd3を対抗Ｒ９〜Ｒ１２の抵抗値に基づく増幅度にて増幅（又は減衰）した第３制御電圧Ｖc3を出力する。
【００４８】
図４において、第２単位増幅器３２と第３単位増幅器３３の間には、ミキサ回路４０が挿入接続されている。このミキサ回路４０には、第２単位増幅器３２の出力信号Ｐo2と、局部発信周波数を持つ信号Ｍinが入力される。このように構成された利得可変増幅器３０は、入力信号Ｐinと信号Ｍinの周波数に基づいて、アップコンバータ又はダウンコンバータとして動作する。
【００４９】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）利得制御部３４は、制御入力電圧（利得制御信号）Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を生成すると共に、それらを各単位増幅器３１〜３３の利得が前段のものほど大きくなるように制御した。その結果、直線性の高い利得特性得ることができるとともに、多段増幅器における雑音指数を低くすることができる。
【００５０】
（２）利得制御部３４は、制御入力電圧Ｖcnt 所定の切替電圧Ｖs1，Ｖs2を超えると、前段の単位増幅器３１（３２）に供給した制御電圧Ｖc1（Ｖc2）を分岐してその単位増幅器３１（３２）と次段の単位増幅器３２（３３）にそれぞれ供給する制御電圧Ｖc1，Ｖc2（Ｖc2，Ｖc3）を生成した。これにより、単位増幅器３１〜３３の切替タイミングが各段において一致させることができ、利得特性の直線性が向上する。
【００５１】
（３）利得制御部３４は、各制御電圧Ｖc1〜Ｖc3の特性がオーバーラップ領域を有するようにそれらを生成した。切り替えのタイミングにおいて、制御電圧Ｖc1（Ｖc2）を次段の制御電圧Ｖc2（Ｖc3）が補正するため、総合の利得特性の直線性を高くすることができる。
【００５２】
尚、前記実施の形態は、以下の態様に変更してもよい。
○上記実施の形態では、制御電圧Ｖc1〜Ｖc3を制御した３つの単位増幅器３１〜３３により利得可変増幅器３０の総合利得を得るようにしたが、これらに加えて従来方式により制御した単位増幅器を直列接続して利得可変増幅器を構成しても良い。また、３つの単位増幅器３１〜３３のうちの２つを本実施形態の方式により制御し、他の単位増幅器を従来方式により制御する構成としてもよい。
【００５３】
○上記実施の形態では、各回路３５〜３９をそれらの構成により図２の如く接続したが、これに限定されない。例えば、第２分岐回路３６を第２及び第３調整回路３８，３９の間に挿入接続したが、これを第１分岐回路３５と第２調整回路３８の間に挿入接続した構成とする。また、第１調整回路３７に制御入力電圧Ｖcnt を入力させ、第１調整回路３７の出力電圧を第１分岐回路３５にて分岐して第１制御電圧Ｖc1と第２分岐電圧Ｖd2を生成する構成としても良い。
【００５４】
○上記実施の形態では、第１及び第２分岐回路３５，３６により第１〜第３分岐電圧Ｖd1〜Ｖd3を生成したが、図６に示すように、第１〜第３分岐電圧Ｖd1〜Ｖd3を生成する１つの分岐回路５１を備えた利得制御部５２、利得可変増幅器５３に実施しても良い。
【００５５】
○上記実施の形態において、単位増幅器を並列に接続する、即ち、図７に示すように、単位増幅器３１，３２に対して、直列接続した単位増幅器６１，６２を並列に接続した利得可変増幅器６４に具体化してもよい。この利得可変増幅器６４は、各段の単位増幅器、即ち初段の単位増幅器３１，６１に第１制御電圧Ｖc1を供給し、２段目の単位増幅器３２，６２に第２制御電圧Ｖc2を供給する利得制御部６３を有している。この利得制御部６３は、分岐回路３５と第１及び第２調整回路３７，３８を備え、それらによって制御入力電圧Ｖcnt から第１及び第２制御電圧Ｖc1，Ｖc2を生成する。このようにして、利得可変増幅器６４は、入力信号Ｐinを増幅して生成した第１及び第２出力信号Ｐout1，Ｐout2を図示しない回路へそれぞれ出力する。
【００５６】
○上記実施の形態では、制御電圧Ｖc1，Ｖc2，Ｖc3により増幅度を可変する単位増幅器３１，３２，３３を用いたが、制御電流に応じて増幅度を可変する単位増幅器を用いて実施しても良い。その場合、利得制御部は、各単位増幅器の利得が前段のものほど大きくなるように複数の制御電流の値を制御する。このような構成によっても、上記実施の形態と同様の作用及び効果を得ることができる。
【００５７】
【発明の効果】
以上詳述したように、本発明によれば、利得特性の直線性がよく、雑音指数の小さい利得可変増幅器を提供することができる。
【図面の簡単な説明】
【図１】 一実施形態の利得可変増幅器のブロック回路図である。
【図２】 各段の単位利得可変増幅器の特性図である。
【図３】 （ａ）は利得可変増幅器における制御入力電圧に対する制御電圧の特性図、（ｂ）は制御入力電圧に対する利得の特性図である。
【図４】 オーバーラップ領域の説明図である。
【図５】 一実施形態の利得可変増幅器の回路図である。
【図６】 別の利得可変増幅器のブロック回路図である。
【図７】 別の利得可変増幅器のブロック回路図である。
【図８】 従来の利得可変増幅器のブロック回路図である。
【図９】 従来の利得可変増幅器の特性図である。
【図１０】 各段の単位利得可変増幅器の切替タイミングを説明する図である。
【符号の説明】
３０ 利得可変増幅器
３１，３２，３３ 単位利得可変増幅器
３４ 利得制御部
３５，３６ 制御電圧分岐回路
３７，３８，３９ 電圧傾斜調整回路
Ｐin 入力信号
Ｐout 出力信号
Ｖcnt 利得制御信号（制御入力電圧）
Ｖc1，Ｖc2，Ｖc3 制御信号（制御電圧）
【発明の属する技術分野】
本発明は、携帯電話等の通信機器に用いられる利得可変増幅器に関するものである。
【０００２】
近年の携帯電話には、高い通話品質を得るために、受信の電波強度に応じて送信の電波強度を正確に制御することと、高い音質が要求されている。そのため、送受信部に用いられるＡＧＣ（Automatic Gain Control）回路に用いられる利得可変増幅器には、広範囲において直線性の良い利得特性と、雑音指数の小さい特性を持つことが求められている。
【０００３】
【従来の技術】
図８は、従来の利得可変増幅器１０の回路図である。
利得可変増幅器１０は、利得制御信号（制御入力電圧Ｖc ）に応じた利得で入力信号Ｐinを増幅して生成した出力信号Ｐout を出力する。この利得可変増幅器１０は、直列接続された複数（この例では３個）の単位可変利得増幅器（以下、単位増幅器という）１１，１２，１３と、それらの利得を制御する信号を制御入力電圧Ｖc から生成するための直流増幅器１４、レベルシフト回路１５，１６，１７、及び電圧制限回路１８，１９，２０を備えている。
【０００４】
直流増幅器１４は、制御入力電圧Ｖc を増幅して生成した信号を各レベルシフト回路１５，１６，１７に出力する。各レベルシフト回路１５，１６，１７は、入力電圧をそれぞれ所定の直流電圧値だけレベルシフトした電圧Ｖb1，Ｖb2，Ｖb3を出力する。電圧制限回路１８，１９，２０は、対応するレベルシフト回路１５，１６，１７の出力電圧Ｖb1，Ｖb2，Ｖb3を一定の直流電圧範囲に電圧制限して生成した制御電圧Ｖc1，Ｖc2，Ｖc3を対応する単位増幅器１１，１２，１３に出力する。
【０００５】
図９（ａ）は、制御入力電圧Ｖc と各レベルシフト回路１５，１６，１７が出力する電圧Ｖb1，Ｖb2，Ｖb3の関係を示す特性図、図９（ｂ）は、制御入力電圧Ｖc と各電圧制限回路１８，１９，２０が出力する制御電圧Ｖc1，Ｖc2，Ｖc3の関係を示す特性図である。
【０００６】
このようにして、各単位増幅器１１，１２，１３の制御電圧Ｖc1，Ｖc2，Ｖc3を生成すると、各単位増幅器１１，１２，１３が制御入力電圧Ｖc の上昇とともに順次増幅動作する。これにより、図９（ｃ）に示すように、利得可変増幅器１０は、制御入力電圧Ｖc の変化に対してほぼ直線的な利得特性を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の利得可変増幅器１０では、総合での高利得領域（制御入力電圧Ｖc が最大値に近い領域）において、雑音指数が大きくなるという問題がある。これは、利得可変増幅器１０が、利得特性をほぼ直線的に変化させるために、各段の単位増幅器１１〜１３の利得を制限しているからである。
【０００８】
従って、この利得可変増幅器１０では、雑音指数を小さくするために初段の単位増幅器１１の利得を大きくすると利得変化の直線性が劣化し、直線性をよくするために単位増幅器１１の利得を小さく抑えると雑音指数が劣化するという問題を生じていた。
【０００９】
また、各レベルシフト回路１５〜１７は、入力信号をそれぞれ別々にレベルシフトして電圧Ｖb1からＶb3を生成しているため、プロセスバラツキによって各レベルシフト回路１５〜１７のシフト量がずれると、各段の単位増幅器１１〜１３の動作を切り替えるタイミングが図１０（ａ）又は図１０（ｃ）のようにずれる。このことは、利得特性の直線性を阻害するという問題を生じていた。同様に、プロセスバラツキによって各電圧制限回路１８〜２０に発生する電圧制限値のばらつきは、利得特性の直線性を阻害する。
【００１０】
本発明は上記問題点を解決するためになされたものであって、その目的は利得特性の直線性がよく、雑音指数の小さい利得可変増幅器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、利得制御信号に基づいて生成した複数の制御信号により複数段の単位可変利得増幅器の利得をそれぞれ制御し、該複数の単位可変利得増幅器により入力信号を多段増幅して生成した信号を出力する利得可変増幅器において、前記各単位可変利得増幅器の利得が前段のものほど大きくなるように前記複数の制御信号を生成する利得制御部を備えた。これにより、直線性の高い利得特性が得られ、多段増幅器における雑音指数が低くなる。また、前記利得制御部は、前記利得制御信号を分岐して前記複数の単位可変利得増幅器に対応して複数の分岐電圧を生成する制御電圧分岐回路と、前記複数の分岐電圧の傾きを調整して前記複数の制御信号を生成する電圧傾斜調整回路と、を備える。
【００１２】
さらに、前記利得制御部は、前記利得制御信号が所定の電圧を超えると、前段の単位可変利得増幅器に供給した制御電圧を分岐してその単位可変利得増幅器と次段の単位可変利得増幅器にそれぞれ供給する制御電圧を生成する。これにより、単位可変利得増幅器の切替タイミングが各段において一致する。
【００１３】
前記利得制御部は、請求項２に記載の発明のように、前記利得制御信号が前記所定の電圧を超えるときに、前段の第１の単位可変利得増幅器に供給される制御電圧における前記利得制御信号の変化量に対する変化量を、第１の変化量から該第１の変化量よりも小さい第２の変化量に連続的に少なくするとともに、前記第１の単位可変利得増幅器の次段の第２の単位可変利得増幅器に供給される制御電圧における前記利得制御信号の変化量に対する変化量を、前記第２の変化量よりも小さい第３の変化量になるように連続的に大きくするオーバーラップ領域を、各制御電圧特性が有するように前記各制御電圧を生成する。これにより、総合の利得特性の直線性が高くなる。
【００１４】
前記利得制御部は、請求項３に記載の発明のように、オーバーラップ領域において、所定段の前記制御電圧をその次段の前記制御電圧が補うように各制御電圧を生成する。これにより、総合の利得特性の直線性が高くなる。
【００１６】
前記制御電圧分岐回路は、請求項４に記載の発明のように、前記複数の単位可変利得増幅器の数より１つ少ない数だけ設けられ、入力電圧を分岐して２つの分岐電圧を生成し、前記電圧傾斜調整回路は、前記複数の単位可変利得増幅器の数と同数設けられ、前記分岐電圧の傾きを調整して生成した前記制御電圧を出力する。
【００１７】
前記制御電圧分岐回路は、請求項５に記載の発明のように、直列接続した抵抗及びダイオードを備え、前記ダイオードのアノードに前記抵抗を介して入力電圧を供給し、前記ダイオードと前記抵抗の間のノードから第１の分岐電圧を出力し、前記抵抗の両端の電位差を持つ第２の分岐電圧を出力する。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図５に従って説明する。
図１は、本実施の形態の利得可変増幅器３０のブロック回路図である。
【００１９】
利得可変増幅器３０は、直列接続された複数（本実施の形態では３個）の単位利得可変増幅器（以下、単位増幅器という）３１，３２，３３と、それらの利得を制御する利得制御部３４を含む。
【００２０】
利得制御部３４は、入力される利得制御信号（制御入力電圧Ｖcnt ）を分割して生成した制御電圧Ｖc1，Ｖc2，Ｖc3を単位増幅器３１，３２，３３に出力する。初段の第１単位増幅器３１には入力信号Ｐinが入力される。各単位増幅器３１〜３３は、制御電圧Ｖc1〜Ｖc3に応じて利得を可変し、入力信号を増幅した信号を出力する。これにより、利得可変増幅器３０は、制御入力電圧Ｖcnt に応じた利得（各単位増幅器３１〜３３の利得の総和）にて入力信号Ｐinを増幅して生成した信号Ｐout を出力する。
【００２１】
詳述すると、利得制御部３４は、低利得領域では初段の第１単位増幅器３１の利得のみが変化するように第１制御電圧Ｖc1を生成し、高利得領域に移るに従って得ようとする利得を第２単位増幅器３２へ、第２及び第３単位増幅器３２，３３へ分配するように各制御電圧Ｖc1，Ｖc2，Ｖc3を生成する。更に、利得制御部３４は、高利得領域における利得配分を、前段の単位増幅器３１，３２の利得の方がそれぞれの後段の単位増幅器３２，３３のそれより大きくなるように利得変化率を調整する。そして、利得制御部３４は、格段の単位増幅器３１〜３３への利得の分配タイミングを、図２（ａ）〜（ｃ）に示す切替電圧Ｖs1，Ｖs2で行う。
【００２２】
図２（ａ）〜（ｃ）は、制御入力電圧Ｖcnt に対する各制御電圧Ｖc1，Ｖc2，Ｖc3の関係をそれぞれ示す図である。図３（ａ）は、制御入力電圧Ｖcnt と各制御電圧Ｖc1，Ｖc2，Ｖc3の総和の関係を示す図、図３（ｂ）は、制御入力電圧Ｖcnt に対する利得の特性を示す図である。
【００２３】
図２（ａ）に示すように、利得制御部３４は、制御入力電圧Ｖcnt が第１切替電圧Ｖs1より小さいとき、該電圧Ｖcnt の変化量に対して所定の変化量を持つ第１制御電圧Ｖc1を第１単位増幅器３１に出力する。この制御入力電圧Ｖcnt の変化量に対する第１制御電圧Ｖc1の変化量（第１制御電圧Ｖc1の変化を示す直線の傾きθ１）を、第１制御電圧Ｖc1の変化率といい、この変化率は第１単位増幅器３１の利得の変化率に対応する。
【００２４】
このようにして、利得可変増幅器３０は、第１単位増幅器３１の利得の変化率と実質的に同一の変化率を有する利得にて入力信号Ｐinを増幅して生成した信号Ｐout を出力する。
【００２５】
次に、利得制御部３４は、制御入力電圧Ｖcnt が第１切替電圧Ｖs1より大きいとき、総合の利得を第１及び第２単位増幅器３１，３２に分配するように、第１及び第２制御電圧Ｖc1，Ｖc2の傾き（変化量）を調整する。即ち、図２（ａ）に示すように、利得制御部３４は、第１制御電圧Ｖc1の傾き（角度θ１）を角度θ２ａに変更し、第２制御電圧Ｖc2の傾きを第１制御電圧Ｖc1のそれよりも小さい角度θ２ｂ（＝θ１−θ２ａ）に変更する。
【００２６】
更に次に、利得制御部３４は、制御入力電圧Ｖcnt が第２切替電圧Ｖs2より大きいとき、総合の利得を第１〜第３単位増幅器３１〜３２に分配し、第２単位増幅器３２の利得を第２及び第３単位増幅器３２，３３に分配するように、第１〜第３制御電圧Ｖc1〜Ｖc3の傾き（変化量）を調整する。即ち、図２（ｂ）に示すように、利得制御部３４は、第２制御電圧Ｖc2の傾き（角度θ２ｂ）を角度θ３ａに変更し、第３制御電圧Ｖc3の傾きを第２制御電圧Ｖc2のそれよりも小さい角度θ３ｂ（＝θ２ｂ−θ３ａ）に変更する。
【００２７】
このようにして、利得制御部３４は、利得の変化率を前段の単位増幅器ほど利得が大きくなるように各段の単位増幅器３１〜３３の利得変化率に分岐した。これにより、前段の単位増幅器３１が高利得／低雑音で動作するため、総合（利得可変増幅器３０全体）での雑音指数が小さくなる。
【００２８】
また、利得制御部３４は、制御入力電圧Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を生成すると共に、各制御電圧Ｖc1〜Ｖc3を所定の切替電圧Ｖs1，Ｖs2で切り替える。従って、プロセスバラツキなどによる直線性の劣化を防止する。さらに、プロセスバラツキにより切替電圧Ｖs1，Ｖs2が変動する、又は分岐比率が変動しても、切り替えのタイミング（電圧）、又は各単位増幅器３１〜３３の利得変化率がプロセスバラツキに応じて変動するだけであるため、総合の利得を一定の変化率に保持し、直線性の高い利得特性が得られる。
【００２９】
更に、利得制御部３４は、各単位増幅器３１〜３３の制御を切り替えるタイミングを、各段の単位増幅器３１〜３３の利得制御を行う期間がオーバーラップするように制御する。
【００３０】
詳述すると、利得制御部３４は、第１制御電圧Ｖc1の変化率（特性を示す線分の傾き）を第１の傾斜から第２の傾斜に変更するタイミング（第１切替電圧Ｖs1，図４（ａ）参照）において、図４（ｂ）に示すように、第１制御電圧Ｖc1の傾きを第１の傾斜から第２の傾斜に徐々に少なくする。これに対応して、利得制御部３４は、第２制御電圧Ｖc2の傾きを、徐々に大きくする。そして、利得制御部３４は、このオーバーラップ領域における第１及び第２制御電圧Ｖc1，Ｖc2の合計の変化率を一定の変化率に制御する。即ち、利得制御部３４は、第１制御電圧Ｖc1による利得の変化量を第２制御電圧Ｖc2による利得の変化量で補うように動作する。
【００３１】
次に、利得制御部３４の回路構成を説明する。
利得制御部３４は、制御電圧分岐回路（以下、単に分岐回路という）３５，３６、電圧傾斜調整回路（以下、単に調整回路という）３７，３８，３９を含む。
【００３２】
第１分岐回路３５は、入力される制御入力電圧Ｖcnt を、その電圧値に応じて分岐した値を持つ第１及び第２分岐電圧Ｖd1，Ｖd2を第１及び第２調整回路３７，３８に出力する。
【００３３】
詳述すると、第１分岐回路３５は、制御入力電圧Ｖcnt が所定の電圧（第１切替電圧Ｖs1）より小さいとき、該電圧Ｖcnt と同一値を持つ第１分岐電圧Ｖd1を出力し、制御入力電圧Ｖcnt が第１切替電圧より大きいとき、該電圧Ｖcnt を所定の比率にて２分割した電圧をそれぞれ持つ第１及び第２分岐電圧Ｖd1，Ｖd2を出力する。
【００３４】
第１調整回路３７は、第１分岐電圧Ｖd1を増幅又は減衰して生成した第１制御電圧Ｖc1を第１単位増幅器３１に出力する。
第２調整回路３８は、第２分岐電圧Ｖd2を増幅又は減衰して生成した電圧Ｖd2a を第２分岐回路３６に出力する。
【００３５】
第２分岐回路３６は、入力電圧Ｖd2a を、その電圧値に応じて分岐した値を持つ第２制御電圧Ｖc2及び第３分岐電圧Ｖd3を第２単位増幅器３２及び第３調整回路３９に出力する。
【００３６】
詳述すると、第２分岐回路３６は、入力電圧Ｖd2a が所定の電圧（第２切替電圧Ｖs2に対応し、その第２切替電圧Ｖs2を第２分岐回路３６が持つ分岐比にて分圧した電圧）より小さいとき、該電圧Ｖd2a と同一値を持つ第２制御電圧Ｖc2を出力し、入力電圧Ｖd2a が所定の電圧より大きいとき、該電圧Ｖd2a を所定の比率にて２分割した電圧をそれぞれ持つ第２制御電圧Ｖc2及び第３分岐電圧Ｖd3を出力する。
【００３７】
第３調整回路３９は、第３分岐電圧Ｖd3を増幅又は減衰して生成した第３制御電圧Ｖc3を第３単位増幅器３３に出力する。
このようなこうせいにより、利得制御部３４は、制御入力電圧Ｖcnt を分岐して生成した第１〜第３制御電圧Ｖc1〜Ｖc3を出力する。
【００３８】
次に、第１及び第２分岐回路３５，３６、第１〜第３調整回路３７〜３９の一具体例を図４に従って説明する。
第１分岐回路３５は、直列接続した抵抗Ｒ１及びダイオードＤ１を備える。抵抗Ｒ１の第１端子には制御入力電圧Ｖcnt が供給され、抵抗Ｒ１の第２端子はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは低電位電源（本実施形態ではグランド）に接続されている。
【００３９】
ダイオードＤ１は、制御入力電圧Ｖcnt が自身のフォワード電圧より小さいときにオフし、フォワード電圧より大きいときにオンする。ダイオードＤ１がオフしているとき、制御入力電圧Ｖcnt は抵抗Ｒ１を介して第１調整回路３７に第１分岐電圧Ｖd1として供給される。
【００４０】
ダイオードＤ１がオンすると、そのオン抵抗に従ってダイオードＤ１と抵抗Ｒ１の間のノードからグランドに向かって電流が流れ、これにより抵抗Ｒ１に電流が流れそれの両端にその抵抗値に応じた電位差が生じる。その結果、第１分岐電圧Ｖd1は、制御入力電圧Ｖcnt を抵抗Ｒ１とダイオードＤ１のオン抵抗により分圧した電圧を持ち、抵抗Ｒ１の両端の電位差を持つ第２分岐電圧Ｖd2が第２調整回路３８に供給される。
【００４１】
即ち、ダイオードＤ１のフォワード電圧が第１切替電圧Ｖs1として設定され、抵抗Ｒ１とダイオードＤ１のオン抵抗の比が制御入力電圧Ｖcnt を第１及び第２分岐電圧Ｖd1，Ｖd2に分岐する割合として設定される。
【００４２】
第１調整回路３７は、オペアンプＯＰＡ１と抵抗Ｒ２，Ｒ３を備える。オペアンプＯＰＡ１の非反転入力端子には第１分岐電圧Ｖd1が供給され、反転入力端子は抵抗Ｒ２を介して出力端子に接続されると共に抵抗Ｒ３を介してグランドに接続される。これにより、第１調整回路３７は、オペアンプＯＰＡ１及び抵抗Ｒ２，Ｒ３からなる非反転増幅器として動作し、抵抗Ｒ２，Ｒ３の抵抗値に基づく増幅度にて第１分岐電圧Ｖd1を増幅（又は減衰）した第１制御電圧Ｖc1を出力する。
【００４３】
第２調整回路３８は、オペアンプＯＰＡ２と抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７を備える。オペアンプＯＰＡ２の反転入力端子は抵抗Ｒ４を介して出力端子に接続されると共に抵抗Ｒ５を介して第１分岐回路３５の抵抗Ｒ１とダイオードＤ１間のノードに接続される。オペアンプＯＰＡ２の非反転入力端子は、抵抗Ｒ６を介して第１分岐回路３５の抵抗Ｒ１の第１端子が接続されると共に抵抗Ｒ７を介してグランドに接続される。
【００４４】
従って、第２調整回路３８は、オペアンプＯＰＡ２及び抵抗Ｒ４〜Ｒ７からなる差動増幅器として動作し、オペアンプＯＰＡ２の非反転入力端子と反転入力端子間の電位差、即ち第２分岐電圧Ｖd2を抵抗Ｒ４〜Ｒ７の抵抗値に基づく増幅度にて増幅（又は減衰）した電圧Ｖd2a を出力する。
【００４５】
第２分岐回路３６は、直列接続した抵抗Ｒ８及び複数のダイオードＤ２，Ｄ３を備える。抵抗Ｒ８の第１端子には電圧Ｖd2a が供給され、抵抗Ｒ８の第２端子はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードはグランドに接続されている。
【００４６】
従って、第２分岐回路３６は、第１分岐回路３５と同様に動作する。即ち、第２分岐回路３６は、電圧Ｖd2a が２つのダイオードＤ２，Ｄ３のフォワード電圧の合計値よりも小さいときにはその電圧Ｖd2a と同一値を持つ第２制御電圧Ｖc2を出力する。そして、第２分岐回路３６は、電圧Ｖd2a が合計値よりも大きいときには、その電圧Ｖd2a を抵抗Ｒ８とダイオードＤ２，Ｄ３のオン抵抗の合計値とで分圧した電圧を有する第２制御電圧Ｖc2と、抵抗Ｒ８の両端の電位差を持つ第３分岐電圧Ｖd3を出力する。
【００４７】
第３調整回路３９は、第２調整回路３８と同様に、オペアンプＯＰＡ３と抵抗Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２を備え、それらにより差動増幅回路を構成する。従って、第３調整回路３９は、第３分岐電圧Ｖd3を対抗Ｒ９〜Ｒ１２の抵抗値に基づく増幅度にて増幅（又は減衰）した第３制御電圧Ｖc3を出力する。
【００４８】
図４において、第２単位増幅器３２と第３単位増幅器３３の間には、ミキサ回路４０が挿入接続されている。このミキサ回路４０には、第２単位増幅器３２の出力信号Ｐo2と、局部発信周波数を持つ信号Ｍinが入力される。このように構成された利得可変増幅器３０は、入力信号Ｐinと信号Ｍinの周波数に基づいて、アップコンバータ又はダウンコンバータとして動作する。
【００４９】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）利得制御部３４は、制御入力電圧（利得制御信号）Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を生成すると共に、それらを各単位増幅器３１〜３３の利得が前段のものほど大きくなるように制御した。その結果、直線性の高い利得特性得ることができるとともに、多段増幅器における雑音指数を低くすることができる。
【００５０】
（２）利得制御部３４は、制御入力電圧Ｖcnt 所定の切替電圧Ｖs1，Ｖs2を超えると、前段の単位増幅器３１（３２）に供給した制御電圧Ｖc1（Ｖc2）を分岐してその単位増幅器３１（３２）と次段の単位増幅器３２（３３）にそれぞれ供給する制御電圧Ｖc1，Ｖc2（Ｖc2，Ｖc3）を生成した。これにより、単位増幅器３１〜３３の切替タイミングが各段において一致させることができ、利得特性の直線性が向上する。
【００５１】
（３）利得制御部３４は、各制御電圧Ｖc1〜Ｖc3の特性がオーバーラップ領域を有するようにそれらを生成した。切り替えのタイミングにおいて、制御電圧Ｖc1（Ｖc2）を次段の制御電圧Ｖc2（Ｖc3）が補正するため、総合の利得特性の直線性を高くすることができる。
【００５２】
尚、前記実施の形態は、以下の態様に変更してもよい。
○上記実施の形態では、制御電圧Ｖc1〜Ｖc3を制御した３つの単位増幅器３１〜３３により利得可変増幅器３０の総合利得を得るようにしたが、これらに加えて従来方式により制御した単位増幅器を直列接続して利得可変増幅器を構成しても良い。また、３つの単位増幅器３１〜３３のうちの２つを本実施形態の方式により制御し、他の単位増幅器を従来方式により制御する構成としてもよい。
【００５３】
○上記実施の形態では、各回路３５〜３９をそれらの構成により図２の如く接続したが、これに限定されない。例えば、第２分岐回路３６を第２及び第３調整回路３８，３９の間に挿入接続したが、これを第１分岐回路３５と第２調整回路３８の間に挿入接続した構成とする。また、第１調整回路３７に制御入力電圧Ｖcnt を入力させ、第１調整回路３７の出力電圧を第１分岐回路３５にて分岐して第１制御電圧Ｖc1と第２分岐電圧Ｖd2を生成する構成としても良い。
【００５４】
○上記実施の形態では、第１及び第２分岐回路３５，３６により第１〜第３分岐電圧Ｖd1〜Ｖd3を生成したが、図６に示すように、第１〜第３分岐電圧Ｖd1〜Ｖd3を生成する１つの分岐回路５１を備えた利得制御部５２、利得可変増幅器５３に実施しても良い。
【００５５】
○上記実施の形態において、単位増幅器を並列に接続する、即ち、図７に示すように、単位増幅器３１，３２に対して、直列接続した単位増幅器６１，６２を並列に接続した利得可変増幅器６４に具体化してもよい。この利得可変増幅器６４は、各段の単位増幅器、即ち初段の単位増幅器３１，６１に第１制御電圧Ｖc1を供給し、２段目の単位増幅器３２，６２に第２制御電圧Ｖc2を供給する利得制御部６３を有している。この利得制御部６３は、分岐回路３５と第１及び第２調整回路３７，３８を備え、それらによって制御入力電圧Ｖcnt から第１及び第２制御電圧Ｖc1，Ｖc2を生成する。このようにして、利得可変増幅器６４は、入力信号Ｐinを増幅して生成した第１及び第２出力信号Ｐout1，Ｐout2を図示しない回路へそれぞれ出力する。
【００５６】
○上記実施の形態では、制御電圧Ｖc1，Ｖc2，Ｖc3により増幅度を可変する単位増幅器３１，３２，３３を用いたが、制御電流に応じて増幅度を可変する単位増幅器を用いて実施しても良い。その場合、利得制御部は、各単位増幅器の利得が前段のものほど大きくなるように複数の制御電流の値を制御する。このような構成によっても、上記実施の形態と同様の作用及び効果を得ることができる。
【００５７】
【発明の効果】
以上詳述したように、本発明によれば、利得特性の直線性がよく、雑音指数の小さい利得可変増幅器を提供することができる。
【図面の簡単な説明】
【図１】 一実施形態の利得可変増幅器のブロック回路図である。
【図２】 各段の単位利得可変増幅器の特性図である。
【図３】 （ａ）は利得可変増幅器における制御入力電圧に対する制御電圧の特性図、（ｂ）は制御入力電圧に対する利得の特性図である。
【図４】 オーバーラップ領域の説明図である。
【図５】 一実施形態の利得可変増幅器の回路図である。
【図６】 別の利得可変増幅器のブロック回路図である。
【図７】 別の利得可変増幅器のブロック回路図である。
【図８】 従来の利得可変増幅器のブロック回路図である。
【図９】 従来の利得可変増幅器の特性図である。
【図１０】 各段の単位利得可変増幅器の切替タイミングを説明する図である。
【符号の説明】
３０ 利得可変増幅器
３１，３２，３３ 単位利得可変増幅器
３４ 利得制御部
３５，３６ 制御電圧分岐回路
３７，３８，３９ 電圧傾斜調整回路
Ｐin 入力信号
Ｐout 出力信号
Ｖcnt 利得制御信号（制御入力電圧）
Ｖc1，Ｖc2，Ｖc3 制御信号（制御電圧）
Claims (5)
- 利得制御信号に基づいて生成した複数の制御信号により複数段の単位可変利得増幅器の利得をそれぞれ制御し、該複数の単位可変利得増幅器により入力信号を多段増幅して生成した信号を出力する利得可変増幅器において、
前記各単位可変利得増幅器の利得が前段のものほど大きくなるように前記複数の制御信号を生成する利得制御部を備え、
前記利得制御部は、
前記利得制御信号を分岐して前記複数の単位可変利得増幅器に対応して複数の分岐電圧を生成する制御電圧分岐回路と、
前記複数の分岐電圧の傾きを調整して前記複数の制御信号を生成する電圧傾斜調整回路と、を備え、
前記利得制御信号が所定の電圧を超えると、前段の単位可変利得増幅器に供給した制御電圧を分岐してその単位可変利得増幅器と次段の単位可変利得増幅器にそれぞれ供給する制御電圧を生成する、
ことを特徴とする利得可変増幅器。 - 請求項１に記載の利得可変増幅器において、
前記利得制御部は、
前記利得制御信号が前記所定の電圧を超えるときに、前段の第１の単位可変利得増幅器に供給される制御電圧における前記利得制御信号の変化量に対する変化量を、第１の変化量から該第１の変化量よりも小さい第２の変化量に連続的に少なくするとともに、前記第１の単位可変利得増幅器の次段の第２の単位可変利得増幅器に供給される制御電圧における前記利得制御信号の変化量に対する変化量を、前記第２の変化量よりも小さい第３の変化量になるように連続的に大きくするオーバーラップ領域を、各制御電圧特性が有するように前記各制御電圧を生成する、ことを特徴とする利得可変増幅器。 - 請求項２に記載の利得可変増幅器において、
前記利得制御部は、前記オーバーラップ領域において、所定段の前記制御電圧をその次段の前記制御電圧が補うように各制御電圧を生成する、ことを特徴とする利得可変増幅器。 - 請求項１乃至３のうち何れか一項に記載の利得可変増幅器において、
前記制御電圧分岐回路は、前記複数の単位可変利得増幅器の数より１つ少ない数だけ設けられ、入力電圧を分岐して２つの分岐電圧を生成し、
前記電圧傾斜調整回路は、前記複数の単位可変利得増幅器の数と同数設けられ、前記分岐電圧の傾きを調整して生成した前記制御電圧を出力する、
ことを特徴とする利得可変増幅器。 - 請求項４に記載の利得可変増幅器において、
前記制御電圧分岐回路は、直列接続した抵抗及びダイオードを備え、前記ダイオードのアノードに前記抵抗を介して入力電圧を供給し、前記ダイオードと前記抵抗の間のノードから第１の分岐電圧を出力し、前記抵抗の両端の電位差を持つ第２の分岐電圧を出力する、ことを特徴とする利得可変増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20764699A JP4071395B2 (ja) | 1999-07-22 | 1999-07-22 | 利得可変増幅器 |
| US09/543,893 US6333675B1 (en) | 1999-07-22 | 2000-04-06 | Variable gain amplifier with gain control voltage branch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20764699A JP4071395B2 (ja) | 1999-07-22 | 1999-07-22 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036363A JP2001036363A (ja) | 2001-02-09 |
| JP4071395B2 true JP4071395B2 (ja) | 2008-04-02 |
Family
ID=16543236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20764699A Expired - Fee Related JP4071395B2 (ja) | 1999-07-22 | 1999-07-22 | 利得可変増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6333675B1 (ja) |
| JP (1) | JP4071395B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525606B1 (en) * | 2001-03-21 | 2003-02-25 | Analog Devices, Inc. | Variable gain amplifier |
| US6559717B1 (en) * | 2001-06-13 | 2003-05-06 | Lsi Logic Corporation | Method and/or architecture for implementing a variable gain amplifier control |
| US7171170B2 (en) | 2001-07-23 | 2007-01-30 | Sequoia Communications | Envelope limiting for polar modulators |
| JP2003037454A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 高周波電力増幅回路 |
| US6798290B2 (en) * | 2001-08-31 | 2004-09-28 | Sequoia Communications | Translinear variable gain amplifier |
| US6985703B2 (en) | 2001-10-04 | 2006-01-10 | Sequoia Corporation | Direct synthesis transmitter |
| US7120411B2 (en) * | 2002-03-25 | 2006-10-10 | Broadcom Corporation | Low noise amplifier (LNA) gain switch circuitry |
| US7489916B1 (en) | 2002-06-04 | 2009-02-10 | Sequoia Communications | Direct down-conversion mixer architecture |
| US7116955B2 (en) * | 2002-09-24 | 2006-10-03 | Ati Technologies, Inc. | Dual loop automatic gain control |
| US7450915B1 (en) * | 2003-12-27 | 2008-11-11 | Sequoia Communications | Smart transmitter system |
| US7609118B1 (en) | 2003-12-29 | 2009-10-27 | Sequoia Communications | Phase-locked loop calibration system |
| US7496338B1 (en) * | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
| US7522017B1 (en) | 2004-04-21 | 2009-04-21 | Sequoia Communications | High-Q integrated RF filters |
| US7672648B1 (en) | 2004-06-26 | 2010-03-02 | Quintics Holdings | System for linear amplitude modulation |
| US7098732B2 (en) * | 2004-09-30 | 2006-08-29 | Silicon Laboratories Inc. | Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors |
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| US7479815B1 (en) | 2005-03-01 | 2009-01-20 | Sequoia Communications | PLL with dual edge sensitivity |
| US7548122B1 (en) | 2005-03-01 | 2009-06-16 | Sequoia Communications | PLL with switched parameters |
| US7675379B1 (en) | 2005-03-05 | 2010-03-09 | Quintics Holdings | Linear wideband phase modulation system |
| US7595626B1 (en) | 2005-05-05 | 2009-09-29 | Sequoia Communications | System for matched and isolated references |
| CN101496285A (zh) | 2006-05-16 | 2009-07-29 | 巨杉通信公司 | 用于直接调频系统的多模式压控振荡器 |
| US7679468B1 (en) | 2006-07-28 | 2010-03-16 | Quintic Holdings | KFM frequency tracking system using a digital correlator |
| US7522005B1 (en) | 2006-07-28 | 2009-04-21 | Sequoia Communications | KFM frequency tracking system using an analog correlator |
| US7894545B1 (en) | 2006-08-14 | 2011-02-22 | Quintic Holdings | Time alignment of polar transmitter |
| US7920033B1 (en) | 2006-09-28 | 2011-04-05 | Groe John B | Systems and methods for frequency modulation adjustment |
| KR100823687B1 (ko) | 2006-10-12 | 2008-04-18 | 삼성전기주식회사 | 가변이득 증폭기 및 그 이득제어방법 |
| US9685907B2 (en) * | 2015-06-30 | 2017-06-20 | Texas Instruments Incorporated | Variable gain power amplifiers |
| EP3190701A1 (en) * | 2016-01-07 | 2017-07-12 | Sdrf Eurl | Variable gain amplifier with programmable noise and compression characteristics |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100644A (en) * | 1978-01-25 | 1979-08-08 | Nec Corp | Automatic gain control system |
| JP2877038B2 (ja) | 1995-07-21 | 1999-03-31 | 日本電気株式会社 | 利得制御回路 |
| JP3139734B2 (ja) * | 1995-11-07 | 2001-03-05 | 日本電気株式会社 | 可変利得増幅器 |
| US6011437A (en) * | 1998-05-04 | 2000-01-04 | Marvell Technology Group, Ltd. | High precision, high bandwidth variable gain amplifier and method |
-
1999
- 1999-07-22 JP JP20764699A patent/JP4071395B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-06 US US09/543,893 patent/US6333675B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036363A (ja) | 2001-02-09 |
| US6333675B1 (en) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4071395B2 (ja) | 利得可変増幅器 | |
| US7439808B2 (en) | High-frequency power amplifier | |
| JP5199423B2 (ja) | 通信システムのための送信機のアーキテクチャ | |
| US6701138B2 (en) | Power amplifier control | |
| US8013674B2 (en) | Amplifier compression adjustment circuit | |
| US20020132652A1 (en) | Segmented power amplifier and method of control | |
| JP3942013B2 (ja) | 通信用半導体集積回路および無線通信装置 | |
| JP4560573B2 (ja) | 電力増幅器、電力増幅器の制御方法、および無線通信装置 | |
| US6369649B2 (en) | Transmission power amplification method and apparatus | |
| US7362172B2 (en) | Variable gain circuit | |
| US20050287965A1 (en) | Low current direct conversion transmitter architecture | |
| US20090079511A1 (en) | Polar Modulation Transmission Circuit and Communication Device | |
| JPH08316748A (ja) | 差動増幅器およびそれを使用する調節可能な直交位相シフタ | |
| JP3139734B2 (ja) | 可変利得増幅器 | |
| EP1568236B1 (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
| JPH1079633A (ja) | 線形電力増幅器のための利得制御回路 | |
| US6847807B1 (en) | Transmission circuit and radio transmission apparatus | |
| US7545217B1 (en) | System and method for improving power efficiency in GSM power amplifiers | |
| US20030034841A1 (en) | Variable gain amplifier | |
| JP3944662B2 (ja) | 利得制御アンプ | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| JP2001203541A (ja) | 歪補償装置及び歪補償方法、増幅装置並びに無線送信装置 | |
| JP2001036366A (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| US8054127B2 (en) | Feedforward distortion compensation amplifier | |
| JPH1022755A (ja) | 自動利得制御増幅器、受信回路および受信回路を用いた携帯電話機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |