JP2001036363A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JP2001036363A JP2001036363A JP11207646A JP20764699A JP2001036363A JP 2001036363 A JP2001036363 A JP 2001036363A JP 11207646 A JP11207646 A JP 11207646A JP 20764699 A JP20764699 A JP 20764699A JP 2001036363 A JP2001036363 A JP 2001036363A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gain
- control
- unit
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
Abstract
(57)【要約】
【課題】利得特性の直線性がよく、雑音指数の小さい利
得可変増幅器を提供すること。 【解決手段】利得制御部３４は、制御入力電圧（利得制
御信号）Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖ
c3を生成すると共に、それらを各単位可変増幅器３１〜
３３の利得が前段のものほど大きくなるように制御す
る。
得可変増幅器を提供すること。 【解決手段】利得制御部３４は、制御入力電圧（利得制
御信号）Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖ
c3を生成すると共に、それらを各単位可変増幅器３１〜
３３の利得が前段のものほど大きくなるように制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話等の通信
機器に用いられる利得可変増幅器に関するものである。
機器に用いられる利得可変増幅器に関するものである。
【０００２】近年の携帯電話には、高い通話品質を得る
ために、受信の電波強度に応じて送信の電波強度を正確
に制御することと、高い音質が要求されている。そのた
め、送受信部に用いられるＡＧＣ（Automatic Gain Con
trol）回路に用いられる利得可変増幅器には、広範囲に
おいて直線性の良い利得特性と、雑音指数の小さい特性
を持つことが求められている。
ために、受信の電波強度に応じて送信の電波強度を正確
に制御することと、高い音質が要求されている。そのた
め、送受信部に用いられるＡＧＣ（Automatic Gain Con
trol）回路に用いられる利得可変増幅器には、広範囲に
おいて直線性の良い利得特性と、雑音指数の小さい特性
を持つことが求められている。
【０００３】
【従来の技術】図８は、従来の利得可変増幅器１０の回
路図である。利得可変増幅器１０は、利得制御信号（制
御入力電圧Ｖc ）に応じた利得で入力信号Ｐinを増幅し
て生成した出力信号Ｐout を出力する。この利得可変増
幅器１０は、直列接続された複数（この例では３個）の
単位可変利得増幅器（以下、単位増幅器という）１１，
１２，１３と、それらの利得を制御する信号を制御入力
電圧Ｖc から生成するための直流増幅器１４、レベルシ
フト回路１５，１６，１７、及び電圧制限回路１８，１
９，２０を備えている。
路図である。利得可変増幅器１０は、利得制御信号（制
御入力電圧Ｖc ）に応じた利得で入力信号Ｐinを増幅し
て生成した出力信号Ｐout を出力する。この利得可変増
幅器１０は、直列接続された複数（この例では３個）の
単位可変利得増幅器（以下、単位増幅器という）１１，
１２，１３と、それらの利得を制御する信号を制御入力
電圧Ｖc から生成するための直流増幅器１４、レベルシ
フト回路１５，１６，１７、及び電圧制限回路１８，１
９，２０を備えている。
【０００４】直流増幅器１４は、制御入力電圧Ｖc を増
幅して生成した信号を各レベルシフト回路１５，１６，
１７に出力する。各レベルシフト回路１５，１６，１７
は、入力電圧をそれぞれ所定の直流電圧値だけレベルシ
フトした電圧Ｖb1，Ｖb2，Ｖb3を出力する。電圧制限回
路１８，１９，２０は、対応するレベルシフト回路１
５，１６，１７の出力電圧Ｖb1，Ｖb2，Ｖb3を一定の直
流電圧範囲に電圧制限して生成した制御電圧Ｖc1，Ｖc
2，Ｖc3を対応する単位増幅器１１，１２，１３に出力
する。
幅して生成した信号を各レベルシフト回路１５，１６，
１７に出力する。各レベルシフト回路１５，１６，１７
は、入力電圧をそれぞれ所定の直流電圧値だけレベルシ
フトした電圧Ｖb1，Ｖb2，Ｖb3を出力する。電圧制限回
路１８，１９，２０は、対応するレベルシフト回路１
５，１６，１７の出力電圧Ｖb1，Ｖb2，Ｖb3を一定の直
流電圧範囲に電圧制限して生成した制御電圧Ｖc1，Ｖc
2，Ｖc3を対応する単位増幅器１１，１２，１３に出力
する。
【０００５】図９（ａ）は、制御入力電圧Ｖc と各レベ
ルシフト回路１５，１６，１７が出力する電圧Ｖb1，Ｖ
b2，Ｖb3の関係を示す特性図、図９（ｂ）は、制御入力
電圧Ｖc と各電圧制限回路１８，１９，２０が出力する
制御電圧Ｖc1，Ｖc2，Ｖc3の関係を示す特性図である。
ルシフト回路１５，１６，１７が出力する電圧Ｖb1，Ｖ
b2，Ｖb3の関係を示す特性図、図９（ｂ）は、制御入力
電圧Ｖc と各電圧制限回路１８，１９，２０が出力する
制御電圧Ｖc1，Ｖc2，Ｖc3の関係を示す特性図である。
【０００６】このようにして、各単位増幅器１１，１
２，１３の制御電圧Ｖc1，Ｖc2，Ｖc3を生成すると、各
単位増幅器１１，１２，１３が制御入力電圧Ｖc の上昇
とともに順次増幅動作する。これにより、図９（ｃ）に
示すように、利得可変増幅器１０は、制御入力電圧Ｖc
の変化に対してほぼ直線的な利得特性を得ることができ
る。
２，１３の制御電圧Ｖc1，Ｖc2，Ｖc3を生成すると、各
単位増幅器１１，１２，１３が制御入力電圧Ｖc の上昇
とともに順次増幅動作する。これにより、図９（ｃ）に
示すように、利得可変増幅器１０は、制御入力電圧Ｖc
の変化に対してほぼ直線的な利得特性を得ることができ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
利得可変増幅器１０では、総合での高利得領域（制御入
力電圧Ｖc が最大値に近い領域）において、雑音指数が
大きくなるという問題がある。これは、利得可変増幅器
１０が、利得特性をほぼ直線的に変化させるために、各
段の単位増幅器１１〜１３の利得を制限しているからで
ある。
利得可変増幅器１０では、総合での高利得領域（制御入
力電圧Ｖc が最大値に近い領域）において、雑音指数が
大きくなるという問題がある。これは、利得可変増幅器
１０が、利得特性をほぼ直線的に変化させるために、各
段の単位増幅器１１〜１３の利得を制限しているからで
ある。
【０００８】従って、この利得可変増幅器１０では、雑
音指数を小さくするために初段の単位増幅器１１の利得
を大きくすると利得変化の直線性が劣化し、直線性をよ
くするために単位増幅器１１の利得を小さく抑えると雑
音指数が劣化するという問題を生じていた。
音指数を小さくするために初段の単位増幅器１１の利得
を大きくすると利得変化の直線性が劣化し、直線性をよ
くするために単位増幅器１１の利得を小さく抑えると雑
音指数が劣化するという問題を生じていた。
【０００９】また、各レベルシフト回路１５〜１７は、
入力信号をそれぞれ別々にレベルシフトして電圧Ｖb1か
らＶb3を生成しているため、プロセスバラツキによって
各レベルシフト回路１５〜１７のシフト量がずれると、
各段の単位増幅器１１〜１３の動作を切り替えるタイミ
ングが図１０（ａ）又は図１０（ｃ）のようにずれる。
このことは、利得特性の直線性を阻害するという問題を
生じていた。同様に、プロセスバラツキによって各電圧
制限回路１８〜２０に発生する電圧制限値のばらつき
は、利得特性の直線性を阻害する。
入力信号をそれぞれ別々にレベルシフトして電圧Ｖb1か
らＶb3を生成しているため、プロセスバラツキによって
各レベルシフト回路１５〜１７のシフト量がずれると、
各段の単位増幅器１１〜１３の動作を切り替えるタイミ
ングが図１０（ａ）又は図１０（ｃ）のようにずれる。
このことは、利得特性の直線性を阻害するという問題を
生じていた。同様に、プロセスバラツキによって各電圧
制限回路１８〜２０に発生する電圧制限値のばらつき
は、利得特性の直線性を阻害する。
【００１０】本発明は上記問題点を解決するためになさ
れたものであって、その目的は利得特性の直線性がよ
く、雑音指数の小さい利得可変増幅器を提供することに
ある。
れたものであって、その目的は利得特性の直線性がよ
く、雑音指数の小さい利得可変増幅器を提供することに
ある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、利得制御信号に基づいて
生成した複数の制御信号により複数段の単位可変利得増
幅器の利得をそれぞれ制御し、該複数の単位可変利得増
幅器により入力信号を多段増幅して生成した信号を出力
する利得可変増幅器において、前記各単位可変利得増幅
器の利得が前段のものほど大きくなるように前記複数の
制御信号を生成する利得制御部を備えた。これにより、
直線性の高い利得特性が得られ、多段増幅器における雑
音指数が低くなる。
め、請求項１に記載の発明は、利得制御信号に基づいて
生成した複数の制御信号により複数段の単位可変利得増
幅器の利得をそれぞれ制御し、該複数の単位可変利得増
幅器により入力信号を多段増幅して生成した信号を出力
する利得可変増幅器において、前記各単位可変利得増幅
器の利得が前段のものほど大きくなるように前記複数の
制御信号を生成する利得制御部を備えた。これにより、
直線性の高い利得特性が得られ、多段増幅器における雑
音指数が低くなる。
【００１２】前記利得制御部は、請求項２に記載の発明
のように、前記利得制御信号が所定の電圧を超えると、
前段の単位可変利得増幅器に供給した制御電圧を分岐し
てその単位可変利得増幅器と次段の単位可変利得増幅器
にそれぞれ供給する制御電圧を生成する。これにより、
単位可変利得増幅器の切替タイミングが各段において一
致する。
のように、前記利得制御信号が所定の電圧を超えると、
前段の単位可変利得増幅器に供給した制御電圧を分岐し
てその単位可変利得増幅器と次段の単位可変利得増幅器
にそれぞれ供給する制御電圧を生成する。これにより、
単位可変利得増幅器の切替タイミングが各段において一
致する。
【００１３】前記利得制御部は、請求項３に記載の発明
のように、各制御電圧特性がオーバーラップ領域を有す
るように各制御電圧を生成する。これにより、総合の利
得特性の直線性が高くなる。
のように、各制御電圧特性がオーバーラップ領域を有す
るように各制御電圧を生成する。これにより、総合の利
得特性の直線性が高くなる。
【００１４】前記利得制御部は、請求項４に記載の発明
のように、オーバーラップ領域において、所定段の前記
制御電圧をその次段の前記制御電圧が補うように各制御
電圧を生成する。これにより、総合の利得特性の直線性
が高くなる。
のように、オーバーラップ領域において、所定段の前記
制御電圧をその次段の前記制御電圧が補うように各制御
電圧を生成する。これにより、総合の利得特性の直線性
が高くなる。
【００１５】前記利得制御部は、請求項５に記載の発明
のように、前記利得制御信号を分岐して前記複数の単位
増幅器に対応して複数の分岐電圧を生成する制御電圧分
岐回路と、前記複数の分岐電圧の傾きを調整して前記複
数の制御信号を生成する電圧傾斜調整回路と、を備え
る。
のように、前記利得制御信号を分岐して前記複数の単位
増幅器に対応して複数の分岐電圧を生成する制御電圧分
岐回路と、前記複数の分岐電圧の傾きを調整して前記複
数の制御信号を生成する電圧傾斜調整回路と、を備え
る。
【００１６】前記制御電圧分岐回路は、請求項６に記載
の発明のように、前記複数の単位可変利得増幅器の数よ
り１つ少ない数だけ設けられ、入力電圧を分岐して２つ
の分岐電圧を生成し、前記電圧傾斜調整回路は、前記複
数の単位可変利得増幅器の数と同数設けられ、前記分岐
電圧の傾きを調整して生成した前記制御電圧を出力す
る。
の発明のように、前記複数の単位可変利得増幅器の数よ
り１つ少ない数だけ設けられ、入力電圧を分岐して２つ
の分岐電圧を生成し、前記電圧傾斜調整回路は、前記複
数の単位可変利得増幅器の数と同数設けられ、前記分岐
電圧の傾きを調整して生成した前記制御電圧を出力す
る。
【００１７】前記制御電圧分岐回路は、請求項７に記載
の発明のように、直列接続した抵抗及びダイオードを備
え、前記ダイオードのアノードに前記抵抗を介して入力
電圧を供給し、前記ダイオードと前記抵抗の間のノード
から第１の分岐電圧を出力し、前記抵抗の両端の電位差
を持つ第２の分岐電圧を出力する。
の発明のように、直列接続した抵抗及びダイオードを備
え、前記ダイオードのアノードに前記抵抗を介して入力
電圧を供給し、前記ダイオードと前記抵抗の間のノード
から第１の分岐電圧を出力し、前記抵抗の両端の電位差
を持つ第２の分岐電圧を出力する。
【００１８】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図５に従って説明する。図１は、本実施
の形態の利得可変増幅器３０のブロック回路図である。
の形態を図１〜図５に従って説明する。図１は、本実施
の形態の利得可変増幅器３０のブロック回路図である。
【００１９】利得可変増幅器３０は、直列接続された複
数（本実施の形態では３個）の単位利得可変増幅器（以
下、単位増幅器という）３１，３２，３３と、それらの
利得を制御する利得制御部３４を含む。
数（本実施の形態では３個）の単位利得可変増幅器（以
下、単位増幅器という）３１，３２，３３と、それらの
利得を制御する利得制御部３４を含む。
【００２０】利得制御部３４は、入力される利得制御信
号（制御入力電圧Ｖcnt ）を分割して生成した制御電圧
Ｖc1，Ｖc2，Ｖc3を単位増幅器３１，３２，３３に出力
する。初段の第１単位増幅器３１には入力信号Ｐinが入
力される。各単位増幅器３１〜３３は、制御電圧Ｖc1〜
Ｖc3に応じて利得を可変し、入力信号を増幅した信号を
出力する。これにより、利得可変増幅器３０は、制御入
力電圧Ｖcnt に応じた利得（各単位増幅器３１〜３３の
利得の総和）にて入力信号Ｐinを増幅して生成した信号
Ｐout を出力する。
号（制御入力電圧Ｖcnt ）を分割して生成した制御電圧
Ｖc1，Ｖc2，Ｖc3を単位増幅器３１，３２，３３に出力
する。初段の第１単位増幅器３１には入力信号Ｐinが入
力される。各単位増幅器３１〜３３は、制御電圧Ｖc1〜
Ｖc3に応じて利得を可変し、入力信号を増幅した信号を
出力する。これにより、利得可変増幅器３０は、制御入
力電圧Ｖcnt に応じた利得（各単位増幅器３１〜３３の
利得の総和）にて入力信号Ｐinを増幅して生成した信号
Ｐout を出力する。
【００２１】詳述すると、利得制御部３４は、低利得領
域では初段の第１単位増幅器３１の利得のみが変化する
ように第１制御電圧Ｖc1を生成し、高利得領域に移るに
従って得ようとする利得を第２単位増幅器３２へ、第２
及び第３単位増幅器３２，３３へ分配するように各制御
電圧Ｖc1，Ｖc2，Ｖc3を生成する。更に、利得制御部３
４は、高利得領域における利得配分を、前段の単位増幅
器３１，３２の利得の方がそれぞれの後段の単位増幅器
３２，３３のそれより大きくなるように利得変化率を調
整する。そして、利得制御部３４は、格段の単位増幅器
３１〜３３への利得の分配タイミングを、図２（ａ）〜
（ｃ）に示す切替電圧Ｖs1，Ｖs2で行う。
域では初段の第１単位増幅器３１の利得のみが変化する
ように第１制御電圧Ｖc1を生成し、高利得領域に移るに
従って得ようとする利得を第２単位増幅器３２へ、第２
及び第３単位増幅器３２，３３へ分配するように各制御
電圧Ｖc1，Ｖc2，Ｖc3を生成する。更に、利得制御部３
４は、高利得領域における利得配分を、前段の単位増幅
器３１，３２の利得の方がそれぞれの後段の単位増幅器
３２，３３のそれより大きくなるように利得変化率を調
整する。そして、利得制御部３４は、格段の単位増幅器
３１〜３３への利得の分配タイミングを、図２（ａ）〜
（ｃ）に示す切替電圧Ｖs1，Ｖs2で行う。
【００２２】図２（ａ）〜（ｃ）は、制御入力電圧Ｖcn
t に対する各制御電圧Ｖc1，Ｖc2，Ｖc3の関係をそれぞ
れ示す図である。図３（ａ）は、制御入力電圧Ｖcnt と
各制御電圧Ｖc1，Ｖc2，Ｖc3の総和の関係を示す図、図
３（ｂ）は、制御入力電圧Ｖcnt に対する利得の特性を
示す図である。
t に対する各制御電圧Ｖc1，Ｖc2，Ｖc3の関係をそれぞ
れ示す図である。図３（ａ）は、制御入力電圧Ｖcnt と
各制御電圧Ｖc1，Ｖc2，Ｖc3の総和の関係を示す図、図
３（ｂ）は、制御入力電圧Ｖcnt に対する利得の特性を
示す図である。
【００２３】図２（ａ）に示すように、利得制御部３４
は、制御入力電圧Ｖcnt が第１切替電圧Ｖs1より小さい
とき、該電圧Ｖcnt の変化量に対して所定の変化量を持
つ第１制御電圧Ｖc1を第１単位増幅器３１に出力する。
この制御入力電圧Ｖcnt の変化量に対する第１制御電圧
Ｖc1の変化量（第１制御電圧Ｖc1の変化を示す直線の傾
きθ１）を、第１制御電圧Ｖc1の変化率といい、この変
化率は第１単位増幅器３１の利得の変化率に対応する。
は、制御入力電圧Ｖcnt が第１切替電圧Ｖs1より小さい
とき、該電圧Ｖcnt の変化量に対して所定の変化量を持
つ第１制御電圧Ｖc1を第１単位増幅器３１に出力する。
この制御入力電圧Ｖcnt の変化量に対する第１制御電圧
Ｖc1の変化量（第１制御電圧Ｖc1の変化を示す直線の傾
きθ１）を、第１制御電圧Ｖc1の変化率といい、この変
化率は第１単位増幅器３１の利得の変化率に対応する。
【００２４】このようにして、利得可変増幅器３０は、
第１単位増幅器３１の利得の変化率と実質的に同一の変
化率を有する利得にて入力信号Ｐinを増幅して生成した
信号Ｐout を出力する。
第１単位増幅器３１の利得の変化率と実質的に同一の変
化率を有する利得にて入力信号Ｐinを増幅して生成した
信号Ｐout を出力する。
【００２５】次に、利得制御部３４は、制御入力電圧Ｖ
cnt が第１切替電圧Ｖs1より大きいとき、総合の利得を
第１及び第２単位増幅器３１，３２に分配するように、
第１及び第２制御電圧Ｖc1，Ｖc2の傾き（変化量）を調
整する。即ち、図２（ａ）に示すように、利得制御部３
４は、第１制御電圧Ｖc1の傾き（角度θ１）を角度θ２
ａに変更し、第２制御電圧Ｖc2の傾きを第１制御電圧Ｖ
c1のそれよりも小さい角度θ２ｂ（＝θ１−θ２ａ）に
変更する。
cnt が第１切替電圧Ｖs1より大きいとき、総合の利得を
第１及び第２単位増幅器３１，３２に分配するように、
第１及び第２制御電圧Ｖc1，Ｖc2の傾き（変化量）を調
整する。即ち、図２（ａ）に示すように、利得制御部３
４は、第１制御電圧Ｖc1の傾き（角度θ１）を角度θ２
ａに変更し、第２制御電圧Ｖc2の傾きを第１制御電圧Ｖ
c1のそれよりも小さい角度θ２ｂ（＝θ１−θ２ａ）に
変更する。
【００２６】更に次に、利得制御部３４は、制御入力電
圧Ｖcnt が第２切替電圧Ｖs2より大きいとき、総合の利
得を第１〜第３単位増幅器３１〜３２に分配し、第２単
位増幅器３２の利得を第２及び第３単位増幅器３２，３
３に分配するように、第１〜第３制御電圧Ｖc1〜Ｖc3の
傾き（変化量）を調整する。即ち、図２（ｂ）に示すよ
うに、利得制御部３４は、第２制御電圧Ｖc2の傾き（角
度θ２ｂ）を角度θ３ａに変更し、第３制御電圧Ｖc3の
傾きを第２制御電圧Ｖc2のそれよりも小さい角度θ３ｂ
（＝θ２ｂ−θ３ａ）に変更する。
圧Ｖcnt が第２切替電圧Ｖs2より大きいとき、総合の利
得を第１〜第３単位増幅器３１〜３２に分配し、第２単
位増幅器３２の利得を第２及び第３単位増幅器３２，３
３に分配するように、第１〜第３制御電圧Ｖc1〜Ｖc3の
傾き（変化量）を調整する。即ち、図２（ｂ）に示すよ
うに、利得制御部３４は、第２制御電圧Ｖc2の傾き（角
度θ２ｂ）を角度θ３ａに変更し、第３制御電圧Ｖc3の
傾きを第２制御電圧Ｖc2のそれよりも小さい角度θ３ｂ
（＝θ２ｂ−θ３ａ）に変更する。
【００２７】このようにして、利得制御部３４は、利得
の変化率を前段の単位増幅器ほど利得が大きくなるよう
に各段の単位増幅器３１〜３３の利得変化率に分岐し
た。これにより、前段の単位増幅器３１が高利得／低雑
音で動作するため、総合（利得可変増幅器３０全体）で
の雑音指数が小さくなる。
の変化率を前段の単位増幅器ほど利得が大きくなるよう
に各段の単位増幅器３１〜３３の利得変化率に分岐し
た。これにより、前段の単位増幅器３１が高利得／低雑
音で動作するため、総合（利得可変増幅器３０全体）で
の雑音指数が小さくなる。
【００２８】また、利得制御部３４は、制御入力電圧Ｖ
cnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を生成す
ると共に、各制御電圧Ｖc1〜Ｖc3を所定の切替電圧Ｖs
1，Ｖs2で切り替える。従って、プロセスバラツキなど
による直線性の劣化を防止する。さらに、プロセスバラ
ツキにより切替電圧Ｖs1，Ｖs2が変動する、又は分岐比
率が変動しても、切り替えのタイミング（電圧）、又は
各単位増幅器３１〜３３の利得変化率がプロセスバラツ
キに応じて変動するだけであるため、総合の利得を一定
の変化率に保持し、直線性の高い利得特性が得られる。
cnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を生成す
ると共に、各制御電圧Ｖc1〜Ｖc3を所定の切替電圧Ｖs
1，Ｖs2で切り替える。従って、プロセスバラツキなど
による直線性の劣化を防止する。さらに、プロセスバラ
ツキにより切替電圧Ｖs1，Ｖs2が変動する、又は分岐比
率が変動しても、切り替えのタイミング（電圧）、又は
各単位増幅器３１〜３３の利得変化率がプロセスバラツ
キに応じて変動するだけであるため、総合の利得を一定
の変化率に保持し、直線性の高い利得特性が得られる。
【００２９】更に、利得制御部３４は、各単位増幅器３
１〜３３の制御を切り替えるタイミングを、各段の単位
増幅器３１〜３３の利得制御を行う期間がオーバーラッ
プするように制御する。
１〜３３の制御を切り替えるタイミングを、各段の単位
増幅器３１〜３３の利得制御を行う期間がオーバーラッ
プするように制御する。
【００３０】詳述すると、利得制御部３４は、第１制御
電圧Ｖc1の変化率（特性を示す線分の傾き）を第１の傾
斜から第２の傾斜に変更するタイミング（第１切替電圧
Ｖs1，図４（ａ）参照）において、図４（ｂ）に示すよ
うに、第１制御電圧Ｖc1の傾きを第１の傾斜から第２の
傾斜に徐々に少なくする。これに対応して、利得制御部
３４は、第２制御電圧Ｖc2の傾きを、徐々に大きくす
る。そして、利得制御部３４は、このオーバーラップ領
域における第１及び第２制御電圧Ｖc1，Ｖc2の合計の変
化率を一定の変化率に制御する。即ち、利得制御部３４
は、第１制御電圧Ｖc1による利得の変化量を第２制御電
圧Ｖc2による利得の変化量で補うように動作する。
電圧Ｖc1の変化率（特性を示す線分の傾き）を第１の傾
斜から第２の傾斜に変更するタイミング（第１切替電圧
Ｖs1，図４（ａ）参照）において、図４（ｂ）に示すよ
うに、第１制御電圧Ｖc1の傾きを第１の傾斜から第２の
傾斜に徐々に少なくする。これに対応して、利得制御部
３４は、第２制御電圧Ｖc2の傾きを、徐々に大きくす
る。そして、利得制御部３４は、このオーバーラップ領
域における第１及び第２制御電圧Ｖc1，Ｖc2の合計の変
化率を一定の変化率に制御する。即ち、利得制御部３４
は、第１制御電圧Ｖc1による利得の変化量を第２制御電
圧Ｖc2による利得の変化量で補うように動作する。
【００３１】次に、利得制御部３４の回路構成を説明す
る。利得制御部３４は、制御電圧分岐回路（以下、単に
分岐回路という）３５，３６、電圧傾斜調整回路（以
下、単に調整回路という）３７，３８，３９を含む。
る。利得制御部３４は、制御電圧分岐回路（以下、単に
分岐回路という）３５，３６、電圧傾斜調整回路（以
下、単に調整回路という）３７，３８，３９を含む。
【００３２】第１分岐回路３５は、入力される制御入力
電圧Ｖcnt を、その電圧値に応じて分岐した値を持つ第
１及び第２分岐電圧Ｖd1，Ｖd2を第１及び第２調整回路
３７，３８に出力する。
電圧Ｖcnt を、その電圧値に応じて分岐した値を持つ第
１及び第２分岐電圧Ｖd1，Ｖd2を第１及び第２調整回路
３７，３８に出力する。
【００３３】詳述すると、第１分岐回路３５は、制御入
力電圧Ｖcnt が所定の電圧（第１切替電圧Ｖs1）より小
さいとき、該電圧Ｖcnt と同一値を持つ第１分岐電圧Ｖ
d1を出力し、制御入力電圧Ｖcnt が第１切替電圧より大
きいとき、該電圧Ｖcnt を所定の比率にて２分割した電
圧をそれぞれ持つ第１及び第２分岐電圧Ｖd1，Ｖd2を出
力する。
力電圧Ｖcnt が所定の電圧（第１切替電圧Ｖs1）より小
さいとき、該電圧Ｖcnt と同一値を持つ第１分岐電圧Ｖ
d1を出力し、制御入力電圧Ｖcnt が第１切替電圧より大
きいとき、該電圧Ｖcnt を所定の比率にて２分割した電
圧をそれぞれ持つ第１及び第２分岐電圧Ｖd1，Ｖd2を出
力する。
【００３４】第１調整回路３７は、第１分岐電圧Ｖd1を
増幅又は減衰して生成した第１制御電圧Ｖc1を第１単位
増幅器３１に出力する。第２調整回路３８は、第２分岐
電圧Ｖd2を増幅又は減衰して生成した電圧Ｖd2a を第２
分岐回路３６に出力する。
増幅又は減衰して生成した第１制御電圧Ｖc1を第１単位
増幅器３１に出力する。第２調整回路３８は、第２分岐
電圧Ｖd2を増幅又は減衰して生成した電圧Ｖd2a を第２
分岐回路３６に出力する。
【００３５】第２分岐回路３６は、入力電圧Ｖd2a を、
その電圧値に応じて分岐した値を持つ第２制御電圧Ｖc2
及び第３分岐電圧Ｖd3を第２単位増幅器３２及び第３調
整回路３９に出力する。
その電圧値に応じて分岐した値を持つ第２制御電圧Ｖc2
及び第３分岐電圧Ｖd3を第２単位増幅器３２及び第３調
整回路３９に出力する。
【００３６】詳述すると、第２分岐回路３６は、入力電
圧Ｖd2a が所定の電圧（第２切替電圧Ｖs2に対応し、そ
の第２切替電圧Ｖs2を第２分岐回路３６が持つ分岐比に
て分圧した電圧）より小さいとき、該電圧Ｖd2a と同一
値を持つ第２制御電圧Ｖc2を出力し、入力電圧Ｖd2a が
所定の電圧より大きいとき、該電圧Ｖd2a を所定の比率
にて２分割した電圧をそれぞれ持つ第２制御電圧Ｖc2及
び第３分岐電圧Ｖd3を出力する。
圧Ｖd2a が所定の電圧（第２切替電圧Ｖs2に対応し、そ
の第２切替電圧Ｖs2を第２分岐回路３６が持つ分岐比に
て分圧した電圧）より小さいとき、該電圧Ｖd2a と同一
値を持つ第２制御電圧Ｖc2を出力し、入力電圧Ｖd2a が
所定の電圧より大きいとき、該電圧Ｖd2a を所定の比率
にて２分割した電圧をそれぞれ持つ第２制御電圧Ｖc2及
び第３分岐電圧Ｖd3を出力する。
【００３７】第３調整回路３９は、第３分岐電圧Ｖd3を
増幅又は減衰して生成した第３制御電圧Ｖc3を第３単位
増幅器３３に出力する。このようなこうせいにより、利
得制御部３４は、制御入力電圧Ｖcnt を分岐して生成し
た第１〜第３制御電圧Ｖc1〜Ｖc3を出力する。
増幅又は減衰して生成した第３制御電圧Ｖc3を第３単位
増幅器３３に出力する。このようなこうせいにより、利
得制御部３４は、制御入力電圧Ｖcnt を分岐して生成し
た第１〜第３制御電圧Ｖc1〜Ｖc3を出力する。
【００３８】次に、第１及び第２分岐回路３５，３６、
第１〜第３調整回路３７〜３９の一具体例を図４に従っ
て説明する。第１分岐回路３５は、直列接続した抵抗Ｒ
１及びダイオードＤ１を備える。抵抗Ｒ１の第１端子に
は制御入力電圧Ｖcnt が供給され、抵抗Ｒ１の第２端子
はダイオードＤ１のアノードに接続され、ダイオードＤ
１のカソードは低電位電源（本実施形態ではグランド）
に接続されている。
第１〜第３調整回路３７〜３９の一具体例を図４に従っ
て説明する。第１分岐回路３５は、直列接続した抵抗Ｒ
１及びダイオードＤ１を備える。抵抗Ｒ１の第１端子に
は制御入力電圧Ｖcnt が供給され、抵抗Ｒ１の第２端子
はダイオードＤ１のアノードに接続され、ダイオードＤ
１のカソードは低電位電源（本実施形態ではグランド）
に接続されている。
【００３９】ダイオードＤ１は、制御入力電圧Ｖcnt が
自身のフォワード電圧より小さいときにオフし、フォワ
ード電圧より大きいときにオンする。ダイオードＤ１が
オフしているとき、制御入力電圧Ｖcnt は抵抗Ｒ１を介
して第１調整回路３７に第１分岐電圧Ｖd1として供給さ
れる。
自身のフォワード電圧より小さいときにオフし、フォワ
ード電圧より大きいときにオンする。ダイオードＤ１が
オフしているとき、制御入力電圧Ｖcnt は抵抗Ｒ１を介
して第１調整回路３７に第１分岐電圧Ｖd1として供給さ
れる。
【００４０】ダイオードＤ１がオンすると、そのオン抵
抗に従ってダイオードＤ１と抵抗Ｒ１の間のノードから
グランドに向かって電流が流れ、これにより抵抗Ｒ１に
電流が流れそれの両端にその抵抗値に応じた電位差が生
じる。その結果、第１分岐電圧Ｖd1は、制御入力電圧Ｖ
cnt を抵抗Ｒ１とダイオードＤ１のオン抵抗により分圧
した電圧を持ち、抵抗Ｒ１の両端の電位差を持つ第２分
岐電圧Ｖd2が第２調整回路３８に供給される。
抗に従ってダイオードＤ１と抵抗Ｒ１の間のノードから
グランドに向かって電流が流れ、これにより抵抗Ｒ１に
電流が流れそれの両端にその抵抗値に応じた電位差が生
じる。その結果、第１分岐電圧Ｖd1は、制御入力電圧Ｖ
cnt を抵抗Ｒ１とダイオードＤ１のオン抵抗により分圧
した電圧を持ち、抵抗Ｒ１の両端の電位差を持つ第２分
岐電圧Ｖd2が第２調整回路３８に供給される。
【００４１】即ち、ダイオードＤ１のフォワード電圧が
第１切替電圧Ｖs1として設定され、抵抗Ｒ１とダイオー
ドＤ１のオン抵抗の比が制御入力電圧Ｖcnt を第１及び
第２分岐電圧Ｖd1，Ｖd2に分岐する割合として設定され
る。
第１切替電圧Ｖs1として設定され、抵抗Ｒ１とダイオー
ドＤ１のオン抵抗の比が制御入力電圧Ｖcnt を第１及び
第２分岐電圧Ｖd1，Ｖd2に分岐する割合として設定され
る。
【００４２】第１調整回路３７は、オペアンプＯＰＡ１
と抵抗Ｒ２，Ｒ３を備える。オペアンプＯＰＡ１の非反
転入力端子には第１分岐電圧Ｖd1が供給され、反転入力
端子は抵抗Ｒ２を介して出力端子に接続されると共に抵
抗Ｒ３を介してグランドに接続される。これにより、第
１調整回路３７は、オペアンプＯＰＡ１及び抵抗Ｒ２，
Ｒ３からなる非反転増幅器として動作し、抵抗Ｒ２，Ｒ
３の抵抗値に基づく増幅度にて第１分岐電圧Ｖd1を増幅
（又は減衰）した第１制御電圧Ｖc1を出力する。
と抵抗Ｒ２，Ｒ３を備える。オペアンプＯＰＡ１の非反
転入力端子には第１分岐電圧Ｖd1が供給され、反転入力
端子は抵抗Ｒ２を介して出力端子に接続されると共に抵
抗Ｒ３を介してグランドに接続される。これにより、第
１調整回路３７は、オペアンプＯＰＡ１及び抵抗Ｒ２，
Ｒ３からなる非反転増幅器として動作し、抵抗Ｒ２，Ｒ
３の抵抗値に基づく増幅度にて第１分岐電圧Ｖd1を増幅
（又は減衰）した第１制御電圧Ｖc1を出力する。
【００４３】第２調整回路３８は、オペアンプＯＰＡ２
と抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７を備える。オペアンプＯ
ＰＡ２の反転入力端子は抵抗Ｒ４を介して出力端子に接
続されると共に抵抗Ｒ５を介して第１分岐回路３５の抵
抗Ｒ１とダイオードＤ１間のノードに接続される。オペ
アンプＯＰＡ２の非反転入力端子は、抵抗Ｒ６を介して
第１分岐回路３５の抵抗Ｒ１の第１端子が接続されると
共に抵抗Ｒ７を介してグランドに接続される。
と抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７を備える。オペアンプＯ
ＰＡ２の反転入力端子は抵抗Ｒ４を介して出力端子に接
続されると共に抵抗Ｒ５を介して第１分岐回路３５の抵
抗Ｒ１とダイオードＤ１間のノードに接続される。オペ
アンプＯＰＡ２の非反転入力端子は、抵抗Ｒ６を介して
第１分岐回路３５の抵抗Ｒ１の第１端子が接続されると
共に抵抗Ｒ７を介してグランドに接続される。
【００４４】従って、第２調整回路３８は、オペアンプ
ＯＰＡ２及び抵抗Ｒ４〜Ｒ７からなる差動増幅器として
動作し、オペアンプＯＰＡ２の非反転入力端子と反転入
力端子間の電位差、即ち第２分岐電圧Ｖd2を抵抗Ｒ４〜
Ｒ７の抵抗値に基づく増幅度にて増幅（又は減衰）した
電圧Ｖd2a を出力する。
ＯＰＡ２及び抵抗Ｒ４〜Ｒ７からなる差動増幅器として
動作し、オペアンプＯＰＡ２の非反転入力端子と反転入
力端子間の電位差、即ち第２分岐電圧Ｖd2を抵抗Ｒ４〜
Ｒ７の抵抗値に基づく増幅度にて増幅（又は減衰）した
電圧Ｖd2a を出力する。
【００４５】第２分岐回路３６は、直列接続した抵抗Ｒ
８及び複数のダイオードＤ２，Ｄ３を備える。抵抗Ｒ８
の第１端子には電圧Ｖd2a が供給され、抵抗Ｒ８の第２
端子はダイオードＤ２のアノードに接続され、ダイオー
ドＤ２のカソードはダイオードＤ３のアノードに接続さ
れ、ダイオードＤ３のカソードはグランドに接続されて
いる。
８及び複数のダイオードＤ２，Ｄ３を備える。抵抗Ｒ８
の第１端子には電圧Ｖd2a が供給され、抵抗Ｒ８の第２
端子はダイオードＤ２のアノードに接続され、ダイオー
ドＤ２のカソードはダイオードＤ３のアノードに接続さ
れ、ダイオードＤ３のカソードはグランドに接続されて
いる。
【００４６】従って、第２分岐回路３６は、第１分岐回
路３５と同様に動作する。即ち、第２分岐回路３６は、
電圧Ｖd2a が２つのダイオードＤ２，Ｄ３のフォワード
電圧の合計値よりも小さいときにはその電圧Ｖd2a と同
一値を持つ第２制御電圧Ｖc2を出力する。そして、第２
分岐回路３６は、電圧Ｖd2a が合計値よりも大きいとき
には、その電圧Ｖd2a を抵抗Ｒ８とダイオードＤ２，Ｄ
３のオン抵抗の合計値とで分圧した電圧を有する第２制
御電圧Ｖc2と、抵抗Ｒ８の両端の電位差を持つ第３分岐
電圧Ｖd3を出力する。
路３５と同様に動作する。即ち、第２分岐回路３６は、
電圧Ｖd2a が２つのダイオードＤ２，Ｄ３のフォワード
電圧の合計値よりも小さいときにはその電圧Ｖd2a と同
一値を持つ第２制御電圧Ｖc2を出力する。そして、第２
分岐回路３６は、電圧Ｖd2a が合計値よりも大きいとき
には、その電圧Ｖd2a を抵抗Ｒ８とダイオードＤ２，Ｄ
３のオン抵抗の合計値とで分圧した電圧を有する第２制
御電圧Ｖc2と、抵抗Ｒ８の両端の電位差を持つ第３分岐
電圧Ｖd3を出力する。
【００４７】第３調整回路３９は、第２調整回路３８と
同様に、オペアンプＯＰＡ３と抵抗Ｒ９，Ｒ１０，Ｒ１
１，Ｒ１２を備え、それらにより差動増幅回路を構成す
る。従って、第３調整回路３９は、第３分岐電圧Ｖd3を
対抗Ｒ９〜Ｒ１２の抵抗値に基づく増幅度にて増幅（又
は減衰）した第３制御電圧Ｖc3を出力する。
同様に、オペアンプＯＰＡ３と抵抗Ｒ９，Ｒ１０，Ｒ１
１，Ｒ１２を備え、それらにより差動増幅回路を構成す
る。従って、第３調整回路３９は、第３分岐電圧Ｖd3を
対抗Ｒ９〜Ｒ１２の抵抗値に基づく増幅度にて増幅（又
は減衰）した第３制御電圧Ｖc3を出力する。
【００４８】図４において、第２単位増幅器３２と第３
単位増幅器３３の間には、ミキサ回路４０が挿入接続さ
れている。このミキサ回路４０には、第２単位増幅器３
２の出力信号Ｐo2と、局部発信周波数を持つ信号Ｍinが
入力される。このように構成された利得可変増幅器３０
は、入力信号Ｐinと信号Ｍinの周波数に基づいて、アッ
プコンバータ又はダウンコンバータとして動作する。
単位増幅器３３の間には、ミキサ回路４０が挿入接続さ
れている。このミキサ回路４０には、第２単位増幅器３
２の出力信号Ｐo2と、局部発信周波数を持つ信号Ｍinが
入力される。このように構成された利得可変増幅器３０
は、入力信号Ｐinと信号Ｍinの周波数に基づいて、アッ
プコンバータ又はダウンコンバータとして動作する。
【００４９】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）利得制御部３４は、制御入力電圧（利得制御信
号）Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を
生成すると共に、それらを各単位増幅器３１〜３３の利
得が前段のものほど大きくなるように制御した。その結
果、直線性の高い利得特性得ることができるとともに、
多段増幅器における雑音指数を低くすることができる。
ば、以下の効果を奏する。 （１）利得制御部３４は、制御入力電圧（利得制御信
号）Ｖcnt を分岐して第１〜第３制御電圧Ｖc1〜Ｖc3を
生成すると共に、それらを各単位増幅器３１〜３３の利
得が前段のものほど大きくなるように制御した。その結
果、直線性の高い利得特性得ることができるとともに、
多段増幅器における雑音指数を低くすることができる。
【００５０】（２）利得制御部３４は、制御入力電圧Ｖ
cnt 所定の切替電圧Ｖs1，Ｖs2を超えると、前段の単位
増幅器３１（３２）に供給した制御電圧Ｖc1（Ｖc2）を
分岐してその単位増幅器３１（３２）と次段の単位増幅
器３２（３３）にそれぞれ供給する制御電圧Ｖc1，Ｖc2
（Ｖc2，Ｖc3）を生成した。これにより、単位増幅器３
１〜３３の切替タイミングが各段において一致させるこ
とができ、利得特性の直線性が向上する。
cnt 所定の切替電圧Ｖs1，Ｖs2を超えると、前段の単位
増幅器３１（３２）に供給した制御電圧Ｖc1（Ｖc2）を
分岐してその単位増幅器３１（３２）と次段の単位増幅
器３２（３３）にそれぞれ供給する制御電圧Ｖc1，Ｖc2
（Ｖc2，Ｖc3）を生成した。これにより、単位増幅器３
１〜３３の切替タイミングが各段において一致させるこ
とができ、利得特性の直線性が向上する。
【００５１】（３）利得制御部３４は、各制御電圧Ｖc1
〜Ｖc3の特性がオーバーラップ領域を有するようにそれ
らを生成した。切り替えのタイミングにおいて、制御電
圧Ｖc1（Ｖc2）を次段の制御電圧Ｖc2（Ｖc3）が補正す
るため、総合の利得特性の直線性を高くすることができ
る。
〜Ｖc3の特性がオーバーラップ領域を有するようにそれ
らを生成した。切り替えのタイミングにおいて、制御電
圧Ｖc1（Ｖc2）を次段の制御電圧Ｖc2（Ｖc3）が補正す
るため、総合の利得特性の直線性を高くすることができ
る。
【００５２】尚、前記実施の形態は、以下の態様に変更
してもよい。 ○上記実施の形態では、制御電圧Ｖc1〜Ｖc3を制御した
３つの単位増幅器３１〜３３により利得可変増幅器３０
の総合利得を得るようにしたが、これらに加えて従来方
式により制御した単位増幅器を直列接続して利得可変増
幅器を構成しても良い。また、３つの単位増幅器３１〜
３３のうちの２つを本実施形態の方式により制御し、他
の単位増幅器を従来方式により制御する構成としてもよ
い。
してもよい。 ○上記実施の形態では、制御電圧Ｖc1〜Ｖc3を制御した
３つの単位増幅器３１〜３３により利得可変増幅器３０
の総合利得を得るようにしたが、これらに加えて従来方
式により制御した単位増幅器を直列接続して利得可変増
幅器を構成しても良い。また、３つの単位増幅器３１〜
３３のうちの２つを本実施形態の方式により制御し、他
の単位増幅器を従来方式により制御する構成としてもよ
い。
【００５３】○上記実施の形態では、各回路３５〜３９
をそれらの構成により図２の如く接続したが、これに限
定されない。例えば、第２分岐回路３６を第２及び第３
調整回路３８，３９の間に挿入接続したが、これを第１
分岐回路３５と第２調整回路３８の間に挿入接続した構
成とする。また、第１調整回路３７に制御入力電圧Ｖcn
t を入力させ、第１調整回路３７の出力電圧を第１分岐
回路３５にて分岐して第１制御電圧Ｖc1と第２分岐電圧
Ｖd2を生成する構成としても良い。
をそれらの構成により図２の如く接続したが、これに限
定されない。例えば、第２分岐回路３６を第２及び第３
調整回路３８，３９の間に挿入接続したが、これを第１
分岐回路３５と第２調整回路３８の間に挿入接続した構
成とする。また、第１調整回路３７に制御入力電圧Ｖcn
t を入力させ、第１調整回路３７の出力電圧を第１分岐
回路３５にて分岐して第１制御電圧Ｖc1と第２分岐電圧
Ｖd2を生成する構成としても良い。
【００５４】○上記実施の形態では、第１及び第２分岐
回路３５，３６により第１〜第３分岐電圧Ｖd1〜Ｖd3を
生成したが、図６に示すように、第１〜第３分岐電圧Ｖ
d1〜Ｖd3を生成する１つの分岐回路５１を備えた利得制
御部５２、利得可変増幅器５３に実施しても良い。
回路３５，３６により第１〜第３分岐電圧Ｖd1〜Ｖd3を
生成したが、図６に示すように、第１〜第３分岐電圧Ｖ
d1〜Ｖd3を生成する１つの分岐回路５１を備えた利得制
御部５２、利得可変増幅器５３に実施しても良い。
【００５５】○上記実施の形態において、単位増幅器を
並列に接続する、即ち、図７に示すように、単位増幅器
３１，３２に対して、直列接続した単位増幅器６１，６
２を並列に接続した利得可変増幅器６４に具体化しても
よい。この利得可変増幅器６４は、各段の単位増幅器、
即ち初段の単位増幅器３１，６１に第１制御電圧Ｖc1を
供給し、２段目の単位増幅器３２，６２に第２制御電圧
Ｖc2を供給する利得制御部６３を有している。この利得
制御部６３は、分岐回路３５と第１及び第２調整回路３
７，３８を備え、それらによって制御入力電圧Ｖcnt か
ら第１及び第２制御電圧Ｖc1，Ｖc2を生成する。このよ
うにして、利得可変増幅器６４は、入力信号Ｐinを増幅
して生成した第１及び第２出力信号Ｐout1，Ｐout2を図
示しない回路へそれぞれ出力する。
並列に接続する、即ち、図７に示すように、単位増幅器
３１，３２に対して、直列接続した単位増幅器６１，６
２を並列に接続した利得可変増幅器６４に具体化しても
よい。この利得可変増幅器６４は、各段の単位増幅器、
即ち初段の単位増幅器３１，６１に第１制御電圧Ｖc1を
供給し、２段目の単位増幅器３２，６２に第２制御電圧
Ｖc2を供給する利得制御部６３を有している。この利得
制御部６３は、分岐回路３５と第１及び第２調整回路３
７，３８を備え、それらによって制御入力電圧Ｖcnt か
ら第１及び第２制御電圧Ｖc1，Ｖc2を生成する。このよ
うにして、利得可変増幅器６４は、入力信号Ｐinを増幅
して生成した第１及び第２出力信号Ｐout1，Ｐout2を図
示しない回路へそれぞれ出力する。
【００５６】○上記実施の形態では、制御電圧Ｖc1，Ｖ
c2，Ｖc3により増幅度を可変する単位増幅器３１，３
２，３３を用いたが、制御電流に応じて増幅度を可変す
る単位増幅器を用いて実施しても良い。その場合、利得
制御部は、各単位増幅器の利得が前段のものほど大きく
なるように複数の制御電流の値を制御する。このような
構成によっても、上記実施の形態と同様の作用及び効果
を得ることができる。
c2，Ｖc3により増幅度を可変する単位増幅器３１，３
２，３３を用いたが、制御電流に応じて増幅度を可変す
る単位増幅器を用いて実施しても良い。その場合、利得
制御部は、各単位増幅器の利得が前段のものほど大きく
なるように複数の制御電流の値を制御する。このような
構成によっても、上記実施の形態と同様の作用及び効果
を得ることができる。
【００５７】
【発明の効果】以上詳述したように、本発明によれば、
利得特性の直線性がよく、雑音指数の小さい利得可変増
幅器を提供することができる。
利得特性の直線性がよく、雑音指数の小さい利得可変増
幅器を提供することができる。
【図１】 一実施形態の利得可変増幅器のブロック回路
図である。
図である。
【図２】 各段の単位利得可変増幅器の特性図である。
【図３】 （ａ）は利得可変増幅器における制御入力電
圧に対する制御電圧の特性図、（ｂ）は制御入力電圧に
対する利得の特性図である。
圧に対する制御電圧の特性図、（ｂ）は制御入力電圧に
対する利得の特性図である。
【図４】 オーバーラップ領域の説明図である。
【図５】 一実施形態の利得可変増幅器の回路図であ
る。
る。
【図６】 別の利得可変増幅器のブロック回路図であ
る。
る。
【図７】 別の利得可変増幅器のブロック回路図であ
る。
る。
【図８】 従来の利得可変増幅器のブロック回路図であ
る。
る。
【図９】 従来の利得可変増幅器の特性図である。
【図１０】 各段の単位利得可変増幅器の切替タイミン
グを説明する図である。
グを説明する図である。
３０ 利得可変増幅器 ３１，３２，３３ 単位利得可変増幅器 ３４ 利得制御部 ３５，３６ 制御電圧分岐回路 ３７，３８，３９ 電圧傾斜調整回路 Ｐin 入力信号 Ｐout 出力信号 Ｖcnt 利得制御信号（制御入力電圧） Ｖc1，Ｖc2，Ｖc3 制御信号（制御電圧）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA02 AA12 AA13 CA21 CA32 CA44 DN02 FA15 GN08 HA01 KA02 MN04 NN05 SA13 TA01 TA02 5J100 AA03 AA15 BB01 CA01 DA06 FA02 JA01 QA01 QA03 SA02
Claims (7)
- 【請求項１】 利得制御信号に基づいて生成した複数の
制御信号により複数段の単位可変利得増幅器の利得をそ
れぞれ制御し、該複数の単位可変利得増幅器により入力
信号を多段増幅して生成した信号を出力する利得可変増
幅器において、 前記各単位可変利得増幅器の利得が前段のものほど大き
くなるように前記複数の制御信号を生成する利得制御部
を備えたことを特徴とする利得可変増幅器。 - 【請求項２】 請求項１に記載の利得可変増幅器におい
て、 前記利得制御部は、 前記利得制御信号が所定の電圧を超えると、前段の単位
可変利得増幅器に供給した制御電圧を分岐してその単位
可変利得増幅器と次段の単位可変利得増幅器にそれぞれ
供給する制御電圧を生成する、ことを特徴とする利得可
変増幅器。 - 【請求項３】 請求項１又は２に記載の利得可変増幅器
において、 前記利得制御部は、各制御電圧特性がオーバーラップ領
域を有するように各制御電圧を生成する、ことを特徴と
する利得可変増幅器。 - 【請求項４】 請求項３に記載の利得可変増幅器におい
て、 前記利得制御部は、オーバーラップ領域において、所定
段の前記制御電圧をその次段の前記制御電圧が補うよう
に各制御電圧を生成する、ことを特徴とする利得可変増
幅器。 - 【請求項５】 請求項１乃至４のうちの何れか一項に記
載の利得可変増幅器において、 前記利得制御部は、 前記利得制御信号を分岐して前記複数の単位増幅器に対
応して複数の分岐電圧を生成する制御電圧分岐回路と、 前記複数の分岐電圧の傾きを調整して前記複数の制御信
号を生成する電圧傾斜調整回路と、を備えた、ことを特
徴とする利得可変増幅器。 - 【請求項６】 請求項５に記載の利得可変増幅器におい
て、 前記制御電圧分岐回路は、前記複数の単位可変利得増幅
器の数より１つ少ない数だけ設けられ、入力電圧を分岐
して２つの分岐電圧を生成し、 前記電圧傾斜調整回路は、前記複数の単位可変利得増幅
器の数と同数設けられ、前記分岐電圧の傾きを調整して
生成した前記制御電圧を出力する、ことを特徴とする利
得可変増幅器。 - 【請求項７】 請求項６に記載の利得可変増幅器におい
て、 前記制御電圧分岐回路は、直列接続した抵抗及びダイオ
ードを備え、前記ダイオードのアノードに前記抵抗を介
して入力電圧を供給し、前記ダイオードと前記抵抗の間
のノードから第１の分岐電圧を出力し、前記抵抗の両端
の電位差を持つ第２の分岐電圧を出力する、ことを特徴
とする利得可変増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20764699A JP4071395B2 (ja) | 1999-07-22 | 1999-07-22 | 利得可変増幅器 |
| US09/543,893 US6333675B1 (en) | 1999-07-22 | 2000-04-06 | Variable gain amplifier with gain control voltage branch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20764699A JP4071395B2 (ja) | 1999-07-22 | 1999-07-22 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036363A true JP2001036363A (ja) | 2001-02-09 |
| JP4071395B2 JP4071395B2 (ja) | 2008-04-02 |
Family
ID=16543236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20764699A Expired - Fee Related JP4071395B2 (ja) | 1999-07-22 | 1999-07-22 | 利得可変増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6333675B1 (ja) |
| JP (1) | JP4071395B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823687B1 (ko) | 2006-10-12 | 2008-04-18 | 삼성전기주식회사 | 가변이득 증폭기 및 그 이득제어방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525606B1 (en) * | 2001-03-21 | 2003-02-25 | Analog Devices, Inc. | Variable gain amplifier |
| US6559717B1 (en) * | 2001-06-13 | 2003-05-06 | Lsi Logic Corporation | Method and/or architecture for implementing a variable gain amplifier control |
| US7171170B2 (en) | 2001-07-23 | 2007-01-30 | Sequoia Communications | Envelope limiting for polar modulators |
| JP2003037454A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 高周波電力増幅回路 |
| US6798290B2 (en) * | 2001-08-31 | 2004-09-28 | Sequoia Communications | Translinear variable gain amplifier |
| US6985703B2 (en) | 2001-10-04 | 2006-01-10 | Sequoia Corporation | Direct synthesis transmitter |
| US7120411B2 (en) * | 2002-03-25 | 2006-10-10 | Broadcom Corporation | Low noise amplifier (LNA) gain switch circuitry |
| US7489916B1 (en) | 2002-06-04 | 2009-02-10 | Sequoia Communications | Direct down-conversion mixer architecture |
| US7116955B2 (en) * | 2002-09-24 | 2006-10-03 | Ati Technologies, Inc. | Dual loop automatic gain control |
| US7450915B1 (en) * | 2003-12-27 | 2008-11-11 | Sequoia Communications | Smart transmitter system |
| US7609118B1 (en) | 2003-12-29 | 2009-10-27 | Sequoia Communications | Phase-locked loop calibration system |
| US7496338B1 (en) * | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
| US7522017B1 (en) | 2004-04-21 | 2009-04-21 | Sequoia Communications | High-Q integrated RF filters |
| US7672648B1 (en) | 2004-06-26 | 2010-03-02 | Quintics Holdings | System for linear amplitude modulation |
| US7098732B2 (en) * | 2004-09-30 | 2006-08-29 | Silicon Laboratories Inc. | Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors |
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| US7548122B1 (en) | 2005-03-01 | 2009-06-16 | Sequoia Communications | PLL with switched parameters |
| US7479815B1 (en) | 2005-03-01 | 2009-01-20 | Sequoia Communications | PLL with dual edge sensitivity |
| US7675379B1 (en) | 2005-03-05 | 2010-03-09 | Quintics Holdings | Linear wideband phase modulation system |
| US7595626B1 (en) | 2005-05-05 | 2009-09-29 | Sequoia Communications | System for matched and isolated references |
| WO2007137094A2 (en) | 2006-05-16 | 2007-11-29 | Sequoia Communications | A multi-mode vco for direct fm systems |
| US7679468B1 (en) | 2006-07-28 | 2010-03-16 | Quintic Holdings | KFM frequency tracking system using a digital correlator |
| US7522005B1 (en) | 2006-07-28 | 2009-04-21 | Sequoia Communications | KFM frequency tracking system using an analog correlator |
| US7894545B1 (en) | 2006-08-14 | 2011-02-22 | Quintic Holdings | Time alignment of polar transmitter |
| US7920033B1 (en) | 2006-09-28 | 2011-04-05 | Groe John B | Systems and methods for frequency modulation adjustment |
| US9685907B2 (en) | 2015-06-30 | 2017-06-20 | Texas Instruments Incorporated | Variable gain power amplifiers |
| EP3190701A1 (en) * | 2016-01-07 | 2017-07-12 | Sdrf Eurl | Variable gain amplifier with programmable noise and compression characteristics |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100644A (en) * | 1978-01-25 | 1979-08-08 | Nec Corp | Automatic gain control system |
| JP2877038B2 (ja) | 1995-07-21 | 1999-03-31 | 日本電気株式会社 | 利得制御回路 |
| JP3139734B2 (ja) * | 1995-11-07 | 2001-03-05 | 日本電気株式会社 | 可変利得増幅器 |
| US6011437A (en) * | 1998-05-04 | 2000-01-04 | Marvell Technology Group, Ltd. | High precision, high bandwidth variable gain amplifier and method |
-
1999
- 1999-07-22 JP JP20764699A patent/JP4071395B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-06 US US09/543,893 patent/US6333675B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823687B1 (ko) | 2006-10-12 | 2008-04-18 | 삼성전기주식회사 | 가변이득 증폭기 및 그 이득제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6333675B1 (en) | 2001-12-25 |
| JP4071395B2 (ja) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001036363A (ja) | 利得可変増幅器 | |
| US10784820B2 (en) | Dual-output and dual-mode supply modulator, two-stage power amplifier using the same, and supply modulation method therefor | |
| US6782244B2 (en) | Segmented power amplifier and method of control | |
| US7362172B2 (en) | Variable gain circuit | |
| JP5045151B2 (ja) | 送信電力制御回路 | |
| US10608599B2 (en) | Variable gain circuit and transimpedance amplifier using the same | |
| US7439809B2 (en) | Radio frequency power amplifier | |
| US20070222520A1 (en) | High-frequency power amplifier | |
| US6734736B2 (en) | Low power variable gain amplifier | |
| JP4583967B2 (ja) | 高周波電力増幅器及びその出力電力調整方法 | |
| JP3139734B2 (ja) | 可変利得増幅器 | |
| GB2276052A (en) | Gain control for multi-stage cell-phone amplifier | |
| US6891405B2 (en) | Variable gain amplifier | |
| US6724251B1 (en) | Apparatus and method for employing gain dependent biasing to reduce offset and noise in a current conveyor type amplifier | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| JPH09116360A (ja) | 自動利得制御増幅器 | |
| US6794941B2 (en) | Gain-controlled amplifier with fixed minimum gain | |
| JP2009534957A (ja) | 併合型の混合器及び可変利得増幅器を備える温度補償されたｃｍｏｓ送信回路 | |
| US7795972B2 (en) | Automatic gain control apparatus and technique | |
| JPH10190357A (ja) | Ｆｍ復調回路 | |
| JP2003174339A (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
| JPH10117114A (ja) | 利得可変半導体回路 | |
| JP3285153B2 (ja) | 直流レベルシフト回路 | |
| JPH1141034A (ja) | 利得制御高周波増幅器 | |
| KR960012499B1 (ko) | Catv 튜너의 rf 앰프의 agc 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |