JPH08316748A - 差動増幅器およびそれを使用する調節可能な直交位相シフタ - Google Patents
差動増幅器およびそれを使用する調節可能な直交位相シフタInfo
- Publication number
- JPH08316748A JPH08316748A JP7263321A JP26332195A JPH08316748A JP H08316748 A JPH08316748 A JP H08316748A JP 7263321 A JP7263321 A JP 7263321A JP 26332195 A JP26332195 A JP 26332195A JP H08316748 A JPH08316748 A JP H08316748A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- output
- differential
- circuit
- shunts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【課題】 本発明は、３ボルト程度の低い電源電圧で動
作し、位相シフトが容易に正確に調節できる調節可能な
直交位相シフタを提供することを目的とする。 【解決手段】 直交位相シフタに使用される差動増幅器
は、バイアストランジスタと抵抗との直列接続によって
構成され、１つの制御信号で同時に制御される並列の電
流分路よりなる二重可変テール電流源を備えた各電流分
路に接続されている１対の二重差動増幅器として構成さ
れ、それは負荷抵抗SRA,SRB と制御電極が接続された第
１のトランジスタＴ2 ，3 の直列接続よりなる第１およ
び第２の並列の分路と、それら分路と並列の第２のトラ
ンジスタＴ1 ，4 の主電流路よりなる第３および第４の
分路とを備え、第２のトランジスタＴ1 ，4 の制御電極
が差動増幅器の入力端子IN+,- を構成し、負荷抵抗と第
１のトランジスタとの接続点が差動増幅器の出力端子OU
T+,-を構成していることを特徴とする。
作し、位相シフトが容易に正確に調節できる調節可能な
直交位相シフタを提供することを目的とする。 【解決手段】 直交位相シフタに使用される差動増幅器
は、バイアストランジスタと抵抗との直列接続によって
構成され、１つの制御信号で同時に制御される並列の電
流分路よりなる二重可変テール電流源を備えた各電流分
路に接続されている１対の二重差動増幅器として構成さ
れ、それは負荷抵抗SRA,SRB と制御電極が接続された第
１のトランジスタＴ2 ，3 の直列接続よりなる第１およ
び第２の並列の分路と、それら分路と並列の第２のトラ
ンジスタＴ1 ，4 の主電流路よりなる第３および第４の
分路とを備え、第２のトランジスタＴ1 ，4 の制御電極
が差動増幅器の入力端子IN+,- を構成し、負荷抵抗と第
１のトランジスタとの接続点が差動増幅器の出力端子OU
T+,-を構成していることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、入力と、直交する
第１および第２の出力信号をそれぞれ出力される第１お
よび第２の出力とを有する調節可能な直交位相シフタに
関し、前記入力は、第１のフィルタ回路と第１の増幅器
と第１の加算回路との縦続接続を介して前記第１の出力
へ、および第２のフィルタ回路と第２の増幅器と第２の
加算回路との縦続接続を介して前記第２の出力へ結合さ
れ、第１のフィルタ回路と第１の増幅器との接合点は第
１の装置を介して前記第２の加算回路に結合され、前記
第２のフィルタ回路と第２の増幅器との接合点は第２の
装置を介して前記第１の加算回路に結合され、前記第１
と第２の装置の各々は位相調整信号によって制御され
る。
第１および第２の出力信号をそれぞれ出力される第１お
よび第２の出力とを有する調節可能な直交位相シフタに
関し、前記入力は、第１のフィルタ回路と第１の増幅器
と第１の加算回路との縦続接続を介して前記第１の出力
へ、および第２のフィルタ回路と第２の増幅器と第２の
加算回路との縦続接続を介して前記第２の出力へ結合さ
れ、第１のフィルタ回路と第１の増幅器との接合点は第
１の装置を介して前記第２の加算回路に結合され、前記
第２のフィルタ回路と第２の増幅器との接合点は第２の
装置を介して前記第１の加算回路に結合され、前記第１
と第２の装置の各々は位相調整信号によって制御され
る。
【０００２】
【従来の技術】そのような直交位相シフタは、例えば19
94年８月３日公開の欧州特許出願 EP-A1-0608577号明細
書（Sevenhans 17）、BELL TELEPHONE MANUFACTURING C
OMPANYN.V. に記載されている。それにおいて、第１お
よび第２のフィルタ回路は、入力に供給される信号に対
して約＋４５°および−４５°位相シフトされた第１お
よび第２のフィルタ出力信号をそれぞれ供給する。これ
らのほぼ直交するフィルタ出力信号は、その第１および
第２の増幅器によって各分路内で増幅される。この公知
の位相シフタで使用される上述の第１／第２の装置はそ
れぞれ、第１／第２の装置により小さい出力信号、即ち
第１／第２のフィルタ出力信号と同じ位相を有するが、
より小さい振幅を有する信号を供給するために、第１／
第２のフィルタ回路の第１／第２の出力信号と位相調整
信号を乗算する第１／第２の乗算器である。装置のより
小さい出力信号は、第２／第１の加算回路によって反対
側の分路のより大きい増幅された第１／第２のフィルタ
出力信号にベクトル的に加算され、これらの加算の結
果、第２および第１の直交する出力信号が得られる。こ
れらの２つの出力信号間の正確な９０°の角度は、装置
のより小さい出力信号の振幅および／或いは符号を変更
することによって得ることができる。この変更は、装
置、即ち乗算器を制御する位相調整信号を変化すること
によって行われる。例えば、この位相調整信号は第１と
第２の出力信号間の位相シフトを測定する外部制御回路
によって供給される。
94年８月３日公開の欧州特許出願 EP-A1-0608577号明細
書（Sevenhans 17）、BELL TELEPHONE MANUFACTURING C
OMPANYN.V. に記載されている。それにおいて、第１お
よび第２のフィルタ回路は、入力に供給される信号に対
して約＋４５°および−４５°位相シフトされた第１お
よび第２のフィルタ出力信号をそれぞれ供給する。これ
らのほぼ直交するフィルタ出力信号は、その第１および
第２の増幅器によって各分路内で増幅される。この公知
の位相シフタで使用される上述の第１／第２の装置はそ
れぞれ、第１／第２の装置により小さい出力信号、即ち
第１／第２のフィルタ出力信号と同じ位相を有するが、
より小さい振幅を有する信号を供給するために、第１／
第２のフィルタ回路の第１／第２の出力信号と位相調整
信号を乗算する第１／第２の乗算器である。装置のより
小さい出力信号は、第２／第１の加算回路によって反対
側の分路のより大きい増幅された第１／第２のフィルタ
出力信号にベクトル的に加算され、これらの加算の結
果、第２および第１の直交する出力信号が得られる。こ
れらの２つの出力信号間の正確な９０°の角度は、装置
のより小さい出力信号の振幅および／或いは符号を変更
することによって得ることができる。この変更は、装
置、即ち乗算器を制御する位相調整信号を変化すること
によって行われる。例えば、この位相調整信号は第１と
第２の出力信号間の位相シフトを測定する外部制御回路
によって供給される。
【０００３】この公知の位相シフタは、ＧＳＭ（移動通
信用グローバルシステム）および他の無線送信機および
受信機において使用され、それにおいて正確な９０°の
位相シフトが、送信機の十分な鏡像の排除が得られ、受
信機内のベースバンドの位相のＩ（同相）およびＱ（直
交位相）ベクトル信号間に正確な９０°の位相差を有す
るために必要である。
信用グローバルシステム）および他の無線送信機および
受信機において使用され、それにおいて正確な９０°の
位相シフトが、送信機の十分な鏡像の排除が得られ、受
信機内のベースバンドの位相のＩ（同相）およびＱ（直
交位相）ベクトル信号間に正確な９０°の位相差を有す
るために必要である。
【０００４】過去数年間に亘って、シリコンバイポーラ
およびＧａＡｓ ＭＭＩＣ（マイクロ波モノリシック集
積回路）は、ワイヤレスホンの無線トランシーバ用とし
て競争をしてきた。その回路は５ボルトの電源が必要で
あったので、公知のギルバートセルは乗算器として完璧
に使用されることができた。そのようなギルバートセル
は、例えば“Analysis and design of analog integrra
ted circuits”, P. R. Gray氏および R. G. Mayer氏
著、J. Wiley & Sons 出版、ニューヨーク、１９９７年
の特に 563乃至 575頁に説明されている。それは、接地
電位とＶＣＣ（５ボルト）電源端子との間にトランジス
タの３つのレベル、即ちバイアス信号或いは電流源入力
レベル、無線信号入力レベル、および局所部発振器入力
レベルを有する。
およびＧａＡｓ ＭＭＩＣ（マイクロ波モノリシック集
積回路）は、ワイヤレスホンの無線トランシーバ用とし
て競争をしてきた。その回路は５ボルトの電源が必要で
あったので、公知のギルバートセルは乗算器として完璧
に使用されることができた。そのようなギルバートセル
は、例えば“Analysis and design of analog integrra
ted circuits”, P. R. Gray氏および R. G. Mayer氏
著、J. Wiley & Sons 出版、ニューヨーク、１９９７年
の特に 563乃至 575頁に説明されている。それは、接地
電位とＶＣＣ（５ボルト）電源端子との間にトランジス
タの３つのレベル、即ちバイアス信号或いは電流源入力
レベル、無線信号入力レベル、および局所部発振器入力
レベルを有する。
【０００５】
【発明が解決しようとする課題】今日、設計者は、次の
ステップ、即ちバッテリで動作される無線電話において
３ボルトの電源を使用するために努力している。そのよ
うな３ボルトの電源は、±１０％の公差を有し、バッテ
リの数、コスト、送受話器の体積および重量の低減を可
能にする。しかしながら、それぞれ１ボルト、即ち合計
で３ボルトのトランジスタのコレクタ・エミッタ間の電
圧降下（ＶＣＥ）が生じ、特に電源電圧がバッテリの周
期の最後で２．７ボルトへ下がる時は、有効信号のため
の余裕（headroom）を残さないので、上の３つのトラン
ジスタのレベルのギルバートセルは、最早使用できな
い。従って新しい回路を設計する必要がある。
ステップ、即ちバッテリで動作される無線電話において
３ボルトの電源を使用するために努力している。そのよ
うな３ボルトの電源は、±１０％の公差を有し、バッテ
リの数、コスト、送受話器の体積および重量の低減を可
能にする。しかしながら、それぞれ１ボルト、即ち合計
で３ボルトのトランジスタのコレクタ・エミッタ間の電
圧降下（ＶＣＥ）が生じ、特に電源電圧がバッテリの周
期の最後で２．７ボルトへ下がる時は、有効信号のため
の余裕（headroom）を残さないので、上の３つのトラン
ジスタのレベルのギルバートセルは、最早使用できな
い。従って新しい回路を設計する必要がある。
【０００６】上の公知の位相シフタに関する別の問題
は、加算回路へ供給される異なる信号、即ち装置の小さ
い出力と増幅器の出力の大きい信号の振幅差が比較的に
大きいことである。即ち、トランジスタ技術において
は、例えば Millman氏およびTaub氏著（１９６５年）の
McGraw −Hill “Pulse, Digital and Switching Wav
eforms”の 121乃至126 頁において、トランジスタの短
絡共通エミッタの電流利得が１に達し、トランジスタを
使用する増幅器の帯域幅に対応する転移周波数“ｆＴ”
は、このトランジスタのエミッタ・コレククタ間の電圧
および／或いはエミッタ電流の関数として著しく変化す
ることが知られている。第１および第２の増幅器並びに
ギルバートセル内に具備される増幅器へ供給される上記
の信号の大きい振幅差のために、その利得を制御するの
が容易でないことは明らかである。その結果、公知の位
相シフタの調節は比較的困難である。これは、無線送信
機或いは受信機が動作する周波数が高い場合に特に当て
はまる。
は、加算回路へ供給される異なる信号、即ち装置の小さ
い出力と増幅器の出力の大きい信号の振幅差が比較的に
大きいことである。即ち、トランジスタ技術において
は、例えば Millman氏およびTaub氏著（１９６５年）の
McGraw −Hill “Pulse, Digital and Switching Wav
eforms”の 121乃至126 頁において、トランジスタの短
絡共通エミッタの電流利得が１に達し、トランジスタを
使用する増幅器の帯域幅に対応する転移周波数“ｆＴ”
は、このトランジスタのエミッタ・コレククタ間の電圧
および／或いはエミッタ電流の関数として著しく変化す
ることが知られている。第１および第２の増幅器並びに
ギルバートセル内に具備される増幅器へ供給される上記
の信号の大きい振幅差のために、その利得を制御するの
が容易でないことは明らかである。その結果、公知の位
相シフタの調節は比較的困難である。これは、無線送信
機或いは受信機が動作する周波数が高い場合に特に当て
はまる。
【０００７】本発明の目的は、上の公知の型式の調節可
能な直交位相シフタを提供することであり、それはより
低い電源電圧、例えば３ボルトで動作するように調整さ
れ、その２つの出力信号間の位相シフトが容易に正確に
調節されることができる必要がある。
能な直交位相シフタを提供することであり、それはより
低い電源電圧、例えば３ボルトで動作するように調整さ
れ、その２つの出力信号間の位相シフトが容易に正確に
調節されることができる必要がある。
【０００８】
【課題を解決するための手段】本発明によると、この目
的は前記第１および第２の装置が前記第１および第２の
増幅器に類似する第３および第４の増幅器によって構成
され、前記増幅器のそれぞれが前記位相調整信号によっ
て制御される別々の可変テール電流源に結合され、前記
第１の加算回路が前記第１および第４の増幅器の出力信
号を減算することによって前記第１の出力信号を供給
し、前記第２の加算回路が前記第２および第３の増幅器
の出力信号を加算することによって前記第２の出力信号
を供給することによって達成される。
的は前記第１および第２の装置が前記第１および第２の
増幅器に類似する第３および第４の増幅器によって構成
され、前記増幅器のそれぞれが前記位相調整信号によっ
て制御される別々の可変テール電流源に結合され、前記
第１の加算回路が前記第１および第４の増幅器の出力信
号を減算することによって前記第１の出力信号を供給
し、前記第２の加算回路が前記第２および第３の増幅器
の出力信号を加算することによって前記第２の出力信号
を供給することによって達成される。
【０００９】この方法において、ギルバートセルの使用
は避けられ、位相シフタは、例えば３ボルトの比較的に
低い電源電圧で動作するように構成される。さらに、４
つの増幅器は類似しており、テール電流源を介して同じ
位相調整信号によって制御されるので、それらは全て同
じ変換周波数ｆＴであり、即ちそれらは同じ帯域幅を有
する。これらの増幅器の出力信号は、同じ振幅を有し、
以下で説明されるように、位相シフタは同じ値によって
これらの振幅を同時に変化させることによって容易に正
確に調節させることができる。
は避けられ、位相シフタは、例えば３ボルトの比較的に
低い電源電圧で動作するように構成される。さらに、４
つの増幅器は類似しており、テール電流源を介して同じ
位相調整信号によって制御されるので、それらは全て同
じ変換周波数ｆＴであり、即ちそれらは同じ帯域幅を有
する。これらの増幅器の出力信号は、同じ振幅を有し、
以下で説明されるように、位相シフタは同じ値によって
これらの振幅を同時に変化させることによって容易に正
確に調節させることができる。
【００１０】本発明の別の特徴は、前記第１のフィルタ
回路が平衡な抵抗キャパシタ積分器であり、前記第２の
フィルタ回路が平衡なキャパシタ抵抗微分器であり、４
つの増幅器が、各々第１および第２の出力を有する差動
演算増幅器であることである。
回路が平衡な抵抗キャパシタ積分器であり、前記第２の
フィルタ回路が平衡なキャパシタ抵抗微分器であり、４
つの増幅器が、各々第１および第２の出力を有する差動
演算増幅器であることである。
【００１１】この方法において、本発明の直交位相シフ
タは、シングルエンドの装置よりも電源の雑音に対する
敏感度が低く、不所望な信号高調波の除去を改善する完
全に平衡な差動装置として機能する。
タは、シングルエンドの装置よりも電源の雑音に対する
敏感度が低く、不所望な信号高調波の除去を改善する完
全に平衡な差動装置として機能する。
【００１２】より詳細には、４つの増幅器は、前記第１
および第３の増幅器の可変テール電流源を制御する第１
の出力と、前記第２および第４の増幅器の可変テール電
流源を制御する第２の出力とを具備する差動増幅構造を
介して前記位相調整信号によって制御されるように制御
される。
および第３の増幅器の可変テール電流源を制御する第１
の出力と、前記第２および第４の増幅器の可変テール電
流源を制御する第２の出力とを具備する差動増幅構造を
介して前記位相調整信号によって制御されるように制御
される。
【００１３】さらに、前記第１の加算回路において、前
記第１の差動増幅器の第１の出力は、前記第４の差動増
幅器の第２の出力に接続され、前記第１の差動増幅器の
第２の出力は、前記第４の差動増幅器の第１の出力に接
続され、また前記第２の加算回路において、前記第２の
差動増幅器の第１の出力は、前記第３の差動増幅器の第
１の出力に接続され、前記第２の差動増幅器の第２の出
力は、前記第３の差動増幅器の第２の出力に接続され
る。
記第１の差動増幅器の第１の出力は、前記第４の差動増
幅器の第２の出力に接続され、前記第１の差動増幅器の
第２の出力は、前記第４の差動増幅器の第１の出力に接
続され、また前記第２の加算回路において、前記第２の
差動増幅器の第１の出力は、前記第３の差動増幅器の第
１の出力に接続され、前記第２の差動増幅器の第２の出
力は、前記第３の差動増幅器の第２の出力に接続され
る。
【００１４】比較的に低い電源電圧のために、有効な信
号の無駄な余裕の必要を無くし、位相シフタ内の電流を
正確に制御する必要がある。
号の無駄な余裕の必要を無くし、位相シフタ内の電流を
正確に制御する必要がある。
【００１５】このために、本発明の別の特徴は、前記差
動増幅構造が前記位相調整信号によって差動的に制御さ
れる第１および第２の調節回路を具備し、前記第１の調
節回路が前記第１および第３の増幅器の可変テール電流
源を制御し、前記第２の調節回路が前記第２および第４
の増幅器の可変テール電流源を制御し、前記差動増幅構
造が前記第１の調節回路によって制御された第１の電流
源と前記第２の調節回路によって制御される第２の電流
源とを具備し、前記第１および第２の電流源が前記第１
および第２の調節回路をフィードバックによって制御す
ることである。
動増幅構造が前記位相調整信号によって差動的に制御さ
れる第１および第２の調節回路を具備し、前記第１の調
節回路が前記第１および第３の増幅器の可変テール電流
源を制御し、前記第２の調節回路が前記第２および第４
の増幅器の可変テール電流源を制御し、前記差動増幅構
造が前記第１の調節回路によって制御された第１の電流
源と前記第２の調節回路によって制御される第２の電流
源とを具備し、前記第１および第２の電流源が前記第１
および第２の調節回路をフィードバックによって制御す
ることである。
【００１６】第１および第２の電流源によって行われる
フィードバックによって、差動増幅構造の出力信号は非
常に安定し、４つの増幅器の可変テール電流源は正確に
制御される。
フィードバックによって、差動増幅構造の出力信号は非
常に安定し、４つの増幅器の可変テール電流源は正確に
制御される。
【００１７】本発明の位相シフタの４つの差動増幅器の
帯域幅を広げるために、既知の解決案は、これらの対と
なった差動トランジスタの出力で共通ベース段を導入す
ることによってそれらを“カスコード”接続する。しか
しながら、ここで再び低電源電圧はカスコード構造のト
ランジスタのために余裕を残さない。
帯域幅を広げるために、既知の解決案は、これらの対と
なった差動トランジスタの出力で共通ベース段を導入す
ることによってそれらを“カスコード”接続する。しか
しながら、ここで再び低電源電圧はカスコード構造のト
ランジスタのために余裕を残さない。
【００１８】従って、本発明の好ましい実施例におい
て、４つの差動増幅器の各々は１対の二重差動増幅器で
あり、前記可変電流源の各々は二重テール電流源であ
る。
て、４つの差動増幅器の各々は１対の二重差動増幅器で
あり、前記可変電流源の各々は二重テール電流源であ
る。
【００１９】より詳細に説明すると、前記可変テール電
流源は並列の第１および第２の電流分路を具備し、各分
路はバイアストランジスタの主電流路と抵抗との直列接
続によって構成され、両分路の前記バイアストランジス
タは前記位相調整信号によって同時に制御され、前記１
対の二重差動増幅器は、前記第１および第２の電流分路
にそれぞれ接続される第１および第２の並列の分路を備
え、前記並列の分路のそれぞれは、負荷抵抗と制御電極
を相互接続されたトランジスタの主電流路との直列接続
を具備し、前記二重差動増幅器対は、それぞれ第１およ
び第２の分路に並列の第３および第４の分路を具備し、
各々は、差動増幅器の入力を構成する制御電極を有する
トランジスタを具備する。
流源は並列の第１および第２の電流分路を具備し、各分
路はバイアストランジスタの主電流路と抵抗との直列接
続によって構成され、両分路の前記バイアストランジス
タは前記位相調整信号によって同時に制御され、前記１
対の二重差動増幅器は、前記第１および第２の電流分路
にそれぞれ接続される第１および第２の並列の分路を備
え、前記並列の分路のそれぞれは、負荷抵抗と制御電極
を相互接続されたトランジスタの主電流路との直列接続
を具備し、前記二重差動増幅器対は、それぞれ第１およ
び第２の分路に並列の第３および第４の分路を具備し、
各々は、差動増幅器の入力を構成する制御電極を有する
トランジスタを具備する。
【００２０】さらに、前記第１および第２の並列の分路
のトランジスタの相互接続された両制御電極は、それぞ
れ抵抗を介して前記第３および第４の並列の分路のトラ
ンジスタの制御電極へ、およびそれぞれキャパシタを介
して負荷抵抗と前記トランジスタとの接合点に接続され
る。
のトランジスタの相互接続された両制御電極は、それぞ
れ抵抗を介して前記第３および第４の並列の分路のトラ
ンジスタの制御電極へ、およびそれぞれキャパシタを介
して負荷抵抗と前記トランジスタとの接合点に接続され
る。
【００２１】この方法において、トランジスタの２つの
レベルのみが信号に大きな余裕を残して互いの上に積み
重ねられるので、低い電源電圧を依然として使用するこ
とができ、一方で第１および第２の並列の分路のトラン
ジスタは、後で説明されるように共通ベーストランジス
タとして動作するので、帯域幅が広げられる。
レベルのみが信号に大きな余裕を残して互いの上に積み
重ねられるので、低い電源電圧を依然として使用するこ
とができ、一方で第１および第２の並列の分路のトラン
ジスタは、後で説明されるように共通ベーストランジス
タとして動作するので、帯域幅が広げられる。
【００２２】本発明の上記で説明されたものおよび他の
目的並びに特徴は、添付の図面を参照にした実施例の以
下の説明を参照することによって最も良く理解されるで
あろう。
目的並びに特徴は、添付の図面を参照にした実施例の以
下の説明を参照することによって最も良く理解されるで
あろう。
【００２３】
【発明の実施の形態】図１に概略的に示される調節可能
な直交位相シフタＱＰＳは、ゼロのＩＦ（中間周波数）
の受信機或いは送信機において使用される差動装置であ
り、そこでは正確で安定した９０°の位相シフトが要求
される。ＱＰＳは、差動入力信号が供給される入力ＬＯ
と、２つの別々の差動出力信号Ｖ1 およびＶ2 が供給さ
れる２つの出力Ｏ1 およびＯ2 とを有する。後で図２の
（ａ）および（ｂ）を参照にして説明されるように、位
相シフタＱＰＳは、それぞれ出力Ｏ1 およびＯ2 におい
て出力信号と同じ名称の位相ベクトルＶ1 およびＶ2 が
直交するように調節可能である。
な直交位相シフタＱＰＳは、ゼロのＩＦ（中間周波数）
の受信機或いは送信機において使用される差動装置であ
り、そこでは正確で安定した９０°の位相シフトが要求
される。ＱＰＳは、差動入力信号が供給される入力ＬＯ
と、２つの別々の差動出力信号Ｖ1 およびＶ2 が供給さ
れる２つの出力Ｏ1 およびＯ2 とを有する。後で図２の
（ａ）および（ｂ）を参照にして説明されるように、位
相シフタＱＰＳは、それぞれ出力Ｏ1 およびＯ2 におい
て出力信号と同じ名称の位相ベクトルＶ1 およびＶ2 が
直交するように調節可能である。
【００２４】入力ＬＯは２つの並列な平衡なフィルタＲ
ＣおよびＣＲに接続される。フィルタＲＣは、２つの直
列抵抗Ｒ1 、Ｒ2 および分路キャパシタＣ1 を具備し、
Ｒ1＝Ｒ2 である平衡な抵抗キャパシタ積分器である。
ＲＣの出力端子ＬＵは、第１の差動演算増幅器Ｂ1 の入
力に接続され、その差動出力（＋）および（−）は出力
Ｏ1 の端子に接続される。相補的に、フィルタＣＲは２
つの直列キャパシタＣ2 、Ｃ3 、および分路抵抗Ｒ3 を
具備した平衡なキャパシタ抵抗微分器であり、Ｃ1 ＝２
Ｃ2 ＝２Ｃ3 およびＲ3 ＝２Ｒ1 ＝２Ｒ2 である。フィ
ルタＣＲの出力端子ＬＤは、第２の差動演算増幅器Ａ2
の入力に接続され、その差動出力（＋）および（−）は
出力端子Ｏ2 に接続される。
ＣおよびＣＲに接続される。フィルタＲＣは、２つの直
列抵抗Ｒ1 、Ｒ2 および分路キャパシタＣ1 を具備し、
Ｒ1＝Ｒ2 である平衡な抵抗キャパシタ積分器である。
ＲＣの出力端子ＬＵは、第１の差動演算増幅器Ｂ1 の入
力に接続され、その差動出力（＋）および（−）は出力
Ｏ1 の端子に接続される。相補的に、フィルタＣＲは２
つの直列キャパシタＣ2 、Ｃ3 、および分路抵抗Ｒ3 を
具備した平衡なキャパシタ抵抗微分器であり、Ｃ1 ＝２
Ｃ2 ＝２Ｃ3 およびＲ3 ＝２Ｒ1 ＝２Ｒ2 である。フィ
ルタＣＲの出力端子ＬＤは、第２の差動演算増幅器Ａ2
の入力に接続され、その差動出力（＋）および（−）は
出力端子Ｏ2 に接続される。
【００２５】フィルタＲＣの出力、即ち出力端子ＬＵに
おける信号の位相ベクトルは、入力ＬＯに供給される信
号の位相ベクトルに対して約４５°上方へシフトされ、
一方でフィルタＣＲの出力、即ち出力端子ＬＤにおける
信号の位相ベクトルは、ＬＯの信号の位相ベクトルに対
して約４５°下方へシフトされる。その結果、ＬＵおよ
びＬＤにおける２つの位相ベクトルの角度は、約９０°
に相当する。この位相シフタＱＰＳは電子チップ内で集
積されるので、エラーは抵抗とキャパシタとの間の技術
的な不整合が原因で発生する。２つの出力信号間で正確
に９０°の位相シフトを得るために、回路の以下の部品
が使用される。
おける信号の位相ベクトルは、入力ＬＯに供給される信
号の位相ベクトルに対して約４５°上方へシフトされ、
一方でフィルタＣＲの出力、即ち出力端子ＬＤにおける
信号の位相ベクトルは、ＬＯの信号の位相ベクトルに対
して約４５°下方へシフトされる。その結果、ＬＵおよ
びＬＤにおける２つの位相ベクトルの角度は、約９０°
に相当する。この位相シフタＱＰＳは電子チップ内で集
積されるので、エラーは抵抗とキャパシタとの間の技術
的な不整合が原因で発生する。２つの出力信号間で正確
に９０°の位相シフトを得るために、回路の以下の部品
が使用される。
【００２６】出力端子ＬＵは第３の差動演算増幅器Ｂ2
の入力に接続され、その差動出力（＋）および（−）は
第２の増幅器Ａ2 の出力Ｏ2 の同極の端子に接続され
る。これらの端子は、各負荷抵抗ＳＲ1 およびＳＲ2 を
経由して＋３ボルトの電源ＶＣＣに接続されて、代数的
加算回路ＳＤを構成し、ここで増幅器Ａ2 およびＢ2の
出力電流が加えられる。対応する出力電圧は負荷抵抗Ｓ
Ｒ1 およびＳＲ2 の両端間に得られる。
の入力に接続され、その差動出力（＋）および（−）は
第２の増幅器Ａ2 の出力Ｏ2 の同極の端子に接続され
る。これらの端子は、各負荷抵抗ＳＲ1 およびＳＲ2 を
経由して＋３ボルトの電源ＶＣＣに接続されて、代数的
加算回路ＳＤを構成し、ここで増幅器Ａ2 およびＢ2の
出力電流が加えられる。対応する出力電圧は負荷抵抗Ｓ
Ｒ1 およびＳＲ2 の両端間に得られる。
【００２７】同じように、端子ＬＤは第４の差動演算増
幅器Ａ1 の入力に接続され、その差動出力（＋）および
（−）は第１の増幅器Ｂ1 の出力Ｏ1 の反対極性の端子
に接続される。これらの端子は各負荷抵抗ＳＲ4 および
ＳＲ3 を介して電子ＶＣＣに接続され、代数的加算回路
ＳＵを構成し、Ｂ1 およびＡ1 の出力電流は減算され
る。対応する出力電圧は、負荷抵抗ＳＲ3 およびＳＲ4
の両端間に得られる。
幅器Ａ1 の入力に接続され、その差動出力（＋）および
（−）は第１の増幅器Ｂ1 の出力Ｏ1 の反対極性の端子
に接続される。これらの端子は各負荷抵抗ＳＲ4 および
ＳＲ3 を介して電子ＶＣＣに接続され、代数的加算回路
ＳＵを構成し、Ｂ1 およびＡ1 の出力電流は減算され
る。対応する出力電圧は、負荷抵抗ＳＲ3 およびＳＲ4
の両端間に得られる。
【００２８】４つの差動増幅器Ｂ1 、Ａ2 、Ｂ2 、およ
びＡ1 は、各テール電流源ＩＢ1 、ＩＡ2 、ＩＢ2 、お
よびＩＡ1 に接続され、それらは接地端子ＧＮＤに接続
されており、差動増幅器装置ＰＡＡを経由して供給され
る外部差動位相調整制御信号ＰＡＳによって制御され
る。より詳細に説明すると、増幅器ＰＡＡの１方の出力
（＋）は電流源ＩＢ1 およびＩＢ2 を制御し、他方の出
力（−）は電流源ＩＡ2およびＩＡ1 を制御する。位相
調整信号ＰＡＳは、例えば、出力端子Ｏ1 およびＯ2 に
おける信号間の位相シフトを測定する外部制御回路（図
示されていない）によって供給されることができる。
びＡ1 は、各テール電流源ＩＢ1 、ＩＡ2 、ＩＢ2 、お
よびＩＡ1 に接続され、それらは接地端子ＧＮＤに接続
されており、差動増幅器装置ＰＡＡを経由して供給され
る外部差動位相調整制御信号ＰＡＳによって制御され
る。より詳細に説明すると、増幅器ＰＡＡの１方の出力
（＋）は電流源ＩＢ1 およびＩＢ2 を制御し、他方の出
力（−）は電流源ＩＡ2およびＩＡ1 を制御する。位相
調整信号ＰＡＳは、例えば、出力端子Ｏ1 およびＯ2 に
おける信号間の位相シフトを測定する外部制御回路（図
示されていない）によって供給されることができる。
【００２９】図１の直交位相シフタＱＰＳの動作は、図
２の（ａ）および（ｂ）に関連して以下で説明される
が、そこで増幅器Ｂ1 、Ａ2 、Ｂ2 、およびＡ1 の出力
における信号は、それらの同じ符号の位相ベクトルによ
って示され、出力信号はそれらの位相ベクトルＶ1 およ
びＶ2 によって示される。
２の（ａ）および（ｂ）に関連して以下で説明される
が、そこで増幅器Ｂ1 、Ａ2 、Ｂ2 、およびＡ1 の出力
における信号は、それらの同じ符号の位相ベクトルによ
って示され、出力信号はそれらの位相ベクトルＶ1 およ
びＶ2 によって示される。
【００３０】ＱＰＳの通常の動作状態において、ベクト
ルＢ1 、Ａ2 、Ｂ2 、およびＡ1 はそれぞれｂ1 、ａ2
、ｂ2 、およびａ1 に等しく、全て同じ絶対値の振幅
を有する。上の相互接続によって、ｂ1 およびｂ2 は同
一の位相方向を有し、ａ1 およびａ2 に直交する。さら
に、加算回路ＳＵはｂ1 からａ1 を減算するので、それ
はｂ1 と−ａ1 を加えるのと同じであることが分かる。
このため、図２にはａ1ではなく−ａ1 が示されてい
る。出力位相ベクトルＶ1 およびＶ2 は、それぞれＳＵ
においてｂ1 と−ａ1 を、ＳＤにおいてｂ2 とａ2 をベ
クトル的に加算することによって得られる。ベクトルｂ
1 、ａ2 、ｂ2 およびａ1 の振幅は同じであるので、出
力ベクトルＶ1 およびＶ2 は直交する。
ルＢ1 、Ａ2 、Ｂ2 、およびＡ1 はそれぞれｂ1 、ａ2
、ｂ2 、およびａ1 に等しく、全て同じ絶対値の振幅
を有する。上の相互接続によって、ｂ1 およびｂ2 は同
一の位相方向を有し、ａ1 およびａ2 に直交する。さら
に、加算回路ＳＵはｂ1 からａ1 を減算するので、それ
はｂ1 と−ａ1 を加えるのと同じであることが分かる。
このため、図２にはａ1ではなく−ａ1 が示されてい
る。出力位相ベクトルＶ1 およびＶ2 は、それぞれＳＵ
においてｂ1 と−ａ1 を、ＳＤにおいてｂ2 とａ2 をベ
クトル的に加算することによって得られる。ベクトルｂ
1 、ａ2 、ｂ2 およびａ1 の振幅は同じであるので、出
力ベクトルＶ1 およびＶ2 は直交する。
【００３１】Ｖ1 とＶ2 との間の角度が正確に９０°に
相当しない場合、位相調整信号ＰＡＳの制御のもとで以
下の補正を行うことができる。
相当しない場合、位相調整信号ＰＡＳの制御のもとで以
下の補正を行うことができる。
【００３２】Ｖ1 とＶ2 との間の角度が９０°に対して
大きすぎる場合、位相調整信号ＰＡＳはテール電流源Ｉ
Ｂ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を制御して、図２
の（ａ）に示されるように、位相ベクトルｂ1 、ｂ2 を
それぞれｂ´1 、ｂ´2 へ拡大し、同時に位相ベクトル
ａ2 、−ａ1 をａ´2 、−ａ´1 へ縮小する。各位相ベ
クトルｂ1 、ｂ2 、およびａ1 、ａ2 の拡大および縮小
値は、全てのこれらのベクトルに対して同じである。そ
の結果、位相ベクトルＶ1 はＶ´1 へ向って角度αだけ
上方へシフトされ、Ｖ´1 はｂ´1 と−ａ´1 の和に等
しく、一方位相ベクトルＶ2 もＶ´2 へ向って同じ角度
αだけ上方へシフトされ、Ｖ´2 はｂ´2 とａ´2 の和
に等しい。
大きすぎる場合、位相調整信号ＰＡＳはテール電流源Ｉ
Ｂ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を制御して、図２
の（ａ）に示されるように、位相ベクトルｂ1 、ｂ2 を
それぞれｂ´1 、ｂ´2 へ拡大し、同時に位相ベクトル
ａ2 、−ａ1 をａ´2 、−ａ´1 へ縮小する。各位相ベ
クトルｂ1 、ｂ2 、およびａ1 、ａ2 の拡大および縮小
値は、全てのこれらのベクトルに対して同じである。そ
の結果、位相ベクトルＶ1 はＶ´1 へ向って角度αだけ
上方へシフトされ、Ｖ´1 はｂ´1 と−ａ´1 の和に等
しく、一方位相ベクトルＶ2 もＶ´2 へ向って同じ角度
αだけ上方へシフトされ、Ｖ´2 はｂ´2 とａ´2 の和
に等しい。
【００３３】反対に、Ｖ1 とＶ2 との間の角度が９０°
に対して小さすぎる場合、位相調整信号ＰＡＳはテール
電流源ＩＢ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を制御し
て、図２の（ｂ）に示されるように、位相ベクトルｂ1
およびｂ2 をｂ''1 およびｂ''2 へ縮小し、同時に位相
ベクトルａ2 および−ａ1 は同じ値でそれぞれａ''2お
よび−ａ''1 へ拡大される。その結果、位相ベクトルＶ
1 はＶ''1 へ向って下方へ角度βだけシフトされ、Ｖ''
1 はｂ''1 と−ａ''1 の和に等しく、位相ベクトルＶ2
もＶ''2 へ向って下方へ同じ角度βでシフトされ、角度
βはｂ''2 とａ''2 の和に等しい。
に対して小さすぎる場合、位相調整信号ＰＡＳはテール
電流源ＩＢ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を制御し
て、図２の（ｂ）に示されるように、位相ベクトルｂ1
およびｂ2 をｂ''1 およびｂ''2 へ縮小し、同時に位相
ベクトルａ2 および−ａ1 は同じ値でそれぞれａ''2お
よび−ａ''1 へ拡大される。その結果、位相ベクトルＶ
1 はＶ''1 へ向って下方へ角度βだけシフトされ、Ｖ''
1 はｂ''1 と−ａ''1 の和に等しく、位相ベクトルＶ2
もＶ''2 へ向って下方へ同じ角度βでシフトされ、角度
βはｂ''2 とａ''2 の和に等しい。
【００３４】調節の線形範囲内で、±６°の補正が実際
に可能である。
に可能である。
【００３５】４つの位相ベクトルｂ1 、ａ2 、ｂ2 、お
よびａ1 の振幅を−２５乃至＋７５°Ｃの温度範囲と、
２．７乃至３．３ボルトの間で変化する電源電圧の範囲
内で一定に保つために、この直交位相シフタＱＰＳは、
差動増幅器装置ＰＡＡ内に形成されたフィードバック共
通モード制御ループを具備する。
よびａ1 の振幅を−２５乃至＋７５°Ｃの温度範囲と、
２．７乃至３．３ボルトの間で変化する電源電圧の範囲
内で一定に保つために、この直交位相シフタＱＰＳは、
差動増幅器装置ＰＡＡ内に形成されたフィードバック共
通モード制御ループを具備する。
【００３６】この差動増幅器装置ＰＡＡの目的は、テー
ル電流源ＩＢ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を正確
に制御することであり、その構造は、直交位相シフタＱ
ＰＳをより詳細に示す図３に示されている。
ル電流源ＩＢ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を正確
に制御することであり、その構造は、直交位相シフタＱ
ＰＳをより詳細に示す図３に示されている。
【００３７】この図３において、増幅器Ｂ1 、Ａ2 、Ｂ
2 、およびＡ1 は、１対の差動ＮＰＮトランジスタであ
り、そのベース電極は増幅器の入力であり、そのコレク
タ電極はその出力である。これらのトランジスタのエミ
ッタの電極は、増幅器に結合されるテール電流源、即ち
ＩＢ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 にそれぞれ一緒
に接続される。これらの各電流源は、増幅器のトランジ
スタのエミッタと接地端子ＧＮＤとの間に、ＮＰＮトラ
ンジスタのコレクタからエミッタへの経路および抵抗と
直列に接続されている。前記トランジスタのベース電極
は、上で説明されたように差動増幅器装置ＰＡＡの出力
に接続されている。増幅器Ｂ1 、Ａ2 、Ｂ2 、Ａ1 、電
流源ＩＢ1 、ＩＡ2 、ＩＢ2 、ＩＡ1 、およびＰＱＳの
回路ＲＣ、ＣＲ、ＳＵ、ＳＤは全て、当業者に良く知ら
れた構造であるので、以下で詳細に説明する必要はな
い。
2 、およびＡ1 は、１対の差動ＮＰＮトランジスタであ
り、そのベース電極は増幅器の入力であり、そのコレク
タ電極はその出力である。これらのトランジスタのエミ
ッタの電極は、増幅器に結合されるテール電流源、即ち
ＩＢ1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 にそれぞれ一緒
に接続される。これらの各電流源は、増幅器のトランジ
スタのエミッタと接地端子ＧＮＤとの間に、ＮＰＮトラ
ンジスタのコレクタからエミッタへの経路および抵抗と
直列に接続されている。前記トランジスタのベース電極
は、上で説明されたように差動増幅器装置ＰＡＡの出力
に接続されている。増幅器Ｂ1 、Ａ2 、Ｂ2 、Ａ1 、電
流源ＩＢ1 、ＩＡ2 、ＩＢ2 、ＩＡ1 、およびＰＱＳの
回路ＲＣ、ＣＲ、ＳＵ、ＳＤは全て、当業者に良く知ら
れた構造であるので、以下で詳細に説明する必要はな
い。
【００３８】増幅器装置ＰＡＡは、１対の差動ＮＰＮト
ランジスタＴＤ1 およびＴＤ2 を具備し、外部差動位相
調整制御信号ＰＡＳがそれらのベース電極に接続されて
いる。この差動入力信号ＰＡＳは、例えば前段のデジタ
ルアナログ変換器（図示されていない）によって供給さ
れる。トランジスタＴＤ1 およびＴＤ2 のエミッタの電
極は、ＮＰＮトランジスタＴＰＡのコレクタからエミッ
タへの経路と、接地端子ＧＮＤに接続された抵抗ＲＰＡ
との直列接続によって構成される定電流源に一緒に接続
される。一定の“バンドギャップ”バイアス電圧ＶＢＡ
は、トランジスタＴＰＡおよび抵抗ＲＰＡにおいて一定
の電流を維持するためにトランジスタＴＰＡのベース電
極に供給される。電源端子ＶＣＣは、それぞれ並列の抵
抗ＲＩ2およびＲＩ3 と直列の共通の抵抗ＲＩ1 を経由
してトランジスタＴＤ1 およびＴＤ2 のコレクタ電極に
接続される。トランジスタＴＤ1 およびＴＤ2 のコレク
タ電極は、それぞれＮＰＮのトランジスタＴＩ1 および
ＴＩ2 のベース電極に接続される。トランジスタＴＩ1
およびＴＩ2 は、それぞれ定電流源ＩＰ1 およびＩＰ2
を経由してＶＣＣ電源端子と接地端子ＧＮＤとの間に接
続されたコレクタ・エミッタ路を有するエミッタフォロ
アとして配置される。トランジスタＴＩ1 およびＴＩ2
のエミッタの電極は増幅器装置ＰＡＡの出力を構成し、
それにバイアス電圧を供給することによって電流源ＩＢ
1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を制御する。より詳
細には、トランジスタＴＩ1 のエミッタの電極は電流源
ＩＢ1およびＩＢ2 内に具備されるトランジスタのベー
ス電極に接続され、トランジスタＴＩ2 のエミッタの電
極は電流源ＩＡ1 およびＩＡ2 に接続される。
ランジスタＴＤ1 およびＴＤ2 を具備し、外部差動位相
調整制御信号ＰＡＳがそれらのベース電極に接続されて
いる。この差動入力信号ＰＡＳは、例えば前段のデジタ
ルアナログ変換器（図示されていない）によって供給さ
れる。トランジスタＴＤ1 およびＴＤ2 のエミッタの電
極は、ＮＰＮトランジスタＴＰＡのコレクタからエミッ
タへの経路と、接地端子ＧＮＤに接続された抵抗ＲＰＡ
との直列接続によって構成される定電流源に一緒に接続
される。一定の“バンドギャップ”バイアス電圧ＶＢＡ
は、トランジスタＴＰＡおよび抵抗ＲＰＡにおいて一定
の電流を維持するためにトランジスタＴＰＡのベース電
極に供給される。電源端子ＶＣＣは、それぞれ並列の抵
抗ＲＩ2およびＲＩ3 と直列の共通の抵抗ＲＩ1 を経由
してトランジスタＴＤ1 およびＴＤ2 のコレクタ電極に
接続される。トランジスタＴＤ1 およびＴＤ2 のコレク
タ電極は、それぞれＮＰＮのトランジスタＴＩ1 および
ＴＩ2 のベース電極に接続される。トランジスタＴＩ1
およびＴＩ2 は、それぞれ定電流源ＩＰ1 およびＩＰ2
を経由してＶＣＣ電源端子と接地端子ＧＮＤとの間に接
続されたコレクタ・エミッタ路を有するエミッタフォロ
アとして配置される。トランジスタＴＩ1 およびＴＩ2
のエミッタの電極は増幅器装置ＰＡＡの出力を構成し、
それにバイアス電圧を供給することによって電流源ＩＢ
1 、ＩＡ2 、ＩＢ2 、およびＩＡ1 を制御する。より詳
細には、トランジスタＴＩ1 のエミッタの電極は電流源
ＩＢ1およびＩＢ2 内に具備されるトランジスタのベー
ス電極に接続され、トランジスタＴＩ2 のエミッタの電
極は電流源ＩＡ1 およびＩＡ2 に接続される。
【００３９】温度変化によって抵抗およびトランジスタ
のベース・エミッタ間の電圧（ＶＢＥ）の変動の可能性
に対して補償するために、増幅器装置ＰＡＡは２つのフ
ィードバックブランチを具備する。出力位相ベクトルＶ
1 とＶ2 との間の角度を調節するために使用される位相
ベクトルｂ1 、ａ2 、ｂ2 、およびａ1 は異なる振幅を
有し、それらの和（或いは差）、即ちＶ1 およびＶ2 は
一定状態を維持する必要があるので、これらのブランチ
は共通モードのフィードバックを行う。
のベース・エミッタ間の電圧（ＶＢＥ）の変動の可能性
に対して補償するために、増幅器装置ＰＡＡは２つのフ
ィードバックブランチを具備する。出力位相ベクトルＶ
1 とＶ2 との間の角度を調節するために使用される位相
ベクトルｂ1 、ａ2 、ｂ2 、およびａ1 は異なる振幅を
有し、それらの和（或いは差）、即ちＶ1 およびＶ2 は
一定状態を維持する必要があるので、これらのブランチ
は共通モードのフィードバックを行う。
【００４０】各フィードバックブランチは電流源を具備
し、それぞれ接地ＧＮＤに接続される抵抗ＲＩ4 、ＲＩ
5 と直列のＮＰＮトランジスタＴＩ3 、ＴＩ4 のコレク
タ・エミッタ路を有する。トランジスタＴＩ3 、ＴＩ4
のコレクタ電極は抵抗ＲＩ1、ＲＩ2 、ＲＩ3 の共通接
合点に接続され、それらのベース電極は増幅器装置ＰＡ
Ａの出力、即ちトランジスタＴＩ1 およびＴＩ2 の各エ
ミッタの電極に接続される。
し、それぞれ接地ＧＮＤに接続される抵抗ＲＩ4 、ＲＩ
5 と直列のＮＰＮトランジスタＴＩ3 、ＴＩ4 のコレク
タ・エミッタ路を有する。トランジスタＴＩ3 、ＴＩ4
のコレクタ電極は抵抗ＲＩ1、ＲＩ2 、ＲＩ3 の共通接
合点に接続され、それらのベース電極は増幅器装置ＰＡ
Ａの出力、即ちトランジスタＴＩ1 およびＴＩ2 の各エ
ミッタの電極に接続される。
【００４１】電流源（ＴＩ3 、ＲＩ4 ）を流れる電流は
位相ベクトルｂ2 およびｂ1 に比例し、一方、電流源
（ＴＩ4 、ＲＩ5 ）を流れる電流は位相ベクトルａ1 お
よびａ2 に比例する。これらの電流の和は一定であり、
抵抗ＲＩ1 を横切る電圧降下を決定する。この電圧降下
は、エミッタフォロアのトランジスタＴＩ1 およびＴＩ
2 のベース電極における電圧を制御して、フィードバッ
クループが閉じられる。この方法において、ａ1 および
ａ2 の位相ベクトルの同量の減少に対応するｂ2および
ｂ1 の位相ベクトルの増加は正確に制御される。
位相ベクトルｂ2 およびｂ1 に比例し、一方、電流源
（ＴＩ4 、ＲＩ5 ）を流れる電流は位相ベクトルａ1 お
よびａ2 に比例する。これらの電流の和は一定であり、
抵抗ＲＩ1 を横切る電圧降下を決定する。この電圧降下
は、エミッタフォロアのトランジスタＴＩ1 およびＴＩ
2 のベース電極における電圧を制御して、フィードバッ
クループが閉じられる。この方法において、ａ1 および
ａ2 の位相ベクトルの同量の減少に対応するｂ2および
ｂ1 の位相ベクトルの増加は正確に制御される。
【００４２】上記の位相シフタは完全な差動装置として
説明されたが、シングルエンド回路を使用することによ
って同様の結果を得ることも可能である。しかしなが
ら、差動回路は、入来する信号が歪んだ場合に電源雑音
および第２高調波の排除を改善する効果を有する。
説明されたが、シングルエンド回路を使用することによ
って同様の結果を得ることも可能である。しかしなが
ら、差動回路は、入来する信号が歪んだ場合に電源雑音
および第２高調波の排除を改善する効果を有する。
【００４３】本発明の位相シフタの好ましい実施例にお
いて、４つの差動増幅器Ｂ1 、Ａ2、Ｂ2 、Ａ1 はそれ
ぞれ、以下で説明されるように、帯域幅を広げるために
二重差動増幅器対によって置換される。
いて、４つの差動増幅器Ｂ1 、Ａ2、Ｂ2 、Ａ1 はそれ
ぞれ、以下で説明されるように、帯域幅を広げるために
二重差動増幅器対によって置換される。
【００４４】差動増幅器の帯域幅は、カスコード構造を
使用することによって有効に最適化できることは既に知
られている。そのようなカスコード構造は概して、差動
増幅器の上部に共通ベーストランジスタ段を加えること
によって、即ち差動増幅器の２つのトランジスタのコレ
クタ電極に共通ベーストランジスタを接続することによ
って得られる。しかしながら、ここでは電源電圧が３ボ
ルトに制限されているので、電源端子ＶＣＣと接地端子
ＧＮＤとの間にそのようなトランジスタの追加のレベル
を加えるための余裕は残されていない。従って、帯域幅
に関して同様の効果を得るために、上記の差動増幅器Ｂ
1 、Ａ2 、Ｂ2 、Ａ1 は、二重差動増幅器対によって効
果的に置換され、関連した各電流源ＩＢ1 、ＩＡ2 、Ｉ
Ｂ2 、ＩＡ1 は二重テール電流源によって置換される。
図４に示されるそのような構造は、上の負荷抵抗ＳＲ1
乃至ＳＲ4 に相当する負荷抵抗ＳＲＡ、ＳＲＢも具備
し、一般にＤＤＰＡと呼ばれている。
使用することによって有効に最適化できることは既に知
られている。そのようなカスコード構造は概して、差動
増幅器の上部に共通ベーストランジスタ段を加えること
によって、即ち差動増幅器の２つのトランジスタのコレ
クタ電極に共通ベーストランジスタを接続することによ
って得られる。しかしながら、ここでは電源電圧が３ボ
ルトに制限されているので、電源端子ＶＣＣと接地端子
ＧＮＤとの間にそのようなトランジスタの追加のレベル
を加えるための余裕は残されていない。従って、帯域幅
に関して同様の効果を得るために、上記の差動増幅器Ｂ
1 、Ａ2 、Ｂ2 、Ａ1 は、二重差動増幅器対によって効
果的に置換され、関連した各電流源ＩＢ1 、ＩＡ2 、Ｉ
Ｂ2 、ＩＡ1 は二重テール電流源によって置換される。
図４に示されるそのような構造は、上の負荷抵抗ＳＲ1
乃至ＳＲ4 に相当する負荷抵抗ＳＲＡ、ＳＲＢも具備
し、一般にＤＤＰＡと呼ばれている。
【００４５】ＤＤＰＡは、差動入力端子ＩＮ＋とＩＮ
−、および上の装置の出力端子Ｏ1 或いはＯ2 に相当す
る差動出力端子ＯＵＴ＋とＯＵＴ−を有する。二重差動
対構造ＤＤＰＡにおいて、上記の電流源ＩＢ1 、ＩＡ2
、ＩＢ2 、或いはＩＡ1 は、二重テール電流源によっ
て、即ち各々がバイアスＮＰＮトランジスタのコレクタ
・エミッタ路と接地端子ＧＮＤに接続されている抵抗と
の直列接続を含む２つの並列電流分路によって置換され
る。２つの電流分路は、それらのバイアストランジスタ
のベース電極を介して同時に制御される。各電流分路
は、それぞれ負荷抵抗ＳＲＡ、ＳＲＢと直列のＮＰＮト
ランジスタＴ2 、Ｔ3 のエミッタ・コレクタ路を含む増
幅器の別々の分路を経由して電源端子ＶＣＣに結合され
る。出力端子ＯＵＴ＋、ＯＵＴ−は、トランジスタＴ2
、Ｔ3 のコレクタ電極と関係する負荷抵抗ＳＲＡ、Ｓ
ＲＢとの接合点にそれぞれ接続される。各分路（Ｔ2 、
ＳＲＡ）、および（Ｔ3 、ＳＲＢ）は、それぞれトラン
ジスタＴ2 、Ｔ3 のエミッタ電極と電源端子ＶＣＣとの
間に第２のトランジスタＴ1 、Ｔ4 のエミッタ・コレク
タ路を有する第２の分路が並列に接続される。トランジ
スタＴ2 およびＴ3 のベース電極は、キャパシタＣを経
由して、各コレクタ電極、即ち出力端子ＯＵＴ＋および
ＯＵＴ−に相互接続されて結合される。差動入力端子Ｉ
Ｎ＋およびＩＮ−はトランジスタＴ1 およびＴ4 のベー
ス電極に接続され、このベース電極はキャパシタＣを経
由して各トランジスタのコレクタ電極にも接続される。
トランジスタＴ1 およびＴ4 のベース電極は、高いイン
ピーダンスの抵抗Ｒを経由してトランジスタＴ2 および
Ｔ3 のベース電極にもそれぞれ接続され、それによって
ＤＣベース電流は、ＡＣ入力信号に影響を及ぼすことな
く、トランジスタＴ2 およびＴ3のベースに供給され
る。
−、および上の装置の出力端子Ｏ1 或いはＯ2 に相当す
る差動出力端子ＯＵＴ＋とＯＵＴ−を有する。二重差動
対構造ＤＤＰＡにおいて、上記の電流源ＩＢ1 、ＩＡ2
、ＩＢ2 、或いはＩＡ1 は、二重テール電流源によっ
て、即ち各々がバイアスＮＰＮトランジスタのコレクタ
・エミッタ路と接地端子ＧＮＤに接続されている抵抗と
の直列接続を含む２つの並列電流分路によって置換され
る。２つの電流分路は、それらのバイアストランジスタ
のベース電極を介して同時に制御される。各電流分路
は、それぞれ負荷抵抗ＳＲＡ、ＳＲＢと直列のＮＰＮト
ランジスタＴ2 、Ｔ3 のエミッタ・コレクタ路を含む増
幅器の別々の分路を経由して電源端子ＶＣＣに結合され
る。出力端子ＯＵＴ＋、ＯＵＴ−は、トランジスタＴ2
、Ｔ3 のコレクタ電極と関係する負荷抵抗ＳＲＡ、Ｓ
ＲＢとの接合点にそれぞれ接続される。各分路（Ｔ2 、
ＳＲＡ）、および（Ｔ3 、ＳＲＢ）は、それぞれトラン
ジスタＴ2 、Ｔ3 のエミッタ電極と電源端子ＶＣＣとの
間に第２のトランジスタＴ1 、Ｔ4 のエミッタ・コレク
タ路を有する第２の分路が並列に接続される。トランジ
スタＴ2 およびＴ3 のベース電極は、キャパシタＣを経
由して、各コレクタ電極、即ち出力端子ＯＵＴ＋および
ＯＵＴ−に相互接続されて結合される。差動入力端子Ｉ
Ｎ＋およびＩＮ−はトランジスタＴ1 およびＴ4 のベー
ス電極に接続され、このベース電極はキャパシタＣを経
由して各トランジスタのコレクタ電極にも接続される。
トランジスタＴ1 およびＴ4 のベース電極は、高いイン
ピーダンスの抵抗Ｒを経由してトランジスタＴ2 および
Ｔ3 のベース電極にもそれぞれ接続され、それによって
ＤＣベース電流は、ＡＣ入力信号に影響を及ぼすことな
く、トランジスタＴ2 およびＴ3のベースに供給され
る。
【００４６】トランジスタＴ2 およびＴ3 のエミッタが
トランジスタＴ1 およびＴ4 の低いインピーダンスのエ
ミッタから駆動されることを除いて、中間のベース節点
が入力端子ＩＮ＋／ＩＮ−において平衡された入力に対
して実質的に接地されるので、２つのトランジスタＴ2
およびＴ3 は共通ベーストランジスタとして動作する。
しかし、少なくともコレクタ・ベース間のキャパシタに
よるミラー効果はなくなり、帯域は二重テール電流を犠
牲にすることによって拡大される。
トランジスタＴ1 およびＴ4 の低いインピーダンスのエ
ミッタから駆動されることを除いて、中間のベース節点
が入力端子ＩＮ＋／ＩＮ−において平衡された入力に対
して実質的に接地されるので、２つのトランジスタＴ2
およびＴ3 は共通ベーストランジスタとして動作する。
しかし、少なくともコレクタ・ベース間のキャパシタに
よるミラー効果はなくなり、帯域は二重テール電流を犠
牲にすることによって拡大される。
【００４７】本発明の原理は特定の装置に関して上で説
明されたが、この説明は例示的に行われ、本発明の範囲
を制限するものではないことが明白に理解されるであろ
う。
明されたが、この説明は例示的に行われ、本発明の範囲
を制限するものではないことが明白に理解されるであろ
う。
【図１】本発明の調節可能な直交位相シフタの概略図。
【図２】図１の位相シフタにおいて使用される信号の位
相ベクトル図。
相ベクトル図。
【図３】図１の位相シフタの詳細図。
【図４】図１の増幅器の好ましい実施例の回路図。
フロントページの続き (72)発明者 エリック・デュビビエ ベルギー国、ベー − 6150 アンダーリ ュエス、リュ・ジュール・デストレー 194 (72)発明者 ダニエル・サラーツ ベルギー国、ベー − 3200 アールスホ ット、デュベークストラート 122
Claims (9)
- 【請求項１】 テール電流源に結合され、差動入力端子
および差動出力端子を有する差動増幅器において、 前記テール電流源が並列の第１および第２の電流分路を
具備する二重可変テール電流源であり、各電流分路がバ
イアストランジスタの主電流路と抵抗との直列接続によ
って構成され、両方の電流分路の前記バイアストランジ
スタが１つの制御信号によって同時に制御され、 前記差動増幅器が、それぞれ前記第１および第２の電流
分路に接続されている第１および第２の並列の分路を具
備する１対の二重差動増幅器であり、前記並列の分路の
それぞれが負荷抵抗と制御電極が相互接続された第１の
トランジスタの主電流路との直列接続を具備し、さらに
前記１対の二重差動増幅器がそれぞれ前記第１および第
２の分路と並列の第２のトランジスタの主電流路によっ
て構成され第３および第４の分路を具備し、第２のトラ
ンジスタの制御電極がそれぞれ前記差動増幅器の前記入
力端子の１つを構成し、前記負荷抵抗と前記第１のトラ
ンジスタとの接続点が前記差動増幅器の前記出力端子を
構成していることを特徴とする差動増幅器。 - 【請求項２】 前記第１のトランジスタの相互接続され
た制御電極が、各第２の抵抗を介して前記第２のトラン
ジスタの制御電極、および各キャパシタを介して負荷抵
抗と前記第１のトランジスタとの接続点の両方に接続さ
れている請求項１記載の差動増幅器。 - 【請求項３】 全ての前記トランジスタがバイポーラト
ランジスタである請求項１記載の差動増幅器。 - 【請求項４】 入力端子と、直交する第１および第２の
出力信号をそれぞれ出力する第１および第２の出力端子
とを有する調節可能な直交位相シフタであって、前記入
力端子が第１のフィルタ回路と第１の差動増幅器と第１
の加算回路との縦続接続によって前記第１の出力端子に
結合されると共に、第２のフィルタ回路と第２の差動増
幅器と第２の加算回路との縦続接続によって前記第２の
出力端子に結合され、前記第１のフィルタ回路と前記第
１の差動増幅器との接続点が第３の差動増幅器を介して
前記第２の加算回路に結合され、前記第２のフィルタ回
路と前記第２の差動増幅器との接合点が、第４の差動増
幅器を介して前記第１の加算回路に結合され、前記第１
の加算回路が、前記第１および第４の差動増幅器の出力
信号を減算することによって前記第１の出力信号を供給
し、前記第２の加算回路が、前記第２および第３の差動
増幅器の出力信号を加算するとによって前記第２の出力
信号を供給する直交位相シフタにおいて前記第１、第
２、第３、第４の差動増幅器として使用され、 それぞれの差動増幅器の可変テール電流源のバイアスト
ランジスタが位相調整信号である前記制御信号によって
制御されることを特徴とする請求項１記載の差動増幅
器。 - 【請求項５】 前記第１、第２、第３、および第４の差
動増幅器が差動増幅構造を介して前記位相調整信号によ
って制御されるように調整され、その第１の出力が前記
第１および第３の差動増幅器の可変テール電流源を制御
し、その第２の出力が前記第２および第４の差動増幅器
の可変テール電流源を制御する請求項４記載の差動増幅
器。 - 【請求項６】 前記差動増幅装置が、前記位相調整信号
によって差動的に制御される第１および第２の調節回路
を具備し、前記第１の調節回路が、前記第１および第３
の差動増幅器の可変テール電流源を制御し、前記第２の
調節回路が前記第２および第４の差動増幅器の可変テー
ル電流源を制御し、前記差動増幅構造が前記第１の調節
回路によって制御される第１の電流源と前記第２の調節
回路によって制御される第２の電流源とを具備し、前記
第１および第２の電流源が前記第１および第２の調節回
路をフィードバックによって制御する請求項５記載の差
動増幅器。 - 【請求項７】 前記第１および第２の調節回路のトラン
ジスタがエミッタフォロアとして接続されている請求項
６記載の差動増幅器。 - 【請求項８】 前記第１の加算回路において、前記第１
の差動増幅器の第１の出力が前記第４の差動増幅器の第
２の出力に接続され、前記第１の差動増幅器の第２の出
力が前記第４の差動増幅器の第１の出力に接続され、前
記第２の加算回路において、前記第２の差動増幅器の第
１の出力が前記第３の差動増幅器の第１の出力に接続さ
れ、前記第２の差動増幅器の第２の出力が前記第３の差
動増幅器の第２の出力に接続され、前記第１の出力が前
記差動増幅器の正の出力であり、前記第２の出力が前記
差動増幅器の負の出力である請求項４記載の差動増幅
器。 - 【請求項９】 前記第１のフィルタ回路が平衡な抵抗キ
ャパシタ積分器であり、前記第２のフィルタ回路が平衡
なキャパシタ抵抗微分器である請求項４記載の差動増幅
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE94202939.8 | 1994-10-11 | ||
| EP94202939A EP0707379A1 (en) | 1994-10-11 | 1994-10-11 | Tunable quadrature phase shifter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316748A true JPH08316748A (ja) | 1996-11-29 |
Family
ID=8217269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7263321A Pending JPH08316748A (ja) | 1994-10-11 | 1995-10-11 | 差動増幅器およびそれを使用する調節可能な直交位相シフタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5625318A (ja) |
| EP (1) | EP0707379A1 (ja) |
| JP (1) | JPH08316748A (ja) |
| CA (1) | CA2159877A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880627A (en) * | 1995-12-27 | 1999-03-09 | Texas Instruments Incorporated | Low power op-amp circuit with boosted bandwidth |
| GB9626229D0 (en) * | 1996-12-18 | 1997-02-05 | Plessey Semiconductors Ltd | Image-reject mixer arrangements |
| GB9721384D0 (en) * | 1997-10-08 | 1997-12-10 | Phoenix Vlsi Consultants | Phase locked loop |
| US5939918A (en) * | 1997-12-23 | 1999-08-17 | Northern Telecom Limited | Electronic phase shifter |
| US6115466A (en) * | 1998-03-12 | 2000-09-05 | Westell Technologies, Inc. | Subscriber line system having a dual-mode filter for voice communications over a telephone line |
| US6144735A (en) * | 1998-03-12 | 2000-11-07 | Westell Technologies, Inc. | Filters for a digital subscriber line system for voice communication over a telephone line |
| US6285865B1 (en) * | 1998-11-12 | 2001-09-04 | Broadcom Corporation | System and method for on-chip filter tuning |
| TW488138B (en) * | 1999-06-30 | 2002-05-21 | Texas Instruments Inc | ISI-rejecting differential receiver |
| US6137880A (en) * | 1999-08-27 | 2000-10-24 | Westell Technologies, Inc. | Passive splitter filter for digital subscriber line voice communication for complex impedance terminations |
| GB2357202B (en) * | 1999-12-09 | 2004-04-14 | Ericsson Telefon Ab L M | Receiver circuit |
| US6252457B1 (en) * | 1999-12-28 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier circuit |
| US7327406B2 (en) | 2001-10-16 | 2008-02-05 | Rfstream Corporation | Methods and apparatus for implementing a receiver on a monolithic integrated circuit |
| US7199844B2 (en) | 2002-05-28 | 2007-04-03 | Rfstream Corporation | Quadratic nyquist slope filter |
| WO2003103131A2 (en) * | 2002-05-29 | 2003-12-11 | Ukom, Inc. | Image rejection quadratic filter |
| WO2003103143A1 (en) | 2002-05-29 | 2003-12-11 | Ukom, Inc. | Methods and apparatus for tuning using successive aproximation |
| US6882245B2 (en) | 2002-06-05 | 2005-04-19 | Rf Stream Corporation | Frequency discrete LC filter bank |
| GB2410141B (en) * | 2002-07-24 | 2006-03-15 | Sirific Wireless Corp | Multi-standard amplifier |
| US6940365B2 (en) | 2003-07-18 | 2005-09-06 | Rfstream Corporation | Methods and apparatus for an improved discrete LC filter |
| US7298195B2 (en) * | 2005-03-31 | 2007-11-20 | Agere Systems Inc. | Methods and apparatus for improved phase switching and linearity in an analog phase interpolator |
| US7271647B2 (en) * | 2005-08-22 | 2007-09-18 | Mediatek, Inc. | Active polyphase filter |
| US7764091B2 (en) * | 2008-07-31 | 2010-07-27 | Freescale Semiconductor, Inc. | Square to pseudo-sinusoidal clock conversion circuit and method |
| US7928788B2 (en) * | 2008-07-31 | 2011-04-19 | Freescale Semiconductor, Inc. | Double-balanced sinusoidal mixing phase interpolator circuit and method |
| US8452253B2 (en) * | 2010-07-20 | 2013-05-28 | Broadcom Corporation | Compact low-power receiver including transimpedance amplifier, digitally controlled interface circuit, and low pass filter |
| KR102457465B1 (ko) * | 2020-05-22 | 2022-10-21 | 한국전자통신연구원 | 빔의 부엽 제어 기능을 갖는 위상 변환 회로 및 그 동작 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754409A (en) * | 1980-09-18 | 1982-03-31 | Toshiba Corp | Signal interruption circuit |
| EP0133618B1 (de) * | 1983-07-29 | 1987-07-08 | Deutsche ITT Industries GmbH | Monolithisch integrierte Transistor-Hochfreqzenz-Quarzoszillatorschaltung |
| US4806792A (en) * | 1987-07-01 | 1989-02-21 | Digital Equipment Corporation | Differential amplifier circuit |
| US4745370A (en) * | 1987-08-03 | 1988-05-17 | Motorola, Inc. | Adjustable phase shift circuit |
| US4774475A (en) * | 1987-12-07 | 1988-09-27 | Tektronix, Inc. | Linearized differential fT doubler amplifier |
| GB2239141B (en) * | 1989-12-15 | 1993-05-12 | Stc Plc | Phase splitter arrangement |
| WO1991010286A1 (en) * | 1989-12-27 | 1991-07-11 | Alcatel N.V. | Phase shifter |
| EP0608577A1 (en) * | 1993-01-28 | 1994-08-03 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | GMSK modulator with automatic calibration |
-
1994
- 1994-10-11 EP EP94202939A patent/EP0707379A1/en not_active Withdrawn
-
1995
- 1995-10-04 CA CA002159877A patent/CA2159877A1/en not_active Abandoned
- 1995-10-10 US US08/541,904 patent/US5625318A/en not_active Expired - Fee Related
- 1995-10-11 JP JP7263321A patent/JPH08316748A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0707379A1 (en) | 1996-04-17 |
| US5625318A (en) | 1997-04-29 |
| CA2159877A1 (en) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08316748A (ja) | 差動増幅器およびそれを使用する調節可能な直交位相シフタ | |
| JP4701346B2 (ja) | ワイヤレス通信装置の送信パス用の補償手段を有する直接変換デバイス | |
| US7035616B2 (en) | Two-stage variable-gain mixer employing shunt feedback | |
| US6392487B1 (en) | Variable gain amplifier | |
| US5872475A (en) | Variable attenuator | |
| US7279979B2 (en) | Method and arrangement for adjusting an output impedance of a power amplifier | |
| JP4601615B2 (ja) | システム | |
| JP4071395B2 (ja) | 利得可変増幅器 | |
| US8963612B1 (en) | Multiple mode RF circuit | |
| US6653902B1 (en) | Amplifier power control circuit | |
| KR20020025701A (ko) | 증폭회로 | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| WO2023046109A1 (zh) | 一种移相器和移相方法 | |
| WO2003090344A1 (en) | Method and/or apparatus for controlling a common-base amplifier | |
| US20040174199A1 (en) | Multiplier circuit | |
| EP1289124B1 (en) | Stacked modulator and automatic gain control amplifier | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP2005057745A (ja) | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 | |
| KR100467002B1 (ko) | 액티브필터회로 | |
| JP2000134046A (ja) | 電流増幅器 | |
| US9667211B1 (en) | Variable gain and slope active topology | |
| GB2371697A (en) | Scaled current sinks for a cross-coupled low-intermodulation RF amplifier | |
| RU2053592C1 (ru) | Усилитель | |
| EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
| CN115361030B (zh) | 一种增益可调的发射机 |