JP4701346B2 - ワイヤレス通信装置の送信パス用の補償手段を有する直接変換デバイス - Google Patents

Description

本発明は、ワイヤレス通信装置の送信パスに関し、より正確には、直接変換アーキテクチャを有する送信パスにおけるベースバンドアナログＩ／Ｑ信号の無線周波数（ＲＦ）変換に関する。

ここで、“Ｉ信号”は、同相成分信号を意味し、“Ｑ信号”は、直交成分信号を意味する。

直接変換アーキテクチャを有するいくつかの変換デバイスにおいて、差動アナログＩ／Ｑ電圧である入力ベースバンド信号は、一対の直交ミキサを備えるスイッチコア内の局部発振器（ＬＯ：local oscillator）によって供給されたサインおよびコサインＲＦ搬送波による乗算によって、ＲＦ信号に変換される。

この種の直接変換は、位相および振幅情報の両方を含むＲＦ信号の生成を可能にし、ＧＳＭ、ＥＤＧＥ、ＷＣＤＭＡおよびＯＦＤＭなどの広範囲の無線規格に適している。直接変換は、簡素な回路をもたらし、特定数の条件（または要求）が満たされる限り、適切な性能を提供し、特に、
―許容可能な信号／雑音性能を達成する、十分なＩ／Ｑ信号の事前調整、
―いわゆる“影像スペクトル”を減少する、ＩおよびＱチャンネルの間の良好な整合、
―影像スペクトルを減少させるＬＯサインおよびコサインパスの間の良好な位相整合、
―搬送波リークを減少させる、低い直流（ＤＣ）不整合またはオフセット、
―望まれない出力スペクトル劣化を避ける良好なＲＦ分離、
―スペクトル成長を避ける、ベースバンド回路内の低い高調波歪み、
―出力電力の範囲をカバーする信号を供給するためのミキサの前後の利得制御、
を提供する。

当業者に知られるように、これらのいくつかの条件（または要求）は、対立している。例えば、整合されたトランジスタのサイズを大きく選択して、ｉ）ランダムなリソグラフィ誤差を減少し、次いで不整合を減少し、かつｉｉ）デバイス面積を増加させ、１／ｆ雑音寄与を減少させることが可能であるが、同時に、サイズを小さく選択して、寄生キャパシタンスを減少させ、開ループ利得×帯域幅の積（product）を増加させる必要がある。

従って、このような直接変換アーキテクチャに要求される回路を実施する場合、高い性能が必要とされる多くのケースで、電子構成要素の寸法、またはトランジスタ構造の選択は、適切な最適条件を見出すための対立する要求の間での妥協の結果から行われる。

よって、本発明の目的は、この状況を改善することであり、より正確には、導入される妥協の数を可能な限り減少させて、上述の対立する条件（または要求）を解決することである。

この目的のために、本発明は、ワイヤレス通信装置の送信パスにおいて、ベースバンドアナログＩ／Ｑ入力信号を無線周波数（ＲＦ）信号に変換するための変換デバイスを提供し、変換デバイスは、
―第１および第２の処理パスであって、
≫入力信号の第１または第２の部分を受信するように構成された入力ノードと、
≫入力ノードに接続され、入力信号の第１または第２の部分を表す入力電流を供給するように構成された入力パスと、
≫入力電流の供給を受ける第１の入力と、コモンモード電流の供給を受ける第２の入力とを備え、増幅信号を出力するように構成された増幅手段と、
≫増幅信号から、第１および第２の電流を供給するように構成されており、この第１の電流は、増幅手段の第１の入力に接続された負のフィードバックパスに供給され、入力電流にほぼ等しく、この第２の電流は、第１の電流の選択されたスケーリングされたコピーであり、入力信号の第１および第２の部分の間の電圧差を表す、トランスコンダクタと、
をそれぞれが備える第１および第２の処理パスと、
―第１および第２の処理パスの入力ノードに接続され、入力信号の第１および第２の部分から、コモンモード電流を供給し、各増幅手段の第２の入力に供給を行なうように構成されたコモンモード入力パスと、
―トランスコンダクタのうちの選択された１つによって供給された第２の電流を、選択された無線周波数で、局部発振器搬送波と混合して、入力信号を表す第１または第２の出力ＲＦ信号を供給するように構成されたスイッチコアと、
を備える。

本発明に係る変換デバイスは、個別にまたは組み合わせて考慮される追加の特性を含んでもよく、特に、
―各入力パスは、選択された抵抗の抵抗構造を備えてもよく、前記抵抗構造は、互いに同じものであり、
≫各抵抗構造は、スイッチトレジスタ構造であってもよく、
≫コモンモードパスは、選択された抵抗を有し、第１の処理パスの入力ノードに接続された第１の端子と、第２の端子とを有する第１の抵抗構造と、選択された抵抗を有し、第２の処理パスの入力ノードに接続された第１の端子と、第２の端子とを有する第２の抵抗構造と、を備えてもよく、前記抵抗構造は、同一のものであり、これらの間に、前記第２の端子は接続されて、これらの間で、増幅手段の第２の入力に接続されたコモンモードノードを定義し、
≫各抵抗構造は、スイッチトレジスタ構造であってもよく、
≫コモンモードパスは、コモンモードノードに接続された容量構造を備えてもよく、
―変形において、各入力パスは、ｉ）直列に接続され、第１および第２の選択された抵抗を有する、第１および第２の抵抗構造であって、前記第１の抵抗構造は、互いに同じものであり、前記第２の抵抗構造は、互いに同じものである、第１および第２の抵抗構造と、 ｉｉ）容量構造であって、第１および第２の抵抗構造の間に接続された第１の端子と、第２の端子とを有し、前記第２の端子は、前記容量構造の間で接続されている、容量構造と、を備えてもよく、
≫少なくとも各第１の抵抗構造は、スイッチトレジスタ構造であってもよく、
―補助増幅手段は、増幅手段の第１の入力の前で、入力パスにそれぞれ接続された、第１および第２の入力と、増幅手段の出力とそれぞれ並列に接続された、第１および第２の出力と、を備えてもよく、
≫この補助増幅手段は、ｉ）第１のバイアスＤＣ電流を供給するように構成された、第１のバイアスパスと、ｉｉ）その第１および第２の入力および第１のバイアスパスに、それぞれ接続され、その第１および第２の出力を、それぞれ定義する、第１および第２のトランジスタと、を備えてもよく、
・この第１のバイアスパスは、選択された抵抗の抵抗構造を備えてもよく、
≫各増幅手段は、ｉ）入力電流、コモンモード電流および第２のバイアスＤＣ電流から駆動電流を供給するように構成された入力差動ステージと、ｉｉ）駆動電流から増幅された信号を供給するように構成された電流ミラーステージと、ｉｉｉ）入力差動ステージに、第２のバイアスＤＣ電流を供給するための第２のバイアスパスと、を備えてもよく、
≫各第２のバイアスパスは、選択された抵抗の抵抗構造を備えてもよく、前記抵抗構造は、同一のものであり、
・各抵抗構造は、スイッチトレジスタ構造であってもよく、
―各トランスコンダクタは、ｉ）第３のバイアスＤＣ電流を供給するための第３のバイアスパスと、ｉｉ）並列に接続された第１および第２の電圧制御電流源であって、第１の電圧制御電流源は、出力増幅信号および第３のバイアスＤＣ電流から、第１の電流を供給するように構成され、第２の電圧制御電流源は、出力増幅信号から第２の電流を供給するように構成されている、第１および第２の電圧制御電流源と、を備えてもよく、
≫各トランスコンダクタは、また、第１の電圧制御電流源と並列に接続された容量構造を備えてもよく、
―スイッチコアは、ダブルバランスミキサ構造を定義するように共に構成された２つのミキサを備えてもよい。

本発明は、また、ワイヤレス通信装置の送信パスにおいて、ベースバンドアナログＩ／Ｑ入力信号を、ＲＦ信号に変換するためのコンバータを提供し、コンバータは、２つの上述したものなどの変換デバイスを備え、変換デバイスは、直交位相関係を有する異なる入力信号の供給を受け、直交位相関係を有する異なる局部発振器ＲＦ搬送波の供給を受けるそれぞれのトランスコンダクタを有する。

本発明は、また、上述したものなどの制御デバイスまたはコンバータを備えるワイヤレス通信装置を提供する。

このような装置は、例えば携帯電話であってもよい。

発明を実施するための形態

本発明の他の特徴および利点は、以下の詳細な明細書および添付の図面を考察することにより、明らかとなるであろう。

添付の図面は、本発明の完成だけでなく、必要に応じて、その定義への寄与にも役立つものである。

図１に概略的に示されるように、直接変換アーキテクチャにおいて、ワイヤレス通信装置の送信パスＴＰは、デジタルベースバンドプロセッサ（またはデバイス）ＢＢＤと、ベースバンドおよび音声インターフェイスデバイスＢＡＩと、無線周波数（ＲＦ）デバイスＲＦＤと、電力増幅器ＰＡとを主に備える。

以下の説明では、ワイヤレス通信装置は携帯電話であるとみなし、これは例えば、ＧＳＭまたはＧＰＲＳ／ＥＤＧＥあるいはＵＭＴＳの携帯電話であり、位相および／または振幅変調信号を送信（および受信）するように構成されている。しかし、本発明は、この種の装置に限定されない。本発明は、例えば通信デバイスを備えるラップトップまたはＰＤＡ（Personal Digital Assistant）であってもよい。

送信方向のために、（例えば）携帯電話のデジタルベースバンドデバイスＢＢＤは、スピーチコーダと、チャンネルコーダと、インターリーバと、暗号化器とを主に備える。ベースバンドおよび音声インターフェイスデバイスＢＡＩは、変調器Ｍと、無線周波数デバイスＲＦＤとインターフェイシングするデジタル−アナログコンバータＤＡＣと、を主に備える。変調器Ｍは、例えば、８ＰＳＫまたはＧＭＳＫ Ｉ／Ｑ変調器であってもよい。無線周波数デバイスＲＦＤの送信部は、フィルタと、利得ステージと、電力増幅器ＰＡに接続された、本発明に係るコンバータＣＶ（または変換デバイスＣＤ）とを主に備える。最後に、電力増幅器ＰＡは、無線周波数アンテナＡＮに接続されている。

デジタルベースバンドプロセッサＢＢＤ、ＢＡＩおよび無線周波数（ＲＦ）デバイスＲＦＤは、同一チップ上、または個別のチップ上に定義してもよく、あるいはこれら３つのデバイスのうち２つの任意の組合せを、同一チップ上に定義してもよい。よって、（これらが同一チップに集積されている場合）これらを互いに“チップ対チップ接続モード”または“ブロック対ブロック接続モード”で接続してもよい。

本発明は、変調器Ｍによって供給されたベースバンドアナログＩ／Ｑ信号を、無線周波数（ＲＦ）信号に変換するように構成されたコンバータＣＶ（または変換デバイスＣＤ）を提供することを目的としている。

このコンバータＣＶは、以下に図３〜図６を参照して説明されるデバイスなどの、１つのみの変換デバイスＣＤを備える。

しかし、図２に示されるように、コンバータＣＶは、短側波帯の周波数変換を可能にするために、２つの変換デバイスＣＤ１およびＣＤ２を備えてもよい。この場合、第１のＣＤ１および第２のＣＤ２変換デバイスは、直交位相関係を有する異なる入力信号（Ｉ＋，Ｉ−）および（Ｑ＋，Ｑ−）、および直交位相関係を有する異なる局部発振器ＲＦ搬送波の供給を受ける。第１のＣＤ１および第２のＣＤ２変換デバイスは、それぞれ、転送するためのＲＦ電流（信号）を供給する第１および第２の出力を備える。第１の変換デバイスＣＤ１の第１の出力、および第２の変換デバイスＣＤ２の第２の出力によって供給される、ＲＦ電流（信号）は、電流加算ノードである、第１の加算器ＡＤ１内で結合される。第１の変換デバイスＣＤ１の第２の出力、および第２の変換デバイスＣＤ２の第１の出力によって供給される、ＲＦ電流（信号）は、電流加算ノードである、第２の加算器ＡＤ２によって組み合わさる。

このようなコンバータＣＶは、例えばトランシーバで使用することができる。

ここで、図３を参照して、本発明に係る変換デバイスＣＤを詳細に説明する。

変換デバイスＣＤは、第１のＰＰ１および第２のＰＰ２処理パスと、第１のＰＰ１および第２のＰＰ２処理パスに接続されるコモンモード入力パスＣＩＰと、第１のＰＰ１および第２のＰＰ２処理パスに接続されるスイッチコアＳＣとを備える。

第１のＰＰ１および第２のＰＰ２処理パスは、それぞれベースバンドアナログ同相成分差動信号“Ｉ＋”またはベースバンドアナログ直交成分信号“Ｑ＋”と、ベースバンドアナログ同相成分差動信号“Ｉ−”またはベースバンドアナログ直交成分信号“Ｑ−”とを受信するが、同一のものである。

これらのベースバンドアナログＩ／Ｑ信号は、第１のＰＰ１および第２のＰＰ２処理パスの入力ノードＩＮ１およびＩＮ２にそれぞれ印加される電圧である。

各処理パスＰＰｉ（ここでｉ＝１または２）は、入力パスＩＰｉ（ＩＰ１またはＩＰ２）を備え、入力パスＩＰｉは、入力ノードＩＮｉに接続されており、ベースバンドアナログ入力信号ＩまたはＱを表す入力電流を供給するように構成されている。

実施形態の一例において、各入力パスＩＰｉは、１つの抵抗構造を備える。これら２つの抵抗構造の抵抗値は、同一である。

図４に示される実施形態の他の例において、各入力パスＩＰｉは、フィルタリングを提供するための抵抗および容量構造の両方を備えてもよい。入力パスＩＰ１およびＩＰ２の容量構造を互いに結合して、異なる信号パスを提供してもよい。

また、いくつかの抵抗構造の代わりに、スイッチトレジスタ構造を使用して、複数のパスの間の選択を可能にし、例えば、フィルタ帯域幅を設定する、および／または信号利得を選択することも可能である。

各処理パスＰＰｉは、また、対応する入力パスＩＰｉにより供給された入力電流の供給を受ける第１の入力と、コモンモード入力パスＣＩＰによって供給されたコモンモード電流の供給を受ける第２の入力とを備える、増幅器Ａｉ（Ａ１またはＡ２）を備える。

各増幅器Ａｉは、増幅信号を供給する１つの出力を備える。

これら２つの増幅器Ａ１およびＡ２は、同一のものであり、選択された利得を有する。

以下に詳細に述べるように、各増幅器Ａｉは、演算増幅器であってもよい。

各処理パスＰＰｉは、また、対応する増幅器Ａｉによって供給された増幅された信号から、第１および第２の電流を供給するように構成されたトランスコンダクタＴｉ（Ｔ１またはＴ２）を備える。トランスコンダクタＴ１およびＴ２は、同一のものである。

各トランスコンダクタＴｉは、（電圧である）増幅信号を、第１および第２の電流に変換する。第１の電流は、対応する増幅器Ａｉの第１の入力に接続された負のフィードバックパスに供給される。第２の電流は、第１の電流のスケーリングされたコピーであり、スイッチコアＳＣを対象としている。

負のフィードバックは、増幅器Ａｉの第１の入力において、仮想グランドノードＶＧＮｉを生成するように選択される。このようにして、増幅器Ａｉが十分な利得を有することを考慮すると、対応するトランスコンダクタＴｉから出力される第１の電流は、対応する入力パスＩＰｉによって供給（またはそれを通して供給）される電流に、基本的に等しくなるよう強制される。従って、入力パスＩＰｉを流れる電流は、入力ノードＩＮ１およびＩＮ２の間に印加される電圧差に比例する。

コモンモード入力パスＣＩＰは、第１のＰＰ１および第２のＰＰ２処理パスの入力ノードＩＮ１およびＩＮ２と、増幅器Ａ１およびＡ２の第２の入力とに接続される。

このコモンモード入力パスＣＩＰは、入力ノードＩＮ１およびＩＮ２に印加された、ベースバンドアナログＩ／Ｑ入力信号（入力信号の第１および第２の部分）から、増幅器Ａ１およびＡ２を対象とするコモンモード電圧を供給するように構成されている。このコモンモード電圧は、Ｉ／Ｑ入力ノードＩＮ１およびＩＮ２に印加されているコモンモード信号を表している。

実施形態の一例において、コモンモード入力パスＣＩＰは、２つの抵抗構造Ｒ１およびＲ２を備える。これら２つの抵抗構造の抵抗値は、同一である。第１の抵抗構造Ｒ１は、第１の処理パスＰＰ１の入力ノードＩＮ１に接続された１つの端子と、コモンモードノードＣＮに接続された第２の端子とを備える。第２の抵抗構造Ｒ２は、第２の処理パスＰＰ２の入力ノードＩＮ２に接続された１つの端子と、増幅器Ａ１およびＡ２の第２の入力に接続されたコモンモードノードＣＮに接続された第２の端子とを備える。

図４に示されている実施形態の他の例において、コモンモード入力パスＣＩＰは、コモンモード高周波信号のフィルタリングを提供するための、抵抗および容量構造の両方を含んでもよい。

抵抗構造Ｒ１およびＲ２の代わりに、スイッチトレジスタ構造を使用することも可能である。これらのスイッチトレジスタ構造は、増幅器Ａ１およびＡ２によって見られるインピーダンスを調整し、次いで、増幅器Ａ１およびＡ２の反転（−）および非反転（＋）入力に接続された２つの分岐を整合することを、可能にしてもよい。例えば、入力ステージがバイポーラタイプである場合、スイッチトレジスタ構造は、ベース電流によって生成されたオフセットを平衡化することを、可能にしてもよい。

スイッチコアＳＣは、トランスコンダクタＴｉのうちの選択された１つによって供給される第２の電流を、選択された無線周波数（ＲＦ）で、局部発振器搬送波ＬＯと混合して、入力ノードＩＮｉに印加されるＩまたはＱ入力信号を表す第１のＯＡまたは第２のＯＢ出力ＲＦ信号を供給するように構成されている。

それぞれ、１つの入力ノードＩＮ１またはＩＮ２から動作し、コモンモードバイアス点（ＣＮ）を共有する、名目上同一の２つの処理パスＰＰ１およびＰＰ２の使用は、入力ノードＩＮ１およびＩＮ２に印加される差動入力電圧に比例する、２つのトランスコンダクタＴ１およびＴ２から出力される電流差をもたらす。

上述したように、直交位相関係を有するベースバンドアナログＩ／Ｑ入力信号（Ｉ＋，Ｉ−）および（Ｑ＋，Ｑ−）と、直交位相関係を有する局部発振器ＲＦ搬送波との供給を受ける、上述したものなどの２つの変換デバイスＣＤ１およびＣＤ２を組み合わせることによって、短側波帯変換すなわち影像排除混合が得られる。

トランスコンダクタＴ１およびＴ２からの第２の電流が、第１の電流のスケールされたコピーであり、各第１の電流は、入力パスＩＰｉからの電流の複製となるように強制されるので、スイッチコアＳＣに供給される各第２の電流が、入力パスＩＰ１およびＩＰ２に印加される差動電圧の忠実な影像であることが確実となる。

図３を参照して上述した、変換デバイスＣＤのトランジスタレベルでの、実施形態の詳細な例が、図４に示されている。

この例では、入力パスＩＰ１およびＩＰ２は、直列に接続された２つの抵抗器（Ｒ３およびＲ４）ならびに（Ｒ５およびＲ６）と、１つのキャパシタＣ１またはＣ２とを、それぞれ備える。

抵抗器Ｒ３およびＲ５は、同一のものである。抵抗器Ｒ４およびＲ６も、同一のものである。

キャパシタＣ１は、２つの抵抗器Ｒ３およびＲ４の間に接続された第１の端子と、第２の端子とを備える。キャパシタＣ２は、２つの抵抗器Ｒ５およびＲ６の間に接続された第１の端子と、キャパシタＣ１の第２の端子に接続された第２の端子Ｃ２とを備える。キャパシタＣ１およびＣ２は、第１オーダーの低域通過差動フィルタを実施して、高周波雑音に寄与するものを減少させる。

キャパシタＣ１およびＣ２は、同一のものである。簡素化された装置においては、２つのキャパシタＣ１およびＣ２は、Ｃ１の半分またはＣ２の半分に等しい値を有する単一の構成要素にまとめることができる。

さらに、この例では、コモンモード入力パスＣＩＰは、上述したように、２つの抵抗器Ｒ１およびＲ２と、キャパシタＣ３とを備える。このキャパシタＣ３は、コモンモード高周波信号のフィルタリングを可能にする。

さらに、この例では、各差動増幅器Ａｉ（Ａ１またはＡ２）は、入力差動ステージおよび電流ミラーステージの、複数のステージを含む演算増幅器である。

各入力差動ステージは、例えば、入力電圧およびコモンモード電圧（共に入力誤り信号を定義する）を、対応する電流ミラーステージを駆動する電流に変換するように構成された２つのＰＭＯＳトランジスタ（Ｐ１およびＰ２）または（Ｐ３およびＰ４）を備える。

各電流ミラーステージは、例えば、２つの整合されたｎｐｎトランジスタ（Ｎ１およびＮ２）または（Ｎ３およびＮ４）を備える。各ｎｐｎトランジスタＮ１〜Ｎ４は、そのエミッタにおいて、名目上同一の抵抗器、それぞれＲ７，Ｒ８，Ｒ９およびＲ１０によって、劣化されている。

各差動増幅器Ａｉ（Ａ１またはＡ２）は、また、対応する入力差動ステージにバイアスＤＣ電流を供給するように構成されたバイアスパスＢＰｉ（ＢＰ１またはＢＰ２）を備える。例えば、各バイアスパスＢＰｉは、ＰＭＯＳトランジスタ（Ｐ１およびＰ２）または（Ｐ３およびＰ４）の共通ソースノード間に接続された抵抗器Ｒ１１またはＲ１２と、バイアスＤＣ電流供給ノード（図示せず）とを備える。

さらに、この例では、各トランスコンダクタＴｉ（Ｔ１またはＴ２）は、並列に接続された２つの電圧制御電流源を備える。例えば、これらの電圧制御電流源は、ｎｐｎトランジスタから、エミッタとグランドの間に接続された抵抗器と共に、構築される。入力電圧が、ｎｐｎベースに印加され、出力電流は、そのコレクタから取られる。各第１の電流源（Ｎ５およびＲ１３）または（Ｎ７およびＲ１５）は、対応する第２の電流源（Ｎ６およびＲ１４）または（Ｎ８およびＲ１６）と並列に結び付けられる。

加えて、各トランスコンダクタＴｉ（Ｔ１またはＴ２）は、対応する第１の電圧制御電流源（Ｎ５およびＲ１３）または（Ｎ７およびＲ１５）にバイアスＤＣ電流を供給するように構成された、バイアスパス（ＢＰ３またはＢＰ４）を備える。例えば、各バイアスパスＢＰ３またはＢＰ４は、対応するｎｐｎトランジスタＮ５またはＮ７とバイアスＤＣ電流供給ノード（図示せず）の間に接続された抵抗器Ｒ１７またはＲ１８を備える。

各トランスコンダクタＴｉは、また、第１の電圧制御電流源（Ｎ５およびＲ１３）または（Ｎ７およびＲ１５）と並列に接続されたキャパシタＣ４またはＣ５を備えてもよい。各キャパシタＣ４またはＣ５を用いて、対応する増幅器Ａｉの開ループ優勢極を固定して、フィードバックループ内のその安定度を保証する。加えて、各キャパシタＣ４またはＣ５は、回路直線性の決定および回路雑音寄与のフィルタリングにおいて、役割を果たす。

トランジスタＮ６およびＮ８のコレクタである、第２の電圧制御電流源（Ｎ６およびＲ１４）ならびに（Ｎ８およびＲ１６）のそれぞれの出力は、スイッチコアＳＣに接続される。

このスイッチコアＳＣは、例えば、二対のｎｐｎトランジスタ（Ｎ９およびＮ１０）ならびに（Ｎ１１およびＮ１２）を備える。例えば、これら４つのｎｐｎトランジスタＮ９，Ｎ１０，Ｎ１１およびＮ１２は、時には“ギルバートセル（Gilbert cell）”と呼ばれる、良く知られたダブルバランスミキサ構造で互いに接続される。第１および第２の対のトランジスタＮ９およびＮ１１の共通コレクタ出力は、外部の負荷に電流ＯＡを供給し、一方、第１および第２の対のトランジスタＮ１０およびＮ１２の共通コレクタ出力は、電流ＯＢを他の外部負荷に供給する。トランジスタＮ９およびＮ１２のベースは、第１の局部発振器信号によって、所望のＲＦ周波数で駆動され、トランジスタＮ１０およびＮ１１のベースは、第２の局部発振器信号によって、同一のＲＦ周波数で駆動される。第１および第２の局部発振器ＲＦ信号は、差動信号である。

スイッチコアＳＣへの供給を意図している、異なる電流コピーの選択を可能にするために、各トランスコンダクタＴｉ（Ｔ１またはＴ２）は、いくつかの（少なくとも２つの）同一の第２の電流源（Ｎ６およびＮ１４）または（Ｎ８およびＲ１６）を備えてもよい。

この場合、第２の電流源のコレクタは、出力ノードに接続されており（出力ノード自体はスイッチコアＳＣに接続されている）、一方、これらの第２の電流源のベースは、専用のスイッチを通して、対応する増幅器出力に個別に接続されている。このようなスイッチは、例えば、ＮＭＯＳトランジスタであってもよい。

このような装置により、電流利得係数は、対応する増幅器出力に同時に接続された第２の電流源の数に依存する。例えば、Ｎのうちの１つのみの第２の電流源が、対応する増幅器出力に接続される場合、スイッチコアＳＣに供給される電流コピーは、Ｉに等しい。ここで、Ｎのうちの３つの第２の電流源が、対応する増幅器出力に接続される場合、スイッチコアＳＣに供給される電流コピーは、３×Ｉに等しい。より概略的には、Ｎのうちの、ｎ（１≦ｎ≦Ｎ）個の第２の電流源が、対応する増幅器出力に接続される場合、スイッチコアＳＣに供給される電流コピーは、ｎ×Ｉに等しい。

変換デバイスＣＤのいくつかの性能パラメータは、特定の構成要素の寸法決めにリンクされている。例えば、各増幅器Ａｉの入力差動ＰＭＯＳトランジスタのサイズは、次のようないくつかの点で寄与する。
―差動ＰＭＯＳトランジスタ面積が増加するにつれて、固有の１／ｆ雑音が減少し、
―安定性の要求に入る第２の極は、より小さな差動ＰＭＯＳトランジスタと共に、より高い周波数に移動し、
―長さに対するチャンネル幅の比率が、トランジスタのトランスコンダクタンス（Ｇｍ）を決定する。より高いＧｍは、開ループ利得および閉ループ直線性を増加するが、優勢極を、より高い周波数に押しやり、
―より大きなトランジスタは、より良い整合を有し、これはＤＣオフセットを減少させる。

従って、結果として、最適なトランジスタサイズは、これらの異なる性能要求の間の妥協に依存している。このような変換デバイスＣＤが、チェーンの下での振幅変調の忠実な再生を可能にする、リミッタ回路のない直線送信チェーンで動作するように設計されている場合、通常、信号レベルの広い範囲で動作することを要求される。例えば、ＥＤＧＥ規格の場合、信号範囲は、５０ｄＢにほぼ等しく、アンテナ放射電力において要求される変化に対応する。同時に、この信号範囲にわたって、次のような特定の回路不完全性を、所与のレベルより下に維持する必要がある。
―影像排除に寄与するＩ／Ｑ利得の不整合
―結果として搬送波リークを生じる、信号レベルに比例するＤＣオフセット
―所望の信号出力レベルが下降するにつれて縮小する熱雑音源

導入される妥協の数を、なおも減少させ、可能であれば抑制するために、変換デバイスＣＤの上述の例を修正することができる。

第１の解決策は、抵抗構造（または抵抗器）のいくつかを、適当にスケーリングされた、スイッチトレジスタ構造（または抵抗器）と置き換えることに存する。好ましくは、同時に、入力パスＩＰ１およびＩＰ２の抵抗構造Ｒ３，Ｒ４，Ｒ５およびＲ６と、トランスコンダクタＴ１およびＴ２のバイアスパスＢＰ３およびＢＰ４の抵抗構造Ｒ１７およびＲ１８を、置き換えてもよい。加えて、抵抗器Ｒ３，Ｒ４の共通ノードと、抵抗器Ｒ５，Ｒ６の共通ノードの間で、抵抗器を、直列キャパシタＣ１およびＣ２と並列にスイッチして、抵抗器Ｒ３〜Ｒ６の値の範囲をかならずしも大きく変更することなく、利得ステップの範囲を増加させることができる。

所与の入力差動電圧（Ｉ／Ｑ）のために、第１のレジスタＲ３およびＲ５は、増幅器仮想グランドノードＶＧＮ１およびＶＧＮ２に対して電流を設定し、これに対して、第２の抵抗器Ｒ１７およびＲ１８は、トランスコンダクタの第１の電流源（Ｎ５およびＲ１３）または（Ｎ７およびＲ１５）に対して、ＤＣバイアス電流を設定するため、従って、全体の変換デバイス利得を同時に設定し、かつＤＣバイアスを適合させて、所望の変調深さのレベルを決定することが可能である。

変調深さは、信号電流レベルにおけるピーク変動に対するデバイスノードを通るＤＣ電流の比率であることを想起されたい。変調深さが１００％に近づくにつれ、デバイス電力効率が、その最大レベルへと増加する。さらに、ＤＣ電力を信号レベルまでスケーリングすることにより、トランジスタ雑音源の寄与などの、特定の不完全性の効果、およびいくつかのＤＣオフセットの効果を、スケーリングすることが可能である。しかし、高すぎる変調深さは、増加された固有の非直線性などの、他の問題を生じる。よって、２つの処理パスＰＰ１およびＰＰ２における、抵抗器の比率の賢明な選択は、異なる出力信号電力に対するこれらの制約の間に、適切な妥協を見出すことを可能にする。

第２の解決策が、図５に示されている。図５に示される変換デバイスＣＤは、図３および図４を参照して上述したものと同一であるが、ＤＣ補償増幅器として機能する補助増幅器ＡＡを有する。

この補助増幅器ＡＡは、２つの処理パスＰＰ１およびＰＰ２の間で、より正確にはそれぞれの仮想グランドノードＶＧＮ１およびＶＧＮ２の間で、増幅器Ａ１およびＡ２の第１の入力の直前に対称的に接続された、２つの入力を備える。また、補助増幅器ＡＡは、処理パスＰＰ１およびＰＰ２の増幅器Ａ１およびＡ２とトランスコンダクタＴ１およびＴ２の間で、処理パスＰＰ１およびＰＰ２にそれぞれ並列に接続された２つの出力を備える。

補助増幅器ＡＡのトランジスタレベルでの実施形態の詳細な例が、図４に示されている。

この例では、補助増幅器ＡＡは、ＰＭＯＳトランジスタＰ５およびＰ６の差動対と、ＰＭＯＳトランジスタＰ５およびＰ６の差動対にバイアスＤＣ電流を供給するバイアスパスＢＰ５と、を備える。例えば、バイアスパスＢＰ５は、抵抗器Ｒ１９を備える。

各増幅器Ａｉを構成する構成要素と比べて、補助増幅器ＡＡ（またはＤＣ補償増幅器）の入力ＰＭＯＳトランジスタは、好ましくは、面積が著しく大きくなるように選択される。ＤＣバイアス抵抗器Ｒ１９も、好ましくは、より小さなバイアスＤＣ電流を供給するために、高い値に選択される。

補助増幅器ＡＡの効果を理解するためには、最初に、各増幅器の仮想グランドノードＶＧＮｉに存在する信号を分析する必要がある。

両方とも、各増幅器Ａｉの回りの負のフィードバックから来る、２つの主な項が存在する。

まず、各増幅器Ａｉの第１および第２の入力の間のＤＣ電圧差は、異なるステージのＤＣ不整合の寄与の尺度である。両方の増幅器Ａ１およびＡ２のための組織的なオフセットは、増幅器電流ミラーステージにより必要とされるものと比べると、トランスコンダクタ電流源を駆動するために必要とされるベース電流などの、構造的な不均衡によって生じる。これらの組織的な効果は、両方のパスに現れるので、仮想グランドノードＶＧＮ１とＶＧＮ２、すなわち補助増幅器ＡＡ（またはＤＣ補償増幅器）の２つの入力の間に、電位差を導入しない。しかし、名目上同一の成分の間のランダムな不整合が、フィードバックループ内の、適当な荷重と共に加えられ、各増幅器Ａｉに対する独立したＤＣオフセット項を生成する。補助増幅器ＡＡ（またはＤＣ補助増幅器）は、従って、この電圧に比例する差動出力電流を生成する。差動出力電流は、出力にて、極性を有して導入され、オフセットをほぼ相殺する。

さらに、第２の信号は、変調電流の影像である。影像は、有限の開ループ増幅器利得によるものであり、従って、増幅器Ａｉを必要な方向に駆動するために必要な、小さな入力誤り信号をもたらす。増幅負荷インピーダンスは、トランスコンダクタＴｉにより生じる負荷によって、ほとんど決定されると仮定して、フィードバック低周波ＡＣ電流が、次の式によって決定される。

ここで、ΔＶ_INは、増幅器差動入力電圧であり、Ｇ_PMOSは、ＰＭＯＳ入力トランジスタ差動対トランスコンダクタンスであり、Ｎは、出力とフィードバックトランスコンダクタＴ１およびＴ２の間の電流比率であり、Ｖ_Sは、インピーダンスＲ_INを有する入力パスＩＰｉに印加される入力信号（ＩまたはＱ）である。

ＡＣ信号電圧に対する増幅器の差動入力電位の比率は、よって、次式に等しい。

典型的な回路設計は、１％未満の電圧比率、すなわち、４０ｄＢを超える開ループ利得をもたらす。比較すると、増幅器入力は、完全に、均等な入力オフセット電圧を見る（１００％）。

より高い周波数にて、優勢極のキャパシタは、トランスコンダクタ入力によって生じる負荷インピーダンスと平行に、増幅器出力での負荷インピーダンスを減少させる。これは、ループ利得の下降を引き起こし、よって、結果として、増幅器フィードバックを駆動するために、より大きな入力誤り信号を生じる。

ここで、増幅器ループの主な目的は、トランスコンダクタＴｉを直線化して、高い変調深さをサポートし、所与のベースバンド直線性レベルに対してより低い雑音をもたらすことである。従って、結果として、増幅器入力は、トランスコンダクタのベースで必要とされる、ミラーするための事前に歪められた信号を見る。主な非直線項は、指数的なベース−エミッタ電圧の法則から来る。これはしかし、電流に関しては、様々な並列負荷インピーダンスのためにより複雑である。事前の歪みは、変調信号の高調波項を含む。変調信号が、増幅器の優勢極の周波数により近づくほど、事前の歪み電圧は、縮小する利得を有するループのまわりのフィードバックの効果によって、高オーダーの高調波に対するプレエンファシス（pre-emphasis）を見る。

よって、補助増幅器ＡＡに印加される信号は、
―ランダムな成分不整合による、増幅器Ａｉの均等な入力ＤＣオフセット、
―所望の変調の小部分を表すＡＣ信号、および
―フォワードパスにおける非直線性による、高調波歪み項、
の３つの項を含むことが分かる。

補助増幅器ＡＡは、その入力トランジスタＰ５およびＰ６のサイズの選択、およびバイアスパスＢＰ５によって供給されるＤＣバイアス電流により、寸法が決められる。トランジスタＰ５およびＰ６は、本質的に低い統計的な不整合、よって減少されたＤＣオフセット、およびより低い１／ｆ雑音コーナー周波数を有するように、増幅器Ａ１およびＡ２でのそれらよりも著しく大きく選択される。これらは、ＤＣに対してのみ補償を行い、好ましくは、信号項に対して作用しないように意図されているため、ＤＣバイアス電流およびトランスコンダクタンスは、減少された利得、よって増幅器Ａｉのそれよりも低いカットオフ周波数を与えるように選択される。

導入されるＤＣ補償の度合いは、相対的なトランジスタトランスコンダクタンスに依存する。さらに、補正は、補助増幅器ＡＡのＤＣバイアス電流のレベルまでのみ、導入することができる。補助増幅器ＡＡをソースとする電流よりも大きな電流を導入するオフセットは、補正することができない。

本発明に係る変換デバイスＣＤおよびコンバータＣＶは、チップ産業での製造で用いられる任意の技術において実現される、集積回路であってもよい。

本発明は、単なる例としての上述の変換デバイス、コンバータおよびワイヤレス通信装置の実施形態に限定されず、添付の特許請求の範囲内で当業者によって考案され得る全ての代わりの実施形態を包含する。

図１は、直接変換アーキテクチャにおける送信パスの例を概略的に示している。 図２は、単一側波帯周波数変換に専用の、本発明に係るコンバータの例を概略的に示している。 図３は、本発明に係る変換デバイスの実施形態の第１の例を概略的に示している。 図４は、図３に示されている変換デバイスを、トランジスタレベルでより詳細に示している。 図５は、本発明に係る変換デバイスの実施形態の第２の例を概略的に示している。 図６は、図５に示されている変換デバイスの補助増幅器の実施形態の例を、より詳細に示している。

Claims (19)

1. ワイヤレス通信装置の送信パスにおいて、ベースバンドアナログＩ／Ｑ入力信号を、無線周波数信号に変換するための変換デバイスであって、
   ―第１および第２の処理パスであって、ｉ）前記入力信号の第１または第２の部分を受信するように構成された入力ノードと、ｉｉ）前記入力ノードに接続され、前記入力信号の前記第１または第２の部分を表す入力電流を供給するように構成された入力パスと、ｉｉｉ）前記入力電流の供給を受ける第１の入力と、コモンモード電流の供給を受ける第２の入力とを備え、増幅信号を出力するように構成された増幅手段と、ｉｖ）前記増幅信号から、第１および第２の電流を供給するように構成されており、前記第１の電流は、前記増幅手段の前記第１の入力に接続された負のフィードバックパスに供給され、前記入力電流に等しく、前記第２の電流は、前記第１の電流の選択されたスケーリングされたコピーであり、且つ、前記第２の電流は、前記入力信号の前記第１および第２の部分の間の電圧差を表す、トランスコンダクタと、をそれぞれが備える第１および第２の処理パスと、
   ―前記第１および第２の処理パスの前記入力ノードに接続され、前記入力信号の前記第１および第２の部分から、前記コモンモード電流を供給し、各増幅手段の前記第２の入力に供給を行なうように構成されたコモンモード入力パスと、
   ―前記トランスコンダクタのうちの選択された１つによって供給された前記第２の電流を、選択された無線周波数で、局部発振器搬送波と混合して、前記入力信号を表す第１または第２の出力ＲＦ信号を供給するように構成されたスイッチコアと、
   を備えることを特徴とする変換デバイス。
2. 各入力パスは、選択された抵抗値の抵抗構造を備え、前記抵抗構造は、同一のものである、ことを特徴とする請求項１に記載の変換デバイス。
3. 前記コモンモード入力パスは、
   選択された抵抗を有し、前記第１の処理パスの前記入力ノードに接続された第１の端子と、第２の端子とを有する第１の抵抗構造と、
   選択された抵抗を有し、前記第２の処理パスの前記入力ノードに接続された第１の端子と、第２の端子とを有する第２の抵抗構造と、を備え、
   前記第１および第２の抵抗構造は、同一のものであり、これらの間に、前記第２の端子は接続されて、これらの間で、前記増幅手段の前記第２の入力に接続されたコモンモードノードを定義する、
   ことを特徴とする請求項１又は請求項２に記載の変換デバイス。
4. 各抵抗構造は、スイッチトレジスタ構造である、ことを特徴とする請求項２又は請求項３に記載の変換デバイス。
5. 前記コモンモード入力パスは、前記コモンモードノードに接続された容量構造を備える、ことを特徴とする請求項３又は請求項４に記載の変換デバイス。
6. 各入力パスは、
   ｉ）直列に接続され、第１および第２の選択された抵抗値を有する、第１および第２の抵抗構造であって、前記第１の抵抗構造は、互いに同じものであり、前記第２の抵抗構造は、互いに同じものである、第１および第２の抵抗構造と、
   ｉｉ）容量構造であって、前記第１および第２の抵抗構造の間に接続された第１の端子と、第２の端子とを有し、前記第２の端子は、当該容量構造の間で接続されている、容量構造と、
   を備えることを特徴とする請求項１に記載の変換デバイス。
7. 少なくとも各第１の抵抗構造は、スイッチトレジスタ構造である、ことを特徴とする請求項６に記載の変換デバイス。
8. 前記増幅手段の前記第１の入力の前で、前記入力パスにそれぞれ接続された、第１および第２の入力と、前記増幅手段の前記出力とそれぞれ並列に接続された、第１および第２の出力と、を備える補助増幅手段を備える、ことを特徴とする請求項１乃至請求項７のいずれかに記載の変換デバイス。
9. 前記補助増幅手段は、
   ｉ）第１のバイアスＤＣ電流を供給するように構成された、第１のバイアスパスと、
   ｉｉ）前記第１および第２の入力および前記第１のバイアスパスに、それぞれ接続され、前記第１および第２の出力を、それぞれ定義する、第１および第２のトランジスタと、
   を備えることを特徴とする請求項８に記載の変換デバイス。
10. 前記第１のバイアスパスは、選択された抵抗値の抵抗構造を備える、ことを特徴とする請求項９に記載の変換デバイス。
11. 各増幅手段は、
    ｉ）前記入力電流、前記コモンモード電流および第２のバイアスＤＣ電流から駆動電流を供給するように構成された入力差動ステージと、
    ｉｉ）前記駆動電流から前記増幅信号を供給するように構成された電流ミラーステージと、
    ｉｉｉ）前記入力差動ステージに、前記第２のバイアスＤＣ電流を供給するための第２のバイアスパスと、
    を備えることを特徴とする請求項１乃至請求項１０のいずれかに記載の変換デバイス。
12. 各第２のバイアスパスは、選択された抵抗値の抵抗構造を備え、前記抵抗構造は、同一のものである、ことを特徴とする請求項１１に記載の変換デバイス。
13. 各抵抗構造は、スイッチトレジスタ構造である、ことを特徴とする請求項１２に記載の変換デバイス。
14. 各トランスコンダクタは、
    ｉ）第３のバイアスＤＣ電流を供給するための第３のバイアスパスと、
    ｉｉ）並列に接続された第１および第２の電圧制御電流源であって、当該第１の電圧制御電流源は、前記増幅信号および前記第３のバイアスＤＣ電流から、前記第１の電流を供給するように構成され、当該第２の電圧制御電流源は、前記増幅信号から前記第２の電流を供給するように構成されている、第１および第２の電圧制御電流源と、
    を備えることを特徴とする請求項１乃至請求項１３のいずれかに記載の変換デバイス。
15. 各トランスコンダクタは、前記第１の電圧制御電流源と並列に接続された容量構造も備える、ことを特徴とする請求項１４に記載の変換デバイス。
16. 前記スイッチコアは、ダブルバランスミキサ構造を定義するように共に構成された２つのミキサを備える、ことを特徴とする請求項１乃至請求項１５のいずれかに記載の変換デバイス。
17. ワイヤレス通信装置の送信パスにおいて、ベースバンドアナログＩ／Ｑ入力信号を、無線周波数信号に変換するためのコンバータであって、
    請求項１乃至請求項１６のいずれかに記載の２つの変換デバイスを備え、前記変換デバイスは、直交位相関係を有する異なる入力信号の供給を受け、直交位相関係を有する異なる局部発振器ＲＦ搬送波の供給をそれぞれ受けるトランスコンダクタを有する、ことを特徴とするコンバータ。
18. 送信パスを備えるワイヤレス通信装置であって、
    前記送信パスは、請求項１乃至請求項１６のいずれかに記載の変換デバイスを備える、ことを特徴とするワイヤレス通信装置。
19. 送信パスを備えるワイヤレス通信装置であって、
    前記送信パスは、請求項１７に記載のコンバータを備える、ことを特徴とするワイヤレス通信装置。

Images