JP4657839B2 - 適応バイアス型ミクサ - Google Patents

Description

本発明は、一般に、ワイヤレス通信の分野に係る。より詳細には、本発明は、ワイヤレス通信システムのための適応バイアス型ミクサに係る。

近年、ワイヤレスローカルエリアネットワーク（ＬＡＮ）や、ホームワイヤレス制御システムや、ワイヤレスマルチメディアセンターのようなポータブルワイヤレス通信システムの需要が著しく増大した。トランジスタスケールダウン技術の改良及び回路技術の改良に伴い、セルラー電話、ワイヤレスネットワークカード、パーソナル無線メッセージングシステム及び制御装置のような益々小型のチップシステムが出現して、大勢の人々に利用されるようになった。

多数のワイヤレス装置が同じ周波数帯域内で機能する状態では、これら装置間の干渉が益々甚だしくなる。現在のワイヤレスシステムは、ワイヤレス装置がオフチャンネル干渉を逃れられることを要求し、この要求は、ワイヤレス受信装置が更に直線的になる必要があることを意味する。しかしながら、半導体技術がサイズ的にスケールダウンするにつれて、回路の直線性が悪くなる。これは、主として、小さな特徴部サイズ技術の供給電圧が一般的に小さく、且つ回路電圧のヘッドルーム(headroom)も小さくなり、これが回路の直線性を悪化させるためである。ある技術は、２つの異なる供給電圧をサポートする潜在性を有するが、高周波数（例えば、高周波即ちＲＦ）用途で使用することは困難である。というのは、高供給電圧の装置が、通常、低い速度で使用されるからである。又、２倍又は３倍の供給電圧は、ワイヤレスチップシステムにとって存続可能なオプションではない。というのは、回路板における給電ルートが複雑になると共に、関連コストが高くなるからである。

従って、直線性の高いワイヤレス装置を提供するためには、低い供給電圧で機能し得る高直線性ミクサが好ましい選択肢となる。ダウン変換ミクサのノイズ指数は、ワイヤレス受信器のノイズ性能に影響するので、ミクサに対する低ノイズ特性も好ましいものである。

高直線性ミクサを必要とする別の領域は、送信器の直線化ループである。現在のワイヤレス通信装置のポータブル特性は、電力効率の良い受信及び送信を要求する。この要求を満足するために、低電力送信器の使用、特に、電力増幅器の直線性を向上させ、ひいては、帯域内歪及び隣接帯域干渉を回避するための直線化技術に対して、調査が行われた。これらの直線化技術は、通常、ＱＡＭ（直角振幅変調）信号のような振幅変調信号の増幅に関連して使用される。これは、電力増幅器が基本周波数信号の包絡線を歪めるからである。直線化ループがあると、直線的電力増幅器を、クラスＣ又はクラスＥ増幅器のような高電力効率の非直線的電力増幅器で達成することができ、これは、クラスＡ増幅器のような低効率の直線的電力増幅器を伴う電力欠乏送信器に比して電力消費が相当に低い。直線化システムにより消費される付加的な電力は、ワイヤレス通信システムの全体的効率を計算する上で考慮する必要がある。

多数の従来の直線化技術が現在利用できる。テーブル１は、これらの技術を異なる特性により特徴付けるものである。第１の特性は、その技術がアナログであるかデジタルであるかを区別する。第２の特性は、その技術が補償技術であるか信号分割技術であるかを区別する。

テーブル１−直線化技術

これらの技術の中で、カルテシアン変調フィードバックループ及び極変調フィードバックループは、送信器の直線性をブーストするために高度に直線的なダウン変換ミクサを必要とする。カルテシアンループ及び極ループは、一般に、簡単なアーキテクチャーであるために一体化送信器直線化実施に採用されると共に、送信器の直線性は、ループ内のダウン変換ミクサの直線性により決定されるので、高度に直線的なミクサが望ましい。受信器側で説明したのと同じ理由で、ミクサも、低い供給電圧を許容する必要がある。

ダウン変換ミクサは、到来するＲＦ信号を、それに局部発振（ＬＯ）信号を乗算することにより低い周波数へと変換する。この周波数低下技術では、受信器チェーンにおいて必要な利得を得、局部発振器の周波数を変更することによりＲＦ同調を実行し、そして多数の異なる周波数帯域にわたって利得を分配して、寄生的フィードバックループから生じる潜在的な発振を回避することが比較的容易になる。近代的な高性能テレコミュニケーションシステムにおけるダイナミックレンジ要求は、かなり厳格で、ある場合には１００ｄＢ近いものとなるので、大きな入力信号を付随する甚だしい非直線性の始まりが高いほど、良好であり、システムのダイナミックレンジの天井を制限する。ワイヤレス受信チェーンでは、ダウン変換ミクサは、ダイナミックレンジの上限の増加を制限する重要な要素である。

約７０年前のアームストロングの周波数変換技術の発明以来、多数の形式のミクサがＲＦ通信システム用に使用されており、その基本的な概念は、スイッチングによる周波数変換である。１９９０年代にはＲＦシステムを単一のＣＭＯＳチップで実施する傾向がスタートし、これらの回路アーキテクチャーがＣＭＯＳ技術にも使用されている。図１は、従来のワイヤレス受信器に対して一般的に選択されるミクサ回路１００を示し、このミクサ回路は、ギルバートマルチプライヤアーキテクチャーに対応し、ミクサの「能動的」カテゴリーに属する。ＲＦ信号は、差動対ＲＦＰ、ＲＦＮを経てミクサ回路１００へ供給され、このミクサは、ＲＦ信号を増幅すると共に、第１段の低ノイズ増幅器（ＬＮＡ）で信号の混合を分離する。大きな振れ巾をもつＬＯ信号ＬＯＰ、ＬＯＮ（差動対）により駆動される４つのスイッチングトランジスタは、二重バランス型の周波数変換を実行する。このバランス型の実施により偶数次数の非直線性を打ち消すことができる。ミクサ回路１００は、ＢＩＡＳ信号入力が与えられるＤＣ電流ソースでバイアスされる。

現在のある実施形態は、回路の半分を使用して、単一のＲＦ入力に対するミクサとして働き、これは、図１に示す二重バランス型構造に対する単一バランス型対応部に対応する。図１に示すようにＬＯ周波数においてポイントＡ及びＢからのノイズ貢献を減少するために、インダクタＬを使用して、ポイントＡ及びＢをＬＯの周波数に同調して、ノイズ混合ダウンの作用を低下させることが提案されている。

図１のギルバート形式の二重バランス型ミクサ回路１００は、簡単であって、バイポーラ技術にはかなり使用されているが、ディープサブミクロンＣＭＯＳ技術では幾つかの欠点がある。第１に、ディープサブミクロンＣＭＯＳ技術における低い供給電圧は、ミクサの直線性を制限する。これは、３層装置であり、装置の各層は、電圧ヘッドルームへと食い込む。抵抗器負荷における電圧振れ巾は、供給電圧から３層トランジスタの電圧ヘッドルームを引いたものより小さくなければならず、さもなければ、出力が歪むと共に、直線性が悪化する状態となる。第２に、ＮＭＯＳトランジスタ及び直接変換受信器アーキテクチャーが使用されるときには、フリッカーノイズがミクサのノイズ性能を低下させるが、これは、ワイヤレス受信器にとって最も一般的で且つ簡単なアーキテクチャーで、小さなＲＦ受信器チップを生じさせる。全ＰＭＯＳトランジスタ実施形態は、別の候補として働くが、ＰＭＯＳトランジスタの低スレッシュホールド周波数ｆ_Tは、ミクサ内でＲＦ入力増幅器対として使用されたときに良好に機能しないので、この置き換えを妨げる。第３に、この形式のミクサは、その特徴サイズの増幅トランジスタがそれより大きなデバイスに対してマッチング特性が悪く、ひいては、直角電流ソースもミスマッチとなるので、ミスマッチの問題で悩まされている。

ＬＯスイッチングトランジスタのマッチング要求は、入力ＬＯ信号が大きな振れ巾を有していてスイッチング装置を迅速に飽和させるので、他のものに比して緩和される。ミスマッチによりオフセットが導入されるので、偶数次数の相互変調を差動回路により完全に打ち消すことができず、偶数次数の直線性は、典型的に仮定されるものより悪くなる。更に、ＬＯ信号のバイアス電圧は、電圧ヘッドルームに食い込むプロセス変化も受け入れるために、一般的なケースで必要とされるものより若干高くなければならない。

ミクサの直線性能を高めるために、図１の原始的ギルバート形式の二重バランス型ミクサ回路１００に対して多数の変更がなされている。図２は、この技術で良く知られた第１の変更型ギルバート二重バランス型ミクサ回路２００を示し、ここでは、ＲＦ差動信号対ＲＦＰ、ＲＦＮが結合キャパシタＣ１、Ｃ２を経て回路に注入され、そして電流−電圧（Ｉ−Ｖ）変換が行われて、スイッチングトランジスタの使用により低周波数へ直接ダウン変換される。全回路は、ＢＩＡＳ信号が与えられる２つの個別のＤＣ電流ソースによりバイアスされる。

図２の第１の変更型ギルバート二重バランス型ミクサ回路２００は、より大きな電圧ヘッドルームをミクサ回路に与えると共に、図１のミクサ回路１００に比して良好な直線性性能を有する。しかしながら、ＮＭＯＳトランジスタ及び直接変換アーキテクチャーが使用されるときには、高いフリッカーノイズが帯域内で変換されるという欠点を依然として有する。又、電流ソースのミスマッチにより導入される偶数次数信号歪が改善されず、ミクサの直線性に関する問題を依然として課する。

図３は、図２のミクサ回路２００を改良したものである第２の変更型ギルバート形式の二重バランス型ミクサ回路３００を示す。入力ＲＦ増幅トランジスタＴ１、Ｔ２は、外部ミラー回路（抵抗器Ｒ１、Ｒ２、キャパシタＣ１、Ｃ２、及びバイアス信号ＢＩＡＳを参照）によってバイアスされ、そしてＲＦ周波数においてある利得を有する。増幅トランジスタＴ１、Ｔ２の電圧オーバーヘッドは、ＤＣ電流ソースのそれより低いので、図３の第２の変更型ミクサ回路３００の電圧ヘッドルームは、図２の場合より大きい。しかしながら、ＲＦ入力トランジスタ対は歪に貢献し、従って、図２に示すミクサ回路２００と、図３に示すミクサ回路３００との直線性能をケースバイケースで比較することしかできない。これも、図１及び図３のミクサ回路１００、２００の場合と同じフリッカーノイズ及び偶数次数非直線性の問題を有する。

直接変換ＲＦ受信器におけるダウン変換ミクサのノイズ性能を改善するために、折り重ねＰＭＯＳ二重バランス型ミクサ回路４００が図４に示されており、このミクサ回路４００は、「能動的」ミクサに対応する。図４に示すように、ＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４は、周波数変換を実行するためのスイッチング装置として使用され、そしてＲＦ入力信号差動対ＲＦＰ、ＲＦＮが、ＮＭＯＳトランジスタＮ１、Ｎ２を経て供給される。このようにして、ＲＦレンジにおけるＰＭＯＳトランジスタの速度制限が回避され、従って、低いｆ_Tのために適度な利得を得ることが困難となる。しかしながら、スイッチングトランジスタにはこのような厳密な制限がない。というのは、任意の大きなＬＯ信号ＬＯＰ、ＬＯＮにより駆動され、非直線的に機能するからである。ＰＭＯＳデバイスのフリッカーノイズは、ＮＭＯＳデバイスより相当に小さいので、ＰＭＯＳミクサの帯域内ノイズ性能は、ＮＭＯＳミクサより良好である。又、折り重ねアーキテクチャーであるために、図４のミクサ回路４００は、図１に示すＮＭＯＳギルバート形式の二重バランス型ミクサ回路１００と比して電圧ヘッドルームが大きく、そして直線性能が優れている。しかしながら、ミスマッチにより導入される図４のミクサ回路４００の偶数次数非直線性は改善されず、そしてＬＯバイアスは、プロセス変数に敏感である。

上述した従来のミクサ回路は、能動的ミクサの分類に属し、これらのミクサ回路は、ＬＯ信号の制御のもとで抵抗器負荷へ電流をスイッチし、これは、信号周波数変換を行う。電圧サンプル−ホールド回路を使用してＲＦ信号のダウン変換を実行する別の形式のミクサ回路があり、この場合、スイッチングトランジスタにはＤＣ電流が流れず、従って、ミクサ回路は、「受動的」ミクサとして分類される。

図５は、従来のＮＭＯＳ二重バランス型受動的ミクサ回路５００を示す。ＲＦ入力差動対ＲＦＰ、ＲＦＮは、２つの結合キャパシタＣ１、Ｃ２を経てミクサ回路５００へ供給され、結合キャパシタは、ミクサ回路５００とワイヤレス回路の前段（図示せず）との間のＤＣ分離手段としても働く。出力ＯＰ及びＯＮは、希望の電圧においてバイアスされる。ミクサ回路５００の動作中に、スイッチングトランジスタＴ６、Ｔ７、Ｔ８、Ｔ９は、ＬＯ信号ＬＯＰ及びＬＯＮにより開閉するように制御される。スイッチが閉じると、入力信号を追跡し、スイッチが開であるときには、その追跡された電圧が保持される。スイッチのこの追跡−保持により周波数変換が実行される。

受動的ミクサにはＤＣ電流がないので、ＣＭＯＳ技術が優れたスイッチを与えることを考慮すれば、非常に低い電力で動作することが潜在的に可能である。しかしながら、図５の受動的ミクサ回路５００は、次のような欠点を有する。１）偶数次数の直線性問題を伴う単一バランス型受動的ミクサは、正の利得を有するが、二重バランス型のミクサは、一般に、損失を伴い、そのノイズ性能は良好でない。２）トランジスタは、ＤＣバイアス電流を有するものに比してゆっくりスイッチし、これは、電圧制御抵抗器とみなされ、直線性を低下させる。３）ＮＭＯＳトランジスタにはＤＣ電流がないが、チャンネルフリッカーノイズを含む瞬間的な充電及び放電電流が依然流れるので、フリッカーノイズを除去することができない。４）受動的ミクサは電圧追跡−保持を使用するので、装置のミスマッチに敏感である。これら全ての欠点は、ＲＦ受信器設計における能動的ミクサの普及を減少する結果となる。

又、図６にミクサ／ＬＮＡ回路６００により示されたように、ＲＦ受信器設計に使用するためのＬＮＡ及びミクサ合体のＲＦフロントエンドが探求された。この回路６００は、差動ＬＮＡ６１０と、二重バランス型ミクサ６２０とを備えている。この設計の主たる目的は、ＬＮＡ及びミクサのＤＣ電流を再使用し、ＲＦフロントエンドの全消費電力を減少することである。図１、２及び３に示された同様のアーキテクチャーを依然使用し、且つ回路電圧ヘッドルームが増加されないので、性能は、全くではないものの、ほとんど改善されない。

本発明の１つの態様は、ＲＦ差動信号対を受信しそして差動信号対を出力する回路ネットワークを備えた適応バイアス型ミクサを提供する。このミクサは、回路ネットワークにより出力された差動信号対を受信し、そしてＬＯ入力を経て受信した差動局部発振（ＬＯ）信号対との混合を実行する複数のスイッチングトランジスタも備えている。更に、ミクサは、ＬＯ入力と複数のスイッチングトランジスタの差動出力との間に設けられたフィードバックループにおいて複数のスイッチングトランジスタの能動的バイアスを実行する能動的バイアス回路も備えている。

本発明の別の態様は、ミクサのための高度に直線的な出力を与える方法であって、低ノイズ増幅器により出力されるＲＦ差動信号対を受信するステップを備えた方法を提供する。又、この方法は、ＲＦ差動信号対を、ＬＯ差動入力を経て受信した差動局部発振（ＬＯ）信号対でスイッチングして、ＲＦ差動信号対とＬＯ信号対との混合を実行し、混合された差動信号対を発生するステップであって、前記スイッチングは、複数のスイッチングトランジスタを使用することにより実行されるようなステップも備えている。更に、この方法は、ＬＯ差動入力とミクサの差動出力との間に設けられたフィードバックループにおいて複数のスイッチングトランジスタの能動的バイアスを実行するステップも備えている。

本発明の他の特徴及び効果は、以下の詳細な説明から当業者に明らかとなろう。しかしながら、この詳細な説明及び特定実施例は、本発明の好ましい実施形態を示すものであるが、本発明を単に例示するものに過ぎず、これに限定するものではないことを理解されたい。本発明の精神から逸脱せずに本発明の範囲内で多数の変更や修正がなされ、本発明は、このような全ての変更を包含する。

本発明の前記効果及び特徴は、以下の詳細な説明及び添付図面から容易に明らかとなろう。
本発明の少なくとも１つの実施形態は、ＲＦ受信器、例えば、ワイヤレスＲＦ受信システムに使用するための高度に直線的なミクサに向けられる。

図７は、本発明の第１実施形態による適応バイアス回路をもつミクサのブロック図である。このミクサは、改良された受信器ノイズ直線性能を有すると共に、直接変換アーキテクチャーにおいて単一の低い供給電圧を使用することができ、これらは全て有益な特徴である。スイッチングトランジスタのバイアス電圧は、出力共通モード電圧に基づいてＬＯバイアス電圧を適応制御するフィードバックループにより定義される。フィードバック回路は、大きな閉じたループ利得を有するのが好ましいので、出力共通モード電圧を正確に制御することができると共に、スイッチング装置により導入されるミスマッチを、個別のバイアスループが別の実施形態で採用された場合には、適応バイアス回路により打ち消すこともできる。

第１の実施形態は、能動的フィードバックバイアス回路を使用して、ミクサに使用された非直線的スイッチングトランジスタのＬＯ信号ＤＣ電圧をバイアスする。より詳細には、第１の実施形態によるミクサ７００は、負荷ネットワーク７１０（出力混合信号対ＯＰ、ＯＮを受信する）と、スイッチングトランジスタ７２０（ＬＯ差動対ＬＯＰ、ＬＯＮを受信する）と、回路ネットワーク７３０（入力差動対ＩＰ、ＩＮを受信する）と、能動的バイアス回路７４０とを備えている。能動的バイアス回路７４０は、スイッチングトランジスタ７２０に対してフィードバックループに設けられる。

図８は、第１の実施形態によるミクサ／ＬＮＡ回路８００のＰＭＯＳ実施を示す。ミクサ８２０は、低フリッカーノイズＰＭＯＳトランジスタＰ１０、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６、Ｐ１７をスイッチとして使用し、そして出力に希望の共通電圧をサポートするためにフィードバックループにより適応バイアスされる。ＲＦ信号は、ＬＮＡ８１０からミクサ８２０へ直接供給され（ＬＮＡＰ、ＬＮＡＮは、ＬＮＡ８１０へのＲＦ信号差動対入力である）、そして電流モード及び電圧モードの両方において基本帯域信号へ変換される。ミクサ／ＬＮＡ回路８００のバイアス電流は極めて小さく、そしてフィードバックループにより消費される余計な電流も、ＬＮＡの消費電流に比して無視できる程度のものであるから、この折り重ねられた合体型ＲＦフロントエンドは、消費電力が低い。

図８の回路構造では、ＯＰアンプ８３０、８４０が、図７の能動的バイアス回路７４０の一部分に対応し、従って、抵抗器Ｒ５、Ｒ６、Ｒ７、Ｒ８は、能動的バイアス回路７４０の残りの部分に対応する。ミクサ部分８００の信号ＯＩＰ、ＯＩＮ、ＯＱＰ、ＯＱＮは、ＯＰアンプ８３０、８４０へ入力され、これら素子間のライン接続は、図示明瞭化のために図８には示されていない。

ＲＦ受信器では、強力な隣接チャンネル干渉があるときでもＲＦ受信器が機能するのを許すために高い直線性が望まれる。良好に設計された受信器チェーンにおける直線性制限ファクタは、一般に、ダウン変換ミクサで、特に直接変換アーキテクチャーに対するものである。本発明の第１の実施形態は、高い直線性及び低ノイズ性能をもつ適応バイアス型ミクサ回路であって、低い供給電圧で機能することができ且つその出力ＤＣ電圧が良好に制御されそしてプロセス変動を逃れられる適応バイアス型ミクサ回路を提供する。

ミクサの偶数次数(even order)歪特性を改善するために図８の回路にはオフセット打消しユニット８６０も含まれ、このオフセット打消しユニット８６０は、直接変換受信器において発生される固有ミスマッチ及びＤＣオフセット電圧に不感である。オフセット打消しユニット８６０の一つの考えられる回路実施が、図１０にオフセット打消し回路１０００で示されている。

図８に示すように、その左側のブロックは、差動入力ＬＮＡ８１０である。ＬＮＡ８１０の出力は、直角スイッチングトランジスタの入力に直接送信され、図８に示すミクサ８２０は、ＰＭＯＳトランジスタを使用している。ＬＯ信号バイアス回路は、ＤＣバイアス電流を使用しない第１の実施形態によるミクサの重要な特徴である。第１の実施形態では、ＬＯ信号をバイアスするのにフィードバック回路が使用され、このフィードバック回路は、Ｉ岐路の差動出力ＯＩＰ及びＯＩＮの共通電圧をＯＰアンプＯＰＡＭＰで所定の基本帯域共通電圧と比較し、そしてそれに応じてＬＯ信号のＤＣバイアス電圧を調整する。従って、所定の基本帯域共通電圧及びミクサ負荷抵抗器は、第１の実施形態に基づきフィードバックループにより制御されるミクサにおけるバイアス電流を決定する。

適応バイアス型ミクサ技術を使用することにより、出力電圧ヘッドルームは、供給電圧からスイッチングトランジスタのオーバーヘッド電圧を差し引いた電圧に等しく、これは、従来の能動的ミクサの場合より大きく、従って、良好な直線性を有する。又、信号経路に少数のトランジスタしか使用せずそして同じ利得レベルをサポートするので、ノイズ性能も改善される。受動的ミクサと比較して、スイッチングトランジスタは、ＤＣバイアス電流が与えられ、受動的ミクサのスイッチングトランジスタより高速に機能し得る。従って、受動的ミクサの低速スイッチングからの貢献を受ける非直線性は、甚だしいものでなく、受動的ミクサに勝る相当に優れた直線性能を得ることができる。又、正の利得では、第１の実施形態による適応バイアス型ミクサは、受動的ミクサに勝る優れたノイズ性能を有する。更に、適応バイアス型ミクサ内のミスマッチは、フィードバックループが高いループ利得で回路ミスマッチの作用を減衰するので、甚だしくならない。回路ミスマッチ要求が著しく厳密でない場合には、図９に示すように、共有バイアス回路９００をもつ更にコンパクトなミクサ回路を使用することができ、これは、本発明の第２の実施形態に対応する。図８では２つの個別のＯＰアンプ８３０、８４０が使用されたのに比して、図９では、フィードバック経路に１つのＯＰアンプ９３０しか使用されていない。

回路ミスマッチの作用は、フィードバックループをもつことにより改善されるが、ＬＯ信号及びＲＦ信号の自己混合により生じるオフセットＤＣ電圧によって導入されるミスマッチが依然存在し、これは、直接変換アーキテクチャーが採用されたときに、更に重大なものとなる。これは、ＬＯ信号の一部分がミクサ入力又はＬＮＡ入力に結合され、これが希望の信号と共にミクサに再び送られ、ＬＯ信号で乗算されてＤＣ電圧になるためである。直接変換受信器では、自己混合により発生されるＤＣ電圧が帯域内に入って受信信号のクオリティを低下させると共に、ミクサや、ＲＦ受信器チェーン内の後続回路にオフセット電圧も生じさせ、これは、打ち消さないと、偶数次数非直線性を誘起する。ヘテロダイン受信器又は高ＩＦ受信器では、ＬＯ自己混合により発生されたＤＣ電圧が回路をアンバランス状態にすると共に、偶数次数非直線性も導入する。

従って、ミクサ内のＤＣオフセット電圧打消し回路を使用して、自己混合により発生されたＤＣオフセット電圧を除去すると共に、偶数次数直線性能を改善することができる。図１０は、第１又は第２の実施形態に基づくミクサに使用できるＤＣオフセット打消し回路１０００を示す。ミクサのＩチャンネル差動対ＯＩＰ、ＯＩＮ及びＱチャンネル差動対ＯＱＰ、ＯＱＮにまたがる出力電圧は、ＤＣオフセット打消し回路１０００へ送信され、これは、ＯＰアンプＯＰＡＭＰ、抵抗器Ｒ１、Ｒ２、及びキャパシタＣ１及びＣ２で構成された一次能動的フィルタでフィルタされる。

抵抗器／キャパシタ対Ｒ１及びＣ１と、抵抗器／キャパシタ対Ｒ２及びＣ２とによって制御されるフィルタコーナーは、数千ヘルツという低いものにすることができる。それ故、発生されたＤＣオフセット電圧は、ＯＰアンプの利得により増幅されるが、ローパスフィルタが高い周波数において希望の信号を減衰する。次いで、図８を参照すれば、ＯＰアンプ１０１０からのフィルタされたＤＣ電圧は、ミクサ出力ＯＩＰ、ＯＩＮ及びＯＱＰ、ＯＱＮの信号から指定の比率で減算され、この比率は、図８に示すダウン変換ミクサ負荷抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４と、図１０に示すＤＣオフセット打消し回路１０００の抵抗器Ｒ３、Ｒ４とによって決定される。

本発明の少なくとも１つの実施形態による適応バイアス型ダウン変換ミクサは、フリッカーノイズが大きな問題でなければＮＭＯＳをそのスイッチングトランジスタとして使用でき、そしてそのアーキテクチャーは、バイポーラ技術でもＢｉＣＭＯＳ技術でも使用できる。図１１は、本発明の第３の実施形態による適応バイアス型ミクサ１１００のＮＭＯＳ実施例を示す。

従って、次の特性の少なくとも１つを有する高度に直線的な、低ノイズミクサが説明された。ａ）適応バイアスループは、能動的フィードバックを使用して、ミクサにおけるＬＯ信号のＤＣバイアス電圧をサポートすることにより、回路内の電圧ヘッドルームを増加すると共に、電圧ダイナミックレンジを最大にし、これは、直線性の改善に貢献する。これは、種々の異なる形式の技術に使用することができる。ｂ）ＬＮＡと合体された折り重ねミクサアーキテクチャーは、ミクサ回路の電圧ヘッドルームを増加すると共に、直線性能を改善する。これは、ＣＭＯＳ、バイポーラ、及びＢｉＣＭＯＳのような他の技術に使用することができる。ｃ）個別の適応バイアスループ回路は、高い閉ループ利得により回路の直角ミスマッチを打ち消す。これは、回路ミスマッチにより生じる偶数次数歪を減衰する。ｄ）ローカルＤＣオフセット打消し回路は、ＬＯ自己混合又はＲＦ信号自己混合により発生されるＤＣオフセット電圧を除去する。ミクサの偶数次数直線性は、受信器側又は送信器側に強力なＬＯ漏洩があるときに２０ｄＢ以上改善される。

以上、本発明の実施形態を詳細に説明した。本発明は、ここに開示された正確な形態に限定されるものではなく、上記教示に鑑みその変更及び修正が考えられ、又は本発明の実施から得られることが意図される。前記実施形態は、本発明の原理及びその実際の応用を説明するために選択されたものであり、当業者であれば、本発明を種々の実施形態に利用できると共に、特定の用途に適するように種々の変更をなすことができよう。例えば、スイッチングトランジスタは、前記実施形態では、金属酸化物半導体（ＭＯＳ）トランジスタとして示されたが、別の実施形態では、バイポーラ接合トランジスタ（ＢＪＴ）及び／又は電界効果トランジスタ（ＦＥＴ）のような他の形式のスイッチングトランジスタが使用されてもよい。

従来の直接変換ミクサを示す図である。 別の従来の直接変換能動的ミクサを示す図である。 更に別の従来の直接変換能動的ミクサを示す図である。 更に別の従来の直接変換能動的ミクサを示す図である。 従来の受動的ミクサを示す図である。 ＬＮＡ及びミクサ合体型の従来のＲＦフロントエンドを示す図である。 本発明の第１の実施形態による適応バイアス型ミクサを示すブロック図である。 本発明の第１の実施形態による適応バイアス型ミクサを示す回路図である。 本発明の第２の実施形態による適応バイアス型ミクサを示す回路図である。 本発明の実施形態による適応バイアス型ミクサに使用できるＤＣ打消し回路を示す図である。 本発明の第３の実施形態による適応バイアス型ミクサを示す回路図である。

符号の説明

７００：ミクサ
７１０：負荷ネットワーク
７２０：スイッチングトランジスタ
７３０：回路ネットワーク
７４０：能動的バイアス回路
８００：ミクサ／ＬＮＡ回路
８１０：差動入力ＬＮＡ
８２０：ミクサ
８３０、８４０：ＯＰアンプ
８６０：オフセット打消しユニット
９００：共有バイアス回路
１０００：オフセット打消しユニット

Claims (14)

1. ＲＦ差動信号対入力(LNAN、LNAP)を受信し、差動信号対を出力するＮＭＯＳトランジスタ差動対（810）、
   前記差動信号対を受信し、該差動信号対と、Ｑチャネル差動局所発振入力(LOQN、LOQP)を経て受信したＱチャネル差動局所発信信号対との混合を実行して、一対のＱチャネル差動信号を出力する２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13)から構成される第１の二重バランス型ミクサ回路、
   前記差動信号対を受信し、該差動信号対と、Ｉチャネル差動局所発振入力(LOIN、LOIP)を経て受信したＩチャネル差動局所発信信号対との混合を実行して、一対のＩチャネル差動信号を出力する２対のＰＭＯＳトランジスタ差動対(P14、P15、P16、P17)から構成される第２の二重バランス型ミクサ回路、及び
   i) 前記Ｑチャネル差動局所発振入力(LOQN、LOQP)と前記Ｑチャネル差動信号の出力(OQP、OQN)との間のフィードバックループ中に設けられ、前記第１の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13)に共通のバイアス電圧を供給して能動的バイアスを実行する第１の能動的バイアス回路と、前記Ｉチャネル差動局所発振入力(LOIN、LOIP)と前記Ｉチャネル差動信号の出力(OIP、OIN)との間のフィードバックループ中に設けられ、前記第２の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対（Ｐ14、P15、P16、P17）に、共通のバイアス電圧を供給して能動的バイアスを実行する第２の能動的バイアス回路との２つの能動的バイアス回路、又は
   ii) 前記Ｑチャネル差動局所発振入力(LOQN、LOQP)及び前記Ｉチャネル差動局所発振入力(LOIN、LOIP)と前記Ｉチャネル差動信号の出力(OIP、OIN)との間のフィードバックループに設けられた能動的バイアス回路であって、前記第１の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13、P14、P15、P16、P17)に、共通のバイアス電圧を供給して能動的バイアスを実行する１つの能動的バイアス回路、の内の何れかの能動的バイアス供給手段を備え
   前記第１の二重バランス型ミクサ回路、第２の二重バランス型ミクサ回路、及び前記NMOSトランジスタ差動対が、電源に対して、並列に接続されている適応バイアス型ミクサ。
2. 前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動信号の出力(OQP、OQN、OIP、OIN)に結合され、そして前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動出力に対する負荷を与える負荷ネットワーク(R1、R2、R3、R4)を更に備えた、請求項１記載の適応バイアス型ミクサ。
3. 前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動信号の出力(OQP、OQN、OIP、OIN)の各出力対間に設けられたDCオフセット打消し回路（860）を更に備えた、請求項１に記載の適応バイアス型ミクサ。
4. 前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動信号の出力(OQP、OQN、OIP、OIN)の各出力対間に設けられたDCオフセット打消し回路（860）を更に備えた、請求項２に記載の適応バイアス型ミクサ。
5. 前記第１及び第２の能動的バイアス回路又は前記１つの能動的バイアス回路は、演算増幅器(830、840)を含む、請求項１に記載の適応バイアス型ミクサ。
6. ＲＦ差動信号対入力(IP、IN、LNAN、LNAP)を受信し、差動信号対を出力する入力回路手段（730、810)、
   前記差動信号対を受信し、該差動信号対と、Ｑチャネル差動局所発振入力(LOQN、LOQP)を経て受信したＱチャネル差動局所発信信号対との混合を実行して、一対のＱチャネル差動信号を出力する２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13)から構成される第１の二重バランス型ミクサ回路、
   前記差動信号対を受信し、該差動信号対と、Ｉチャネル差動局所発振入力(LOIN、LOIP)を経て受信したＩチャネル差動局所発信信号対との混合を実行して、一対のＩチャネル差動信号を出力する２対のＰＭＯＳトランジスタ差動対(P14、P15、P16、P17)から構成される第２の二重バランス型ミクサ回路、及び
   i) 前記Ｑチャネル差動局所発振入力(LOQN、LOQP)と前記Ｑチャネル差動信号の出力(OQP、OQN)との間のフィードバックループ中に設けられ、前記第１の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13)に共通のバイアス電圧を供給して能動的バイアスを実行する第１の能動的バイアス回路と、前記Ｉチャネル差動局所発振入力(LOIN、LOIP)と前記Ｉチャネル差動信号の出力(OIP、OIN)との間のフィードバックループ中に設けられ、前記第２の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対（Ｐ14、P15、P16、P17）に、共通のバイアス電圧を供給して能動的バイアスを実行する第２の能動的バイアス回路との２つの能動的バイアス回路、又は
   ii) 前記Ｑチャネル差動局所発振入力(LOQN、LOQP)及び前記Ｉチャネル差動局所発振入力(LOIN、LOIP)と前記Ｉチャネル差動信号の出力(OIP、OIN)との間のフィードバックループに設けられた能動的バイアス回路であって、前記第１の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13、P14、P15、P16、P17)に、共通のバイアス電圧を供給して能動的バイアスを実行する１つの能動的バイアス回路、の内の何れかの能動的バイアス供給手段を備え
   前記第１の二重バランス型ミクサ回路、第２の二重バランス型ミクサ回路、及び前記入力回路手段が、電源に対して、並列に接続されている適応バイアス型ミクサ。
7. 前記入力回路手段が、ＮＭＯＳトランジスタ差動対（810）である請求項６記載の適応バイアス型ミクサ。
8. 前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動信号の出力(OQP、OQN、OIP、OIN)に結合され、そして前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動出力に対する負荷を与える負荷手段(R1、R2、R3及びR4)を更に備えた、請求項６に記載の適応バイアス型ミクサ。
9. 前記第１の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の前記２対のＰＭＯＳトランジスタ差動対の差動信号の出力(OQP、OQN、OIP、OIN)の各出力対間に設けられ、前記適応バイアス型ミクサにより出力される信号におけるＤＣオフセットを打ち消すためのＤＣオフセット打消し手段（860）を更に備えた、請求項６に記載の適応バイアス型ミクサ。
10. 前記第１及び第２の能動的バイアス回路又は前記１つの能動的バイアス回路は、演算増幅器(830、840)を含む、請求項６に記載の適応バイアス型ミクサ。
11. ＮＭＯＳトランジスタ差動対（810）が、ＲＦ差動信号対入力(LNAN、LNAP)を受信し、差動信号対を出力するステップと、
    ２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13)から構成される第１の二重バランス型ミクサ回路が、前記差動信号対を受信し、該差動信号対と、Ｑチャネル差動局所発振入力(LOQN、LOQP)を経て受信したＱチャネル差動局所発信信号対との混合を実行して、一対のＱチャネル差動信号を出力するステップと、
    ２対のＰＭＯＳトランジスタ差動対(P14、P15、P16、P17)から構成される第２の二重バランス型ミクサ回路が、前記差動信号対を受信し、該差動信号対と、Ｉチャネル差動局所発振入力(LOIN、LOIP)を経て受信したＩチャネル差動局所発信信号対との混合を実行して、一対のＩチャネル差動信号を出力するステップと、
    i) 前記Ｑチャネル差動局所発振入力(LOQN、LOQP)と前記Ｑチャネル差動信号の出力(OQP、OQN)との間のフィードバックループ中に設けられた第１の能動的バイアス回路が、前記第１の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13)に共通のバイアス電圧を供給して能動的バイアスを実行し、前記Ｉチャネル差動局所発振入力(LOIN、LOIP)と前記Ｉチャネル差動信号の出力(OIP、OIN)との間のフィードバックループ中に設けられた第２の能動的バイアス回路が、前記第２の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対（Ｐ14、P15、P16、P17）に、共通のバイアス電圧を供給して能動的バイアスを実行するステップ、又は
    ii) 前記Ｑチャネル差動局所発振入力(LOQN、LOQP)及び前記Ｉチャネル差動局所発振入力(LOIN、LOIP)と前記Ｉチャネル差動信号の出力(OIP、OIN)との間のフィードバックループに設けられた一つの能動的バイアス回路が、前記第１の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対及び前記第２の二重バランス型ミクサ回路の２対のＰＭＯＳトランジスタ差動対(P10、P11、P12、P13、P14、P15、P16、P17)に、共通のバイアス電圧を供給して能動的バイアスを実行するステップの内の何れか一方のステップとを備え、
    前記第１の二重バランス型ミクサ回路、第２の二重バランス型ミクサ回路、及び前記NMOSトランジスタ差動対が、電源に対して、並列に接続されている方法。
12. 前記能動的バイアスを実行するステップはいずれも、演算増幅器を経て信号をフィードバックすることを含む、請求項１１に記載の方法。
13. 前記第１及び第２の二重バランス型ミクサ回路により出力される信号におけるＤＣオフセットを打ち消すステップを更に備えた、請求項１１に記載の方法。
14. 前記混合により得られる信号を負荷ネットワーク(R1、R2、R3、R4)に与えるステップを更に備えた、請求項１１に記載の方法。

Images