JP2004356763A - ミキサ回路 - Google Patents
ミキサ回路 Download PDFInfo
- Publication number
- JP2004356763A JP2004356763A JP2003149732A JP2003149732A JP2004356763A JP 2004356763 A JP2004356763 A JP 2004356763A JP 2003149732 A JP2003149732 A JP 2003149732A JP 2003149732 A JP2003149732 A JP 2003149732A JP 2004356763 A JP2004356763 A JP 2004356763A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- mixer circuit
- switch stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】スーパーヘテロダイン方式の受信装置に用いられるミキサ回路１１において、スイッチ段１２の動作に関して、ローカル信号の振幅変動に伴うＤＣ動作電流の変化は定電流源を付加することで抑えることができるけれども、定電流源を構成するトランジスタ自体を飽和領域で動作させるオーバードライブ電圧が必要となり、該スイッチ段のスイッチ段トランジスタの動作マージンが小さくなってしまう。一方、ミキサの線形性を向上させるのは非常に難しく、前記のようにスイッチ段トランジスタの動作マージンが小さくなると、ミキサの線形性は容易に限界に達してしまう。
【解決手段】出力端子１４からスイッチ段１２のゲートに、フィードバック回路１５を付加することによって、該スイッチ段１２に流れるＤＣ動作電流を安定させ、ローカル信号の振幅変動による性能劣化を低減することができる。
【選択図】 図１
【解決手段】出力端子１４からスイッチ段１２のゲートに、フィードバック回路１５を付加することによって、該スイッチ段１２に流れるＤＣ動作電流を安定させ、ローカル信号の振幅変動による性能劣化を低減することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スーパーヘテロダイン方式の受信装置などで好適に実施されるミキサ回路に関する。
【０００２】
【従来の技術】
前記スーパーヘテロダイン方式の受信装置などでは、ミキサ回路は、高周波信号（ＲＦ信号）に、ローカル信号（ＬＯ信号）を乗算して周波数変換し、乗算結果として中間周波信号（ＩＦ信号）を生成する。また、ケーブルテレビチューナ等に用いられるような広帯域の受信装置では、チャンネル間の相互干渉を防ぐために、線形性の高い（歪の小さい）ミキサが必要となる。さらに、局部発信器からミキサに供給されるローカル信号強度のばらつきによる性能劣化を回避するために、スイッチ段のＤＣ動作電流を一定に供給する必要がある。
【０００３】
そこで、前記ローカル信号強度の増加に伴うＤＣ動作電流の増加を抑制するために、ダブルバランス型のミキサ回路に、定電流回路を接続した構成が、特開昭６０−７２１０号公報で示される。図８は、その典型的な従来技術によるミキサ回路１の回路構成図である。このミキサ回路は、２対のＮＭＯＳトランジスタ１ｄ，２ｄ；３ｄ，４ｄが交差接続されて成るスイッチ段ｄのソース端子に、バランｃを介してＲＦ信号を供給するとともに、ゲート端子にＬＯ信号を供給し、２つの共通ドレイン端子からＩＦ信号を得るミキサにおいて、変換損失、混変調特性が著しく劣化しないように、前記スイッチ段ｄのソース端子に接続されたバランｃのセンタータップｊに定電流源回路ｋを接続し、ローカル信号強度の増加に伴うＤＣ動作電流の増加を低減させることを特徴としている。この図８のミキサ回路１では、ＬＯ信号が、バランス入力（入力端子が２個あり、その入力端子間に信号を加えるもの）となっている。ここで、参照符ａ，ｂはバラン、ｆはＲＦ信号源、ｅはローカル信号源である。
【０００４】
【特許文献１】
特開昭６０−７２１０号公報（公開日：昭和６０年１月１６日）
【０００５】
【発明が解決しようとする課題】
上述のような従来技術では、特開昭６０−７２１０号では、バランｃのセンタータップｊに定電流源ｋを付加することで、ローカル振幅変動に伴うＤＣ動作電流の変動を抑制している。しかしながら、定電流源であるトランジスタ２を飽和領域で動作させるためには、該トランジスタ２のゲートに、オーバードライブ電圧Δｏｖ（Δｏｖ＝（２Ｉｄ／β）１／２ ：β＝ｕ＊Ｃｏｘ＊Ｗ／Ｌ）分のバイアスが必要であり、スイッチ段ｄのトランジスタの動作マージンを小さくしてしまうという問題がある。このため、ミキサの線形性を十分に得ることができない。したがって、この特開昭６０−７２１０号のように、ローカル振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段のトランジスタの動作マージンを最大限に利用できるようにすることが望まれる。
【０００６】
本発明の目的は、ローカル振幅変動に対して安定した利得・線形性特性を実現することができるミキサ回路を提供することである。
【０００７】
【課題を解決するための手段】
本発明のミキサ回路は、電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号が入力され、ベース（ゲート）には第２の信号が入力され、前記第１および第２の信号を混合した出力を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたミキサ回路において、前記混合出力を入力とし、前記スイッチ段のＤＣ動作電流を一定に保持する制御電圧を前記対を成すトランジスタのベース（ゲート）に与えるフィードバック回路を有することを特徴とする。
【０００８】
上記の構成によれば、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号（ＲＦ信号）が入力され、ベース（ゲート）には第２の信号（ＬＯ信号）が入力され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたシングルバランス型のミキサ回路において、フィードバック回路は、前記混合出力の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、すなわち前記一対のトランジスタがＮ型である場合、前記混合出力の平均電圧が大きくなる程、すなわち第２の信号の振幅が大きくなる程、前記制御電圧が低くなるように積分動作が働き、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【０００９】
したがって、スイッチ段のターゲット電流が一定となるように、出力平均電圧をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記第２の信号（ＬＯ信号）の振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの利得・線形性性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、前記第２の信号（ＬＯ信号）の振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００１０】
また、本発明のミキサ回路は、電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号が入力され、交差接続されたベース（ゲート）には第２の信号が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたミキサ回路において、前記混合出力を入力とし、前記スイッチ段のＤＣ動作電流を一定に保持する制御電圧を前記２対のトランジスタのベース（ゲート）に与えるフィードバック回路を有することを特徴とする。
【００１１】
上記の構成によれば、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号（ＲＦ信号）が入力され、交差接続されたベース（ゲート）には第２の信号（ＬＯ信号）が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたダブルバランス型のミキサ回路において、フィードバック回路は、前記混合出力の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、前記混合出力の平均電圧が大きくなる程、すなわち第２の信号の振幅が大きくなる程、前記制御電圧が低くなるように積分機能が働き、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【００１２】
したがって、スイッチ段のターゲット電流が一定となるように、出力平均電圧をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記第２の信号の振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、前記第２の信号（ＬＯ信号）の振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。このようにして、スイッチ段のトランジスタの動作電圧を犠牲にすることなく、動作電流を制御でき、ローカル振幅変動に強い低消費電力ミキサを提供することができる。また、スイッチ段のトランジスタの動作マージンを拡大できるので、利得・線形性の特性を向上したミキサ回路を提供することができる。
【００１３】
また、本発明のミキサ回路では、前記フィードバック回路は、相互に等しい抵抗値に形成され、バランス出力である前記混合出力がそれぞれの一端から入力され、他端が相互に接続されることで、前記混合出力の平均値を求める２つの抵抗を有することを特徴とする。
【００１４】
上記の構成によれば、相互に等しい２つの抵抗のそれぞれ一端にバランス出力である混合出力を与えることで、他端はその抵抗体の中点となり、前記バランス出力におけるＡＣ成分が抵抗からなるローパスフィルタ（ＬＰＦ）により除去され、ＤＣ成分のみが抽出される。こうして、フィードバックを行うにあたって、一定に保持すべき前記ＤＣ動作電流の情報を容易に抽出することができる。
【００１５】
さらにまた、本発明のミキサ回路では、前記フィードバック回路は、前記制御電圧を、相互に等しい抵抗値に形成される２つの抵抗の一端に入力し、前記抵抗の他端から、対を成す各トランジスタのベース（ゲート）にそれぞれ与えることを特徴とする。
【００１６】
上記の構成によれば、前記制御電圧を、大きさの等しい抵抗を直列接続した中点に与えることで、スイッチ段トランジスタのベース（ゲート）に等しい電圧を供給することができる。また、ローカル信号のＡＣ成分は、ＤＣ設定用（制御電圧用）の抵抗を通過せず、トランジスタのベース（ゲート）に直接与えられる。
【００１７】
また、本発明のミキサ回路では、前記フィードバック回路は、２入力１出力のオペアンプと、１つのキャパシタとを用いた積分器から構成されることを特徴とする。
【００１８】
上記の構成によれば、前記抵抗からなるローパスフィルタ（ＬＰＦ）によるＤＣ平均電圧と所望のＤＣ動作電流動作を設定する参照電圧との差が無くなるまで積分機能が働き、回路にフィードバックをかけることで安定した動作を実現することができる。また、オーバードライブ電圧を必要とする電流源を用いないので、スイッチ段の動作マージンを拡大することが可能である。さらにまた、ローカル振幅変動に対して、安定した利得・線形性を実現できる。
【００１９】
さらにまた、本発明のミキサ回路では、前記オペアンプは、スイッチ段のＤＣ動作電流を該スイッチ段のバランス出力端子から正の入力端子で受け、所望のＤＣ動作電流時における参照電圧を負入力端子で受けることで、正負入力電圧が略等しくなるように積分動作が働き、前記スイッチ段のＤＣ動作電流を制御することを特徴とする。
【００２０】
上記の構成によれば、正負入力端子間の差が無くなるまで出力信号を生成する積分器の性質を容易に利用することができる。
【００２１】
また、本発明のミキサ回路は、前記参照電圧を、前記出力負荷のレプリカ抵抗と電流源とで作成することを特徴とする。
【００２２】
上記の構成によれば、前記積分器の性質を利用することで、参照電圧を容易に設定可能となる。また、参照電圧を設定する回路構成は、ミキサ回路と完全に独立しており、ミキサ動作に影響を与えない。
【００２３】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図６に基づいて説明すれば、以下のとおりである。
【００２４】
図１は、本発明の実施の第１の形態のミキサ回路１１の概略的構成を示すブロック図である。このミキサ回路１１は、前述の図８で示す特開昭６０−７２１０号と同様に、バランを用いたダブルバランス型のミキサ回路である。このミキサ回路１１は、電源ライン間に、スイッチ段１２と、出力負荷１３とが直列に接続されるとともに、注目すべきは、本発明では、常に出力端子１４から出力されるＩＦ信号の出力平均電圧をモニタし、スイッチ段１２のバイアス電圧を決定する端子に制御電圧ＣＴＬをフィードバックするフィードバック回路１５を備えていることである。
【００２５】
図２は、上述のミキサ回路１１の電気的構成を示すブロック図である。前記スイッチ段１２は、２対のＮＭＯＳトランジスタＭ１，Ｍ２；Ｍ３，Ｍ４が交差接続されて成り、ＮＭＯＳトランジスタＭ１，Ｍ３のドレインおよびＮＭＯＳトランジスタＭ２，Ｍ４のドレインは、出力負荷１３ａ，１３ｂを介してハイレベルの電源にそれぞれ接続されるとともに、出力端子１４ａ，１４ｂへのＩＦ信号のバランス出力端となる。また、前記ＮＭＯＳトランジスタＭ１，Ｍ４；Ｍ２，Ｍ３のゲートには、同一の半導体集積回路上に形成されるＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）から入力端子１６ａ，１６ｂにバランス入力されるＬＯ信号が与えられる。また、スイッチ段１２のソース端子には、バラン１７を介して、入力端子１８へのシングル入力であるＲＦ信号が入力される。
【００２６】
これによって、ＮＭＯＳトランジスタＭ１，Ｍ２から成る差動対およびＮＭＯＳトランジスタＭ３，Ｍ４から成る差動対は、ＬＯ信号に応じてＮＭＯＳトランジスタＭ１，Ｍ４とＮＭＯＳトランジスタＭ２，Ｍ３とが、それぞれ同期スイッチとしてスイッチング動作して、ＲＦ信号と該ＬＯ信号との２つの信号を混合し、積としてＩＦ信号を出力する。
【００２７】
そして、このミキサ回路１１では、前述のようにバランス出力端子１４ａ，１４ｂをモニタして、スイッチ段１２のＤＣ動作電流を決定するゲートバイアスを制御するためのフィードバック回路１５が付加されている。このフィードバック回路１５へは、前記ＩＦ信号のバランス出力が、平均値回路２１において、合成かつ平均化されて入力される。
【００２８】
図３は、前記フィードバック回路１５および平均値回路２１の一構成例を示すブロック図である。前記平均値回路２１は、相互に等しい２つの抵抗Ｒ１，Ｒ２から構成されている。前記ＩＦ信号のバランス出力は、抵抗Ｒ１，Ｒ２の一端からそれぞれ入力され、他端が相互に接続されることで、該他端からは前記ＩＦ信号のバランス出力の平均値を出力することができる。すなわち、前記抵抗Ｒ１，Ｒ２の他端は、抵抗体の中点となり、ＬＰＦ動作により、前記バランス出力におけるＡＣ成分が除去され、ＤＣ成分のみが抽出される。こうして、フィードバックを行うにあたって、一定に保持すべき前記ＤＣ動作電流の情報を容易に抽出することができる。
【００２９】
前記フィードバック回路１５は、オペアンプＯｐ１に積分用のキャパシタＣ１を備えた積分器と、抵抗Ｒ３，Ｒ４とを備えて構成されており、前記キャパシタＣ１は、オペアンプＯｐ１の出力端子と負入力端子との間に接続されている。オペアンプＯｐ１の正入力端子には、前記平均値回路２１によるバランス出力の平均電圧が与えられており、負入力端子にはまた、参照電圧Ｖｒｅｆが与えられる。
【００３０】
前記参照電圧Ｖｒｅｆは、前記出力負荷１３ａ，１３ｂのレプリカ抵抗２２と、電流源２３とを電源ライン間に直列に接続した簡易な構成で作成されている。オペアンプＯｐ１は、正負入力が略等しく等しくなるように動作し、したがって前記電流源２３によって設定されるスイッチ段１２のＤＣ動作電流が所望の値になるように、前記制御電圧ＣＴＬを出力する。すなわち、前記２対のトランジスタＭ１，Ｍ２；Ｍ３，Ｍ４がＮ型であるので、ＬＯ信号の振幅が大きくなる程、負荷抵抗により前記ＩＦ信号の平均電圧が降下するため、前記制御電圧ＣＴＬは低くなり、前記スイッチ段１２のＤＣ動作電流を一定に保持させる。このＤＣ動作電流は、前記電流源２３の電流値Ｉ１を変化することで、容易に調整することができる。
【００３１】
前記制御電圧ＣＴＬは、相互に等しい抵抗値に形成される２つの抵抗Ｒ３，Ｒ４の一端に出力され、前記抵抗Ｒ３，Ｒ４の他端から、それぞれ対を成す各トランジスタＭ１，Ｍ２；Ｍ３，Ｍ４のゲートに、ＤＣバイアスとして供給される。また、前記ＬＯ信号は、ＡＣ信号として直接トランジスタＭ１，Ｍ２；Ｍ３，Ｍ４のゲートに与えられる。
【００３２】
以上のようにして、このミキサ回路１１は、スイッチ段１２を流れる電流を負荷抵抗１３ａ，１３ｂによって電圧変換し、その平均電圧をフィードバック回路１５のオペアンプＯｐ１の正入力電圧とし、ミキサ出力負荷である負荷抵抗１３ａ，１３ｂのレプリカ抵抗２２と所望の電流値Ｉ１とで決定される負入力電圧と、前記正入力電圧とが等しくなるようにオペアンプＯｐ１が積分動作し、制御電圧ＣＴＬをスイッチ段１２のゲートバイアスにフィードバックすることで、ＤＣ動作電流が制御される。したがって、前記ＬＯ信号の振幅変動の影響を受けず、スイッチ段１２のＤＣ動作電流を一定に保つことができ、ミキサ回路１１全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。
【００３３】
一方、こうしてフィードバック回路１５によってスイッチ段１２のＤＣ動作電流が制御されるので、このミキサ回路１１では、前記バラン１７のセンタータップ１９は、ローレベルの電源に接続されており、前記スイッチ段１２のトランジスタＭ１，Ｍ２；Ｍ３，Ｍ４の動作マージンを減少させてしまう前記特開昭６０−７２１０号のような、電流源となるトランジスタを用いていない。このことで、前記電流源トランジスタを駆動する場合に必要となるオーバードライブ電圧の分だけさらに、該スイッチ段１２の動作マージンを広く使うことができる。
【００３４】
図４に、ローカル強度が変化した際の、前記フィードバック回路１５を用いない場合と、用いた場合とのスイッチ段１２のＮＭＯＳトランジスタＭ１〜Ｍ４における全ドレイン電流Ｉｔｏｔａｌの比較結果を示す。同図において、参照符αが前記フィードバック回路１５を用いない場合を示し、参照符βが本発明（図３）である前記フィードバック回路１５を用いた場合を示す。同図から、フィードバック回路１５がある場合、ローカル強度の増加に関わらず、ＤＣ動作電流が一定に保持されていることが理解される。
【００３５】
また、図５および図６には、ローカル強度が変化した場合に、それぞれ前記フィードバック回路１５を用いない場合と、用いた場合との利得（Ｇａｉｎ）および線形性（ＩＩＰ３）の比較結果を示す。図５が前記フィードバック回路３５を用いない場合を示し、図６が本発明（図３）である前記フィードバック回路１５を用いた場合を示す。これらの図から、フィードバック回路１５が有り、ローカル強度が１２ｄＢｍのとき、利得が約１．３ｄＢ、線形性が約７．８ｄＢｍ以上改善していることが理解される。また、ローカル強度が１２ｄＢｍのとき、消費電流を約８．６ｍＡ低減できていることが理解される。
【００３６】
ここで、スイッチ段１２のメカニズムを、以下に簡単に示す。スイッチ段１２を構成するＮＭＯＳトランジスタＭ１〜Ｍ４の電流切替えスイッチ動作において、スイッチを完全にＯＦＦできる振幅電圧をＶｒとすると、ＬＯ信号の振幅ＶＬＯが、Ｖｒ≦ＶＬＯの関係が成り立つ時、スイッチとして完全にＯＦＦすることができる。ここで、ＬＯ信号の振幅ＶＬＯが増加する程、ＯＦＦ動作が確実となりスイッチ特性が向上するので、変換電圧利得Ｇａｉｎは増加することになる。一方、入力３次インターセプトポイントＩＩＰ３は、Ｖｒ＝ＶＬＯを境に、急激に劣化する。つまりミキサの性能を示す出力３次インターセプトポイントＯＩＰ３が最大となるのは、近似的にＶｒ≒ＶＬＯの関係が成り立つ時である。
【００３７】
本発明の実施の第２の形態について、図７に基づいて説明すれば、以下のとおりである。
【００３８】
図７は、本発明の実施の第２の形態のミキサ回路３１の電気的構成を示すブロック図である。このミキサ回路３１は、シングルバランス型のミキサ回路であり、したがってスイッチ段３２は一対のＮＭＯＳトランジスタＭ１，Ｍ２から構成される。このミキサ回路３１において、図２で示すダブルバランス型のミキサ回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。
【００３９】
前記ＮＭＯＳトランジスタＭ１，Ｍ２のドレインは出力負荷１３ａ，１３ｂをそれぞれ介してハイレベルの電源に接続され、ソースにはバラン３７を介してシングル入力であるＲＦ信号が与えられ、ゲートにはバランス入力であるＬＯ信号が入力され、これらの信号を混合したＩＦ信号が前記スイッチ段３２と出力負荷１３ａ，１３ｂとの間のバランス出力端子１４ａ，１４ｂから出力される。
【００４０】
このようにシングルバランス型のミキサ回路３１においても、前記フィードバック回路１５および平均値回路２１を設け、スイッチ段３２のターゲット電流が一定となるように制御電圧ＣＴＬをフィードバック制御することで、前記ＬＯ信号の振幅変動の影響を受けず、スイッチ段３２のＤＣ動作電流を一定に保つことができ、ミキサ回路５１全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。
【００４１】
また、前記スイッチ段３２のトランジスタＭ１，Ｍ２を飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、ローカル振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００４２】
【発明の効果】
本発明のミキサ回路は、以上のように、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号（ＲＦ信号）が入力され、ベース（ゲート）には第２の信号（ＬＯ信号）が入力され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたシングルバランス型のミキサ回路において、フィードバック回路を設け、該フィードバック回路は、前記混合出力の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【００４３】
それゆえ、スイッチ段のターゲット電流が一定となるように、出力をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記ローカル振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの利得・線形性性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、ローカル振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００４４】
また、本発明のミキサ回路は、以上のように、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号（ＲＦ信号）が入力され、交差接続されたベース（ゲート）には第２の信号（ＬＯ信号）が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたダブルバランス型のミキサ回路において、フィードバック回路を設け、該フィードバック回路は、前記混合出力の信号の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【００４５】
それゆえ、スイッチ段のターゲット電流が一定となるように、出力をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記第２の信号（ＬＯ信号）の振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、第２の信号（ＬＯ信号）の振幅変動によるＤＣ動作電流のばらつきを回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００４６】
また、本発明のミキサ回路は、以上のように、相互に等しい抵抗値に形成され、バランス出力である前記混合出力がそれぞれの一端から入力され、他端が相互に接続されることで、前記混合出力の平均値を求める２つの抵抗を有する。
【００４７】
それゆえ、相互に等しい２つの抵抗のそれぞれ一端にバランス出力である混合出力を与えることで、ＬＰＦ動作によってＤＣ成分のみが抽出され、フィードバックを行うにあたって、一定に保持すべき前記ＤＣ動作電流の情報を容易に抽出することができる。
【００４８】
さらにまた、本発明のミキサ回路は、以上のように、前記制御電圧を、相互に等しい抵抗値に形成される２つの抵抗の一端に入力し、前記抵抗の他端から、対を成す各トランジスタのベース（ゲート）にそれぞれ与える。
【００４９】
それゆえ、前記制御電圧を、大きさの等しい抵抗を直列接続した中点に与えることで、スイッチ段トランジスタのベース（ゲート）に等しい電圧を供給することができる。また、ローカル信号のＡＣ成分は、ＤＣ設定用（制御電圧用）の抵抗を通過せず、トランジスタのベース（ゲート）に直接与えられる。
【００５０】
また、本発明のミキサ回路は、以上のように、前記フィードバック回路を、２入力１出力のオペアンプと、１つのキャパシタとを用いた積分器から構成する。
【００５１】
それゆえ、前記抵抗からなるローパスフィルタ（ＬＰＦ）によるＤＣ平均電圧と所望のＤＣ動作電流動作を設定する参照電圧との差が無くなるまで積分機能が働き、回路にフィードバックをかけることで安定した動作を実現することができる。また、オーバードライブ電圧を必要とする電流源を用いないので、スイッチ段の動作マージンを拡大することが可能である。さらにまた、ローカル振幅変動に対して、安定した利得・線形性を実現できる。
【００５２】
さらにまた、本発明のミキサ回路は、以上のように、前記オペアンプが、スイッチ段のＤＣ動作電流を該スイッチ段のバランス出力端子から正の入力端子で受け、所望のＤＣ動作電流時における参照電圧を負入力端子で受けることで、正負入力電圧が略等しくなるように積分動作が働き、前記スイッチ段のＤＣ動作電流を制御する。
【００５３】
それゆえ、正負入力端子間の差が無くなるまで出力信号を生成する積分器の性質を容易に利用することができる。
【００５４】
また、本発明のミキサ回路は、以上のように、前記参照電圧を、前記出力負荷のレプリカ抵抗と電流源とで作成する。
【００５５】
それゆえ、前記積分器の性質を利用することで、参照電圧を容易に設定可能となる。また、参照電圧を設定する回路構成は、ミキサ回路と完全に独立しており、ミキサ動作に影響を与えない。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のミキサ回路の概略的構成を示すブロック図である。
【図２】図１で示すミキサ回路の電気的構成を示すブロック図である。
【図３】前記図２で示すミキサ回路におけるフィードバック回路の具体的構成を示す電気回路図である。
【図４】図２で示すミキサ回路において、ローカル振幅が変動した際の、全電流の変化を示す図である。
【図５】ローカル振幅が変化した際の、フィードバック無しにおける利得（Ｇａｉｎ）および線形性（ＩＩＰ３）の特性を示す図である。
【図６】ローカル振幅が変化した際の、フィードバック有りにおける利得（Ｇａｉｎ）および線形性（ＩＩＰ３）の特性を示す図である。
【図７】本発明の実施の第２の形態のミキサ回路の電気的構成を示すブロック図である。
【図８】従来技術のミキサ回路の回路構成図である。
【符号の説明】
１１，３１ ミキサ回路
１２，３２ スイッチ段
１３；１３ａ，１３ｂ 出力負荷
１４；１４ａ，１４ｂ 出力端子
１５ フィードバック回路
１６ａ，１６ｂ 入力端子
１７，３７ バラン
１８；１８ａ，１８ｂ 入力端子
２１ 平均値回路
２２ レプリカ抵抗
２３ 電流源
Ｃ１ 積分用のキャパシタ
Ｍ１〜Ｍ４ スイッチ段ＮＭＯＳトランジスタ
Ｏｐ１ オペアンプ
Ｒ１，Ｒ２ 抵抗
Ｒ３，Ｒ４ 抵抗
【発明の属する技術分野】
本発明は、スーパーヘテロダイン方式の受信装置などで好適に実施されるミキサ回路に関する。
【０００２】
【従来の技術】
前記スーパーヘテロダイン方式の受信装置などでは、ミキサ回路は、高周波信号（ＲＦ信号）に、ローカル信号（ＬＯ信号）を乗算して周波数変換し、乗算結果として中間周波信号（ＩＦ信号）を生成する。また、ケーブルテレビチューナ等に用いられるような広帯域の受信装置では、チャンネル間の相互干渉を防ぐために、線形性の高い（歪の小さい）ミキサが必要となる。さらに、局部発信器からミキサに供給されるローカル信号強度のばらつきによる性能劣化を回避するために、スイッチ段のＤＣ動作電流を一定に供給する必要がある。
【０００３】
そこで、前記ローカル信号強度の増加に伴うＤＣ動作電流の増加を抑制するために、ダブルバランス型のミキサ回路に、定電流回路を接続した構成が、特開昭６０−７２１０号公報で示される。図８は、その典型的な従来技術によるミキサ回路１の回路構成図である。このミキサ回路は、２対のＮＭＯＳトランジスタ１ｄ，２ｄ；３ｄ，４ｄが交差接続されて成るスイッチ段ｄのソース端子に、バランｃを介してＲＦ信号を供給するとともに、ゲート端子にＬＯ信号を供給し、２つの共通ドレイン端子からＩＦ信号を得るミキサにおいて、変換損失、混変調特性が著しく劣化しないように、前記スイッチ段ｄのソース端子に接続されたバランｃのセンタータップｊに定電流源回路ｋを接続し、ローカル信号強度の増加に伴うＤＣ動作電流の増加を低減させることを特徴としている。この図８のミキサ回路１では、ＬＯ信号が、バランス入力（入力端子が２個あり、その入力端子間に信号を加えるもの）となっている。ここで、参照符ａ，ｂはバラン、ｆはＲＦ信号源、ｅはローカル信号源である。
【０００４】
【特許文献１】
特開昭６０−７２１０号公報（公開日：昭和６０年１月１６日）
【０００５】
【発明が解決しようとする課題】
上述のような従来技術では、特開昭６０−７２１０号では、バランｃのセンタータップｊに定電流源ｋを付加することで、ローカル振幅変動に伴うＤＣ動作電流の変動を抑制している。しかしながら、定電流源であるトランジスタ２を飽和領域で動作させるためには、該トランジスタ２のゲートに、オーバードライブ電圧Δｏｖ（Δｏｖ＝（２Ｉｄ／β）１／２ ：β＝ｕ＊Ｃｏｘ＊Ｗ／Ｌ）分のバイアスが必要であり、スイッチ段ｄのトランジスタの動作マージンを小さくしてしまうという問題がある。このため、ミキサの線形性を十分に得ることができない。したがって、この特開昭６０−７２１０号のように、ローカル振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段のトランジスタの動作マージンを最大限に利用できるようにすることが望まれる。
【０００６】
本発明の目的は、ローカル振幅変動に対して安定した利得・線形性特性を実現することができるミキサ回路を提供することである。
【０００７】
【課題を解決するための手段】
本発明のミキサ回路は、電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号が入力され、ベース（ゲート）には第２の信号が入力され、前記第１および第２の信号を混合した出力を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたミキサ回路において、前記混合出力を入力とし、前記スイッチ段のＤＣ動作電流を一定に保持する制御電圧を前記対を成すトランジスタのベース（ゲート）に与えるフィードバック回路を有することを特徴とする。
【０００８】
上記の構成によれば、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号（ＲＦ信号）が入力され、ベース（ゲート）には第２の信号（ＬＯ信号）が入力され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたシングルバランス型のミキサ回路において、フィードバック回路は、前記混合出力の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、すなわち前記一対のトランジスタがＮ型である場合、前記混合出力の平均電圧が大きくなる程、すなわち第２の信号の振幅が大きくなる程、前記制御電圧が低くなるように積分動作が働き、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【０００９】
したがって、スイッチ段のターゲット電流が一定となるように、出力平均電圧をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記第２の信号（ＬＯ信号）の振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの利得・線形性性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、前記第２の信号（ＬＯ信号）の振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００１０】
また、本発明のミキサ回路は、電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号が入力され、交差接続されたベース（ゲート）には第２の信号が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたミキサ回路において、前記混合出力を入力とし、前記スイッチ段のＤＣ動作電流を一定に保持する制御電圧を前記２対のトランジスタのベース（ゲート）に与えるフィードバック回路を有することを特徴とする。
【００１１】
上記の構成によれば、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号（ＲＦ信号）が入力され、交差接続されたベース（ゲート）には第２の信号（ＬＯ信号）が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたダブルバランス型のミキサ回路において、フィードバック回路は、前記混合出力の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、前記混合出力の平均電圧が大きくなる程、すなわち第２の信号の振幅が大きくなる程、前記制御電圧が低くなるように積分機能が働き、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【００１２】
したがって、スイッチ段のターゲット電流が一定となるように、出力平均電圧をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記第２の信号の振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、前記第２の信号（ＬＯ信号）の振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。このようにして、スイッチ段のトランジスタの動作電圧を犠牲にすることなく、動作電流を制御でき、ローカル振幅変動に強い低消費電力ミキサを提供することができる。また、スイッチ段のトランジスタの動作マージンを拡大できるので、利得・線形性の特性を向上したミキサ回路を提供することができる。
【００１３】
また、本発明のミキサ回路では、前記フィードバック回路は、相互に等しい抵抗値に形成され、バランス出力である前記混合出力がそれぞれの一端から入力され、他端が相互に接続されることで、前記混合出力の平均値を求める２つの抵抗を有することを特徴とする。
【００１４】
上記の構成によれば、相互に等しい２つの抵抗のそれぞれ一端にバランス出力である混合出力を与えることで、他端はその抵抗体の中点となり、前記バランス出力におけるＡＣ成分が抵抗からなるローパスフィルタ（ＬＰＦ）により除去され、ＤＣ成分のみが抽出される。こうして、フィードバックを行うにあたって、一定に保持すべき前記ＤＣ動作電流の情報を容易に抽出することができる。
【００１５】
さらにまた、本発明のミキサ回路では、前記フィードバック回路は、前記制御電圧を、相互に等しい抵抗値に形成される２つの抵抗の一端に入力し、前記抵抗の他端から、対を成す各トランジスタのベース（ゲート）にそれぞれ与えることを特徴とする。
【００１６】
上記の構成によれば、前記制御電圧を、大きさの等しい抵抗を直列接続した中点に与えることで、スイッチ段トランジスタのベース（ゲート）に等しい電圧を供給することができる。また、ローカル信号のＡＣ成分は、ＤＣ設定用（制御電圧用）の抵抗を通過せず、トランジスタのベース（ゲート）に直接与えられる。
【００１７】
また、本発明のミキサ回路では、前記フィードバック回路は、２入力１出力のオペアンプと、１つのキャパシタとを用いた積分器から構成されることを特徴とする。
【００１８】
上記の構成によれば、前記抵抗からなるローパスフィルタ（ＬＰＦ）によるＤＣ平均電圧と所望のＤＣ動作電流動作を設定する参照電圧との差が無くなるまで積分機能が働き、回路にフィードバックをかけることで安定した動作を実現することができる。また、オーバードライブ電圧を必要とする電流源を用いないので、スイッチ段の動作マージンを拡大することが可能である。さらにまた、ローカル振幅変動に対して、安定した利得・線形性を実現できる。
【００１９】
さらにまた、本発明のミキサ回路では、前記オペアンプは、スイッチ段のＤＣ動作電流を該スイッチ段のバランス出力端子から正の入力端子で受け、所望のＤＣ動作電流時における参照電圧を負入力端子で受けることで、正負入力電圧が略等しくなるように積分動作が働き、前記スイッチ段のＤＣ動作電流を制御することを特徴とする。
【００２０】
上記の構成によれば、正負入力端子間の差が無くなるまで出力信号を生成する積分器の性質を容易に利用することができる。
【００２１】
また、本発明のミキサ回路は、前記参照電圧を、前記出力負荷のレプリカ抵抗と電流源とで作成することを特徴とする。
【００２２】
上記の構成によれば、前記積分器の性質を利用することで、参照電圧を容易に設定可能となる。また、参照電圧を設定する回路構成は、ミキサ回路と完全に独立しており、ミキサ動作に影響を与えない。
【００２３】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図６に基づいて説明すれば、以下のとおりである。
【００２４】
図１は、本発明の実施の第１の形態のミキサ回路１１の概略的構成を示すブロック図である。このミキサ回路１１は、前述の図８で示す特開昭６０−７２１０号と同様に、バランを用いたダブルバランス型のミキサ回路である。このミキサ回路１１は、電源ライン間に、スイッチ段１２と、出力負荷１３とが直列に接続されるとともに、注目すべきは、本発明では、常に出力端子１４から出力されるＩＦ信号の出力平均電圧をモニタし、スイッチ段１２のバイアス電圧を決定する端子に制御電圧ＣＴＬをフィードバックするフィードバック回路１５を備えていることである。
【００２５】
図２は、上述のミキサ回路１１の電気的構成を示すブロック図である。前記スイッチ段１２は、２対のＮＭＯＳトランジスタＭ１，Ｍ２；Ｍ３，Ｍ４が交差接続されて成り、ＮＭＯＳトランジスタＭ１，Ｍ３のドレインおよびＮＭＯＳトランジスタＭ２，Ｍ４のドレインは、出力負荷１３ａ，１３ｂを介してハイレベルの電源にそれぞれ接続されるとともに、出力端子１４ａ，１４ｂへのＩＦ信号のバランス出力端となる。また、前記ＮＭＯＳトランジスタＭ１，Ｍ４；Ｍ２，Ｍ３のゲートには、同一の半導体集積回路上に形成されるＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）から入力端子１６ａ，１６ｂにバランス入力されるＬＯ信号が与えられる。また、スイッチ段１２のソース端子には、バラン１７を介して、入力端子１８へのシングル入力であるＲＦ信号が入力される。
【００２６】
これによって、ＮＭＯＳトランジスタＭ１，Ｍ２から成る差動対およびＮＭＯＳトランジスタＭ３，Ｍ４から成る差動対は、ＬＯ信号に応じてＮＭＯＳトランジスタＭ１，Ｍ４とＮＭＯＳトランジスタＭ２，Ｍ３とが、それぞれ同期スイッチとしてスイッチング動作して、ＲＦ信号と該ＬＯ信号との２つの信号を混合し、積としてＩＦ信号を出力する。
【００２７】
そして、このミキサ回路１１では、前述のようにバランス出力端子１４ａ，１４ｂをモニタして、スイッチ段１２のＤＣ動作電流を決定するゲートバイアスを制御するためのフィードバック回路１５が付加されている。このフィードバック回路１５へは、前記ＩＦ信号のバランス出力が、平均値回路２１において、合成かつ平均化されて入力される。
【００２８】
図３は、前記フィードバック回路１５および平均値回路２１の一構成例を示すブロック図である。前記平均値回路２１は、相互に等しい２つの抵抗Ｒ１，Ｒ２から構成されている。前記ＩＦ信号のバランス出力は、抵抗Ｒ１，Ｒ２の一端からそれぞれ入力され、他端が相互に接続されることで、該他端からは前記ＩＦ信号のバランス出力の平均値を出力することができる。すなわち、前記抵抗Ｒ１，Ｒ２の他端は、抵抗体の中点となり、ＬＰＦ動作により、前記バランス出力におけるＡＣ成分が除去され、ＤＣ成分のみが抽出される。こうして、フィードバックを行うにあたって、一定に保持すべき前記ＤＣ動作電流の情報を容易に抽出することができる。
【００２９】
前記フィードバック回路１５は、オペアンプＯｐ１に積分用のキャパシタＣ１を備えた積分器と、抵抗Ｒ３，Ｒ４とを備えて構成されており、前記キャパシタＣ１は、オペアンプＯｐ１の出力端子と負入力端子との間に接続されている。オペアンプＯｐ１の正入力端子には、前記平均値回路２１によるバランス出力の平均電圧が与えられており、負入力端子にはまた、参照電圧Ｖｒｅｆが与えられる。
【００３０】
前記参照電圧Ｖｒｅｆは、前記出力負荷１３ａ，１３ｂのレプリカ抵抗２２と、電流源２３とを電源ライン間に直列に接続した簡易な構成で作成されている。オペアンプＯｐ１は、正負入力が略等しく等しくなるように動作し、したがって前記電流源２３によって設定されるスイッチ段１２のＤＣ動作電流が所望の値になるように、前記制御電圧ＣＴＬを出力する。すなわち、前記２対のトランジスタＭ１，Ｍ２；Ｍ３，Ｍ４がＮ型であるので、ＬＯ信号の振幅が大きくなる程、負荷抵抗により前記ＩＦ信号の平均電圧が降下するため、前記制御電圧ＣＴＬは低くなり、前記スイッチ段１２のＤＣ動作電流を一定に保持させる。このＤＣ動作電流は、前記電流源２３の電流値Ｉ１を変化することで、容易に調整することができる。
【００３１】
前記制御電圧ＣＴＬは、相互に等しい抵抗値に形成される２つの抵抗Ｒ３，Ｒ４の一端に出力され、前記抵抗Ｒ３，Ｒ４の他端から、それぞれ対を成す各トランジスタＭ１，Ｍ２；Ｍ３，Ｍ４のゲートに、ＤＣバイアスとして供給される。また、前記ＬＯ信号は、ＡＣ信号として直接トランジスタＭ１，Ｍ２；Ｍ３，Ｍ４のゲートに与えられる。
【００３２】
以上のようにして、このミキサ回路１１は、スイッチ段１２を流れる電流を負荷抵抗１３ａ，１３ｂによって電圧変換し、その平均電圧をフィードバック回路１５のオペアンプＯｐ１の正入力電圧とし、ミキサ出力負荷である負荷抵抗１３ａ，１３ｂのレプリカ抵抗２２と所望の電流値Ｉ１とで決定される負入力電圧と、前記正入力電圧とが等しくなるようにオペアンプＯｐ１が積分動作し、制御電圧ＣＴＬをスイッチ段１２のゲートバイアスにフィードバックすることで、ＤＣ動作電流が制御される。したがって、前記ＬＯ信号の振幅変動の影響を受けず、スイッチ段１２のＤＣ動作電流を一定に保つことができ、ミキサ回路１１全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。
【００３３】
一方、こうしてフィードバック回路１５によってスイッチ段１２のＤＣ動作電流が制御されるので、このミキサ回路１１では、前記バラン１７のセンタータップ１９は、ローレベルの電源に接続されており、前記スイッチ段１２のトランジスタＭ１，Ｍ２；Ｍ３，Ｍ４の動作マージンを減少させてしまう前記特開昭６０−７２１０号のような、電流源となるトランジスタを用いていない。このことで、前記電流源トランジスタを駆動する場合に必要となるオーバードライブ電圧の分だけさらに、該スイッチ段１２の動作マージンを広く使うことができる。
【００３４】
図４に、ローカル強度が変化した際の、前記フィードバック回路１５を用いない場合と、用いた場合とのスイッチ段１２のＮＭＯＳトランジスタＭ１〜Ｍ４における全ドレイン電流Ｉｔｏｔａｌの比較結果を示す。同図において、参照符αが前記フィードバック回路１５を用いない場合を示し、参照符βが本発明（図３）である前記フィードバック回路１５を用いた場合を示す。同図から、フィードバック回路１５がある場合、ローカル強度の増加に関わらず、ＤＣ動作電流が一定に保持されていることが理解される。
【００３５】
また、図５および図６には、ローカル強度が変化した場合に、それぞれ前記フィードバック回路１５を用いない場合と、用いた場合との利得（Ｇａｉｎ）および線形性（ＩＩＰ３）の比較結果を示す。図５が前記フィードバック回路３５を用いない場合を示し、図６が本発明（図３）である前記フィードバック回路１５を用いた場合を示す。これらの図から、フィードバック回路１５が有り、ローカル強度が１２ｄＢｍのとき、利得が約１．３ｄＢ、線形性が約７．８ｄＢｍ以上改善していることが理解される。また、ローカル強度が１２ｄＢｍのとき、消費電流を約８．６ｍＡ低減できていることが理解される。
【００３６】
ここで、スイッチ段１２のメカニズムを、以下に簡単に示す。スイッチ段１２を構成するＮＭＯＳトランジスタＭ１〜Ｍ４の電流切替えスイッチ動作において、スイッチを完全にＯＦＦできる振幅電圧をＶｒとすると、ＬＯ信号の振幅ＶＬＯが、Ｖｒ≦ＶＬＯの関係が成り立つ時、スイッチとして完全にＯＦＦすることができる。ここで、ＬＯ信号の振幅ＶＬＯが増加する程、ＯＦＦ動作が確実となりスイッチ特性が向上するので、変換電圧利得Ｇａｉｎは増加することになる。一方、入力３次インターセプトポイントＩＩＰ３は、Ｖｒ＝ＶＬＯを境に、急激に劣化する。つまりミキサの性能を示す出力３次インターセプトポイントＯＩＰ３が最大となるのは、近似的にＶｒ≒ＶＬＯの関係が成り立つ時である。
【００３７】
本発明の実施の第２の形態について、図７に基づいて説明すれば、以下のとおりである。
【００３８】
図７は、本発明の実施の第２の形態のミキサ回路３１の電気的構成を示すブロック図である。このミキサ回路３１は、シングルバランス型のミキサ回路であり、したがってスイッチ段３２は一対のＮＭＯＳトランジスタＭ１，Ｍ２から構成される。このミキサ回路３１において、図２で示すダブルバランス型のミキサ回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。
【００３９】
前記ＮＭＯＳトランジスタＭ１，Ｍ２のドレインは出力負荷１３ａ，１３ｂをそれぞれ介してハイレベルの電源に接続され、ソースにはバラン３７を介してシングル入力であるＲＦ信号が与えられ、ゲートにはバランス入力であるＬＯ信号が入力され、これらの信号を混合したＩＦ信号が前記スイッチ段３２と出力負荷１３ａ，１３ｂとの間のバランス出力端子１４ａ，１４ｂから出力される。
【００４０】
このようにシングルバランス型のミキサ回路３１においても、前記フィードバック回路１５および平均値回路２１を設け、スイッチ段３２のターゲット電流が一定となるように制御電圧ＣＴＬをフィードバック制御することで、前記ＬＯ信号の振幅変動の影響を受けず、スイッチ段３２のＤＣ動作電流を一定に保つことができ、ミキサ回路５１全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。
【００４１】
また、前記スイッチ段３２のトランジスタＭ１，Ｍ２を飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、ローカル振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００４２】
【発明の効果】
本発明のミキサ回路は、以上のように、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号（ＲＦ信号）が入力され、ベース（ゲート）には第２の信号（ＬＯ信号）が入力され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたシングルバランス型のミキサ回路において、フィードバック回路を設け、該フィードバック回路は、前記混合出力の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【００４３】
それゆえ、スイッチ段のターゲット電流が一定となるように、出力をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記ローカル振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの利得・線形性性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、ローカル振幅変動によるＤＣ動作電流の変動を回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００４４】
また、本発明のミキサ回路は、以上のように、スーパーヘテロダイン方式の受信装置などに用いられ、電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号（ＲＦ信号）が入力され、交差接続されたベース（ゲート）には第２の信号（ＬＯ信号）が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力（ＩＦ信号）を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたダブルバランス型のミキサ回路において、フィードバック回路を設け、該フィードバック回路は、前記混合出力の信号の平均電圧によって前記トランジスタのベース（ゲート）に与える制御電圧を変化し、前記スイッチ段のＤＣ動作電流を一定に保持させる。
【００４５】
それゆえ、スイッチ段のターゲット電流が一定となるように、出力をモニタしたフィードバックループによって該スイッチ段のベース（ゲート）バイアスにフィードバックがかかり、前記第２の信号（ＬＯ信号）の振幅変動の影響を受けず、該スイッチ段のＤＣ動作電流を一定に保つことができ、ミキサ回路全体としての低消費電力化を図ることができるとともに、ミキサの性能を安定させることができる。また、前記スイッチ段のトランジスタを飽和領域で動作させるために、オーバードライブ電圧が必要となる電流源を備えていなくても、該スイッチ段のＤＣ動作電流を一定に保つことができ、第２の信号（ＬＯ信号）の振幅変動によるＤＣ動作電流のばらつきを回避しつつも、スイッチ段トランジスタの動作マージンを最大限に利用することができる。
【００４６】
また、本発明のミキサ回路は、以上のように、相互に等しい抵抗値に形成され、バランス出力である前記混合出力がそれぞれの一端から入力され、他端が相互に接続されることで、前記混合出力の平均値を求める２つの抵抗を有する。
【００４７】
それゆえ、相互に等しい２つの抵抗のそれぞれ一端にバランス出力である混合出力を与えることで、ＬＰＦ動作によってＤＣ成分のみが抽出され、フィードバックを行うにあたって、一定に保持すべき前記ＤＣ動作電流の情報を容易に抽出することができる。
【００４８】
さらにまた、本発明のミキサ回路は、以上のように、前記制御電圧を、相互に等しい抵抗値に形成される２つの抵抗の一端に入力し、前記抵抗の他端から、対を成す各トランジスタのベース（ゲート）にそれぞれ与える。
【００４９】
それゆえ、前記制御電圧を、大きさの等しい抵抗を直列接続した中点に与えることで、スイッチ段トランジスタのベース（ゲート）に等しい電圧を供給することができる。また、ローカル信号のＡＣ成分は、ＤＣ設定用（制御電圧用）の抵抗を通過せず、トランジスタのベース（ゲート）に直接与えられる。
【００５０】
また、本発明のミキサ回路は、以上のように、前記フィードバック回路を、２入力１出力のオペアンプと、１つのキャパシタとを用いた積分器から構成する。
【００５１】
それゆえ、前記抵抗からなるローパスフィルタ（ＬＰＦ）によるＤＣ平均電圧と所望のＤＣ動作電流動作を設定する参照電圧との差が無くなるまで積分機能が働き、回路にフィードバックをかけることで安定した動作を実現することができる。また、オーバードライブ電圧を必要とする電流源を用いないので、スイッチ段の動作マージンを拡大することが可能である。さらにまた、ローカル振幅変動に対して、安定した利得・線形性を実現できる。
【００５２】
さらにまた、本発明のミキサ回路は、以上のように、前記オペアンプが、スイッチ段のＤＣ動作電流を該スイッチ段のバランス出力端子から正の入力端子で受け、所望のＤＣ動作電流時における参照電圧を負入力端子で受けることで、正負入力電圧が略等しくなるように積分動作が働き、前記スイッチ段のＤＣ動作電流を制御する。
【００５３】
それゆえ、正負入力端子間の差が無くなるまで出力信号を生成する積分器の性質を容易に利用することができる。
【００５４】
また、本発明のミキサ回路は、以上のように、前記参照電圧を、前記出力負荷のレプリカ抵抗と電流源とで作成する。
【００５５】
それゆえ、前記積分器の性質を利用することで、参照電圧を容易に設定可能となる。また、参照電圧を設定する回路構成は、ミキサ回路と完全に独立しており、ミキサ動作に影響を与えない。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のミキサ回路の概略的構成を示すブロック図である。
【図２】図１で示すミキサ回路の電気的構成を示すブロック図である。
【図３】前記図２で示すミキサ回路におけるフィードバック回路の具体的構成を示す電気回路図である。
【図４】図２で示すミキサ回路において、ローカル振幅が変動した際の、全電流の変化を示す図である。
【図５】ローカル振幅が変化した際の、フィードバック無しにおける利得（Ｇａｉｎ）および線形性（ＩＩＰ３）の特性を示す図である。
【図６】ローカル振幅が変化した際の、フィードバック有りにおける利得（Ｇａｉｎ）および線形性（ＩＩＰ３）の特性を示す図である。
【図７】本発明の実施の第２の形態のミキサ回路の電気的構成を示すブロック図である。
【図８】従来技術のミキサ回路の回路構成図である。
【符号の説明】
１１，３１ ミキサ回路
１２，３２ スイッチ段
１３；１３ａ，１３ｂ 出力負荷
１４；１４ａ，１４ｂ 出力端子
１５ フィードバック回路
１６ａ，１６ｂ 入力端子
１７，３７ バラン
１８；１８ａ，１８ｂ 入力端子
２１ 平均値回路
２２ レプリカ抵抗
２３ 電流源
Ｃ１ 積分用のキャパシタ
Ｍ１〜Ｍ４ スイッチ段ＮＭＯＳトランジスタ
Ｏｐ１ オペアンプ
Ｒ１，Ｒ２ 抵抗
Ｒ３，Ｒ４ 抵抗
Claims (7)
- 電源ライン間に、差動対を構成する一対のトランジスタから成るスイッチ段と、それぞれのトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記トランジスタのエミッタ（ソース）にはバランを介して第１の信号が入力され、ベース（ゲート）には第２の信号が入力され、前記第１および第２の信号を混合した出力を対を成す前記トランジスタのコレクタ（ドレイン）から出力するようにしたミキサ回路において、
前記混合出力を入力とし、前記スイッチ段のＤＣ動作電流を一定に保持する制御電圧を前記対を成すトランジスタのベース（ゲート）に与えるフィードバック回路を有することを特徴とするミキサ回路。 - 電源ライン間に、それぞれ差動対を構成する２対のトランジスタが交差接続されて成り、該２対のトランジスタのエミッタ（ソース）には各対毎にバランを介して第１の信号が入力され、交差接続されたベース（ゲート）には第２の信号が入力されるスイッチ段と、前記交差接続されたトランジスタのコレクタ（ドレイン）に接続される出力負荷とが直列に接続され、前記第１および第２の信号を混合した出力を対を成す前記交差接続されたトランジスタのコレクタ（ドレイン）から出力するようにしたミキサ回路において、
前記混合出力を入力とし、前記スイッチ段のＤＣ動作電流を一定に保持する制御電圧を前記２対のトランジスタのベース（ゲート）に与えるフィードバック回路を有することを特徴とするミキサ回路。 - 前記フィードバック回路は、相互に等しい抵抗値に形成され、バランス出力である前記混合出力がそれぞれの一端から入力され、他端が相互に接続されることで、前記混合出力の平均値を求める２つの抵抗を有することを特徴とする請求項１または２記載のミキサ回路。
- 前記フィードバック回路は、前記制御電圧を、相互に等しい抵抗値に形成される２つの抵抗の一端に入力し、前記抵抗の他端から、対を成す各トランジスタのベース（ゲート）にそれぞれ与えることを特徴とする請求項１または２記載のミキサ回路。
- 前記フィードバック回路は、２入力１出力のオペアンプと、１つのキャパシタとを用いた積分器から構成されることを特徴とする請求項３記載のミキサ回路。
- 前記オペアンプは、スイッチ段のＤＣ動作電流を該スイッチ段のバランス出力端子から正の入力端子で受け、所望のＤＣ動作電流時における参照電圧を負入力端子で受けることで、正負入力電圧が略等しくなるように積分機能が働き、前記スイッチ段のＤＣ動作電流を制御することを特徴とする請求項５記載のミキサ回路。
- 前記参照電圧を、前記出力負荷のレプリカ抵抗と電流源とで作成することを特徴とする請求項６記載のミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149732A JP4219736B2 (ja) | 2003-05-27 | 2003-05-27 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149732A JP4219736B2 (ja) | 2003-05-27 | 2003-05-27 | ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004356763A true JP2004356763A (ja) | 2004-12-16 |
| JP4219736B2 JP4219736B2 (ja) | 2009-02-04 |
Family
ID=34045750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003149732A Expired - Fee Related JP4219736B2 (ja) | 2003-05-27 | 2003-05-27 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4219736B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033840A (ja) * | 2004-07-14 | 2006-02-02 | Sst Communications Corp | 適応バイアス型ミクサ |
| JP2007006493A (ja) * | 2005-06-21 | 2007-01-11 | Infineon Technologies Ag | 混合器構造、その使用、および周波数変換方法 |
| JP2009206890A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Ltd | アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
-
2003
- 2003-05-27 JP JP2003149732A patent/JP4219736B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033840A (ja) * | 2004-07-14 | 2006-02-02 | Sst Communications Corp | 適応バイアス型ミクサ |
| JP4657839B2 (ja) * | 2004-07-14 | 2011-03-23 | エスエスティー コミュニケイションズ コーポレイション | 適応バイアス型ミクサ |
| JP2007006493A (ja) * | 2005-06-21 | 2007-01-11 | Infineon Technologies Ag | 混合器構造、その使用、および周波数変換方法 |
| JP4512566B2 (ja) * | 2005-06-21 | 2010-07-28 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 混合器構造、その使用、および周波数変換方法 |
| US7831234B2 (en) | 2005-06-21 | 2010-11-09 | Infineon Technologies Ag | Mixer arrangement, use of the mixer arrangement and method for frequency conversion |
| JP2009206890A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Ltd | アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 |
| JP4559498B2 (ja) * | 2008-02-28 | 2010-10-06 | 株式会社日立製作所 | アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4219736B2 (ja) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0909479B1 (en) | Differential pair gain control stage | |
| TWI360941B (en) | Adaptive-biased mixer | |
| US6639447B2 (en) | High linearity Gilbert I Q dual mixer | |
| US7769361B2 (en) | Systems, methods, and apparatus for frequency conversion | |
| US7880546B2 (en) | Amplifier and the method thereof | |
| US6807406B1 (en) | Variable gain mixer circuit | |
| US7973587B2 (en) | Transconductor having high linearity and programmable gain and mixer using the same | |
| US7949367B2 (en) | Baseband signal input current splitter | |
| US8064868B2 (en) | Dynamic current steering mixer | |
| KR100672030B1 (ko) | 신호발생장치, 주파수변환장치, 및 수신기 | |
| GB2379814A (en) | Image-reject mixer circuit arrangement | |
| US8963612B1 (en) | Multiple mode RF circuit | |
| US7570099B2 (en) | Conversion mixer with high impedance circuit | |
| JP2002076805A (ja) | Ａｇｃ増幅回路及びそれを用いた受信装置 | |
| US6429721B1 (en) | Mixer with stepped gain and constant common mode DC output bias voltage | |
| EP1537651B1 (en) | System and method for establishing a bias current using a feedback loop | |
| JPH11308054A (ja) | 二重平衡変調器及び直交変調器 | |
| US8816750B2 (en) | High frequency mixer with tunable dynamic range | |
| EP1406380A1 (en) | Mixer circuit | |
| JP2004104515A (ja) | ミキサ回路 | |
| JP4219736B2 (ja) | ミキサ回路 | |
| US6744308B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| US20080242253A1 (en) | Frequency converter and radio receiver using the same | |
| US20070229140A1 (en) | Mixer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080520 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080707 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080707 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111121 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |