JPH11308054A - 二重平衡変調器及び直交変調器 - Google Patents
二重平衡変調器及び直交変調器Info
- Publication number
- JPH11308054A JPH11308054A JP10112426A JP11242698A JPH11308054A JP H11308054 A JPH11308054 A JP H11308054A JP 10112426 A JP10112426 A JP 10112426A JP 11242698 A JP11242698 A JP 11242698A JP H11308054 A JPH11308054 A JP H11308054A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- current source
- double balanced
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】小型化と消費電力を低減することのできる二重
平衡変調器を提供すること。 【解決手段】ミキサ回路３１を構成する下段の第３差動
対２５を不平衡にして上段の第２差動対２３の動作を停
止させると共に、第２定電流源２２を構成する第８トラ
ンジスタＴr8のベースへのバイアス電圧Ｖｂの供給を停
止し、アンプ回路として使用する。
平衡変調器を提供すること。 【解決手段】ミキサ回路３１を構成する下段の第３差動
対２５を不平衡にして上段の第２差動対２３の動作を停
止させると共に、第２定電流源２２を構成する第８トラ
ンジスタＴr8のベースへのバイアス電圧Ｖｂの供給を停
止し、アンプ回路として使用する。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話等の移動体
通信機器に用いられる二重平衡変調器及び直交変調器に
関するものである。
通信機器に用いられる二重平衡変調器及び直交変調器に
関するものである。
【０００２】近年の移動体通信はディジタル方式が主流
になっているが、未だアナログ方式のみにより通信を行
うエリアも存在している。そのため、移動体通信機器
は、全エリア、即ちディジタル方式とアナログ方式にて
通信できることが要求されている。そのような移動体通
信機器においても、小型化と消費電力の低減が要求され
ている。
になっているが、未だアナログ方式のみにより通信を行
うエリアも存在している。そのため、移動体通信機器
は、全エリア、即ちディジタル方式とアナログ方式にて
通信できることが要求されている。そのような移動体通
信機器においても、小型化と消費電力の低減が要求され
ている。
【０００３】
【従来の技術】図１０は、アナログ通信とディジタル通
信を行うことができる携帯電話等の移動体通信機器の一
部ブロック回路図を示す。
信を行うことができる携帯電話等の移動体通信機器の一
部ブロック回路図を示す。
【０００４】通信機器は、ディジタル通信のためのミキ
サ回路１１と、アナログ通信のためのアンプ回路１２と
を備えている。このような通信機器では、アンテナ等の
素子がアナログ通信とディジタル通信とで共用できるた
め、ミキサ回路１１とアンプ回路１２とをスイッチ１
４，１５にて切り換えて使用するようにしている。
サ回路１１と、アナログ通信のためのアンプ回路１２と
を備えている。このような通信機器では、アンテナ等の
素子がアナログ通信とディジタル通信とで共用できるた
め、ミキサ回路１１とアンプ回路１２とをスイッチ１
４，１５にて切り換えて使用するようにしている。
【０００５】即ち、ディジタル方式の通信エリアでは、
制御回路１３は、スイッチ１４，１５をミキサ回路１１
側に切り換える。ミキサ回路１１には、発振回路１６か
ら出力される発振信号が、スイッチ１４を介してキャリ
ア信号ＬＯとして入力される。ミキサ回路１１は、キャ
リア信号ＬＯと中間周波数のベースバンド信号ＩＦを混
合し、その結果をスイッチ１５を介して出力信号ＲＦou
t として後段の回路に出力する。
制御回路１３は、スイッチ１４，１５をミキサ回路１１
側に切り換える。ミキサ回路１１には、発振回路１６か
ら出力される発振信号が、スイッチ１４を介してキャリ
ア信号ＬＯとして入力される。ミキサ回路１１は、キャ
リア信号ＬＯと中間周波数のベースバンド信号ＩＦを混
合し、その結果をスイッチ１５を介して出力信号ＲＦou
t として後段の回路に出力する。
【０００６】一方、アナログ方式の通信エリアでは、制
御回路１３は、スイッチ１４，１５をアンプ回路１２側
に切り換える。アンプ回路１２には、発振回路１６から
出力される発振信号が、スイッチ１４を介して入力信号
ＲＦinとして入力される。アンプ回路１２は、入力信号
ＲＦinを増幅し、その増幅信号をスイッチ１５を介して
出力信号ＲＦout として後段の回路に出力する。
御回路１３は、スイッチ１４，１５をアンプ回路１２側
に切り換える。アンプ回路１２には、発振回路１６から
出力される発振信号が、スイッチ１４を介して入力信号
ＲＦinとして入力される。アンプ回路１２は、入力信号
ＲＦinを増幅し、その増幅信号をスイッチ１５を介して
出力信号ＲＦout として後段の回路に出力する。
【０００７】しかしながら上記の通信機器では、アンプ
回路１２とミキサ回路１１を別々に備える必要があるた
め、その分回路規模が大きくなる。また、アンプ回路１
２とミキサ回路１１を切り換えるスイッチ１４，１５が
必要であるため、更に回路規模が大きくなる。これら
は、通信機器の小型化の妨げとなっていた。
回路１２とミキサ回路１１を別々に備える必要があるた
め、その分回路規模が大きくなる。また、アンプ回路１
２とミキサ回路１１を切り換えるスイッチ１４，１５が
必要であるため、更に回路規模が大きくなる。これら
は、通信機器の小型化の妨げとなっていた。
【０００８】そこで、ミキサ回路をアンプ回路として用
いる方法が提案されている。図１１は、ミキサ回路１１
はの概略構成を示す回路図である。ミキサ回路１１は、
二重平衡変調器（ＤＢＭ:Double Balanced Mixer）より
なる。ミキサ回路１１は、トランジスタＴr1〜Ｔr6、抵
抗Ｒ１〜Ｒ３、定電流源２１，２２を含む。
いる方法が提案されている。図１１は、ミキサ回路１１
はの概略構成を示す回路図である。ミキサ回路１１は、
二重平衡変調器（ＤＢＭ:Double Balanced Mixer）より
なる。ミキサ回路１１は、トランジスタＴr1〜Ｔr6、抵
抗Ｒ１〜Ｒ３、定電流源２１，２２を含む。
【０００９】第１，第２トランジスタＴr1，Ｔr2は、エ
ミッタが共通接続されて第１の差動対２３を構成する。
第１，第２トランジスタＴr1，Ｔr2のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。
ミッタが共通接続されて第１の差動対２３を構成する。
第１，第２トランジスタＴr1，Ｔr2のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。
【００１０】第３，第４トランジスタＴr3，Ｔr4は、エ
ミッタが共通接続されて第２の差動対２４を構成する。
第３，第４トランジスタＴr3，Ｔr4のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。
ミッタが共通接続されて第２の差動対２４を構成する。
第３，第４トランジスタＴr3，Ｔr4のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。
【００１１】第５，第６トランジスタＴr5，Ｔr6は、エ
ミッタが抵抗Ｒ３を介して共通接続されて第３の差動対
２５を構成する。また、第５，第６トランジスタＴr5，
Ｔr6のエミッタは、それぞれ定電流源２１，２２を介し
て低電位側電源（本実施形態ではグランドＧＮＤ）の電
源線に接続されている。
ミッタが抵抗Ｒ３を介して共通接続されて第３の差動対
２５を構成する。また、第５，第６トランジスタＴr5，
Ｔr6のエミッタは、それぞれ定電流源２１，２２を介し
て低電位側電源（本実施形態ではグランドＧＮＤ）の電
源線に接続されている。
【００１２】第５トランジスタＴr5のコレクタは、第
１，第２トランジスタＴr1，Ｔr2のエミッタに接続され
ている。第６トランジスタＴr6のコレクタは、第３，第
４トランジスタＴr3，Ｔr4のエミッタに接続されてい
る。
１，第２トランジスタＴr1，Ｔr2のエミッタに接続され
ている。第６トランジスタＴr6のコレクタは、第３，第
４トランジスタＴr3，Ｔr4のエミッタに接続されてい
る。
【００１３】［ミキサ回路として使用する場合］第１〜
第４トランジスタＴr1〜Ｔr4のベースにはベースバンド
信号ＩＦが印加される。第５，第６トランジスタＴr5，
Ｔr6のベースにはキャリア信号ＬＯが印加される。そし
て、第１，第３トランジスタＴr1，Ｔr3のコレクタの電
位，第２，第４トランジスタＴr2，Ｔr4のコレクタの電
位が、出力信号ＲＦout として出力される。
第４トランジスタＴr1〜Ｔr4のベースにはベースバンド
信号ＩＦが印加される。第５，第６トランジスタＴr5，
Ｔr6のベースにはキャリア信号ＬＯが印加される。そし
て、第１，第３トランジスタＴr1，Ｔr3のコレクタの電
位，第２，第４トランジスタＴr2，Ｔr4のコレクタの電
位が、出力信号ＲＦout として出力される。
【００１４】［アンプ回路として使用する場合］第１，
第４トランジスタＴr1，Ｔr4のベースには第１制御信号
Ｓ１が入力される。第２，第３トランジスタＴr2，Ｔr3
のベースには第２制御信号Ｓ２が入力される。第１，第
２制御信号Ｓ１，Ｓ２は、上段の第１，第２差動対２
３，２４を不平衡にするように入力される。
第４トランジスタＴr1，Ｔr4のベースには第１制御信号
Ｓ１が入力される。第２，第３トランジスタＴr2，Ｔr3
のベースには第２制御信号Ｓ２が入力される。第１，第
２制御信号Ｓ１，Ｓ２は、上段の第１，第２差動対２
３，２４を不平衡にするように入力される。
【００１５】例えば、第１，第４トランジスタＴr1，Ｔ
r4のベースにはＨレベルの第１制御信号Ｓ１が入力さ
れ、第２，第３トランジスタＴr2，Ｔr3のベースにはＬ
レベルの第２制御信号Ｓ２が入力される。これにより、
第１，第４トランジスタＴr1，Ｔr4はオンし、第２，第
３トランジスタＴr2，Ｔr3はオフする。
r4のベースにはＨレベルの第１制御信号Ｓ１が入力さ
れ、第２，第３トランジスタＴr2，Ｔr3のベースにはＬ
レベルの第２制御信号Ｓ２が入力される。これにより、
第１，第４トランジスタＴr1，Ｔr4はオンし、第２，第
３トランジスタＴr2，Ｔr3はオフする。
【００１６】上記により、ミキサ回路１１は、下段の第
３差動対２５よりなる差動増幅器として動作する。この
差動増幅器は、第５，第６トランジスタＴr5，Ｔr6のベ
ースに印加される入力信号ＲＦinを増幅し、第１，第４
トランジスタＴr1，Ｔr4のコレクタの電位を出力信号Ｒ
Ｆout として出力する。
３差動対２５よりなる差動増幅器として動作する。この
差動増幅器は、第５，第６トランジスタＴr5，Ｔr6のベ
ースに印加される入力信号ＲＦinを増幅し、第１，第４
トランジスタＴr1，Ｔr4のコレクタの電位を出力信号Ｒ
Ｆout として出力する。
【００１７】このようにミキサ回路１１を使用すること
により、アンプ回路１２を設ける必要がないため、その
分回路規模が小さくなって通信機器の小型化を図ること
ができる。
により、アンプ回路１２を設ける必要がないため、その
分回路規模が小さくなって通信機器の小型化を図ること
ができる。
【００１８】
【発明が解決しようとする課題】ところで、図１１の構
成では、ミキサ回路１１をアンプ回路として使用する時
にも、２つの定電流源２１，２２が動作している。しか
しながら、下段の第３差動対２５による差動増幅器に
は、定電流源２１，２２のうちの何れか一方のみで動作
する。このことは、アンプ回路として動作させるとき
に、ミキサ回路１１を使用する時と同じ電流を必要であ
り、不必要な電流が流れていることとなる。そのため、
携帯機器の消費電力を低減する妨げとなっていた。
成では、ミキサ回路１１をアンプ回路として使用する時
にも、２つの定電流源２１，２２が動作している。しか
しながら、下段の第３差動対２５による差動増幅器に
は、定電流源２１，２２のうちの何れか一方のみで動作
する。このことは、アンプ回路として動作させるとき
に、ミキサ回路１１を使用する時と同じ電流を必要であ
り、不必要な電流が流れていることとなる。そのため、
携帯機器の消費電力を低減する妨げとなっていた。
【００１９】本発明は上記問題点を解決するためになさ
れたものであって、その目的は小型化と消費電力を低減
することのできる二重平衡変調器及び直交変調器を提供
することにある。
れたものであって、その目的は小型化と消費電力を低減
することのできる二重平衡変調器及び直交変調器を提供
することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、エミッタを互いに接続し
た一対のトランジスタよりなる第１，第２の差動対と、
前記第１，第２の差動対にそれぞれ接続され、エミッタ
を抵抗を介して互いに接続した一つのトランジスタより
なる第３の差動対と、前記第３の差動対を構成するトラ
ンジスタのエミッタにそれぞれ接続された第１，第２の
定電流源とを備え、前記第１，第２の差動対のトランジ
スタのベースに供給する第１の信号と、前記第３の差動
対のトランジスタのベースに供給する第２の信号を混合
した第３の信号を出力する二重平衡変調器において、前
記第３の差動対を構成するトランジスタのうちの一方を
オフにして該第３の差動対を不平衡にするとともに、オ
フにしたトランジスタのエミッタに接続した定電流源の
動作を停止するようにした。
め、請求項１に記載の発明は、エミッタを互いに接続し
た一対のトランジスタよりなる第１，第２の差動対と、
前記第１，第２の差動対にそれぞれ接続され、エミッタ
を抵抗を介して互いに接続した一つのトランジスタより
なる第３の差動対と、前記第３の差動対を構成するトラ
ンジスタのエミッタにそれぞれ接続された第１，第２の
定電流源とを備え、前記第１，第２の差動対のトランジ
スタのベースに供給する第１の信号と、前記第３の差動
対のトランジスタのベースに供給する第２の信号を混合
した第３の信号を出力する二重平衡変調器において、前
記第３の差動対を構成するトランジスタのうちの一方を
オフにして該第３の差動対を不平衡にするとともに、オ
フにしたトランジスタのエミッタに接続した定電流源の
動作を停止するようにした。
【００２１】請求項２に記載の発明は、請求項１に記載
の二重平衡変調器において、前記第１，第２の定電流源
は、ベースにバイアス電圧が供給され、コレクタが前記
第３の差動対に接続されたトランジスタと、前記トラン
ジスタのエミッタを接地する抵抗とから構成され、前記
第１，第２の定電流源の一方の定電流源を構成するトラ
ンジスタのベースにトランスミッションゲートを介して
前記ベース電圧を供給し、前記トランスミッションゲー
トをオフにしてバイアス電圧の供給を停止し、該定電流
源の動作を停止するようにした。
の二重平衡変調器において、前記第１，第２の定電流源
は、ベースにバイアス電圧が供給され、コレクタが前記
第３の差動対に接続されたトランジスタと、前記トラン
ジスタのエミッタを接地する抵抗とから構成され、前記
第１，第２の定電流源の一方の定電流源を構成するトラ
ンジスタのベースにトランスミッションゲートを介して
前記ベース電圧を供給し、前記トランスミッションゲー
トをオフにしてバイアス電圧の供給を停止し、該定電流
源の動作を停止するようにした。
【００２２】請求項３に記載の発明は、請求項１に記載
の二重平衡変調器において、前記第１，第２の定電流源
は、ベースにバイアス電圧が供給され、コレクタが前記
第３の差動対に接続されたトランジスタと、前記トラン
ジスタのエミッタを接地する抵抗とから構成され、前記
第１，第２の定電流源の一方の定電流源を構成するトラ
ンジスタと抵抗の間にトランスミッションゲートを挿入
接続し、該トランスミッションゲートをオフに制御して
該定電流源の動作を停止させるようにした。
の二重平衡変調器において、前記第１，第２の定電流源
は、ベースにバイアス電圧が供給され、コレクタが前記
第３の差動対に接続されたトランジスタと、前記トラン
ジスタのエミッタを接地する抵抗とから構成され、前記
第１，第２の定電流源の一方の定電流源を構成するトラ
ンジスタと抵抗の間にトランスミッションゲートを挿入
接続し、該トランスミッションゲートをオフに制御して
該定電流源の動作を停止させるようにした。
【００２３】請求項４に記載の発明は、請求項２又は３
に記載の二重平衡変調器において、前記第３の差動対を
構成する一対のトランジスタのエミッタ間にトランスミ
ッションゲートを挿入接続し、前記定電流源の動作を停
止するときに前記トランスミッションゲートをオフに制
御するようにした。
に記載の二重平衡変調器において、前記第３の差動対を
構成する一対のトランジスタのエミッタ間にトランスミ
ッションゲートを挿入接続し、前記定電流源の動作を停
止するときに前記トランスミッションゲートをオフに制
御するようにした。
【００２４】請求項５に記載の発明は、請求項１又は２
に記載の二重平衡変調器において、前記第１，第２の定
電流源は、ベースにバイアス電圧が供給され、コレクタ
が前記第３の差動対に接続されたトランジスタと、前記
トランジスタのエミッタを接地する抵抗とから構成さ
れ、前記第１の定電流源のトランジスタと抵抗の間にＭ
ＯＳトランジスタを挿入接続し、該ＭＯＳトランジスタ
のゲート電圧を制御し、前記第２の定電流源のトランジ
スタと抵抗の間にトランスミッションゲートを挿入接続
し、該トランスミッションゲートをオフに制御して該第
２の定電流源の動作を停止させるようにした。
に記載の二重平衡変調器において、前記第１，第２の定
電流源は、ベースにバイアス電圧が供給され、コレクタ
が前記第３の差動対に接続されたトランジスタと、前記
トランジスタのエミッタを接地する抵抗とから構成さ
れ、前記第１の定電流源のトランジスタと抵抗の間にＭ
ＯＳトランジスタを挿入接続し、該ＭＯＳトランジスタ
のゲート電圧を制御し、前記第２の定電流源のトランジ
スタと抵抗の間にトランスミッションゲートを挿入接続
し、該トランスミッションゲートをオフに制御して該第
２の定電流源の動作を停止させるようにした。
【００２５】請求項６に記載の発明は、請求項１乃至５
のうちの何れか１項に記載の二重平衡変調器において、
前記第１，第２の差動対を構成するトランジスタのエミ
ッタ間に抵抗を挿入接続した。
のうちの何れか１項に記載の二重平衡変調器において、
前記第１，第２の差動対を構成するトランジスタのエミ
ッタ間に抵抗を挿入接続した。
【００２６】請求項７に記載の発明は、請求項１乃至６
のうちの何れか１項に記載の二重平衡変調器を備えた。 （作用）従って、請求項１に記載の発明によれば、第３
の差動対を構成するトランジスタのうちの一方をオフに
して該第３の差動対を不平衡にしてアンプ回路として動
作させ、オフにしたトランジスタのエミッタに接続した
定電流源の動作を停止させてアンプ動作時の消費電流が
低減される。
のうちの何れか１項に記載の二重平衡変調器を備えた。 （作用）従って、請求項１に記載の発明によれば、第３
の差動対を構成するトランジスタのうちの一方をオフに
して該第３の差動対を不平衡にしてアンプ回路として動
作させ、オフにしたトランジスタのエミッタに接続した
定電流源の動作を停止させてアンプ動作時の消費電流が
低減される。
【００２７】請求項２に記載の発明によれば、第１，第
２の定電流源の一方の定電流源を構成するトランジスタ
のベースにトランスミッションゲートを介してベース電
圧を供給し、トランスミッションゲートをオフにしてバ
イアス電圧の供給を停止し、該定電流源の動作を停止さ
せてアンプ動作時の消費電流が低減される。
２の定電流源の一方の定電流源を構成するトランジスタ
のベースにトランスミッションゲートを介してベース電
圧を供給し、トランスミッションゲートをオフにしてバ
イアス電圧の供給を停止し、該定電流源の動作を停止さ
せてアンプ動作時の消費電流が低減される。
【００２８】請求項３に記載の発明によれば、第１，第
２の定電流源の一方の定電流源を構成するトランジスタ
と抵抗の間にトランスミッションゲートを挿入接続し、
該トランスミッションゲートをオフに制御して該定電流
源の動作を停止させてアンプ動作時の消費電流が低減さ
れる。
２の定電流源の一方の定電流源を構成するトランジスタ
と抵抗の間にトランスミッションゲートを挿入接続し、
該トランスミッションゲートをオフに制御して該定電流
源の動作を停止させてアンプ動作時の消費電流が低減さ
れる。
【００２９】請求項４に記載の発明によれば、第３の差
動対を構成する一対のトランジスタのエミッタ間にトラ
ンスミッションゲートを挿入接続し、定電流源の動作を
停止するときにトランスミッションゲートをオフに制御
するようにして抵抗に電流が流れるのを防止してアンプ
動作時のスプリアスが低く抑えられる。
動対を構成する一対のトランジスタのエミッタ間にトラ
ンスミッションゲートを挿入接続し、定電流源の動作を
停止するときにトランスミッションゲートをオフに制御
するようにして抵抗に電流が流れるのを防止してアンプ
動作時のスプリアスが低く抑えられる。
【００３０】請求項５に記載の発明によれば、第１の定
電流源のトランジスタと抵抗の間にＭＯＳトランジスタ
を挿入接続し、該ＭＯＳトランジスタのゲート電圧を制
御してアンプ動作時のゲインを制御し、第２の定電流源
のトランジスタと抵抗の間にトランスミッションゲート
を挿入接続し、該トランスミッションゲートをオフに制
御して該第２の定電流源の動作を停止させてアンプ動作
時の消費電流が低減される。
電流源のトランジスタと抵抗の間にＭＯＳトランジスタ
を挿入接続し、該ＭＯＳトランジスタのゲート電圧を制
御してアンプ動作時のゲインを制御し、第２の定電流源
のトランジスタと抵抗の間にトランスミッションゲート
を挿入接続し、該トランスミッションゲートをオフに制
御して該第２の定電流源の動作を停止させてアンプ動作
時の消費電流が低減される。
【００３１】請求項６に記載の発明によれば、第１，第
２の差動対を構成するトランジスタのエミッタ間に抵抗
を挿入接続した、アンプ動作時のゲインが抑えられる。
請求項７に記載の発明によれば、直交変調器は請求項１
乃至６のうちの何れか１項に記載の二重平衡変調器を備
え、アンプ動作時の消費電力が低減される。
２の差動対を構成するトランジスタのエミッタ間に抵抗
を挿入接続した、アンプ動作時のゲインが抑えられる。
請求項７に記載の発明によれば、直交変調器は請求項１
乃至６のうちの何れか１項に記載の二重平衡変調器を備
え、アンプ動作時の消費電力が低減される。
【００３２】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１，２に従って説明する。尚、説明の便宜
上、図１１と同様の構成については同一の符号を付して
その説明を一部省略する。
の形態を図１，２に従って説明する。尚、説明の便宜
上、図１１と同様の構成については同一の符号を付して
その説明を一部省略する。
【００３３】図１は、ミキサ回路３１の概略構成を示す
回路図である。ミキサ回路３１は、二重平衡変調器（Ｄ
ＢＭ:Double Balanced Mixer）よりなる。ミキサ回路３
１は、トランジスタＴr1〜Ｔr6、抵抗Ｒ１〜Ｒ４、定電
流源２１，２２、スイッチ素子としてのトランスミッシ
ョンゲート（以下、ＴＲゲートという）３２を含む。
回路図である。ミキサ回路３１は、二重平衡変調器（Ｄ
ＢＭ:Double Balanced Mixer）よりなる。ミキサ回路３
１は、トランジスタＴr1〜Ｔr6、抵抗Ｒ１〜Ｒ４、定電
流源２１，２２、スイッチ素子としてのトランスミッシ
ョンゲート（以下、ＴＲゲートという）３２を含む。
【００３４】第１，第２トランジスタＴr1，Ｔr2は、エ
ミッタが共通接続されて第１の差動対２３を構成する。
第１，第２トランジスタＴr1，Ｔr2のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。第１トランジスタＴr1のベースは端
子Ｐ１に接続され、第２トランジスタＴr2のベースは端
子Ｐ２に接続されている。
ミッタが共通接続されて第１の差動対２３を構成する。
第１，第２トランジスタＴr1，Ｔr2のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。第１トランジスタＴr1のベースは端
子Ｐ１に接続され、第２トランジスタＴr2のベースは端
子Ｐ２に接続されている。
【００３５】第３，第４トランジスタＴr3，Ｔr4は、エ
ミッタが共通接続されて第２の差動対２４を構成する。
第３，第４トランジスタＴr3，Ｔr4のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。第３トランジスタＴr3のベースは端
子Ｐ２に接続され、第４トランジスタＴr4のベースは端
子Ｐ１に接続されている。
ミッタが共通接続されて第２の差動対２４を構成する。
第３，第４トランジスタＴr3，Ｔr4のコレクタは、それ
ぞれ抵抗Ｒ１，Ｒ２を介して高電位側電源Ｖccの電源線
に接続されている。第３トランジスタＴr3のベースは端
子Ｐ２に接続され、第４トランジスタＴr4のベースは端
子Ｐ１に接続されている。
【００３６】前記第１，第３トランジスタＴr1，Ｔr3の
コレクタは端子Ｐ３に接続されている。第２，第４トラ
ンジスタＴr2，Ｔr4のコレクタは端子Ｐ４に接続されて
いる。
コレクタは端子Ｐ３に接続されている。第２，第４トラ
ンジスタＴr2，Ｔr4のコレクタは端子Ｐ４に接続されて
いる。
【００３７】第５，第６トランジスタＴr5，Ｔr6は、エ
ミッタが抵抗Ｒ３を介して共通接続されて第３の差動対
２５を構成する。第５，第６トランジスタＴr5，Ｔr6の
エミッタは、それぞれ定電流源２１，２２を介して低電
位側電源（本実施形態ではグランドＧＮＤ）の電源線に
接続されている。
ミッタが抵抗Ｒ３を介して共通接続されて第３の差動対
２５を構成する。第５，第６トランジスタＴr5，Ｔr6の
エミッタは、それぞれ定電流源２１，２２を介して低電
位側電源（本実施形態ではグランドＧＮＤ）の電源線に
接続されている。
【００３８】第５トランジスタＴr5のコレクタは、第
１，第２トランジスタＴr1，Ｔr2のエミッタに接続され
ている。第６トランジスタＴr6のコレクタは、第３，第
４トランジスタＴr3，Ｔr4のエミッタに接続されてい
る。第５トランジスタＴr5のベースは端子Ｐ５に接続さ
れ、第６トランジスタＴr6のベースは端子Ｐ６に接続さ
れている。
１，第２トランジスタＴr1，Ｔr2のエミッタに接続され
ている。第６トランジスタＴr6のコレクタは、第３，第
４トランジスタＴr3，Ｔr4のエミッタに接続されてい
る。第５トランジスタＴr5のベースは端子Ｐ５に接続さ
れ、第６トランジスタＴr6のベースは端子Ｐ６に接続さ
れている。
【００３９】第１定電流源２１は、第７トランジスタＴ
r7と抵抗Ｒ５とから構成されている。第７トランジスタ
Ｔr7のコレクタは、第５トランジスタＴr5のエミッタに
接続されている。第７トランジスタＴr7のエミッタは、
抵抗Ｒ５を介してグランドＧＮＤの電源線に接続されて
いる。第７トランジスタＴr7のベースにはバイアス電圧
Ｖｂが供給される。
r7と抵抗Ｒ５とから構成されている。第７トランジスタ
Ｔr7のコレクタは、第５トランジスタＴr5のエミッタに
接続されている。第７トランジスタＴr7のエミッタは、
抵抗Ｒ５を介してグランドＧＮＤの電源線に接続されて
いる。第７トランジスタＴr7のベースにはバイアス電圧
Ｖｂが供給される。
【００４０】第２定電流源２２は、第８トランジスタＴ
r8と抵抗Ｒ６とから構成されている。第８トランジスタ
Ｔr8のコレクタは、第６トランジスタＴr6のエミッタに
接続されている。第８トランジスタＴr8のエミッタは、
抵抗Ｒ６を介してグランドＧＮＤの電源線に接続されて
いる。第８トランジスタＴr8のベースには、バイアス電
圧ＶｂがＴＲゲート３２を介して供給される。
r8と抵抗Ｒ６とから構成されている。第８トランジスタ
Ｔr8のコレクタは、第６トランジスタＴr6のエミッタに
接続されている。第８トランジスタＴr8のエミッタは、
抵抗Ｒ６を介してグランドＧＮＤの電源線に接続されて
いる。第８トランジスタＴr8のベースには、バイアス電
圧ＶｂがＴＲゲート３２を介して供給される。
【００４１】ＴＲゲート３２はＣＭＯＳトランスミッシ
ョンゲートよりなり、一対のＰチャネルＭＯＳトランジ
スタ（以下、ＰＭＯＳトランジスタという）とＮチャネ
ルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと
いう）にて構成されている。ＰＭＯＳトランジスタのゲ
ートは端子Ｐ７に接続され、ＮＭＯＳトランジスタのゲ
ートは端子Ｐ８に接続されている。
ョンゲートよりなり、一対のＰチャネルＭＯＳトランジ
スタ（以下、ＰＭＯＳトランジスタという）とＮチャネ
ルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと
いう）にて構成されている。ＰＭＯＳトランジスタのゲ
ートは端子Ｐ７に接続され、ＮＭＯＳトランジスタのゲ
ートは端子Ｐ８に接続されている。
【００４２】端子Ｐ５〜Ｐ８は制御回路３５に接続され
ている。制御回路３５は、ミキサ回路３１を備えた通信
機器の通信状態（通信方式）に応じてミキサ回路３１に
各種信号を供給する機能を有する。
ている。制御回路３５は、ミキサ回路３１を備えた通信
機器の通信状態（通信方式）に応じてミキサ回路３１に
各種信号を供給する機能を有する。
【００４３】制御回路３５は、端子Ｐ５，Ｐ６を介して
ミキサ回路３１にベースバンド信号ＩＦ、又は第１，第
２制御信号Ｓ１，Ｓ２を出力する。また、制御回路３５
は、端子Ｐ７，Ｐ８を介してミキサ回路３１に第３，第
４制御信号Ｓ３，Ｓ４を出力する。ミキサ回路３１は、
各種信号に基づいてミキサ回路又はアンプ回路として動
作する。
ミキサ回路３１にベースバンド信号ＩＦ、又は第１，第
２制御信号Ｓ１，Ｓ２を出力する。また、制御回路３５
は、端子Ｐ７，Ｐ８を介してミキサ回路３１に第３，第
４制御信号Ｓ３，Ｓ４を出力する。ミキサ回路３１は、
各種信号に基づいてミキサ回路又はアンプ回路として動
作する。
【００４４】詳述すると、ディジタル方式の通信を行う
場合、制御回路３５は、端子Ｐ５，Ｐ６に中間周波数の
ベースバンド信号ＩＦを出力する。制御回路３５は、Ｌ
レベルの第３制御信号Ｓ３を端子Ｐ７に、Ｈレベルの第
４制御信号Ｓ４を端子Ｐ８に出力する。
場合、制御回路３５は、端子Ｐ５，Ｐ６に中間周波数の
ベースバンド信号ＩＦを出力する。制御回路３５は、Ｌ
レベルの第３制御信号Ｓ３を端子Ｐ７に、Ｈレベルの第
４制御信号Ｓ４を端子Ｐ８に出力する。
【００４５】第１ＴＲゲート３２は、Ｌレベルの第３制
御信号Ｓ３とＨレベルの第４制御信号Ｓ４に応答してオ
ンする。オンした第１ＴＲゲート３２を介して第８トラ
ンジスタＴr8のベースにはバイアス電圧Ｖｂが供給さ
れ、第２定電流源２２が動作する。
御信号Ｓ３とＨレベルの第４制御信号Ｓ４に応答してオ
ンする。オンした第１ＴＲゲート３２を介して第８トラ
ンジスタＴr8のベースにはバイアス電圧Ｖｂが供給さ
れ、第２定電流源２２が動作する。
【００４６】これにより、ミキサ回路３１はダブルバラ
ンスドミキサとして動作し、端子Ｐ１，Ｐ２に供給され
る第１の信号としてのキャリア信号ＬＯと、第２の信号
としてのベースバンド信号ＩＦを混合し、生成した信号
を端子Ｐ３，Ｐ４から第３の信号としての出力信号ＲＦ
out を出力する。
ンスドミキサとして動作し、端子Ｐ１，Ｐ２に供給され
る第１の信号としてのキャリア信号ＬＯと、第２の信号
としてのベースバンド信号ＩＦを混合し、生成した信号
を端子Ｐ３，Ｐ４から第３の信号としての出力信号ＲＦ
out を出力する。
【００４７】アナログ方式の通信を行う場合、制御回路
３５は、端子Ｐ５，Ｐ６に下段の第３差動対２５を不平
衡にするべく第１，第２制御信号Ｓ１，Ｓ２を出力す
る。また、制御回路３５は、第２定電流源２２の動作を
停止させるべく第３，第４制御信号Ｓ３，Ｓ４を出力す
る。
３５は、端子Ｐ５，Ｐ６に下段の第３差動対２５を不平
衡にするべく第１，第２制御信号Ｓ１，Ｓ２を出力す
る。また、制御回路３５は、第２定電流源２２の動作を
停止させるべく第３，第４制御信号Ｓ３，Ｓ４を出力す
る。
【００４８】詳しくは、制御回路３５は、Ｈレベルの第
１制御信号Ｓ１と、Ｌレベルの第２制御信号Ｓ２を出力
する。第５トランジスタＴr5は、Ｈレベルの第１制御信
号Ｓ１に応答してオンする。第６トランジスタＴr6は、
Ｌレベルの第２制御信号Ｓ２に応答してオフする。
１制御信号Ｓ１と、Ｌレベルの第２制御信号Ｓ２を出力
する。第５トランジスタＴr5は、Ｈレベルの第１制御信
号Ｓ１に応答してオンする。第６トランジスタＴr6は、
Ｌレベルの第２制御信号Ｓ２に応答してオフする。
【００４９】更に、制御回路３５は、Ｈレベルの第３制
御信号Ｓ３と、Ｌレベルの第４制御信号Ｓ４を出力す
る。それら第３，第４制御信号Ｓ３，Ｓ４に基づいて、
第１ＴＲゲート３２はオフする。
御信号Ｓ３と、Ｌレベルの第４制御信号Ｓ４を出力す
る。それら第３，第４制御信号Ｓ３，Ｓ４に基づいて、
第１ＴＲゲート３２はオフする。
【００５０】オフした第１ＴＲゲート３２により第２定
電流源２２の第８トランジスタＴr8には、バイアス電圧
Ｖｂの供給が停止され、第２定電流源２２は動作しな
い。これにより、第２定電流源２２電流を流さないた
め、その分消費電流が少なくなる。
電流源２２の第８トランジスタＴr8には、バイアス電圧
Ｖｂの供給が停止され、第２定電流源２２は動作しな
い。これにより、第２定電流源２２電流を流さないた
め、その分消費電流が少なくなる。
【００５１】以上により、オンした第５トランジスタＴ
r5により、第１差動対２３と第１定電流源２１により、
図２に示すアンプ回路（差動増幅回路）３１ａと等価に
なる。このアンプ回路３１ａには、端子Ｐ１，Ｐ２から
入力信号ＲＦinが供給される。アンプ回路３１ａは、Ｒ
Ｆinを増幅し、その増幅信号を端子Ｐ３，Ｐ４から出力
信号ＲＦout として出力する。
r5により、第１差動対２３と第１定電流源２１により、
図２に示すアンプ回路（差動増幅回路）３１ａと等価に
なる。このアンプ回路３１ａには、端子Ｐ１，Ｐ２から
入力信号ＲＦinが供給される。アンプ回路３１ａは、Ｒ
Ｆinを増幅し、その増幅信号を端子Ｐ３，Ｐ４から出力
信号ＲＦout として出力する。
【００５２】この時、第６トランジスタＴr6はオフし、
第２定電流源２２及び第２差動対２４は動作を停止して
いるため、余分な電流を流さない。このことは、出力信
号ＲＦout に対するスプリアスを低減するのに有効とな
る。
第２定電流源２２及び第２差動対２４は動作を停止して
いるため、余分な電流を流さない。このことは、出力信
号ＲＦout に対するスプリアスを低減するのに有効とな
る。
【００５３】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）ミキサ回路３１を構成する下段の第３差動対２５
を不平衡にして上段の第２差動対２３の動作を停止させ
ると共に、第２定電流源２２を構成する第８トランジス
タＴr8のベースへのバイアス電圧Ｖｂの供給を停止する
ようにした。その結果、ミキサ回路３１をアンプ回路３
１ａとして使用することができるので、ミキサ回路とア
ンプ回路とを別々に設ける必要が無く、回路規模を小さ
くすることができる。そのため、通信機器を小型化する
ことができる。
ば、以下の効果を奏する。 （１）ミキサ回路３１を構成する下段の第３差動対２５
を不平衡にして上段の第２差動対２３の動作を停止させ
ると共に、第２定電流源２２を構成する第８トランジス
タＴr8のベースへのバイアス電圧Ｖｂの供給を停止する
ようにした。その結果、ミキサ回路３１をアンプ回路３
１ａとして使用することができるので、ミキサ回路とア
ンプ回路とを別々に設ける必要が無く、回路規模を小さ
くすることができる。そのため、通信機器を小型化する
ことができる。
【００５４】（２）ミキサ回路３１をアンプ回路３１ａ
として動作させるときに、第２定電流源２２及び第２差
動対２３に電流が流れないので、図１１の従来に比べて
低消費電力化を図ることができる。
として動作させるときに、第２定電流源２２及び第２差
動対２３に電流が流れないので、図１１の従来に比べて
低消費電力化を図ることができる。
【００５５】（３）ミキサ回路３１をアンプ回路３１ａ
として動作させるときに、第２定電流源２２及び第２差
動対２３に電流が流れないので、図１１の従来に比べて
出力信号ＲＦout に対するスプリアスの低減を図ること
ができる。
として動作させるときに、第２定電流源２２及び第２差
動対２３に電流が流れないので、図１１の従来に比べて
出力信号ＲＦout に対するスプリアスの低減を図ること
ができる。
【００５６】尚、本発明は前記実施形態の他、以下の態
様で実施してもよい。 ○上記実施形態の構成を適宜変更して実施しても良い。
例えば、図３に示すミキサ回路４１を構成する。ミキサ
回路４１は、上記実施形態の第１ＴＲゲート３２を第８
トランジスタＴr8と抵抗Ｒ６の間に挿入接続した構成で
ある。この構成では、アンプ回路として動作させる場
合、第８トランジスタＴr8にバイアス電圧Ｖｂが供給さ
れるものの、第１ＴＲゲート３２により第８トランジス
タＴr8を流れる電流が停止されるため、第２定電流源２
２の動作を停止して低消費電力化を図ることができる。
様で実施してもよい。 ○上記実施形態の構成を適宜変更して実施しても良い。
例えば、図３に示すミキサ回路４１を構成する。ミキサ
回路４１は、上記実施形態の第１ＴＲゲート３２を第８
トランジスタＴr8と抵抗Ｒ６の間に挿入接続した構成で
ある。この構成では、アンプ回路として動作させる場
合、第８トランジスタＴr8にバイアス電圧Ｖｂが供給さ
れるものの、第１ＴＲゲート３２により第８トランジス
タＴr8を流れる電流が停止されるため、第２定電流源２
２の動作を停止して低消費電力化を図ることができる。
【００５７】また、図４に示すように、ミキサ回路５１
を構成してもよい。ミキサ回路５１は、図３のミキサ回
路４１の構成に加えて下段の第３差動対２５を構成する
第６トランジスタＴr6のエミッタと抵抗Ｒ３の間に第３
ＴＲゲート５２を挿入接続する構成としてもよい。尚、
上記実施形態のミキサ回路３１の構成に第３ＴＲゲート
５２を加える構成としてもよい。この構成によると、抵
抗Ｒ３を介して第８トランジスタＴr8に電流が流れるの
を阻止し、消費電流の低減と抵抗Ｒ３を電流が流れるこ
とによるスプリアスの発生を抑制することができる。
を構成してもよい。ミキサ回路５１は、図３のミキサ回
路４１の構成に加えて下段の第３差動対２５を構成する
第６トランジスタＴr6のエミッタと抵抗Ｒ３の間に第３
ＴＲゲート５２を挿入接続する構成としてもよい。尚、
上記実施形態のミキサ回路３１の構成に第３ＴＲゲート
５２を加える構成としてもよい。この構成によると、抵
抗Ｒ３を介して第８トランジスタＴr8に電流が流れるの
を阻止し、消費電流の低減と抵抗Ｒ３を電流が流れるこ
とによるスプリアスの発生を抑制することができる。
【００５８】更に、図５に示すように、ミキサ回路６１
を構成してもよい。ミキサ回路６１は、図３のミキサ回
路４１の構成に加えて第１定電流源２１を構成する第７
トランジスタＴr7と抵抗Ｒ５の間にＮＭＯＳトランジス
タ６２を挿入接続する構成としてもよい。尚、ＮＭＯＳ
トランジスタに代えてＰＭＯＳトランジスタを挿入接続
する、又は上記実施形態のミキサ回路３１の構成にＭＯ
Ｓトランジスタ６２（又はＰＭＯＳトランジスタ）を加
える構成としてもよい。このように構成し、ＮＭＯＳト
ランジスタ６２のゲート電圧Ｖ１を制御する事により、
アンプ回路として動作させるときに第１定電流源２１に
流れる電流量を制御し、アンプ回路のゲインを制御する
ことができる。
を構成してもよい。ミキサ回路６１は、図３のミキサ回
路４１の構成に加えて第１定電流源２１を構成する第７
トランジスタＴr7と抵抗Ｒ５の間にＮＭＯＳトランジス
タ６２を挿入接続する構成としてもよい。尚、ＮＭＯＳ
トランジスタに代えてＰＭＯＳトランジスタを挿入接続
する、又は上記実施形態のミキサ回路３１の構成にＭＯ
Ｓトランジスタ６２（又はＰＭＯＳトランジスタ）を加
える構成としてもよい。このように構成し、ＮＭＯＳト
ランジスタ６２のゲート電圧Ｖ１を制御する事により、
アンプ回路として動作させるときに第１定電流源２１に
流れる電流量を制御し、アンプ回路のゲインを制御する
ことができる。
【００５９】○上記実施形態に対して、図６に示すよう
に、ミキサ回路７１を構成してもよい。ミキサ回路７１
は、図１のミキサ回路３１の構成に加えて、上段の第
１，第２差動対２３，２４を構成する第１〜第４トラン
ジスタＴr1〜Ｔr4のエミッタ間に抵抗Ｒ１１〜Ｒ１４を
挿入接続する構成としてもよい。この構成により、上記
実施形態の効果に加えて、アンプ回路として動作させる
ときのゲインを抑えることができる。
に、ミキサ回路７１を構成してもよい。ミキサ回路７１
は、図１のミキサ回路３１の構成に加えて、上段の第
１，第２差動対２３，２４を構成する第１〜第４トラン
ジスタＴr1〜Ｔr4のエミッタ間に抵抗Ｒ１１〜Ｒ１４を
挿入接続する構成としてもよい。この構成により、上記
実施形態の効果に加えて、アンプ回路として動作させる
ときのゲインを抑えることができる。
【００６０】○上記実施形態のミキサ回路３１、及び図
３〜図６ミキサ回路４１，５１，６１，７１を直交変調
器に用いて実施しても良い。図７はデジタル移動体通信
機に用いられる直交変調器８１を示す。直交変調器８１
は直交変調方式を用いたものであり、周波数逓倍器８
２、位相器８３、変調用乗算器としての第１変調用ミキ
サとして図１のミキサ回路３１、第２変調用ミキサ８
４、及び、加算器８４を備え、それらは半導体等よりな
る１つのチップ上に形成されている。
３〜図６ミキサ回路４１，５１，６１，７１を直交変調
器に用いて実施しても良い。図７はデジタル移動体通信
機に用いられる直交変調器８１を示す。直交変調器８１
は直交変調方式を用いたものであり、周波数逓倍器８
２、位相器８３、変調用乗算器としての第１変調用ミキ
サとして図１のミキサ回路３１、第２変調用ミキサ８
４、及び、加算器８４を備え、それらは半導体等よりな
る１つのチップ上に形成されている。
【００６１】周波数逓倍器８２は、相補のキャリア信号
ＬＯ，ＬＯｘを入力してキャリア信号ＬＯの周波数を２
逓倍した相補の信号２ＬＯ，２ＬＯｘを位相器８３に出
力する。
ＬＯ，ＬＯｘを入力してキャリア信号ＬＯの周波数を２
逓倍した相補の信号２ＬＯ，２ＬＯｘを位相器８３に出
力する。
【００６２】位相器８３は、信号２ＬＯ，２ＬＯｘに基
づいて、該信号２ＬＯ，２ＬＯｘを２分の１に分周する
ことにより、位相が互いに９０度ずつずれたキャリア信
号ＬＯ0 ，ＬＯ90，ＬＯ180 ，ＬＯ270 を生成する。キ
ャリア信号ＬＯ0 ，ＬＯ90，ＬＯ180 ，ＬＯ270 の周波
数はキャリア信号ＬＯ，ＬＯｘと同一となる。
づいて、該信号２ＬＯ，２ＬＯｘを２分の１に分周する
ことにより、位相が互いに９０度ずつずれたキャリア信
号ＬＯ0 ，ＬＯ90，ＬＯ180 ，ＬＯ270 を生成する。キ
ャリア信号ＬＯ0 ，ＬＯ90，ＬＯ180 ，ＬＯ270 の周波
数はキャリア信号ＬＯ，ＬＯｘと同一となる。
【００６３】キャリア信号ＬＯ0 ，ＬＯ180 は互いに相
補であり、キャリア信号ＬＯ90，ＬＯ270 は互いに相補
である。また、キャリア信号ＬＯ0 ，ＬＯ180 は、入力
されるキャリア信号ＬＯ，ＬＯｘの同相成分であり、キ
ャリア信号ＬＯ90，ＬＯ270は、入力されるキャリア信
号ＬＯ，ＬＯｘの直交成分である。以後、入力されるキ
ャリア信号ＬＯ，ＬＯｘと区別するため、同相成分のキ
ャリア信号ＬＯ0 ，ＬＯ180 を同相キャリア信号ＬＯ0
，ＬＯ180 、直交成分のキャリア信号ＬＯ90，ＬＯ270
を直交キャリア信号ＬＯ90，ＬＯ270 という。
補であり、キャリア信号ＬＯ90，ＬＯ270 は互いに相補
である。また、キャリア信号ＬＯ0 ，ＬＯ180 は、入力
されるキャリア信号ＬＯ，ＬＯｘの同相成分であり、キ
ャリア信号ＬＯ90，ＬＯ270は、入力されるキャリア信
号ＬＯ，ＬＯｘの直交成分である。以後、入力されるキ
ャリア信号ＬＯ，ＬＯｘと区別するため、同相成分のキ
ャリア信号ＬＯ0 ，ＬＯ180 を同相キャリア信号ＬＯ0
，ＬＯ180 、直交成分のキャリア信号ＬＯ90，ＬＯ270
を直交キャリア信号ＬＯ90，ＬＯ270 という。
【００６４】位相器８３は、同相キャリア信号ＬＯ0 ，
ＬＯ180 を第１変調用ミキサ３１へ、直交キャリア信号
ＬＯ90，ＬＯ270 を第２変調用ミキサ８４へ出力する。
第１変調用ミキサ３１はデジタル信号よりなる入力信号
としての第１ベースバンド信号Ｉ，Ｉｘ（図１ではベー
スバンド信号ＩＦ）と同相キャリア信号ＬＯ0，ＬＯ180
（図１ではキャリア信号信号ＬＯ）とをかけ合わせる
ことにより、同相キャリア信号ＬＯ0 ，ＬＯ180 と第１
ベースバンド信号Ｉ，Ｉｘとを合成した第１変調信号Ｖ
１，Ｖ１ｘ（図１では出力信号ＲＦout ）を出力する。
ＬＯ180 を第１変調用ミキサ３１へ、直交キャリア信号
ＬＯ90，ＬＯ270 を第２変調用ミキサ８４へ出力する。
第１変調用ミキサ３１はデジタル信号よりなる入力信号
としての第１ベースバンド信号Ｉ，Ｉｘ（図１ではベー
スバンド信号ＩＦ）と同相キャリア信号ＬＯ0，ＬＯ180
（図１ではキャリア信号信号ＬＯ）とをかけ合わせる
ことにより、同相キャリア信号ＬＯ0 ，ＬＯ180 と第１
ベースバンド信号Ｉ，Ｉｘとを合成した第１変調信号Ｖ
１，Ｖ１ｘ（図１では出力信号ＲＦout ）を出力する。
【００６５】第２変調用ミキサ８４はデジタル信号より
なる入力信号としての第２ベースバンド信号Ｑ，Ｑｘと
直交キャリア信号ＬＯ90，ＬＯ270 とをかけ合わせるこ
とにより、直交キャリア信号ＬＯ90，ＬＯ270 と第２ベ
ースバンド信号Ｑ，Ｑｘとを合成した第２変調信号Ｖ
２，Ｖ２ｘを出力する。加算器８５は両変調用ミキサ３
１，８４の第１，第２変調信号Ｖ１，Ｖ１ｘ，Ｖ２，Ｖ
２ｘを加算し、出力信号ＲＦout を出力する。
なる入力信号としての第２ベースバンド信号Ｑ，Ｑｘと
直交キャリア信号ＬＯ90，ＬＯ270 とをかけ合わせるこ
とにより、直交キャリア信号ＬＯ90，ＬＯ270 と第２ベ
ースバンド信号Ｑ，Ｑｘとを合成した第２変調信号Ｖ
２，Ｖ２ｘを出力する。加算器８５は両変調用ミキサ３
１，８４の第１，第２変調信号Ｖ１，Ｖ１ｘ，Ｖ２，Ｖ
２ｘを加算し、出力信号ＲＦout を出力する。
【００６６】図８は、第１変調用ミキサ３１と第２変調
用ミキサ８４の概略回路図を示す。第２変調用ミキサ８
４は、第１，第２定電流源９１，９２が上記各実施形態
の第２定電流源２２と同様に、何れか一方又は両方の動
作を停止させることができるように構成されている。
用ミキサ８４の概略回路図を示す。第２変調用ミキサ８
４は、第１，第２定電流源９１，９２が上記各実施形態
の第２定電流源２２と同様に、何れか一方又は両方の動
作を停止させることができるように構成されている。
【００６７】このように構成した直交変調器８１を、ア
ナログ方式の通信に用いる場合、第２変調用ミキサ８４
の回路全ての動作を停止させる。そして、第１変調用ミ
キサ３１を、上記実施形態と同様に制御信号Ｓ１〜Ｓ４
により、図２に示すアンプ回路３１ａとして動作させ
る。これにより、ディジタル方式の通信に用いられる直
交変調器８１を含む通信機器においても、アナログ方式
の通信を行うために必要なアンプ回路を別に設けずに実
施することができる。
ナログ方式の通信に用いる場合、第２変調用ミキサ８４
の回路全ての動作を停止させる。そして、第１変調用ミ
キサ３１を、上記実施形態と同様に制御信号Ｓ１〜Ｓ４
により、図２に示すアンプ回路３１ａとして動作させ
る。これにより、ディジタル方式の通信に用いられる直
交変調器８１を含む通信機器においても、アナログ方式
の通信を行うために必要なアンプ回路を別に設けずに実
施することができる。
【００６８】○上記各実施形態のミキサ回路を、図９に
示すように構成してもよい。即ち、図９のミキサ回路１
０１の第５トランジスタＴr5のベースには、バイアス電
圧Ｖb2がＴＲゲート１０２と抵抗Ｒ２１を介して供給さ
れる。ＴＲゲート１０２を構成するＮＭＯＳトランジス
タのゲートには高電位側電源Ｖccが供給され、ＰＭＯＳ
トランジスタのゲートには低電位側電源が供給される。
これにより、ＴＲゲート１０２は常時オンする。ＴＲゲ
ート１０２と抵抗Ｒ２１の間のノードはＮＭＯＳトラン
ジスタ１０３を介して低電位側電源の電源線に接続され
ている。ＮＭＯＳトランジスタ１０３のゲートは低電位
側電源の電源線に接続され、これによりＮＭＯＳトラン
ジスタ１０３は常時オフする。
示すように構成してもよい。即ち、図９のミキサ回路１
０１の第５トランジスタＴr5のベースには、バイアス電
圧Ｖb2がＴＲゲート１０２と抵抗Ｒ２１を介して供給さ
れる。ＴＲゲート１０２を構成するＮＭＯＳトランジス
タのゲートには高電位側電源Ｖccが供給され、ＰＭＯＳ
トランジスタのゲートには低電位側電源が供給される。
これにより、ＴＲゲート１０２は常時オンする。ＴＲゲ
ート１０２と抵抗Ｒ２１の間のノードはＮＭＯＳトラン
ジスタ１０３を介して低電位側電源の電源線に接続され
ている。ＮＭＯＳトランジスタ１０３のゲートは低電位
側電源の電源線に接続され、これによりＮＭＯＳトラン
ジスタ１０３は常時オフする。
【００６９】第６トランジスタＴr6のベースには、バイ
アス電圧Ｖb2がＴＲゲート１０４と抵抗Ｒ２１を介して
供給される。ＴＲゲート１０４を構成するＮＭＯＳトラ
ンジスタのゲートには制御信号Ｓ４が入力され、ＰＭＯ
Ｓトランジスタのゲートには制御信号Ｓ３が入力され
る。これにより、ＴＲゲート１０４はＴＲゲート３２と
同時にオン又はオフする。ＴＲゲート１０４と抵抗Ｒ２
１の間のノードはＮＭＯＳトランジスタ１０５を介して
低電位側電源の電源線に接続されている。ＮＭＯＳトラ
ンジスタ１０５のゲートは制御信号Ｓ３が入力される。
これにより、ＮＭＯＳトランジスタ１０５は、ＴＲゲー
ト３２，１０４がオフ（オン）した時にオン（オフ）す
る。
アス電圧Ｖb2がＴＲゲート１０４と抵抗Ｒ２１を介して
供給される。ＴＲゲート１０４を構成するＮＭＯＳトラ
ンジスタのゲートには制御信号Ｓ４が入力され、ＰＭＯ
Ｓトランジスタのゲートには制御信号Ｓ３が入力され
る。これにより、ＴＲゲート１０４はＴＲゲート３２と
同時にオン又はオフする。ＴＲゲート１０４と抵抗Ｒ２
１の間のノードはＮＭＯＳトランジスタ１０５を介して
低電位側電源の電源線に接続されている。ＮＭＯＳトラ
ンジスタ１０５のゲートは制御信号Ｓ３が入力される。
これにより、ＮＭＯＳトランジスタ１０５は、ＴＲゲー
ト３２，１０４がオフ（オン）した時にオン（オフ）す
る。
【００７０】このように構成されたミキサ回路１０１
は、ミキサ回路として使用する場合に、端子Ｐ５，Ｐ６
に容量カップリングしてベースバンド信号ＩＦが供給さ
れる。ミキサ回路１０１は、端子Ｐ１，Ｐ２に供給され
るキャリア信号ＬＯとベースバンド信号ＩＦを混合し、
その結果を端子Ｐ３，Ｐ４から出力信号ＲＦout として
出力する。
は、ミキサ回路として使用する場合に、端子Ｐ５，Ｐ６
に容量カップリングしてベースバンド信号ＩＦが供給さ
れる。ミキサ回路１０１は、端子Ｐ１，Ｐ２に供給され
るキャリア信号ＬＯとベースバンド信号ＩＦを混合し、
その結果を端子Ｐ３，Ｐ４から出力信号ＲＦout として
出力する。
【００７１】そして、ミキサ回路１０１をアンプ回路と
して使用する場合、制御信号Ｓ３，Ｓ４により、ＴＲゲ
ート３２，１０４はオフし、ＮＭＯＳトランジスタ１０
５はオンする。第２定電流源２２はバイアス電圧Ｖｂの
供給が停止され、第２定電流源２２は動作を停止する。
更に、第６トランジスタＴr6は、バイアス電圧Ｖb2の供
給が停止されると共に、ベースがＮＭＯＳトランジスタ
１０５を介して接地される。
して使用する場合、制御信号Ｓ３，Ｓ４により、ＴＲゲ
ート３２，１０４はオフし、ＮＭＯＳトランジスタ１０
５はオンする。第２定電流源２２はバイアス電圧Ｖｂの
供給が停止され、第２定電流源２２は動作を停止する。
更に、第６トランジスタＴr6は、バイアス電圧Ｖb2の供
給が停止されると共に、ベースがＮＭＯＳトランジスタ
１０５を介して接地される。
【００７２】即ち、第３差動対２５が不平衡になるとと
もに第２定電流源２２が停止することにより、ミキサ回
路１０１はアンプ回路として動作する。このように構成
することにより、制御信号Ｓ３，Ｓ４のみでミキサ回路
１０１を、ミキサ回路又はアンプ回路として動作させる
ことができる。
もに第２定電流源２２が停止することにより、ミキサ回
路１０１はアンプ回路として動作する。このように構成
することにより、制御信号Ｓ３，Ｓ４のみでミキサ回路
１０１を、ミキサ回路又はアンプ回路として動作させる
ことができる。
【００７３】○上記各実施形態では、第２定電流源２２
の動作を停止させる構成としたが、第１定電流源２１の
動作を停止させる構成として実施しても良い。また、第
１，第２定電流源２１，２２の何れか一方を選択して動
作を停止させる構成として実施しても良い。
の動作を停止させる構成としたが、第１定電流源２１の
動作を停止させる構成として実施しても良い。また、第
１，第２定電流源２１，２２の何れか一方を選択して動
作を停止させる構成として実施しても良い。
【００７４】
【発明の効果】以上詳述したように、請求項１乃至７に
記載の発明によれば、小型化と消費電力を低減すること
のできる二重平衡変調器及び直交変調器を提供すること
ができる。
記載の発明によれば、小型化と消費電力を低減すること
のできる二重平衡変調器及び直交変調器を提供すること
ができる。
【図１】 一実施形態のダブルバランスドミキサ回路の
回路図。
回路図。
【図２】 アンプ動作時の等価回路図。
【図３】 別のダブルバランスドミキサ回路の回路図。
【図４】 別のダブルバランスドミキサ回路の回路図。
【図５】 別のダブルバランスドミキサ回路の回路図。
【図６】 別のダブルバランスドミキサ回路の回路図。
【図７】 直交変調器を示す回路図。
【図８】 図７のダブルバランスドミキサ回路の回路
図。
図。
【図９】 別のダブルバランスドミキサ回路の回路図。
【図１０】 従来の通信機器の一部ブロック回路図。
【図１１】 従来のダブルバランスドミキサ回路の回路
図。
図。
２１ 第１定電流源 ２２ 第２定電流源 ２３ 第１差動回路 ２４ 第２差動回路 ２５ 第３差動回路 ＬＯ 第１の信号としてのキャリア信号 ＩＦ 第２の信号としてのベースバンド信号 ＲＦout 第３の信号としての出力信号
Claims (7)
- 【請求項１】 エミッタを互いに接続した一対のトラン
ジスタよりなる第１，第２の差動対と、 前記第１，第２の差動対にそれぞれ接続され、エミッタ
を抵抗を介して互いに接続した一つのトランジスタより
なる第３の差動対と、 前記第３の差動対を構成するトランジスタのエミッタに
それぞれ接続された第１，第２の定電流源とを備え、 前記第１，第２の差動対のトランジスタのベースに供給
する第１の信号と、前記第３の差動対のトランジスタの
ベースに供給する第２の信号を混合した第３の信号を出
力する二重平衡変調器において、 前記第３の差動対を構成するトランジスタのうちの一方
をオフにして該第３の差動対を不平衡にするとともに、
オフにしたトランジスタのエミッタに接続した定電流源
の動作を停止するようにした二重平衡変調器。 - 【請求項２】 請求項１に記載の二重平衡変調器におい
て、 前記第１，第２の定電流源は、 ベースにバイアス電圧が供給され、コレクタが前記第３
の差動対に接続されたトランジスタと、 前記トランジスタのエミッタを接地する抵抗とから構成
され、 前記第１，第２の定電流源の一方の定電流源を構成する
トランジスタのベースにトランスミッションゲートを介
して前記ベース電圧を供給し、前記トランスミッション
ゲートをオフにしてバイアス電圧の供給を停止し、該定
電流源の動作を停止するようにした二重平衡変調器。 - 【請求項３】 請求項１に記載の二重平衡変調器におい
て、 前記第１，第２の定電流源は、ベースにバイアス電圧が
供給され、コレクタが前記第３の差動対に接続されたト
ランジスタと、 前記トランジスタのエミッタを接地する抵抗とから構成
され、 前記第１，第２の定電流源の一方の定電流源を構成する
トランジスタと抵抗の間にトランスミッションゲートを
挿入接続し、該トランスミッションゲートをオフに制御
して該定電流源の動作を停止させるようにした二重平衡
変調器。 - 【請求項４】 請求項２又は３に記載の二重平衡変調器
において、 前記第３の差動対を構成する一対のトランジスタのエミ
ッタ間にトランスミッションゲートを挿入接続し、前記
定電流源の動作を停止するときに前記トランスミッショ
ンゲートをオフに制御するようにした二重平衡変調器。 - 【請求項５】 請求項１又は２に記載の二重平衡変調器
において、 前記第１，第２の定電流源は、ベースにバイアス電圧が
供給され、コレクタが前記第３の差動対に接続されたト
ランジスタと、 前記トランジスタのエミッタを接地する抵抗とから構成
され、 前記第１の定電流源のトランジスタと抵抗の間にＭＯＳ
トランジスタを挿入接続し、該ＭＯＳトランジスタのゲ
ート電圧を制御し、 前記第２の定電流源のトランジスタと抵抗の間にトラン
スミッションゲートを挿入接続し、該トランスミッショ
ンゲートをオフに制御して該第２の定電流源の動作を停
止させるようにした二重平衡変調器。 - 【請求項６】 請求項１乃至５のうちの何れか１項に記
載の二重平衡変調器において、 前記第１，第２の差動対を構成するトランジスタのエミ
ッタ間に抵抗を挿入接続した二重平衡変調器。 - 【請求項７】 請求項１乃至６のうちの何れか１項に記
載の二重平衡変調器を備えた直交変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112426A JPH11308054A (ja) | 1998-04-22 | 1998-04-22 | 二重平衡変調器及び直交変調器 |
| US09/252,931 US6275688B1 (en) | 1998-04-22 | 1999-02-19 | Double balanced mixer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112426A JPH11308054A (ja) | 1998-04-22 | 1998-04-22 | 二重平衡変調器及び直交変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11308054A true JPH11308054A (ja) | 1999-11-05 |
Family
ID=14586353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10112426A Withdrawn JPH11308054A (ja) | 1998-04-22 | 1998-04-22 | 二重平衡変調器及び直交変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6275688B1 (ja) |
| JP (1) | JPH11308054A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358537A (ja) * | 2000-04-18 | 2001-12-26 | Koninkl Philips Electronics Nv | 映像周波数を強固に排除する低ノイズ周波数コンバータ |
| JP2003051860A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | データ送信装置、ミキサ回路、及び携帯電話端末装置 |
| EP1380071A1 (en) * | 2001-04-09 | 2004-01-14 | Philips Electronics North America Corporation | Power-mixer architecture for transmitters |
| JP2011510278A (ja) * | 2008-01-16 | 2011-03-31 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 車両のためのモノスタティック・マルチビームレーダセンサ装置 |
| JP2013118645A (ja) * | 2000-01-21 | 2013-06-13 | Qualcomm Inc | 複数の集積回路にインタフェース信号を供給する方法および回路 |
| JP2016503252A (ja) * | 2012-12-10 | 2016-02-01 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | テスト信号生成のための再構成可な能受信機回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2366103B (en) * | 2000-08-10 | 2004-05-26 | Sgs Thomson Microelectronics | Mixer circuitry |
| JP2003141440A (ja) * | 2001-11-07 | 2003-05-16 | Texas Instr Japan Ltd | マルチプライヤ |
| US7062247B2 (en) | 2002-05-15 | 2006-06-13 | Nec Corporation | Active double-balanced mixer |
| US6983024B2 (en) * | 2003-03-18 | 2006-01-03 | Qualcomm Inc. | Quadra-polar modulator |
| CN1853341A (zh) * | 2003-09-16 | 2006-10-25 | 皇家飞利浦电子股份有限公司 | 混频器电路、包括混频器电路的接收器、用于通过使输入信号与振荡器信号混频来产生输出信号的方法 |
| US7640002B2 (en) * | 2006-09-14 | 2009-12-29 | Infineon Technologies Ag | RF amplifier |
| US20090088110A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio frequency receiver architecture |
| US20090088124A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio Frequency Receiver Architecture |
| TWI558097B (zh) * | 2014-01-06 | 2016-11-11 | Univ Nat Chi Nan | Balanced up - frequency mixing circuit |
| TWI641230B (zh) * | 2018-01-04 | 2018-11-11 | 國立暨南國際大學 | 降頻混頻器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL162802C (nl) * | 1971-10-09 | 1980-06-16 | Philips Nv | Geintegreerde verschilversterker. |
| JPS5255301A (en) * | 1975-10-30 | 1977-05-06 | Sony Corp | Stereo demodulation circuit |
| US4768000A (en) * | 1987-04-13 | 1988-08-30 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
| JPH0744390B2 (ja) | 1988-08-09 | 1995-05-15 | 日本電気株式会社 | 半導体集積回路 |
| ES2079397T3 (es) * | 1989-06-09 | 1996-01-16 | Telefunken Microelectron | Disposicion de un circuito para la conversion de frecuencias. |
| JP2938999B2 (ja) * | 1991-05-23 | 1999-08-25 | 松下電器産業株式会社 | チューナ用半導体装置およびチューナ |
| FR2695272B1 (fr) * | 1992-08-26 | 1994-12-09 | Philips Composants | Circuit mélangeur pour des signaux de radio ou de télévision. |
| JPH06334440A (ja) * | 1993-03-26 | 1994-12-02 | Sanyo Electric Co Ltd | ダブルバランスミキサ回路 |
| US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| US5748049A (en) * | 1994-11-23 | 1998-05-05 | Anadigics, Inc. | Multi-frequency local oscillators |
| JP2914258B2 (ja) * | 1995-11-10 | 1999-06-28 | 日本電気株式会社 | ダブルバランスミキサ回路 |
| JPH09261102A (ja) * | 1996-03-22 | 1997-10-03 | Toshiba Corp | 振幅補正回路 |
| JP3372198B2 (ja) * | 1997-09-17 | 2003-01-27 | 株式会社東芝 | 周波数逓倍器 |
| US6073002A (en) * | 1998-05-04 | 2000-06-06 | Motorola | Mixer circuit and communication device using the same |
| TW398142B (en) * | 1998-07-30 | 2000-07-11 | Ind Tech Res Inst | Automatic gain control circuit with low distortion |
| US6140849A (en) * | 1998-08-07 | 2000-10-31 | Trask; Christopher | Active double-balanced mixer with embedded linearization amplifiers |
-
1998
- 1998-04-22 JP JP10112426A patent/JPH11308054A/ja not_active Withdrawn
-
1999
- 1999-02-19 US US09/252,931 patent/US6275688B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118645A (ja) * | 2000-01-21 | 2013-06-13 | Qualcomm Inc | 複数の集積回路にインタフェース信号を供給する方法および回路 |
| JP2001358537A (ja) * | 2000-04-18 | 2001-12-26 | Koninkl Philips Electronics Nv | 映像周波数を強固に排除する低ノイズ周波数コンバータ |
| EP1380071A1 (en) * | 2001-04-09 | 2004-01-14 | Philips Electronics North America Corporation | Power-mixer architecture for transmitters |
| EP1380071A4 (en) * | 2001-04-09 | 2007-08-22 | Philips Electronics Na | POWER MIXER ARCHITECTURE FOR TRANSMITTERS |
| KR100900107B1 (ko) * | 2001-04-09 | 2009-06-01 | 필립스 일렉트로닉스 노쓰 아메리카 코포레이션 | 송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩 |
| JP2003051860A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | データ送信装置、ミキサ回路、及び携帯電話端末装置 |
| JP2011510278A (ja) * | 2008-01-16 | 2011-03-31 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 車両のためのモノスタティック・マルチビームレーダセンサ装置 |
| JP2016503252A (ja) * | 2012-12-10 | 2016-02-01 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | テスト信号生成のための再構成可な能受信機回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6275688B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6865382B2 (en) | Mixer having low noise, controllable gain, and/or low supply voltage operation | |
| US6259301B1 (en) | Method and apparatus for selecting from multiple mixers | |
| US7949367B2 (en) | Baseband signal input current splitter | |
| US6947720B2 (en) | Low noise mixer circuit with improved gain | |
| JPH11308054A (ja) | 二重平衡変調器及び直交変調器 | |
| US20030169089A1 (en) | High linearity gilbert i q dual mixer | |
| US5920810A (en) | Multiplier and method for mixing signals | |
| US7570099B2 (en) | Conversion mixer with high impedance circuit | |
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| JPH1168864A (ja) | 二重平衡変調器及び四相移相変調器並びにデジタル通信機 | |
| US6665528B2 (en) | Dual band fet mixer | |
| KR20000070610A (ko) | 라디오 구조 | |
| KR100770432B1 (ko) | 전류 미러링을 이용한 주파수 변환회로 | |
| JP4370060B2 (ja) | 送信機用クワドラチュアオシレータネットワーク | |
| US8260218B2 (en) | Mixer circuit and RF transmitter using such mixer circuit | |
| JP4223347B2 (ja) | 周波数変換器並びに受信機及び送信機 | |
| KR20030019414A (ko) | 송신기에 대한 전력-믹서 구조 | |
| JPH09289417A (ja) | 周波数変換回路 | |
| JP2003209587A (ja) | 直交変調回路 | |
| JP2001007652A (ja) | ミキサ回路およびそれを用いた周波数変換回路、および、携帯用通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |