KR100900107B1 - 송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩 - Google Patents

송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩 Download PDF

Info

Publication number
KR100900107B1
KR100900107B1 KR1020027016587A KR20027016587A KR100900107B1 KR 100900107 B1 KR100900107 B1 KR 100900107B1 KR 1020027016587 A KR1020027016587 A KR 1020027016587A KR 20027016587 A KR20027016587 A KR 20027016587A KR 100900107 B1 KR100900107 B1 KR 100900107B1
Authority
KR
South Korea
Prior art keywords
current
transistor
intermediate frequency
frequency signal
tree
Prior art date
Application number
KR1020027016587A
Other languages
English (en)
Other versions
KR20030019414A (ko
Inventor
코스로우베이기 아볼파즐
엠.스트로잇 페트러스
Original Assignee
필립스 일렉트로닉스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 필립스 일렉트로닉스 노쓰 아메리카 코포레이션 filed Critical 필립스 일렉트로닉스 노쓰 아메리카 코포레이션
Publication of KR20030019414A publication Critical patent/KR20030019414A/ko
Application granted granted Critical
Publication of KR100900107B1 publication Critical patent/KR100900107B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0023—Balun circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

송신기 칩(10)에 대한 전력 믹서 구조가 기재된다. 전력 믹서 구조는 하나 이상의 상부 트리 및 하나 이상의 하부 트리를 포함하는 믹싱 스테이지(60)이다. 각 하부 트리는 전류 바이어싱 신호 및 전류 중간 주파수 신호를 수신하도록 선택적으로 활성화된다. 수신시, 활성화된 하부 트리는 하부 트리로부터 하나 이상의 증폭된 전류 중간 주파수 신호를 수신하기 위해 대응하는 상부 트리를 활성화시킨다. 전압 국부 발진 신호의 수신과 관련하여, 상부 트리는 전압 무선 주파수 신호를 제공한다. 하부 트리의 이득은 송신기 칩의 온도, 전원 전압 또는 처리 성능에서의 임의의 변동에 걸쳐 일정하게 되도록 설계된다.

Description

송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩{MIXING STAGE OF A TRANSMITTER CHIP AND SUCH A TRANSMITTER CHIP}
본 발명은 일반적으로 송신기에 관한 것이다. 본 발명은 특히 전력-믹서 구조에 관한 것이다.
종래 기술의 상향-변환기 송신기 구조에서, 믹서는 전압 동작 모드로 구동되고, 출력 구동기에 접속된다. 일반적으로, 더 높은 출력 전력을 얻기 위해서는 믹서를 더 세게 구동시키는 것을 필요로 하는데, 이것은 믹서를 비선형 동작 범위로 이동시킨다. 더욱이, 전력 효율을 극대화하기 위해, 믹서는 출력 구동기와 임피던스가 매칭될 필요가 있다. 임피던스 매칭은 오프-칩(off-chip) 인덕터를 필요로 한다. 임피던스 매칭은 송신기의 핀 계수를 또한 증가시킨다.
그러므로, 온-칩(on-chip) 임피던스 매칭 인덕터를 이용하지 않고도 비교적 우수한 효율로 송신기 칩에서 중간 선형 전력을 생성시키는 개선된 기술이 필요하다.
본 발명은 송신기 칩용 전력 믹서 구조에 관한 것이다. 본 발명의 다양한 양상은 새롭고, 비자명한 것으로, 여러 장점을 제공한다. 본 명세서에 포함된 본 발명의 실제 특성이 본 명세서에 첨부된 청구항만을 참조하여 결정될 수 있지만, 본 명세서에 기재된 실시예의 특징인 특정한 특성은 다음과 같이 간략하게 설명된다.
본 발명의 하나의 형태는 하부 트리(lower tree)와 상부 트리를 포함하는 송신기 칩의 믹싱 스테이지이다. 하부 트리는 제 2 전류 중간 주파수 신호 및 전류 바이어싱 신호의 수신에 응답하여 전류 중간 주파수 신호를 제공하도록 동작가능하다. 상부 트리는 전류 중간 주파수 신호에 응답하여 전압 무선 주파수 신호를 제공하도록 동작가능하다.
본 발명의 제 2 형태는, 스위칭 회로를 포함하는 상부 트리와, 전류 증폭기를 포함하는 하부 트리를 포함하는 송신기 칩의 믹싱 스테이지이다. 전류 증폭기는 전류 중간 주파수 신호 및 전류 바이어싱 신호의 수신에 응답하여 스위칭 회로를 턴 온(turn on)하도록 동작가능하다.
본 발명의 제 3 형태는, 바이어싱 스테이지와, 위상 시프팅 스테이지와, 국부 발진기 구동기 스테이지와, 믹싱 스테이지를 포함하는 송신기 칩이다. 바이어싱 스테이지는 복수의 전류 바이어싱 신호를 믹싱 스테이지에 제공하도록 동작가능하다. 위상 시프팅 스테이지는 복수의 전류 중간 주파수 신호를 믹싱 스테이지에 제공하도록 동작가능하다. 국부 발진기 구동기 스테이지는 복수의 전압 국부 발진 신호를 믹싱 스테이지에 제공하도록 동작가능하다. 믹싱 스테이지는 전류 바이어싱 신호, 전류 중간 주파수 신호, 및 전압 국부 발진 신호의 수신에 응답하여 제 1 전압 무선 주파수 신호 및 제 2 전압 무선 주파수 신호를 제공하도록 동작가능하다.
본 발명의 이전 형태 및 다른 형태, 특징 및 장점은 첨부 도면과 관련하여 읽음으로써 다음의 본 바람직한 실시예의 상세한 설명으로부터 더욱 명백해질 것이 다. 상세한 설명 및 도면은 한정하기보다는 단지 본 발명을 예시하고, 본 발명의 범주는 첨부된 청구항 및 그 등가물에 의해 한정된다.
도 1은 본 발명에 따른 송신기 전력 믹서 칩의 일실시예에 대한 블록도.
도 2a는 도 1의 송신기 칩의 가변 이득 증폭 스테이지에 의해 제공된 전류 구동 신호 및 DC 전류 제어 신호를 도시한 도면.
도 2b는 도 1의 송신기 칩의 바이어싱 스테이지에 의해 제공된 5개의 DC 전류 바이어싱 신호를 도시한 도면.
도 2c는 도 1의 송신기 칩의 위상 시프팅 스테이지에 의해 제공된 4개의 전류 중간 주파수 신호를 도시한 도면.
도 2d는 도 1의 송신기 칩의 국부 발진기 구동기 스테이지에 의해 제공된 4개의 전압 국부 발진 신호를 도시한 도면.
도 2e는 도 1의 송신기 칩의 믹싱 스테이지에 의해 제공된 2개의 전압 무선 주파수 신호를 도시한 도면.
도 3은 도 1의 믹싱 스테이지의 본 발명에 따른 일실시예의 블록도.
도 4는 도 2의 믹싱 스테이지의 전력 믹서에 대한 본 발명에 따른 제 1 실시예의 개략도.
도 5a는 도 4의 전력 믹서의 제 1 분기에 대한 개략도.
도 5b는 도 4의 전력 믹서의 제 2 분기에 대한 개략도.
도 5c는 도 4의 전력 믹서의 제 3 분기에 대한 개략도.
도 5d는 도 4의 전력 믹서의 제 4 분기에 대한 개략도.
도 6은 도 1의 송신기 전력 믹서 칩의 믹싱 스테이지에 대한 본 발명에 따른 제 2 실시예의 블록도.
도 7a는 도 6의 믹싱 스테이지의 PCS 하부 트리 및 제 1 PCS 상부 트리의 활성화를 도시한 블록도.
도 7b는 도 6의 믹싱 스테이지의 PCS 하부 트리 및 제 2 PCS 상부 트리의 활성화를 도시한 블록도.
도 7c는 도 6의 믹싱 스테이지의 셀룰러 하부 트리 및 제 1 셀룰러 상부 트리의 활성화를 도시한 블록도.
도 7d는 도 6의 믹싱 스테이지의 셀룰러 하부 트리 및 제 2 셀룰러 상부 트리의 활성화를 도시한 블록도.
본 발명의 송신기 칩(10)의 블록도는 도 1에 도시된다. 도 1을 참조하면, 송신기 칩(10)은 본 발명의 원리를 구현하기 위해 가변 이득 증폭 스테이지(20)와, 바이어싱 스테이지(30)와, 위상 시프팅 스테이지(40)와, 국부 발진기 구동기 스테이지(50)와, 믹싱 스테이지(60)를 포함한다. 송신기(10)의 다른 스테이지 및 구성요소는 본 발명의 설명에 대한 명백함을 위해 도시되지 않았다. 그러나, 송신기 칩(10)의 스테이지(20), 스테이지(30), 스테이지(40), 스테이지(50), 및 스테이지(60)에 대한 본 명세서의 후속적인 설명으로부터, 당업자는 송신기 칩(10)의 그러한 추가 스테이지 및 구성요소를 인식할 것이다. 또한, 당업자는, 송신기 칩(10)이 전압 동작 모드에서 송신기 칩을 동작시키는 종래 기술의 방식에 대립하는 것으로서 전류 동작 모드로 동작한다는 것을 인식할 것이다.
도 1 및 2a를 참조하면, 가변 이득 증폭 스테이지(20)는 송신기 칩(10)의 이득 제어를 위한 할당된 핀(미도시)으로부터 DC 전압 제어 신호(VCS)를 수신하고, 송신기 칩(10)의 I/Q 변조기 블록(미도시)으로부터 중간 주파수(예를 들어, 150MHz 내지 250MHz)에서의 전압 신호(VIF)를 수신한다. 이에 응답하여, 가변 이득 증폭 스테이지(20)는 전류 구동 신호(IDS)를 위상 시프팅 스테이지(40)에 제공하고, DC 전류 제어 신호(ICS)를 바이어싱 스테이지(30)에 제공한다. 전류 구동 신호(IDS)는 AC 전류 성분 및 DC 전류 성분을 갖는다. 도 2a에 도시된 전류 구동 신호(IDS)의 DC 성분의 암페어 레벨(X1), 및 도 2a에 도시된 DC 전류 제어 신호(ICS)의 암페어 레벨(X2)은 송신기 칩(10)의 동작 온도, 처리 성능, 및 전원 전력(supply power)에서의 어떠한 변동에 영향을 받지 않는다. 전류 구동 신호(IDS)의 DC 성분의 암페어 레벨(X1), 및 DC 전류 제어 신호(ICS)의 암페어 레벨(X2)은 전압 제어 신호(V CS)의 전압 레벨에서의 임의의 변화에 응답하여 변화한다. 그러나, 전압 제어 신호(VCS)의 전압 레벨에서의 임의의 변화에 높은 정도의 무감각도(insensitivity)를 확립하기 위해, 암페어 레벨(X1) 대 암페어 레벨(X2)의 비율(Y1)(즉, Y1=X 1/X2)은 일정하게 된다.
도 1, 2a 및 2b를 참조하면, 전류 제어 신호(ICS)에 응답하여, 바이어싱 스테이지(30)는 4개의 DC 전류 바이어싱 신호(IBS1 내지 BS4)를 믹싱 스테이지(60)로 출력하고, DC 전류 바이어싱 신호(IBS5)를 위상 시프팅 스테이지(40)로 출력한다. 도 2b에 도시된 바와 같이, DC 전류 바이어싱 신호(IBS1 내지 BS5)의 암페어 레벨(X3 내지 7) 각각은 동일한 것으로 설계된다. 암페어 레벨(X3 내지 7)은 DC 전류 제어 신호(ICS)의 암페어 레벨(X2)에서의 임의의 변화에 응답하여 또한 동적으로 변경되며, 암페어 레벨(X3 내지 7) 대 암페어 레벨(X2)의 비율(Y2 내지 6)(즉, Y2=X 3/X2; Y3=X4/X2; Y4=X5/X 2; Y5=X6/X2; Y6=X7/X2)은 일정하게 된다. 당업자는 예를 들어 전류 미러(current mirror)와 같은 바이어싱 스테이지(30)의 다양한 종래의 실시예를 인식할 것이다.
도 1, 2a 및 2c를 참조하면, 전류 구동 신호(IDS) 및 DC 전류 바이어싱 신호(IBS5)에 응답하여, 위상 시프팅 스테이지(40)는 중간 주파수(예를 들어, 150MHz 내지 250MHz)에 있고 90°만큼 위상 시프팅된 4개의 전류 신호(IIF1 내지 IF4)를 믹싱 스테이지(60)에 제공한다. 각 전류 중간 주파수 신호(IIF1 내지 IF4)는 AC 전류 성분 및 DC 전류 성분을 갖는다. 당업자는, 예를 들어 다위상 위상 시프터(poly-phase phase shifter) 스테이지, 버퍼 증폭기 등과 같은 위상 시프팅 스테이지(40)의 다양한 종래의 실시예를 인식할 것이다.
도 1 및 2d를 참조하면, 국부 발진기 구동기 스테이지(50)는 국부 발진기 주파수{예를 들어, 셀룰러 모드에 대해서
Figure 112002040419846-pct00001
1000MHz이고, 개인용 통신 시스템(PCS: Personal Communication System) 모드에 대해서
Figure 112002040419846-pct00002
1700MHz}에서의 4개의 전압 신호(VLO1 내지 LO4)를 믹싱 스테이지(60)에 제공한다. 도 2d에 도시된 바와 같이, 전압 국부 발진 신호(VLO1 내지 LO4)는 90°만큼 위상 시프팅된다. 당업자는, 예를 들어 RC 위상 시프터 네트워크 및 버퍼 증폭기와 같은 국부 발진기 구동기 스테이지(50)의 다양한 종래의 실시예를 인식할 것이다.
도 1 및 2e를 참조하면, DC 전류 바이어싱 신호(IBS1 내지 BS4), 전류 중간 주파수 신호(IIF1 내지 IF4), 및 전압 국부 발진 신호(VLO1 내지 LO4)에 응답하여, 믹싱 스테이지(60)는 무선 주파수(예를 들어, 900MHz 내지 1900MHz)에서의 한 쌍의 차분 전압 신호(VRF1 및 VRF2)를 송신기 칩(10)의 외부 발룬(balun)(미도시)에 제공한다. 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2) 각각은 AC 전압 성분 및 DC 전압 성분을 갖는다. 도 2e에 도시된 바와 같이, 전압 무선 주파수 신호(VRF2)는 전압 무선 주파수 신호(VRF1)와 180° 위상차가 나며, 신호의 피크 대 피크(peak-to-peak) 진폭은 동일하다.
도 3을 참조하면, 믹싱 스테이지(60)(도 1)의 제 1 실시예로서 믹싱 스테이지(61)가 도시된다. 믹싱 스테이지(61)는 상부 트리(70) 및 하부 트리(80)를 포함 한다. 전류 중간 주파수 신호(IIF1 내지 IF4) 및 DC 전류 바이어싱 신호(IBS1 내지 BS4)에 응답하여, 하부 트리(80)는 중간 주파수(예를 들어, 150MHz 내지 250MHz)에 있고 90°만큼 위상 시프팅된 4개의 전류 신호(IAIF1 내지 AIF4)를 상부 트리(70)에 제공한다. 전류 중간 주파수 신호(IAIF1 내지 AIF4)는 각각 전류 중간 주파수 신호(IIF1 내지 IF4)의 증폭된 버전이다. 전압 국부 발진 신호(VLO1 내지 LO4) 및 전류 중간 주파수 신호(IAIF1 내지 IAIF4)에 응답하여, 상부 트리(70)는 전압 무선 주파수 신호(VRF1 및 RF2)를 제공한다. 당업자는, 믹싱 스테이지(61)가 전압 무선 주파수 신호(VRF1 및 RF2)의 암페어 진폭의 직접 제어에 대립하는 것으로서 전류 중간 주파수 신호(IIF1 내지 IF4)의 암페어 진폭의 직접 제어를 용이하게 한다는 것을 인식할 것이다.
도 4를 참조하면, 상부 트리(70) 및 하부 트리(80)에 대한 더 구체적인 실시예가 도시된다.
하부 트리(80)의 제 1 분기는 스위칭 회로(81)와, 전류 증폭기를 구성하는 전류 미러(82)를 포함하고, 상부 트리(70)의 제 1 분기는 스위칭 회로(71)를 포함한다. 스위칭 회로(81)는 스위치(S1) 및 NPN 트랜지스터(T1)를 포함한다. 전류 미러(82)는 NPN 트랜지스터(T2)와, NPN 트랜지스터(T3)와, 저항(R1)과, 저항(R2)과, 저항(R3)을 포함한다. 스위칭 회로(71)는 NPN 트랜지스터(T13) 및 NPN 트랜지스터(T14)를 포함한다.
트랜지스터(T1)는 전원 단자(전원1)에 전기적으로 접속된 컬렉터 단자, 및 스위치(S1)에 전기적으로 접속된 베이스 단자를 구비한다. 스위치(S1)는, 스위치(S1)의 선택적인 개폐(opening and closing)를 제어하는 송신기 칩(10)(도 1)의 제어 블록(미도시)으로부터 제어 신호(미도시)를 수신한다. 트랜지스터(T2)는, 스위치(S1)와 병렬 상태로 입력 단자(입력1)에 전기적으로 접속된 컬렉터 단자를 구비한다. 트랜지스터(T2)는 또한 저항(R1)에 전기적으로 접속된 이미터 단자를 구비한다.
트랜지스터(T3)는 트랜지스터(T1)의 이미터 단자와 트랜지스터(T2)의 베이스 단자와 저항(R2)에 전기적으로 접속된 베이스 단자를 구비한다. 트랜지스터(T3)의 컬렉터 단자는 트랜지스터(T13)의 이미터 단자 및 트랜지스터(T14)의 이미터 단자 양쪽 모두에 전기적으로 접속된다. 트랜지스터(T3)의 이미터 단자는 저항(R3)에 전기적으로 접속된다. 저항(R1 내지 R3)은 접지(GND)에 병렬로 전기적으로 접속된다.
트랜지스터(T13)는 출력 단자(출력1)에 전기적으로 접속된 컬렉터 단자를 구비하고, 트랜지스터(T14)는 출력 단자(출력2)에 전기적으로 접속된 컬렉터 단자를 구비한다.
도 5a를 추가로 참조하면, 전원 전압(VDD)은 전원 단자(전원1)에 인가된다. 스위치(S1)가 도 4에 도시된 바와 같이 개방 위치에 있을 때, 스위칭 회로(81)는 DC 전류 바이어싱 신호(IBS1) 및 전류 중간 주파수 신호(IIF1)를 분로(shunt)한다. 그 결과, 전류 미러(82)는 비활성화되고, 스위칭 회로(71)는 턴 오프된다. 반대로, 스 위치(S1)가 도 5a에 도시된 바와 같이 닫혀있을 때, 스위칭 회로(81)는 DC 전류 바이어싱 신호(IBS1) 및 전류 중간 주파수 신호(IIF1)를 수신한다. 동시에, 전압 국부 발진 신호(VLO1)는 트랜지스터(T13)의 베이스 단자에 인가되고, 전압 국부 발진 신호(VLO3)는 트랜지스터(T14)의 베이스 단자에 인가된다.
그 결과, 전류 미러(82)는 활성화되고, 스위칭 회로(71)는 턴 온되어, 트랜지스터(T13) 및 트랜지스터(T14)는 전류 미러(82)로부터 전류 중간 주파수 신호(IAIF1)를 교번하여 유입(draw)하도록 개별적으로 활성화된다. 그 결과, 트랜지스터(T13)가 활성화될 때 전류 무선 주파수 신호(IRF1)가 트랜지스터(T13)의 컬렉터 단자로부터 출력1로 흐르고, 트랜지스터(T14)가 활성화될 때 전류 무선 주파수 신호(IRF2)가 트랜지스터(T14)의 컬렉터 단자로부터 출력2로 흐른다.
도 3과 관련하여 본 명세서에서 전술한 바와 같이, 전류 중간 주파수 신호(IAIF1)는 전류 중간 주파수 신호(IIF1)를 증폭한 것이다. 상기 증폭은 트랜지스터(T3)의 크기 대 트랜지스터(T2)의 크기의 비율의 함수인 전류 미러(82)의 전류 이득으로 인한 것이다. 이상적으로, 트랜지스터(T2)의 크기 및 트랜지스터(T3)의 크기는, 그 이득이 대략 10 또는 그 이상이 되도록 선택된다. 당업자는, 전류 미러(82)의 이득이 송신기 칩(10)(도 1)의 온도, 전원 전압, 또는 처리 성능에서 어떠한 변화가 일어나더라도 본질적으로 일정하게 된다는 것을 인식할 것이다.
저항(R1) 및 저항(R3)은, 트랜지스터(T2) 및 트랜지스터(T3)의 이미터 단자로부터 전류(미도시)를 유입하고 전류를 디그레이딩(degrading)함으로써 송신기 칩(10)의 온도, 전원 전압, 또는 처리 성능에서 어떠한 변화가 일어나더라도 전류 미러(82)의 이득 일관성(gain consistency)을 더 향상시키는데 도움이 된다. 저항(R2)는 트랜지스터(T1)의 에미터 단자로부터 전류(미도시)를 유입함으로써 전류 미러(82)의 이득 일관성을 더 개선하는 기능을 한다.
도 4를 다시 참조하면, 하부 트리(80)의 제 2 분기는 스위칭 회로(83), 및 전류 증폭기를 구성하는 전류 미러(84)를 포함하고, 상부 트리(70)의 제 2 분기는 스위칭 회로(72)를 포함한다. 스위칭 회로(83)는 스위치(S2) 및 NPN 트랜지스터(T4)를 포함한다. 전류 미러(84)는 NPN 트랜지스터(T5)와, NPN 트랜지스터(T6)와, 저항(R4)과, 저항(R5)과, 저항(R6)을 포함한다. 스위칭 회로(72)는 NPN 트랜지스터(T15) 및 NPN 트랜지스터(T16)를 포함한다.
트랜지스터(T4)는 전원 단자(전원2)에 전기적으로 접속된 컬렉터 단자, 및 스위치(S2)에 전기적으로 접속된 베이스 단자를 구비한다. 스위치(S2)는 스위치(S2)의 선택적인 개폐를 제어하는 송신기 칩(10)(도 1)의 제어 블록(미도시)으로부터 제어 신호(미도시)를 수신한다. 트랜지스터(T5)는 스위치(S2)와 병렬로 입력 단자(입력2)에 전기적으로 접속된 컬렉터 단자를 구비한다. 트랜지스터(T5)는 저항(R4)에 전기적으로 접속된 이미터 단자를 또한 구비한다.
트랜지스터(T6)는 베이스 단자를 구비하는데, 상기 베이스 단자는 트랜지스터(T4)의 이미터 단자와, 트랜지스터(T5)의 베이스 단자와, 저항(R5)에 전기적으로 접속된다. 트랜지스터(T6)의 컬렉터 단자는 트랜지스터(T15)의 이미터 단자 및 트랜지스터(T16)의 이미터 단자 양쪽 모두에 전기적으로 접속된다. 트랜지스터(T6)의 이미터 단자는 저항(R6)에 전기적으로 접속된다. 저항(R4 내지 R6)은 병렬로 접지(GND)에 전기적으로 접속된다.
트랜지스터(T15)는 출력 단자(출력1)에 전기적으로 접속된 컬렉터 단자를 갖고, 트랜지스터(T16)는 출력 단자(출력2)에 전기적으로 접속된 컬렉터 단자를 갖는다.
도 5b를 추가로 참조하면, 전원 전압(VDD)은 전원 단자(전원2)에 인가된다. 스위치(S2)가 도 4에 도시된 바와 같이 개방 위치에 있을 때, 스위칭 회로(83)는 DC 전류 바이어싱 신호(IBS2) 및 전류 중간 주파수 신호(IIF2)를 분로한다. 그 결과, 전류 미러(84)는 비활성화되고, 스위칭 회로(72)는 턴 오프된다. 반대로, 스위치(S2)가 도 5b에 도시된 바와 같이 닫힌 위치에 있을 때, 스위칭 회로(83)는 DC 전류 바이어싱 신호(IBS2) 및 전류 중간 주파수 신호(IIF2)를 수신한다. 동시에, 전압 국부 발진 신호(VLO3)는 트랜지스터(T15)의 베이스 단자에 인가되고, 전압 국부 발진 신호(VLO1)는 트랜지스터(T16)의 베이스 단자에 인가된다.
그 결과, 전류 미러(84)는 활성화되고, 스위칭 회로(72)는 턴 온되어, 트랜지스터(T15) 및 트랜지스터(T16)는 전류 미러(84)로부터 전류 중간 주파수 신호(IAIF2)를 교번하여 유입하도록 개별적으로 활성화된다. 그 결과, 트랜지스터(T15)가 활성화될 때, 전류 무선 주파수 신호(IRF3)가 트랜지스터(T15)의 컬렉터 단자로부터 출력1로 흐르고, 트랜지스터(T16)가 활성화될 때, 전류 무선 주파수 신호(IRF4)가 트랜지스터(T16)의 컬렉터 단자로부터 출력2로 흐른다.
도 3과 관련하여 본 명세서에서 전술한 바와 같이, 전류 중간 주파수 신호(IAIF2)는 전류 중간 주파수 신호(IIF2)를 증폭한 것이다. 상기 증폭은 트랜지스터(T6)의 크기 대 트랜지스터(T5)의 크기의 비율의 함수인 전류 미러(84)의 전류 이득으로 인한 것이다. 이상적으로, 트랜지스터(T5)의 크기 및 트랜지스터(T6)의 크기는, 그 이득이 대략 10 또는 그 이상이 되도록 선택된다. 당업자는, 전류 미러(84)의 이득이 송신 칩(10)(도 1)의 온도, 전원 전압, 또는 처리 성능에서 어떠한 변화가 일어나더라도 본질적으로 일정하게 된다는 것을 인식할 것이다.
저항(R4) 및 저항(R6)은, 트랜지스터(T5) 및 트랜지스터(T6)의 이미터 단자로부터 전류(미도시)를 유입하고 전류를 디그레이딩함으로써 송신기 칩(10)의 온도, 전원 전압, 또는 처리 성능에서의 임의의 변화에 대해 전류 미러(84)의 이득 일관성을 더 향상시키는데 도움이 된다. 저항(R5)는 트랜지스터(T1)의 에미터 단자로부터 전류(미도시)를 유입함으로써 전류 미러(82)의 이득 일관성을 더 개선하는 기능을 한다.
도 4를 다시 참조하면, 하부 트리(80)의 제 3 분기는 전류 증폭기를 구성하는 전류 미러(86) 및 스위칭 회로(85)를 포함하고, 상부 트리(70)의 제 3 분기는 스위칭 회로(73)를 포함한다. 스위칭 회로(85)는 스위치(S3) 및 NPN 트랜지스터(T7)를 포함한다. 전류 미러(86)는 NPN 트랜지스터(T8)와, NPN 트랜지스터(T9)와, 저항(R7)과, 저항(R8)과, 저항(R9)을 포함한다. 스위칭 회로(73)는 NPN 트랜지스터(T17) 및 NPN 트랜지스터(T18)를 포함한다.
트랜지스터(T7)는 전원 단자(전원3)에 전기적으로 접속된 컬렉터 단자, 및 스위치(S3)에 전기적으로 접속된 베이스 단자를 구비한다. 스위치(S3)는 스위치(S3)의 선택적인 개폐를 제어하는 송신기 칩(10)(도 1)의 제어 블록(미도시)으로부터 제어 신호(미도시)를 수신한다. 트랜지스터(T8)는 스위치(S3)와 병렬로 입력 단자(입력3)에 전기적으로 접속된 컬렉터 단자를 구비한다. 트랜지스터(T8)는 저항(R7)에 전기적으로 접속된 이미터 단자를 또한 구비한다.
트랜지스터(T9)는 트랜지스터(T7)의 이미터 단자와, 트랜지스터(T8)의 베이스 단자와, 저항(R8)에 전기적으로 접속된 베이스 단자를 구비한다. 트랜지스터(T9)의 컬렉터 단자는 트랜지스터(T17)의 이미터 단자 및 트랜지스터(T18)의 이미터 단자 양쪽 모두에 전기적으로 접속된다. 트랜지스터(T9)의 이미터 단자는 저항(R9)에 전기적으로 접속된다. 저항(R7 내지 R9)은 병렬로 접지(GND)에 전기적으로 접속된다.
트랜지스터(T17)는 출력 단자(출력1)에 전기적으로 접속된 컬렉터 단자를 구비하고, 트랜지스터(T18)는 출력 단자(출력2)에 전기적으로 접속된 컬렉터 단자를 구비한다.
도 5c를 추가적으로 참조하면, 전원 전압(VDD)은 전원 단자(전원3)에 인가된다. 스위치(S3)가 도 4에 도시된 바와 같이 개방 위치에 있을 때, 스위칭 회로(85)는 DC 전류 바이어싱 신호(IBS3) 및 전류 중간 주파수 신호(IIF3)를 분로한다. 그 결 과, 전류 미러(86)는 비활성화되고, 스위칭 회로(73)는 턴 오프된다. 반대로, 스위치(S3)가 도 5c에 도시된 바와 같이 닫혀있을 때, 스위칭 회로(85)는 DC 전류 바이어싱 신호(IBS3) 및 전류 중간 주파수 신호(IIF3)를 수신한다. 동시에, 전압 국부 발진 신호(VLO2)는 트랜지스터(T17)의 베이스 단자에 인가되고, 전압 국부 발진 신호(VLO4)는 트랜지스터(T18)의 베이스 단자에 인가된다.
그 결과, 전류 미러(86)는 활성화되고, 스위칭 회로(73)는 턴 온되어, 트랜지스터(T17) 및 트랜지스터(T18)는 전류 미러(86)로부터 전류 중간 주파수 신호(IAIF3)를 교번하여 유입하도록 개별적으로 활성화된다. 그 결과, 트랜지스터(T17)가 활성화될 때 전류 무선 주파수 신호(IRF5)가 트랜지스터(T17)의 컬렉터 단자로부터 출력1로 흐르고, 트랜지스터(T18)가 활성화될 때 전류 무선 주파수 신호(IRF6)가 트랜지스터(T18)의 컬렉터 단자로부터 출력2로 흐른다.
도 3과 관련하여 본 명세서에서 전술한 바와 같이, 전류 중간 주파수 신호(IAIF3)는 전류 중간 주파수 신호(IIF3)를 증폭한 것이다. 상기 증폭은 트랜지스터(T9)의 크기 대 트랜지스터(T8)의 크기의 비율의 함수인 전류 미러(86)의 전류 이득으로 인한 것이다. 이상적으로, 트랜지스터(T8)의 크기 및 트랜지스터(T9)의 크기는, 그 이득이 대략 10 또는 그 이상이 되도록 선택된다. 당업자는, 전류 미러(86)의 이득이 송신 칩(10)(도 1)의 온도, 전원 전압, 또는 처리 성능에서 어떠한 변화가 일어나더라도 본질적으로 일정하게 된다는 것을 인식할 것이다.
저항(R7) 및 저항(R9)은, 트랜지스터(T8) 및 트랜지스터(T9)의 이미터 단자로부터 전류(미도시)를 유입하고 전류를 디그레이딩함으로써 송신기 칩(10)의 온도, 전원 전압, 또는 처리 성능에서의 임의의 변화에 대해 전류 미러(86)의 이득 일관성을 향상시키는데 도움이 된다. 저항(R8)은 트랜지스터(T7)의 이미터 단자로부터 전류(미도시)를 유입함으로써 전류 미러(86)의 이득 일관성을 더 향상시키는데 도움이 된다.
도 4를 다시 참조하면, 하부 트리(80)의 제 4 분기는 스위칭 회로(87), 및 전류 증폭기를 구성하는 전류 미러(88)를 포함하고, 상부 트리(70)의 제 4 분기는 스위칭 회로(74)를 포함한다. 스위칭 회로(87)는 스위치(S4) 및 NPN 트랜지스터(T10)를 포함한다. 전류 미러(88)는 NPN 트랜지스터(T11)와, NPN 트랜지스터(T12)와, 저항(R10)과, 저항(R11)과, 저항(R12)을 포함한다. 스위칭 회로(74)는 NPN 트랜지스터(T19) 및 NPN 트랜지스터(T20)를 포함한다.
트랜지스터(T10)는 전원 단자(전원4)에 전기적으로 접속된 컬렉터 단자, 및 스위치(S4)에 전기적으로 접속된 베이스 단자를 구비한다. 스위치(S4)는 스위치(S4)의 선택적인 개폐를 제어하는 송신기 칩(10)(도 1)의 제어 블록(미도시)으로부터 제어 신호(미도시)를 수신한다. 트랜지스터(T11)는 스위치(S4)와 병렬로 입력 단자(입력4)에 전기적으로 접속된 컬렉터 단자를 구비한다. 트랜지스터(T11)는 저항(R10)에 전기적으로 접속된 이미터 단자를 또한 구비한다.
트랜지스터(T12)는 트랜지스터(T10)의 이미터 단자와, 트랜지스터(T11)의 베 이스 단자와, 저항(R11)에 전기적으로 접속된 베이스 단자를 구비한다. 트랜지스터(T12)의 컬렉터 단자는 트랜지스터(T19)의 이미터 단자 및 트랜지스터(T20)의 이미터 단자 양쪽 모두에 전기적으로 접속된다. 트랜지스터(T12)의 이미터 단자는 저항(R12)에 전기적으로 접속된다. 저항(R10 내지 R12)은 병렬로 접지(GND)에 전기적으로 접속된다.
트랜지스터(T19)는 출력 단자(출력1)에 전기적으로 접속된 컬렉터 단자를 구비하고, 트랜지스터(T20)는 출력 단자(출력2)에 전기적으로 접속된 컬렉터 단자를 구비한다.
도 5d를 추가로 참조하면, 전원 전압(VDD)은 전원 단자(전원4)에 인가된다. 스위치(S4)가 도 4에 도시된 바와 같이 개방 위치에 있을 때, 스위칭 회로(87)는 DC 전류 바이어싱 신호(IBS4) 및 전류 중간 주파수 신호(IIF4)를 분로한다. 그 결과, 전류 미러(88)는 비활성화되고, 스위칭 회로(74)는 턴 오프된다. 반대로, 스위치(S4)가 도 5d에 도시된 바와 같이 닫혀있을 때, 스위칭 회로(87)는 DC 전류 바이어싱 신호(IBS4) 및 전류 중간 주파수 신호(IIF4)를 수신한다. 동시에, 전압 국부 발진 신호(VLO4)는 트랜지스터(T19)의 베이스 단자에 인가되고, 전압 국부 발진 신호(VLO2)는 트랜지스터(T20)의 베이스 단자에 인가된다.
그 결과, 전류 미러(88)는 활성화되고, 스위칭 회로(74)는 턴 온되어, 트랜지스터(T19) 및 트랜지스터(T20)는 전류 미러(88)로부터 전류 중간 주파수 신호(IAIF4)를 교번하여 유입하도록 개별적으로 활성화된다. 그 결과, 트랜지스터(T19)가 활성화될 때 전류 무선 주파수 신호(IRF7)가 트랜지스터(T19)의 컬렉터 단자로부터 출력1로 흐르고, 트랜지스터(T20)가 활성화될 때 전류 무선 주파수 신호(IRF8)가 트랜지스터(T20)의 컬렉터 단자로부터 출력2로 흐른다.
도 3과 관련하여 본 명세서에서 전술한 바와 같이, 전류 중간 주파수 신호(IAIF4)는 전류 중간 주파수 신호(IIF4)를 증폭한 것이다. 상기 증폭은 트랜지스터(T12)의 크기 대 트랜지스터(T11)의 크기의 비율의 함수인 전류 미러(88)의 전류 이득으로 인한 것이다. 이상적으로, 트랜지스터(T11)의 크기 및 트랜지스터(T12)의 크기는, 그 이득이 대략 10 또는 그 이상이 되도록 선택된다. 당업자는, 전류 미러(88)의 이득이 송신 칩(10)(도 1)의 온도, 전원 전압, 또는 처리 성능에서 어떠한 변화가 일어나더라도 본질적으로 일정하게 된다는 것을 인식할 것이다.
저항(R10) 및 저항(R12)은, 트랜지스터(T11) 및 트랜지스터(T12)의 이미터 단자로부터 전류(미도시)를 유입하고 전류를 디그레이딩함으로써 송신기 칩(10)의 온도, 전원 전압, 또는 처리 성능에서의 임의의 변화에 걸쳐 전류 미러(88)의 이득 일관성을 더 향상시키는데 도움이 된다. 저항(R11)은 트랜지스터(T10)의 이미터 단자로부터 전류(미도시)를 유입함으로써 전류 미러(88)의 이득 일관성을 더 향상시키는데 도움이 된다.
도 6을 참조하면, 믹싱 스테이지(60)(도 1)의 일실시예로서 믹싱 스테이지(62)가 도시된다. 믹싱 스테이지(62)는 개인용 통신 시스템(PCS) 하부 트리(80a), 및 셀룰러 하부 트리(80b)를 포함한다. 하부 트리(80a) 및 하부 트리(80b)는 도 4에 도시된 하부 트리(80)의 회로를 복사한 것이다. 믹싱 스테이지(62)는 개인용 통신 시스템(PCS) 상부 트리(70a), 개인용 통신 시스템(PCS) 상부 트리(70b), 셀룰러 상부 트리(70c), 및 셀룰러 상부 트리(70d)를 더 포함한다. 상부 트리(70a 내지 70d)는 도 4에 도시된 상부 트리(70)의 회로를 복사한 것이다. 송신기 칩(10)(도 1)은 4개의 외부 발룬(미도시)을 포함한다. PCS 상부 트리(70a)는, 대략 1900MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 1 외부 발룬에 제공하도록 동작가능하다. PCS 상부 트리(70b)는 대략 1900MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 2 외부 발룬에 제공하도록 동작가능하다. 셀룰러 상부 트리(70c)는 대략 800MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 3 외부 발룬에 제공하도록 동작가능하다. 셀룰러 상부 트리(70d)는 대략 800MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 4 외부 발룬에 제공하도록 동작가능하다.
도 7a 내지 7d와 관련하여 믹싱 스테이지(62)에 대한 본 명세서의 후속적인 설명으로부터, 당업자는 본 발명에 의해 제공된 간단한 출력 전력 스위칭 구성을 인식할 것이다.
도 4, 및 7a 내지 7d를 참조하면, 전술한 바와 같이, 스위치(S1 내지 S4)는 송신기 칩(10)(도 1)의 제어 블록(미도시)으로부터 각각 제어 신호(미도시)의 수신에 응답하여 선택적으로 개폐된다. 더욱이, 전압 국부 발진 신호(VLO1 내지 LO4)는, 국부 발진기 구동기 스테이지(50)(도 1) 내의 스위칭 수단(미도시)에 의해 상부 트리(70a 내지 70d) 중 하나에 선택적으로 제공된다. 따라서, 제 1 외부 발룬이 대략 1900MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 수신하는 것이 바람직할 때, 하부 트리(80a)의 스위치(S1 내지 S4)는 닫히고, 하부 트리(80b)의 스위치(S1 내지 S4)는 개방되어, 단지 하부 트리(80a)만이 DC 전류 바이어싱 신호(IBS1 내지 BS4) 및 전류 중간 주파수 신호(IIF1 내지 IF4)를 수신하여, 이를 통해 도 7a에 도시된 바와 같이 전류 중간 주파수 신호(IAIF1 내지 AIF4)를 상부 트리(70a)에 제공한다. 더욱이, 전압 국부 발진 신호(VLO1 내지 LO4)는 상부 트리(70a)에만 제공되어, 상부 트리(70a)는 대략 1900MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 1 발룬에 제공한다.
대안적으로, 제 2 외부 발룬이, 대략 1900MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 수신하는 것이 바람직할 때, 하부 트리(80a)의 스위치(S1 내지 S4)는 닫히고, 하부 트리(80b)의 스위치(S1 내지 S4)는 개방되어, 단지 하부 트리(80a)만이 DC 전류 바이어싱 신호(IBS1 내지 BS4) 및 전류 중간 주파수 신호(IIF1 내지 IF4)를 수신하여, 이를 통해 도 7b에 도시된 바와 같이 전류 중간 주파수 신호(IAIF1 내지 AIF4)를 상부 트리(70b)에 제공한다. 더욱이, 전압 국부 발진 신호(VLO1 내지 LO4)는 상부 트리(70b)에만 제공되어, 상부 트리(70b)는 대략 1900MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 2 외부 발룬에 제공한다.
대안적으로, 제 3 외부 발룬이, 대략 800MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 수신하는 것이 바람직할 때, 하부 트리(80a)의 스위치(S1 내지 S4)는 개방되고, 하부 트리(80b)의 스위치(S1 내지 S4)는 닫혀서, 단지 하부 트리(80b)만이 DC 전류 바이어싱 신호(IBS1 내지 BS4) 및 전류 중간 주파수 신호(IIF1 내지 IF4)를 수신하여, 이를 통해 도 7c에 도시된 바와 같이 전류 중간 주파수 신호(IAIF1 내지 AIF4)를 상부 트리(70c)에 제공한다. 더욱이, 전압 국부 발진 신호(VLO1 내지 LO4)는 상부 트리(70c)에만 제공되어, 상부 트리(70c)는 대략 800MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 3 외부 발룬에 제공한다.
대안적으로, 제 4 외부 발룬이, 대략 800MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 수신하는 것이 바람직할 때, 하부 트리(80a)의 스위치(S1 내지 S4)는 개방되고, 하부 트리(80b)의 스위치(S1 내지 S4)는 닫혀서, 단지 하부 트리(80b)만이 DC 전류 바이어싱 신호(IBS1 내지 BS4) 및 전류 중간 주파수 신호(IIF1 내지 IF4)를 수신하여, 이를 통해 도 7d에 도시된 바와 같이 전류 중간 주파수 신호(IAIF1 내지 AIF4)를 상부 트리(70d)에 제공한다. 더욱이, 전압 국부 발진 신호(VLO1 내지 LO4)는 상부 트리(70d)에만 제공되어, 상부 트리(70d)는 대략 800MHz인 주파수에서 전압 무선 주파수 신호(VRF1) 및 전압 무선 주파수 신호(VRF2)를 제 4 외부 발룬에 제공한다.
본 명세서에 기재된 본 발명의 실시예가 현재 바람직한 것으로 간주되지만, 다양한 변화 및 변형은 본 발명의 사상 및 범주에서 벗어나지 않고도 이루어질 수 있다. 본 발명의 범주는 첨부된 청구항에 나타나고, 그 등가물의 의미 및 범위 내에 나타나는 모든 변화는 본 발명의 범주에 포함시키려 한다.
상술한 바와 같이, 본 발명은 일반적으로 송신기에 관한 것으로, 특히 전력-믹서 구조 등에 이용된다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 송신기 칩의 믹싱 스테이지(mixing stage)로서,
    제 2 전류 중간 주파수 신호 및 전류 바이어싱 신호의 수신에 응답하여 제 1 전류 중간 주파수 신호를 제공하도록 동작가능한 하부 트리(lower tree)와;
    상기 제 1 전류 중간 주파수 신호에 응답하여 전압 무선 주파수 신호를 제공하도록 동작가능한 상부 트리(upper tree)를
    포함하되,
    상기 하부 트리는 상기 제 2 전류 중간 주파수 신호 및 상기 전류 바이어싱 신호를 수신하도록 선택적으로 활성화되거나,
    상기 하부 트리는 상기 제 2 전류 중간 주파수 신호 및 상기 전류 바이어싱 신호를 분로(shunt)하도록 선택적으로 비활성화되는, 믹싱 스테이지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 송신기 칩의 믹싱 스테이지로서,
    스위칭 회로를 포함하는 상부 트리와;
    제 1 전류 중간 주파수 신호 및 전류 바이어싱 신호의 수신에 응답하여 상기 스위칭 회로를 턴 온(turn on)하도록 동작가능한 전류 증폭기를 포함하는 하부 트리를
    포함하되,
    상기 전류 증폭기는 상기 제 1 전류 중간 주파수 신호 및 상기 전류 바이어싱 신호를 선택적으로 수신하거나 분로하기 위한 수단을 포함하는, 믹싱 스테이지.
  11. 삭제
  12. 삭제
  13. 송신기 칩으로서,
    복수의 전류 바이어싱 신호를 제공하도록 동작가능한 바이어싱 스테이지와;
    복수의 전류 중간 주파수 신호의 제 1 세트를 제공하도록 동작가능한 위상 시프팅(phase shifting) 스테이지와;
    복수의 전압 국부 발진 신호를 제공하도록 동작가능한 국부 발진기 구동기 스테이지와;
    상기 복수의 전류 바이어싱 신호, 상기 복수의 전류 중간 주파수 신호의 상기 제 1 세트, 및 상기 복수의 전압 국부 발진 신호의 수신에 응답하여 제 1 전압 무선 주파수 신호 및 제 2 전압 무선 주파수 신호를 제공하도록 동작가능한 믹싱 스테이지를
    포함하되,
    상기 믹싱 스테이지는,
    상기 복수의 전류 바이어싱 신호 및 상기 복수의 전류 중간 주파수 신호의 상기 제 1 세트를 수신하도록 동작가능한 적어도 하나의 하부 트리와;
    상기 복수의 전압 국부 발진 신호를 수신하도록 동작가능한 적어도 하나의 상부 트리를
    포함하고,
    상기 적어도 하나의 하부 트리의 각 하부 트리는 상기 복수의 전류 바이어싱 신호 및 상기 복수의 전류 중간 주파수 신호의 상기 제 1 세트를 선택적으로 수신하거나 분로하기 위한 수단을 포함하는,
    송신기 칩.
  14. 삭제
  15. 삭제
KR1020027016587A 2001-04-09 2002-04-09 송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩 KR100900107B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/829,105 2001-04-09
US09/829,105 US6804499B2 (en) 2001-04-09 2001-04-09 Power-mixer architecture for a transmitter
PCT/US2002/011034 WO2002082583A1 (en) 2001-04-09 2002-04-09 Power-mixer architecture for transmitters

Publications (2)

Publication Number Publication Date
KR20030019414A KR20030019414A (ko) 2003-03-06
KR100900107B1 true KR100900107B1 (ko) 2009-06-01

Family

ID=25253534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016587A KR100900107B1 (ko) 2001-04-09 2002-04-09 송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩

Country Status (8)

Country Link
US (1) US6804499B2 (ko)
EP (1) EP1380071B1 (ko)
JP (1) JP4507492B2 (ko)
KR (1) KR100900107B1 (ko)
CN (1) CN1463478B (ko)
AT (1) ATE463075T1 (ko)
DE (1) DE60235802D1 (ko)
WO (1) WO2002082583A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980052B1 (en) 2003-08-08 2005-12-27 Linear Technology Corporation Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells
US6972624B1 (en) 2003-08-08 2005-12-06 Linear Technology Corporation Low-voltage high dynamic range variable-gain amplifier
US7912429B2 (en) * 2005-09-06 2011-03-22 Mediatek, Inc. LO 2LO upconverter for an in-phase/quadrature-phase (I/Q) modulator
WO2009121861A2 (en) * 2008-04-02 2009-10-08 Nxp B. V. Radio frequency modulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559457A (en) * 1993-03-26 1996-09-24 Sanyo Electric Co., Ltd. Double-balanced mixer circuit
JPH11308054A (ja) * 1998-04-22 1999-11-05 Fujitsu Ltd 二重平衡変調器及び直交変調器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305610A (ja) * 1988-06-03 1989-12-08 Hitachi Ltd 可変利得増幅器
JP3130575B2 (ja) * 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
US5335361A (en) * 1991-12-11 1994-08-02 Motorola, Inc. Integrated circuit module with devices interconnected by electromagnetic waves
EP0565299A1 (en) 1992-04-07 1993-10-13 Hughes Aircraft Company Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits
US5621913A (en) * 1992-05-15 1997-04-15 Micron Technology, Inc. System with chip to chip communication
US5196742A (en) 1992-06-26 1993-03-23 National Semiconductor Corporation Low voltage differential circuit
RU2127946C1 (ru) * 1993-03-31 1999-03-20 Моторола Инк. Коммутационная цепь приемопередатчика и способ ее функционирования
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
US6147543A (en) * 1996-01-19 2000-11-14 Motorola, Inc. Method and apparatus for selecting from multiple mixers
JPH09260956A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 掛算処理回路
US6633550B1 (en) * 1997-02-20 2003-10-14 Telefonaktiebolaget Lm Ericsson (Publ) Radio transceiver on a chip
JP3373753B2 (ja) * 1997-03-28 2003-02-04 株式会社東芝 超高周波帯無線通信装置
JPH10303653A (ja) * 1997-04-23 1998-11-13 Hitachi Ltd ミキサ回路
JPH10322135A (ja) 1997-05-21 1998-12-04 Mitsubishi Electric Corp ミキサ回路
JPH11298254A (ja) * 1998-04-08 1999-10-29 Asahi Chem Ind Co Ltd ミキサ回路
US6140849A (en) * 1998-08-07 2000-10-31 Trask; Christopher Active double-balanced mixer with embedded linearization amplifiers
JP3540204B2 (ja) * 1999-07-02 2004-07-07 Ｎｅｃエレクトロニクス株式会社 直交変調器及びそれを備える移動体通信機、通信システム
JP2001094460A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 無線装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559457A (en) * 1993-03-26 1996-09-24 Sanyo Electric Co., Ltd. Double-balanced mixer circuit
JPH11308054A (ja) * 1998-04-22 1999-11-05 Fujitsu Ltd 二重平衡変調器及び直交変調器

Also Published As

Publication number Publication date
CN1463478B (zh) 2010-06-09
EP1380071B1 (en) 2010-03-31
EP1380071A1 (en) 2004-01-14
US20020146991A1 (en) 2002-10-10
EP1380071A4 (en) 2007-08-22
WO2002082583A1 (en) 2002-10-17
JP4507492B2 (ja) 2010-07-21
CN1463478A (zh) 2003-12-24
DE60235802D1 (de) 2010-05-12
JP2004528770A (ja) 2004-09-16
ATE463075T1 (de) 2010-04-15
KR20030019414A (ko) 2003-03-06
US6804499B2 (en) 2004-10-12

Similar Documents

Publication Publication Date Title
KR100295262B1 (ko) 다중믹서들간의선택을위한방법및장치
KR100814222B1 (ko) 스위치 모드 ｒｆ 전력 증폭기들을 위한 구동 회로들
US7982527B2 (en) Reconfigurable mixer with gain control
EP1704649B1 (en) Versatile baseband signal input current splitter
CN101248578B (zh) 低噪声混频器
US6275688B1 (en) Double balanced mixer
US20070264961A1 (en) Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit
KR100900107B1 (ko) 송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩
US6665528B2 (en) Dual band fet mixer
US5646576A (en) Output stage of operational amplifier suitable for mounting on a substrate and method of amplifying therewith
MXPA96002957A (es) Etapa de salida de un amplificador operacionaladecuado para montarse sobre un substrato y metodode amplificacion con el mismo
US6313712B1 (en) Low power crystal oscillator having improved long term and short term stability
JP2005057725A (ja) 高周波発振器
JP2000307365A (ja) Ｒｆバッファ回路および動作方法
JP2001244755A (ja) 高周波増幅回路およびそれを用いた携帯電話端末
JP2002537668A (ja) 送信機用クワドラチュアオシレータネットワーク
JP2001345638A (ja) ３バンド切替型発振器
JP3708869B2 (ja) 高周波回路
US20050093639A1 (en) Switching circuit and voltage-controlled oscillator including the same
JP2001077632A (ja) 周波数変換回路
JPH08256078A (ja) 電圧制御発振器の切替スイッチ回路
JP2004159224A (ja) ２バンド発振器
JPH11340861A (ja) 集積回路
JP2006525726A (ja) 利得ブロックとスイッチとを備えるミキサー・システム
JPH0661763A (ja) 高周波増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee