JP2004528770A - 送信装置のためのパワーミキサアーキテクチャ - Google Patents
送信装置のためのパワーミキサアーキテクチャ Download PDFInfo
- Publication number
- JP2004528770A JP2004528770A JP2002580436A JP2002580436A JP2004528770A JP 2004528770 A JP2004528770 A JP 2004528770A JP 2002580436 A JP2002580436 A JP 2002580436A JP 2002580436 A JP2002580436 A JP 2002580436A JP 2004528770 A JP2004528770 A JP 2004528770A
- Authority
- JP
- Japan
- Prior art keywords
- current
- intermediate frequency
- frequency signal
- tree
- mixing stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0023—Balun circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
Description
[発明の背景]
[1.発明の技術分野]
本発明は、一般に送信装置に関し、特にパワーミキサのアーキテクチャに関する。
【0002】
[2.関連技術の説明]
従来技術によるアップコンバータ送信アーキテクチャ(up-converter transmitter
architecture)では、ミキサは電圧動作モードで駆動され、出力駆動装置に接続される。一般に、より高い出力電力を得るには、ミキサをより大きな負荷で駆動する必要があり、このときミキサは非線形動作領域に移行する。さらに、電力を効率的に最大化するために、ミキサは出力駆動装置にマッチしたインピーダンスとなる必要がある。このインピーダンスのマッチングにはオフチップインダクタ(off-chip inductor)が必要である。また、インピーダンスのマッチングにより送信機のピン数が増加する。
【0003】
したがって、オンチップインピーダンスマッチングインダクタを利用することなく、効率的に送信チップに中位のリニア電力を生成させる改良された技術の必要性がある。
【0004】
[発明の概要]
本発明は、送信チップのためのパワーミキサアーキテクチャに関する。本発明は様々な点で新規かつ非自明なものであり、様々な効果を提供する。ここでカバーされる本発明の実際の性質は与えられたクレームを参照することにより決定されうるが、開示される実施例を特徴付けるいくつかの特徴が以下で簡単に説明される。
【0005】
本発明の第1の形態は、下部ツリーと上部ツリーから構成される送信チップのミキシングステージである。前記下部ツリーは、第2電流中間周波数信号及び電流バイアス信号の受信に応答して、第1電流中間周波数信号を供給するよう動作する。前記上部ツリーは、前記第1電流中間周波数信号に応答して電圧無線周波数信号を供給するよう動作する。
【0006】
本発明の第2の形態は、スイッチ回路を備えた上部ツリーと、電流アンプを備えた下部ツリーから構成される送信チップのミキシングステージである。前記電流アンプは、電流中間周波数信号と電流バイアス信号の受信に応答して、前記スイッチ回路をスイッチオンするよう動作する。
【0007】
本発明の第3の形態は、バイアスステージ、位相シフトステージ、ローカル発振駆動ステージ及びミキシングステージから構成される送信チップである。前記バイアスステージは複数の電流バイアス信号を前記ミキシングステージに供給するよう動作する。前記位相シフトステージは複数の電流中間周波数信号を前記ミキシングステージに供給するよう動作する。前記ローカル発振駆動ステージは複数の電圧ローカル発振信号を前記ミキシングステージに供給するよう動作する。前記ミキシングステージは、前記電流バイアス信号、前記電流中間周波数信号及び前記電圧ローカル発振信号の受信に応答して、第1電圧無線周波数信号と第2電圧無線周波数信号を供給するよう動作する。
【0008】
本発明による上述の形態並びに他の形態、特徴及び効果は、以下の好適な実施例の詳細な説明と共に添付された図面を参照することによって、さらなる理解が得られるであろう。詳細な説明及び図面は、本発明を限定するものでなく、単なる例示に過ぎない。本発明の範囲は与えられた請求項及びそれに均等なものにより定義される。
【0009】
[好適実施例の詳細な説明]
図1は、本発明による送信チップ10のブロック図である。図1を参照するに、送信チップ10は、可変ゲイン増幅ステージ20、バイアスステージ30、位相シフトステージ40、ローカル発振器駆動ステージ50、及び本発明の基本原理を実現するミキシングステージ60からなる。説明の簡単化のため、送信機10の他のステージ及び構成要素は図示されていない。しかしながら、送信チップ10のステージ20、30、40、50および60についての以下の説明から、送信チップ10の追加的なステージと構成要素に関しては、当業者にとって明らかであろう。また、電圧動作モードで動作する従来技術による送信チップと異なり、送信チップ10は電流動作モードで動作するということも当業者には明らかであるだろう。
【0010】
図1及び図2Aを参照するに、可変ゲイン増幅ステージ20は、送信チップ10の(図示せず)ゲイン制御のため割り当てられたピンからDC電圧制御信号VCSと、送信チップ10の(図示せず)I/Q変調ブロックから中間周波数(例えば、150〜250MHz)の電圧信号VIFを受け取る。それに応答して、可変ゲイン増幅ステージ20は、位相シフトステージ40に電流駆動信号IDSを、バイアスステージ30にDC電流制御信号ICSを供給する。電流駆動信号IDSは、AC電流要素とDC電流要素を有する。図2Aに示される電流駆動信号IDSのDC要素のアンペアレベルX1と図2Aに示されるDC電流制御信号のアンペアレベルX2は、送信チップ10の動作温度、処理性能及び電源の変動に対し耐性がある。電圧制御信号VCSの電圧レベルの変化に応答して、電流駆動信号IDSのDC要素のアンペアレベルX1及びDC電流制御信号ICSのアンペアレベルX2は変動する。しかしながら、電圧制御信号VCSの電圧レベルの変化の影響を受けないようにするために、アンペアレベルX1のアンペアレベルX2に対する比率Y1(すなわち、Y1=X1/X2)は一定に保たれる。
【0011】
図1、2A及び2Bを参照するに、電流制御信号ICSに応答して、バイアスステージ30は、4つのDC電流バイアス信号IBS1〜IBS4をミキシングステージ60に、DC電流バイアス信号IBS5を位相シフトステージ40にそれぞれ供給する。図2Bに示されるように、DC電流バイアス信号IBS1〜IBS5のアンペアレベルX3〜X7はそれぞれ同一とされる。アンペアレベルX3〜X7はまた、一定に保たれたアンペアレベルX3〜X7のアンペアレベルX2に対する比率Y2〜Y6(すなわち、Y2=X3/X2、Y3=X4/X2、Y4=X5/X2、Y5=X6/X2、Y6=X7/X2)により、DC電流制御信号ICSのアンペアレベルX2の変動に応答して動的に変化する。当業者には、バイアスステージ30として、例えば電流ミラーのように様々な既知の実施形態が存在することは明らかであるだろう。
【0012】
図1、2A及び2Cを参照するに、電流駆動信号IDS及びDC電流バイアス信号IBS5に応答して、位相シフトステージ40はある中間周波数(例えば、150〜250MHz)を有し、90°だけシフトされた4つの電流信号IIF1〜IIF4をミキシングステージ60に供給する。各電流中間周波数信号IIF1〜IIF4は、電流要素とDC電流要素を有する。当業者には、位相シフトステージ40として、例えば多相位相シフタステージ(poly-phase phase shifter stage)、バッファーアンプなど様々な既知の実施形態が存在することは明らかであるだろう。
【0013】
図1及び2Dを参照するに、ローカル発振駆動ステージ50は、あるローカル発振周波数
(外1)
の4つの電圧信号VLO1〜VLO4をミキシングステージ60に供給する。図2Dに示されるように、電圧ローカル発振信号VLO1〜VLO4は90°だけ位相シフトされる。当業者には、ローカル発振駆動ステージ50として、例えばRC位相シフタネットワーク、バッファーアンプなど様々な既知の実施形態が存在することは明らかであるだろう。
【0014】
図1及び2Eを参照するに、DC電流バイアス信号IBS1〜IBS4、電流中間周波数信号IIF1〜IIF4及び電圧ローカル発振信号VLO1〜VLO4に応答して、ミキシングステージ60は、ある無線周波数(例えば900〜1900MHz)の2つの差動電圧信号VRF1及びVRF2を送信チップ10の(図示せず)外部バランに供給する。電圧無線周波数信号VRF1とVRF2はそれぞれAC電圧要素とDC電圧要素を有する。図2Eに示されるように、電圧無線周波数信号VRF2は、電圧無線周波数信号VRF1から180°位相がシフトされ、2つの信号の最高最低振幅は一致するよう設定されている。
【0015】
図3は、ミキシングステージ60(図1)の第1実施例としてのミキシングステージ61を示す。ミキシングステージ61は、上部ツリー70と下部ツリー80を備える。電流中間周波数信号IIF1〜IIF4及びDC電流バイアス信号IBS1〜IBS4に応答して、下部ツリー80はある中間周波数(例えば150〜250MHz)で90°だけシフトされた位相を有する4つの電流信号IAIF1〜IAIF4を上部ツリー70に供給する。電流中間周波数信号IAIF1〜IAIF4はそれぞれ電流中間周波数信号IIF1〜IIF4が増幅されたものである。電圧ローカル発振信号VLO1〜VLO4及び電流中間周波数信号IAIF1〜IAIF4に応答して、上部ツリー70は電圧無線周波数信号VRF1とVRF2を供給する。当業者には、ミキシングステージ61は、電圧無線周波数信号VRF1とVRF2のアンペア振幅の直接制御と異なり、電流中間周波数信号IIF1〜IIF4のアンペア振幅の直接制御に効果があるということは明らかであろう。
【0016】
図4は、上部ツリー70及び下部ツリー80の詳細を示す。
【0017】
下部ツリー80の第1ブランチは、電流アンプを構成するスイッチ回路81と電流ミラー82からなり、上部ツリー70の第1ブランチは、スイッチ回路71からなる。スイッチ回路81は、スイッチS1とNPNトランジスタT1からなる。電流ミラー82は、NPNトランジスタT2、NPNトランジスタT3、抵抗R1、R2及びR3からなる。スイッチ回路71は、NPNトランジスタT13とNPNトランジスタT14からなる。
【0018】
トランジスタT1は、供給ターミナルSUPPLY1に電気的に接続されたコレクタターミナルと、スイッチS1に電気的に接続されたベースターミナルを有する。スイッチS1は、スイッチS1の開閉の制御を実行する送信チップ(図1)の(図示せず)制御ブロックから(図示せず)制御信号を受け取る。トランジスタT2は、スイッチS1と並列に入力ターミナルINPUT1に電気的に接続されたコレクタターミナルを有する。トランジスタT2はまた、抵抗R1に電気的に接続されたエミッタターミナルを有する。
【0019】
トランジスタT3は、トランジスタT1のエミッタターミナル、トランジスタT2のベースターミナル及び抵抗R2に電気的に接続されたベースターミナルを有する。トランジスタT3のコレクタターミナルは、トランジスタT13のエミッタターミナルとトランジスタT14のエミッタターミナルに電気的に接続される。トランジスタT3のエミッタターミナルは、抵抗R3に電気的に接続される。抵抗R1〜R3は、グラウンドGNDに並列に電気的に接続される。
【0020】
トランジスタT13は、出力ターミナルOUTPUT1に電気的に接続されたコレクタターミナルを有し、トランジスタT14は、出力ターミナルOUTPUT2に電気的に接続されたコレクタターミナルを有する。
【0021】
さらに図5Aを参照するに、供給電圧VDDが供給ターミナルSUPPLY1に印加される。スイッチS1が図4に示されるように開いた状態にあるとき、スイッチ回路81はDC電流バイアス信号IBS1と電流中間周波数信号IIF 1を遮断する。この結果、電流ミラー82はアクティブでなくなり、スイッチ回路71はスイッチオフ状態になる。逆に、スイッチS1が図5Aに示されるように閉じた状態にあるとき、スイッチ回路81はDC電流バイアス信号IBS1と電流中間周波数信号IIF1を受け取る。それと同時に、電圧ローカル発振信号VLO1がトランジスタT13のベースターミナルに印加され、電圧ローカル発振信号VLO3がトランジスタT14のベースターミナルに印加される。
【0022】
この結果、電流ミラー82はアクティブになり、スイッチ回路71がスイッチオン状態になり、それによってトランジスタT13とT14はそれぞれアクティブ状態にされ、電流ミラー82から電流中間周波数信号IAIF1を交互に導く。これにより、トランジスタT13がアクティブ状態のとき、電流無線周波数信号IRF1がトランジスタT13のコレクタターミナルからOUTPUT1に流れ、トランジスタT14がアクティブ状態のとき、電流無線信号IRF2がトランジスタT14のコレクタターミナルからOUTPUT2に流れる。
【0023】
図3で述べられたように、電流中間周波数信号IAIF1は電流中間周波数信号IIF1が増幅されたものである。この増幅は電流ミラー82の電流ゲインによるものであり、トランジスタT3のサイズのトランジスタT2のサイズに対する比率の関数として与えられる。トランジスタT2とT3のサイズが理想的に選ばれれば、ゲインは10のオーダーあるいはそれ以上になる。当業者には、送信チップ10(図1)の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー82のゲインは実質的に一定であることは明らかだろう。
【0024】
抵抗R1及びR3は、トランジスタT2及びT3のエミッタターミナルからの(図示せず)電流を導き、低下させることにより、送信チップ10の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー82のゲインの一定性を向上させるために利用される。抵抗R2は、トランジスタT1のエミッタターミナルから(図示せず)電流を導くことによって、電流ミラー82のゲインの一定性を向上させるために利用される。
【0025】
再び図4を参照するに、下部ツリー80の第2ブランチは、電流アンプを構成するスイッチ回路83と電流ミラー84からなり、上部ツリー70の第2ブランチは、スイッチ回路72からなる。スイッチ回路83は、スイッチS2とNPNトランジスタT4からなる。電流ミラー84は、NPNトランジスタT5、NPNトランジスタT6、抵抗R4、R5及びR6からなる。スイッチ回路72は、NPNトランジスタT15とNPNトランジスタT16からなる。
【0026】
トランジスタT4は、供給ターミナルSUPPLY2に電気的に接続されたコレクタターミナルと、スイッチS2に電気的に接続されたベースターミナルを有する。スイッチS2は、スイッチS2の開閉の制御を実行する送信チップ(図1)の(図示せず)制御ブロックからの(図示せず)制御信号を受け取る。トランジスタT5は、スイッチS2と並列に入力ターミナルINPUT2に電気的に接続されたコレクタターミナルを有する。トランジスタT5はまた、抵抗R4に電気的に接続されたエミッタターミナルを有する。
【0027】
トランジスタT6は、トランジスタT4のエミッタターミナル、トランジスタT5のベースターミナル及び抵抗R5に電気的に接続されたベースターミナルを有する。トランジスタT6のコレクタターミナルは、トランジスタT15のエミッタターミナルとトランジスタT16のエミッタターミナルに電気的に接続される。トランジスタT6のエミッタターミナルは、抵抗R6に電気的に接続される。抵抗R4〜R6は、グラウンドGNDに並列に電気的に接続される。
【0028】
トランジスタT15は、出力ターミナルOUTPUT1に電気的に接続されたコレクタターミナルを有し、トランジスタT16は、出力ターミナルOUTPUT2に電気的に接続されたコレクタターミナルを有する。
【0029】
さらに図5Bを参照するに、供給電圧VDDが供給ターミナルSUPPLY2に印加される。スイッチS2が図4に示されるように開いた状態にあるとき、スイッチ回路83はDC電流バイアス信号IBS2と電流中間周波数信号IIF2を遮断する。この結果、電流ミラー84はアクティブでなくなり、スイッチ回路72はスイッチオフ状態になる。逆に、スイッチS2が図5Bに示されるように閉じた状態にあるとき、スイッチ回路83はDC電流バイアス信号IBS2と電流中間周波数信号IIF2を受け取る。それと同時に、電圧ローカル発振信号VLO3がトランジスタT15のベースターミナルに印加され、電圧ローカル発振信号VLO1がトランジスタT16のベースターミナルに印加される。
【0030】
この結果、電流ミラー84はアクティブになり、スイッチ回路72がスイッチオン状態になり、それによってトランジスタT15とT16はそれぞれアクティブ状態にされ、電流ミラー84から電流中間周波数信号IAIF2を交互に導く。これにより、トランジスタT15がアクティブ状態のとき、電流無線周波数信号IRF3がトランジスタT15のコレクタターミナルからOUTPUT1に流れ、トランジスタT16
がアクティブ状態のとき、電流無線信号IRF 4がトランジスタT16のコレクタターミナルからOUTPUT2に流れる。
【0031】
図3で述べられたように、電流中間周波数信号IAIF2は電流中間周波数信号IIF2が増幅されたものである。この増幅は電流ミラー84の電流ゲインによるものであり、トランジスタT6のサイズのトランジスタT5のサイズに対する比率の関数として与えられる。トランジスタT5とT5のサイズが理想的に選ばれれば、ゲインは10のオーダーあるいはそれ以上になる。当業者には、送信チップ10(図1)の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー84のゲインは実質的に一定であることは明らかだろう。
【0032】
抵抗R4及びR6は、トランジスタT5及びT6のエミッタターミナルからの(図示せず)電流を導き、低下させることにより、送信チップ10の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー84のゲインの一定性を向上させるために利用される。抵抗R5は、トランジスタT4のエミッタターミナルから(図示せず)電流を導くことによって、電流ミラー84のゲインの一定性を向上させるために利用される。
【0033】
再び図4を参照するに、下部ツリー80の第3ブランチは、電流アンプを構成するスイッチ回路85と電流ミラー86からなり、上部ツリー70の第3ブランチは、スイッチ回路73からなる。スイッチ回路85は、スイッチS3とNPNトランジスタT7からなる。電流ミラー86は、NPNトランジスタT8、NPNトランジスタT9、抵抗R7、R8及びR9からなる。スイッチ回路73は、NPNトランジスタT17とNPNトランジスタT18からなる。
【0034】
トランジスタT7は、供給ターミナルSUPPLY3に電気的に接続されたコレクタターミナルと、スイッチS3に電気的に接続されたベースターミナルを有する。スイッチS2は、スイッチS3の開閉の制御を実行する送信チップ(図1)の(図示せず)制御ブロックからの(図示せず)制御信号を受け取る。トランジスタT8は、スイッチS3と並列に入力ターミナルINPUT3に電気的に接続されたコレクタターミナルを有する。トランジスタT8はまた、抵抗R7に電気的に接続されたエミッタターミナルを有する。
【0035】
トランジスタT9は、トランジスタT7のエミッタターミナル、トランジスタT8のベースターミナル及び抵抗R8に電気的に接続されたベースターミナルを有する。トランジスタT9のコレクタターミナルは、トランジスタT17のエミッタターミナルとトランジスタT18のエミッタターミナルに電気的に接続される。トランジスタT9のエミッタターミナルは、抵抗R9に電気的に接続される。抵抗R7〜R9は、グラウンドGNDに並列に電気的に接続される。
【0036】
トランジスタT17は、出力ターミナルOUTPUT1に電気的に接続されたコレクタターミナルを有し、トランジスタT18は、出力ターミナルOUTPUT2に電気的に接続されたコレクタターミナルを有する。
【0037】
さらに図5Cを参照するに、供給電圧VDDが供給ターミナルSUPPLY3に印加される。スイッチS3が図4に示されるように開いた状態にあるとき、スイッチ回路85はDC電流バイアス信号IBS3と電流中間周波数信号IIF3を遮断する。この結果、電流ミラー85はアクティブでなくなり、スイッチ回路73はスイッチオフ状態になる。逆に、スイッチS3が図5Cに示されるように閉じた状態にあるとき、スイッチ回路85はDC電流バイアス信号IBS3と電流中間周波数信号IIF3を受け取る。それと同時に、電圧ローカル発振信号VLO2がトランジスタT17のベースターミナルに印加され、電圧ローカル発振信号VLO4がトランジスタT18のベースターミナルに印加される。
【0038】
この結果、電流ミラー86はアクティブになり、スイッチ回路73がスイッチオン状態になり、それによってトランジスタT17とT18はそれぞれアクティブ状態にされ、電流ミラー86から電流中間周波数信号IAIF3を交互に導く。これにより、トランジスタT17がアクティブ状態のとき、電流無線周波数信号IRF5がトランジスタT17のコレクタターミナルからOUTPUT1に流れ、トランジスタT18
がアクティブ状態のとき、電流無線信号IRF6がトランジスタT18のコレクタターミナルからOUTPUT2に流れる。
【0039】
図3で述べられたように、電流中間周波数信号IAIF3は電流中間周波数信号IIF3が増幅されたものである。この増幅は電流ミラー86の電流ゲインによるものであり、トランジスタT9のサイズのトランジスタT8のサイズに対する比率の関数として与えられる。トランジスタT8とT9のサイズが理想的に選ばれれば、ゲインは10のオーダーあるいはそれ以上になる。当業者には、送信チップ10(図1)の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー86のゲインは実質的に一定であることは明らかだろう。
【0040】
抵抗R7及びR9は、トランジスタT8及びT9のエミッタターミナルからの(図示せず)電流を導き、低下させることにより、送信チップ10の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー86のゲインの一定性を向上させるために利用される。抵抗R8は、トランジスタT7のエミッタターミナルから(図示せず)電流を導くことによって、電流ミラー86のゲインの一定性を向上させるために利用される。
【0041】
再び図4を参照するに、下部ツリー80の第4ブランチは、電流アンプを構成するスイッチ回路87と電流ミラー88からなり、上部ツリー70の第4ブランチは、スイッチ回路74からなる。スイッチ回路87は、スイッチS4とNPNトランジスタT10からなる。電流ミラー88は、NPNトランジスタT11、NPNトランジスタT12、抵抗R10、R11及びR12からなる。スイッチ回路74は、NPNトランジスタT19とNPNトランジスタT20からなる。
【0042】
トランジスタT10は、供給ターミナルSUPPLY4に電気的に接続されたコレクタターミナルと、スイッチS4に電気的に接続されたベースターミナルを有する。スイッチS4は、スイッチS4の開閉の制御を実行する送信チップ(図1)の(図示せず)制御ブロックからの(図示せず)制御信号を受け取る。トランジスタT11は、スイッチS4と並列に入力ターミナルINPUT4に電気的に接続されたコレクタターミナルを有する。トランジスタT11はまた、抵抗R10に電気的に接続されたエミッタターミナルを有する。
【0043】
トランジスタT12は、トランジスタT10のエミッタターミナル、トランジスタT11のベースターミナル及び抵抗R11に電気的に接続されたベースターミナルを有する。トランジスタT12のコレクタターミナルは、トランジスタT19のエミッタターミナルとトランジスタT20のエミッタターミナルに電気的に接続される。トランジスタT12のエミッタターミナルは、抵抗R12に電気的に接続される。抵抗R10〜R12は、グラウンドGNDに並列に電気的に接続される。
【0044】
トランジスタT19は、出力ターミナルOUTPUT1に電気的に接続されたコレクタターミナルを有し、トランジスタT20は、出力ターミナルOUTPUT2に電気的に接続されたコレクタターミナルを有する。
【0045】
さらに図5Dを参照するに、供給電圧VDDが供給ターミナルSUPPLY4に印加される。スイッチS4が図4に示されるように開いた状態にあるとき、スイッチ回路87はDC電流バイアス信号IBS4と電流中間周波数信号IIF4を遮断する。この結果、電流ミラー88はアクティブでなくなり、スイッチ回路74はスイッチオフ状態になる。逆に、スイッチS4が図5Dに示されるように閉じた状態にあるとき、スイッチ回路87はDC電流バイアス信号IBS4と電流中間周波数信号IIF4を受け取る。それと同時に、電圧ローカル発振信号VLO4がトランジスタT19のベースターミナルに印加され、電圧ローカル発振信号VLO2がトランジスタT20のベースターミナルに印加される。
【0046】
この結果、電流ミラー88はアクティブになり、スイッチ回路74がスイッチオン状態になり、それによってトランジスタT19とT20はそれぞれアクティブ状態にされ、電流ミラー88から電流中間周波数信号IAIF4を交互に導く。これにより、トランジスタT19がアクティブ状態のとき、電流無線周波数信号IRF7がトランジスタT19のコレクタターミナルからOUTPUT1に流れ、トランジスタT20
がアクティブ状態のとき、電流無線信号IRF8がトランジスタT20のコレクタターミナルからOUTPUT2に流れる。
【0047】
図3で述べられたように、電流中間周波数信号IAIF4は電流中間周波数信号IIF4が増幅されたものである。この増幅は電流ミラー88の電流ゲインによるものであり、トランジスタT12のサイズのトランジスタT11のサイズに対する比率の関数として与えられる。トランジスタT11とT12のサイズが理想的に選ばれれば、ゲインは10のオーダーあるいはそれ以上になる。当業者には、送信チップ10(図1)の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー88のゲインは実質的に一定であることは明らかだろう。
【0048】
抵抗R10及びR12は、トランジスタT11及びT12のエミッタターミナルからの(図示せず)電流を導き、低下させることにより、送信チップ10の温度、供給電圧あるいは処理性能の変動に対し、電流ミラー88のゲインの一定性を向上させるために利用される。抵抗R11は、トランジスタT10のエミッタターミナルから(図示せず)電流を導くことによって、電流ミラー88のゲインの一定性を向上させるために利用される。
【0049】
図6は、ミキシングステージ(図1)の1つの実施例としてのミキシングステージ62を示す。ミキシングステージ62は、パーソナルコミュニケーションシステム(PCS)下部ツリー80aと携帯電話下部ツリー80bを有する。下部ツリー80a及び80bは、図4に示される下部ツリー80の回路のコピーである。ミキシングステージ62は、さらに、パーソナルコミュニケーションシステム(PCS)上部ツリー70a、パーソナルコミュニケーションシステム(PCS)上部ツリー70b、携帯電話上部ツリー70c及び携帯電話上部ツリー70dを有する。上部ツリー70a〜70dは図4に示される上部ツリー70の回路のコピーである。送信チップ10(図1)は、(図示せず)4つの外部バラスを有する。PSC上部ツリー70aは約1900MHzの周波数の無線周波数信号VRF1とVRF2を第1外部バラスに供給するよう動作する。PSC上部ツリー70bは約1900MHzの周波数の無線周波数信号VRF1とVRF2を第2外部バラスに供給するよう動作する。携帯電話上部ツリー70cは約800MHzの周波数の無線周波数信号VRF1とVRF2を第3外部バラスに供給するよう動作する。携帯電話上部ツリー70dは約800MHzの周波数の無線周波数信号VRF1とVRF2を第4外部バラスに供給するよう動作する。
【0050】
図7A〜7Dに関するミキシングステージ62の以下の説明から、当業者には、本発明によるシンプルな出力パワースイッチ方法が理解されるであろう。
【0051】
図4及び図7A〜7Dを参照するに、前述のように、スイッチS1〜S4は送信チップ10(図1)の(図示せず)制御ブロックからの(図示せず)各制御信号の受信に応答して、選択的に開閉される。また、電圧ローカル発振信号VLO1〜VLO4がローカル発振器駆動ステージ50(図1)の(図示せず)スイッチ手段により、上部ツリー70a〜70dの1つに選択的に与えられる。これより、第1外部バランが約1900MHzの周波数の電圧無線周波数信号VRF1及びVRF2の受信が所望されるとき、下部ツリー80aのスイッチS1〜S4は閉じられ、下部ツリー80bのスイッチS1〜S4は開かれる。これにより、下部ツリー80aのみがDC電流バイアス信号IBS1〜IBS4と電流中間周波数信号VIF1〜VIF4を受信し、図7Aに示されるように電流中間周波数信号VAIF1〜VAIF4を上部ツリー70aに供給することができる。さらに、電圧ローカル発信信号VLO1〜VLO4が上部ツリー70aにのみ供給されるので、上部ツリー70aは約1900MHzの周波数の電圧無線周波数信号VRF1及びVRF2を第1外部バランに供給することができる。
【0052】
また、第2外部バランが約1900MHzの周波数の電圧無線周波数信号VRF1及びVRF2の受信が所望されるとき、下部ツリー80aのスイッチS1〜S4は閉じられ、下部ツリー80bのスイッチS1〜S4は開かれる。これにより、下部ツリー80aのみがDC電流バイアス信号IBS1〜IBS4と電流中間周波数信号VIF1〜VIF4を受信し、図7Bに示されるように電流中間周波数信号VAIF1〜VAIF4を上部ツリー70aに供給することができる。さらに、電圧ローカル発信信号VLO1〜VLO4が上部ツリー70bにのみ供給されるので、上部ツリー70bは約1900MHzの周波数の電圧無線周波数信号VRF1及びVRF2を第2外部バランに供給することができる。
【0053】
また、第3外部バランが約800MHzの周波数の電圧無線周波数信号VRF1及びVRF2の受信が所望されるとき、下部ツリー80aのスイッチS1〜S4は開かれ、下部ツリー80bのスイッチS1〜S4は閉じられる。これにより、下部ツリー80bのみがDC電流バイアス信号IBS1〜IBS4と電流中間周波数信号VIF1〜VIF4を受信し、図7Cに示されるように電流中間周波数信号VAIF1〜VAIF4を上部ツリー70cに供給することができる。さらに、電圧ローカル発信信号VLO1〜VLO4が上部ツリー70cにのみ供給されるので、上部ツリー70aは約800MHzの周波数の電圧無線周波数信号VRF1及びVRF2を第3外部バランに供給することができる。
【0054】
また、第4外部バランが約800MHzの周波数の電圧無線周波数信号VRF1及びVRF2の受信が所望されるとき、下部ツリー80aのスイッチS1〜S4は開かれ、下部ツリー80bのスイッチS1〜S4は閉じられる。これにより、下部ツリー80bのみがDC電流バイアス信号IBS1〜IBS4と電流中間周波数信号VIF1〜VIF4を受信し、図7Dに示されるように電流中間周波数信号VAIF1〜VAIF4を上部ツリー70dに供給することができる。さらに、電圧ローカル発信信号VLO1〜VLO4が上部ツリー70dにのみ供給されるので、上部ツリー70dは約800MHzの周波数の電圧無線周波数信号VRF1及びVRF2を第4外部バランに供給することができる。
【0055】
ここで開示された本発明の実施例は好適なものであると考えられるが、本発明の精神及び範囲を逸脱することなく様々な変更及び修正が可能である。本発明の範囲は与えられた請求項に示され、それと等価な意味及び範囲におけるあらゆる変更は本発明に含まれるものとする。
【図面の簡単な説明】
【0056】
【図1】図1は、本発明による送信パワーミキサチップの一例のブロック図である。
【図2A】図2Aは、図1に示された送信チップの可変ゲイン増幅ステージにより供給される電流駆動信号及びDC電流制御信号を示す。
【図2B】図2Bは、図1に示された送信チップのバイアスステージにより供給される5つのDC電流バイアス信号を示す。
【図2C】図2Cは、図1に示された送信チップの位相シフトステージにより供給される4つの電流中間周波数信号を示す。
【図2D】図2Dは、図1に示された送信チップのローカル発振駆動ステージにより供給される4つの電圧ローカル発振信号を示す。
【図2E】図2Eは、図1に示された送信チップのミキシングステージにより供給される2つの電圧無線周波数信号を示す。
【図3】図3は、図1に示された本発明の1つの実施例によるミキシングステージのブロック図である。
【図4】図4は、図2に示されたミキシングステージの本発明の第1実施例によるパワーミキサの模式図である。
【図5A】図5Aは、図4に示されたパワーミキサの第1ブランチの模式図である。
【図5B】図5Bは、図4に示されたパワーミキサの第2ブランチの模式図である。
【図5C】図5Cは、図4に示されたパワーミキサの第3ブランチの模式図である。
【図5D】図5Dは、図4に示されたパワーミキサの第4ブランチの模式図である。
【図6】図6は、図1に示された送信パワーミキサチップの本発明の第2実施例によるミキシングステージのブロック図である。
【図7A】図7Aは、図6に示されたミキシングステージのPCS下部ツリー及び第1PCS上部ツリーの動作に関するブロック図である。
【図7B】図7Bは、図6に示されたミキシングステージのPCS下部ツリー及び第2PCS上部ツリーの動作に関するブロック図である。
【図7C】図7Cは、図6に示されたミキシングステージの携帯電話下部ツリー及び第1携帯電話上部ツリーの動作に関するブロック図である。
【図7D】図7Dは、図6に示されたミキシングステージの携帯電話下部ツリー及び第1携帯電話上部ツリーの動作に関するブロック図である。
Claims (15)
- 送信チップにおけるミキシングステージであって:
第1電流中間周波数信号を供給するよう、第2電流中間周波数信号及び電流バイアス信号の受信に応答して動作する下部ツリー;及び
前記第1電流中間周波数信号に応答して電圧無線周波数信号を供給するよう動作する上部ツリー;
からなることを特徴とするミキシングステージ。 - 請求項1記載のミキシングステージであって、前記下部ツリーは一定のゲインを維持する手段を備えることを特徴とするミキシングステージ。
- 請求項1記載のミキシングステージであって、前記第1電流中間周波数信号は第2電流中間周波数信号を増幅したものであることを特徴とするミキシングステージ。
- 請求項1記載のミキシングステージであって、前記下部ツリーは前記第2電流中間周波数信号及び前記電流バイアス信号を受信するよう選択的にアクティブ状態にされ、前記第2電流中間周波数信号及び前記電流バイアス信号を遮断するよう選択的にアクティブ状態を解除されることを特徴とするミキシングステージ。
- 送信チップにおけるミキシングステージであって:
スイッチ回路を備える上部ツリー;及び
第1電流中間周波数信号及び電流バイアス信号の受信に応答して、前記スイッチ回路をスイッチオンするよう動作する電流アンプを備える下部ツリー;
からなることを特徴とするミキシングステージ。 - 請求項5記載のミキシングステージであって、前記スイッチ回路は、スイッチオンされると、前記電流アンプから第2電流中間周波数信号を導くよう動作し、前記第2電流中間周波数信号は前記第1電流中間周波数信号を増幅したものであることを特徴とするミキシングステージ。
- 請求項6記載のミキシングステージであって、前記電流アンプは前記送信チップの温度変動に依存しないゲインを確立する手段を備えることを特徴とするミキシングステージ。
- 請求項6記載のミキシングステージであって、前記電流アンプは前記送信チップの供給電力の変動に依存しないゲインを確立する手段を備えることを特徴とするミキシングステージ。
- 請求項6記載のミキシングステージであって、前記電流アンプは前記送信チップの処理性能の変動に依存しないゲインを確立する手段を備えることを特徴とするミキシングステージ。
- 請求項5記載のミキシングステージであって、前記電流アンプは前記第1電流中間周波数信号及び前記電流バイアス信号を選択的に受信または遮断する手段を備えることを特徴とするミキシングステージ。
- 複数の電流バイアス信号を供給するよう動作するバイアスステージ;
複数の電流中間周波数信号の第1セットを供給するよう動作する位相シフトステージ;
複数の電圧ローカル発振信号を供給するよう動作するローカル発振駆動ステージ;及び
前記複数の電流バイアス信号、前記複数の電流中間周波数信号の前記第1セット、及び前記複数の電圧ローカル発振信号の受信に応答して、第1電圧無線周波数信号及び第2電圧無線周波数信号を供給するよう動作するミキシングステージ;
からなることを特徴とする送信チップ。 - 請求項11記載の送信チップであって、前記ミキシングステージは:
前記複数の電流バイアス信号と前記複数の電流中間周波数信号の前記第1セットを受信するよう動作する少なくとも1つの下部ツリー;及び
前記複数の電圧ローカル発振信号を受信するよう動作する少なくとも1つの上部ツリー;
からなることを特徴とする送信チップ。 - 請求項12記載の送信チップであって、前記少なくとも1つの下部ツリーのそれぞれは、前記複数の電流バイアス信号と前記複数の電流中間周波数信号の前記第1セットを選択的に受信または遮断する手段を備えることを特徴とする送信チップ。
- 請求項12記載の送信チップであって、前記少なくとも1つの下部ツリーの第1下部ツリーは、前記複数の電流バイアス信号と前記複数の電流中間周波数信号の前記第1セットの受信に応答して、複数の電流中間周波数信号の第2セットを供給するよう動作し、前記少なくとも1つの上部ツリーの第1上部ツリーは、前記複数の電圧ローカル発振信号の受信に応答して、前記複数の電流中間周波数信号の前記第2セットを受信するよう動作することを特徴とする送信チップ。
- 請求項12記載の送信チップであって、前記少なくとも1つの下部ツリーの第1下部ツリーは一定のゲインを維持する手段を備えることを特徴とする送信チップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/829,105 US6804499B2 (en) | 2001-04-09 | 2001-04-09 | Power-mixer architecture for a transmitter |
PCT/US2002/011034 WO2002082583A1 (en) | 2001-04-09 | 2002-04-09 | Power-mixer architecture for transmitters |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004528770A true JP2004528770A (ja) | 2004-09-16 |
JP4507492B2 JP4507492B2 (ja) | 2010-07-21 |
Family
ID=25253534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002580436A Expired - Fee Related JP4507492B2 (ja) | 2001-04-09 | 2002-04-09 | 送信装置のためのパワーミキサアーキテクチャ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6804499B2 (ja) |
EP (1) | EP1380071B1 (ja) |
JP (1) | JP4507492B2 (ja) |
KR (1) | KR100900107B1 (ja) |
CN (1) | CN1463478B (ja) |
AT (1) | ATE463075T1 (ja) |
DE (1) | DE60235802D1 (ja) |
WO (1) | WO2002082583A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980052B1 (en) | 2003-08-08 | 2005-12-27 | Linear Technology Corporation | Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells |
US6972624B1 (en) | 2003-08-08 | 2005-12-06 | Linear Technology Corporation | Low-voltage high dynamic range variable-gain amplifier |
US7912429B2 (en) * | 2005-09-06 | 2011-03-22 | Mediatek, Inc. | LO 2LO upconverter for an in-phase/quadrature-phase (I/Q) modulator |
WO2009121861A2 (en) * | 2008-04-02 | 2009-10-08 | Nxp B. V. | Radio frequency modulator |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01305610A (ja) * | 1988-06-03 | 1989-12-08 | Hitachi Ltd | 可変利得増幅器 |
JPH06334440A (ja) * | 1993-03-26 | 1994-12-02 | Sanyo Electric Co Ltd | ダブルバランスミキサ回路 |
JPH09260956A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 掛算処理回路 |
JPH10303653A (ja) * | 1997-04-23 | 1998-11-13 | Hitachi Ltd | ミキサ回路 |
JPH11298254A (ja) * | 1998-04-08 | 1999-10-29 | Asahi Chem Ind Co Ltd | ミキサ回路 |
JP2000503826A (ja) * | 1996-01-19 | 2000-03-28 | モトローラ・インコーポレイテッド | 複数のミキサから選択する方法および装置 |
JP2001024728A (ja) * | 1999-07-02 | 2001-01-26 | Nec Corp | 直交変調器及びそれを備える移動体通信機、通信システム |
JP2001094460A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 無線装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3130575B2 (ja) * | 1991-07-25 | 2001-01-31 | 日本電気株式会社 | マイクロ波ミリ波送受信モジュール |
US5335361A (en) * | 1991-12-11 | 1994-08-02 | Motorola, Inc. | Integrated circuit module with devices interconnected by electromagnetic waves |
EP0565299A1 (en) | 1992-04-07 | 1993-10-13 | Hughes Aircraft Company | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits |
US5621913A (en) * | 1992-05-15 | 1997-04-15 | Micron Technology, Inc. | System with chip to chip communication |
US5196742A (en) | 1992-06-26 | 1993-03-23 | National Semiconductor Corporation | Low voltage differential circuit |
WO1994022531A1 (en) * | 1993-03-31 | 1994-10-13 | Motorola Inc. | Switch circuit and method therefor |
JP3378435B2 (ja) * | 1995-09-29 | 2003-02-17 | 株式会社東芝 | 超高周波帯無線通信装置 |
US6147543A (en) * | 1996-01-19 | 2000-11-14 | Motorola, Inc. | Method and apparatus for selecting from multiple mixers |
US6633550B1 (en) * | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
JP3373753B2 (ja) * | 1997-03-28 | 2003-02-04 | 株式会社東芝 | 超高周波帯無線通信装置 |
JPH10322135A (ja) | 1997-05-21 | 1998-12-04 | Mitsubishi Electric Corp | ミキサ回路 |
JPH11308054A (ja) * | 1998-04-22 | 1999-11-05 | Fujitsu Ltd | 二重平衡変調器及び直交変調器 |
US6140849A (en) * | 1998-08-07 | 2000-10-31 | Trask; Christopher | Active double-balanced mixer with embedded linearization amplifiers |
-
2001
- 2001-04-09 US US09/829,105 patent/US6804499B2/en not_active Expired - Lifetime
-
2002
- 2002-04-09 KR KR1020027016587A patent/KR100900107B1/ko not_active IP Right Cessation
- 2002-04-09 WO PCT/US2002/011034 patent/WO2002082583A1/en active Application Filing
- 2002-04-09 AT AT02717784T patent/ATE463075T1/de not_active IP Right Cessation
- 2002-04-09 JP JP2002580436A patent/JP4507492B2/ja not_active Expired - Fee Related
- 2002-04-09 CN CN028020154A patent/CN1463478B/zh not_active Expired - Fee Related
- 2002-04-09 DE DE60235802T patent/DE60235802D1/de not_active Expired - Lifetime
- 2002-04-09 EP EP02717784A patent/EP1380071B1/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01305610A (ja) * | 1988-06-03 | 1989-12-08 | Hitachi Ltd | 可変利得増幅器 |
JPH06334440A (ja) * | 1993-03-26 | 1994-12-02 | Sanyo Electric Co Ltd | ダブルバランスミキサ回路 |
JP2000503826A (ja) * | 1996-01-19 | 2000-03-28 | モトローラ・インコーポレイテッド | 複数のミキサから選択する方法および装置 |
JPH09260956A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 掛算処理回路 |
JPH10303653A (ja) * | 1997-04-23 | 1998-11-13 | Hitachi Ltd | ミキサ回路 |
JPH11298254A (ja) * | 1998-04-08 | 1999-10-29 | Asahi Chem Ind Co Ltd | ミキサ回路 |
JP2001024728A (ja) * | 1999-07-02 | 2001-01-26 | Nec Corp | 直交変調器及びそれを備える移動体通信機、通信システム |
JP2001094460A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 無線装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2002082583A1 (en) | 2002-10-17 |
KR100900107B1 (ko) | 2009-06-01 |
US6804499B2 (en) | 2004-10-12 |
US20020146991A1 (en) | 2002-10-10 |
ATE463075T1 (de) | 2010-04-15 |
EP1380071A4 (en) | 2007-08-22 |
EP1380071A1 (en) | 2004-01-14 |
CN1463478A (zh) | 2003-12-24 |
JP4507492B2 (ja) | 2010-07-21 |
CN1463478B (zh) | 2010-06-09 |
KR20030019414A (ko) | 2003-03-06 |
EP1380071B1 (en) | 2010-03-31 |
DE60235802D1 (de) | 2010-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100295262B1 (ko) | 다중믹서들간의선택을위한방법및장치 | |
US7333565B2 (en) | Semiconductor integrated circuit for communication | |
JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
US20040102176A1 (en) | Semiconductor integrated circuit device and wireless communication system | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
US8045950B2 (en) | Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit | |
JPH11308054A (ja) | 二重平衡変調器及び直交変調器 | |
JP2002261542A (ja) | 発振器及びそれを用いた通信機 | |
JP4245391B2 (ja) | 無線通信システムおよび通信用半導体集積回路 | |
JP4507492B2 (ja) | 送信装置のためのパワーミキサアーキテクチャ | |
JPH08149038A (ja) | 無線通信装置 | |
JPH11340741A (ja) | 緩衝増幅回路 | |
US6642794B2 (en) | Noise and input impedance matched amplifier | |
MXPA96002957A (es) | Etapa de salida de un amplificador operacionaladecuado para montarse sobre un substrato y metodode amplificacion con el mismo | |
US6313712B1 (en) | Low power crystal oscillator having improved long term and short term stability | |
IL118632A (en) | Output stage of operational amplifier | |
US6100763A (en) | Circuit for RF buffer and method of operation | |
JP2005057725A (ja) | 高周波発振器 | |
JP2001244755A (ja) | 高周波増幅回路およびそれを用いた携帯電話端末 | |
KR100408117B1 (ko) | 3 밴드전환형 발진기 | |
JP3122315B2 (ja) | 時分割複信方式通信機 | |
US20050093639A1 (en) | Switching circuit and voltage-controlled oscillator including the same | |
JP2001077632A (ja) | 周波数変換回路 | |
JPH06283973A (ja) | チューナ用ic | |
JP2002033655A (ja) | 分周器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080911 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100402 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |