JPH11298254A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH11298254A JPH11298254A JP9636698A JP9636698A JPH11298254A JP H11298254 A JPH11298254 A JP H11298254A JP 9636698 A JP9636698 A JP 9636698A JP 9636698 A JP9636698 A JP 9636698A JP H11298254 A JPH11298254 A JP H11298254A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- differential
- mixer
- mixer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 低電圧で出力ダイナミックレンジが広いミキ
サ回路を提供すること。 【解決手段】 差動入力信号ＢＢ＋、ＢＢ−用の差動対
に電流の比が２：１の第１および第２の電流源１１，１
２を適用し、ＢＢ＋、ＢＢ−に応答する電流を直接的に
取り出してＱ７，Ｑ８によってローカル信号ＬＯ１，Ｌ
Ｏ２用のダブルバランスドミキサにミラーする。入力信
号ＢＢ＋、ＢＢ−用の差動回路とローカル信号ＬＯ１，
ＬＯ２用の差動回路とを分けることによって、出力段の
飽和が緩和され、そのため低電圧でかつ出力ダイナミッ
クレンジが広いミキサ回路が実現される。
サ回路を提供すること。 【解決手段】 差動入力信号ＢＢ＋、ＢＢ−用の差動対
に電流の比が２：１の第１および第２の電流源１１，１
２を適用し、ＢＢ＋、ＢＢ−に応答する電流を直接的に
取り出してＱ７，Ｑ８によってローカル信号ＬＯ１，Ｌ
Ｏ２用のダブルバランスドミキサにミラーする。入力信
号ＢＢ＋、ＢＢ−用の差動回路とローカル信号ＬＯ１，
ＬＯ２用の差動回路とを分けることによって、出力段の
飽和が緩和され、そのため低電圧でかつ出力ダイナミッ
クレンジが広いミキサ回路が実現される。
Description
【０００１】
【発明の属する技術的分野】本発明はミキサ回路に関
し、特に無線通信機における周波数変換処理を行うFold
ing 構成のダブルバランスミキサに適したミキサ回路に
関するものである。
し、特に無線通信機における周波数変換処理を行うFold
ing 構成のダブルバランスミキサに適したミキサ回路に
関するものである。
【０００２】
【従来の技術】従来のミキサ回路の例として、差動回路
を縦方向に２段に積み重ねたダブルバランス型のものが
あり、例えば実開昭６１−１３６６４６号公報に開示さ
れている。
を縦方向に２段に積み重ねたダブルバランス型のものが
あり、例えば実開昭６１−１３６６４６号公報に開示さ
れている。
【０００３】図４はこの様なダブルバランス型のミキサ
回路を示している。
回路を示している。
【０００４】この回路が出力できる最大振幅を求める
と、電源電圧をＶｃｃ、バイポーラトランジスタＱ１〜
Ｑ６（以下、“Ｑ＊”で記述したものはバイポーラトラ
ンジスタを示す）のコレクタ−エミッタ間の飽和電圧を
Ｖsat とし、定電流源１３の両端の電位がともに等しく
Ｖｃとした時、出力できる最大振幅Ｖomaxは、
と、電源電圧をＶｃｃ、バイポーラトランジスタＱ１〜
Ｑ６（以下、“Ｑ＊”で記述したものはバイポーラトラ
ンジスタを示す）のコレクタ−エミッタ間の飽和電圧を
Ｖsat とし、定電流源１３の両端の電位がともに等しく
Ｖｃとした時、出力できる最大振幅Ｖomaxは、
【０００５】
【数１】 Ｖomax＝( Ｖｃｃ−Ｖｃ−２＊Ｖsat ）／２ (1) となる。
【０００６】さらにFolding 構成のミキサ回路の例とし
て、例えば“A 2v 2GHz Si-BipolarDirect Conversion
Quadrature Modulator : ISSCC Vol.31 Feb. 1996”が
ある。この文献では、例えば図５のようなFolding 構成
のミキサ回路が紹介されている。同図に示すミキサ回路
は、ローカル信号用の２つのシングルバランドミキサ
と、この２つのシングルバランドミキサに差動入力信号
ＢＢ＋、ＢＢ−を電流ミラーする差動電流ミラー回路と
を有し、２つのシングルバランドミキサにおいて差動ロ
ーカル信号ＬＯ＋，ＬＯ−と電流ミラーされた差動入力
信号ＢＢ＋、ＢＢ−とをミックスして周波数変換された
差動出力信号ＯＵＴ＋，ＯＵＴ−を得るものである。こ
のミキサ回路の動作原理は以下のようなものである。
て、例えば“A 2v 2GHz Si-BipolarDirect Conversion
Quadrature Modulator : ISSCC Vol.31 Feb. 1996”が
ある。この文献では、例えば図５のようなFolding 構成
のミキサ回路が紹介されている。同図に示すミキサ回路
は、ローカル信号用の２つのシングルバランドミキサ
と、この２つのシングルバランドミキサに差動入力信号
ＢＢ＋、ＢＢ−を電流ミラーする差動電流ミラー回路と
を有し、２つのシングルバランドミキサにおいて差動ロ
ーカル信号ＬＯ＋，ＬＯ−と電流ミラーされた差動入力
信号ＢＢ＋、ＢＢ−とをミックスして周波数変換された
差動出力信号ＯＵＴ＋，ＯＵＴ−を得るものである。こ
のミキサ回路の動作原理は以下のようなものである。
【０００７】差動入力信号ＢＢ＋、ＢＢ−によりＱ５、
Ｑ６には当該差動入力信号に応答する電流が流れる。そ
の電流がＱ５，Ｑ６のコレクタ側の抵抗ＲＬ３、ＲＬ４
によって電圧に変換され、その電圧をＱ１４，Ｑ１７の
エミッタフォロアを介して出力することによってＶbeだ
け低下した電圧がＱ１５、Ｑ１８に供給されることで再
び電流に変換され、その電流をＱ１６，Ｑ１９に電流ミ
ラーして差動対Ｑ１,２及びＱ３、Ｑ４を駆動すること
でミキサ動作を実現している。
Ｑ６には当該差動入力信号に応答する電流が流れる。そ
の電流がＱ５，Ｑ６のコレクタ側の抵抗ＲＬ３、ＲＬ４
によって電圧に変換され、その電圧をＱ１４，Ｑ１７の
エミッタフォロアを介して出力することによってＶbeだ
け低下した電圧がＱ１５、Ｑ１８に供給されることで再
び電流に変換され、その電流をＱ１６，Ｑ１９に電流ミ
ラーして差動対Ｑ１,２及びＱ３、Ｑ４を駆動すること
でミキサ動作を実現している。
【０００８】
【発明が解決しようとする課題】図４に示す回路は、式
（１）に示すように差動対を２段重ねしているために２
倍のＶsat が必要となる。そのため低電圧化に限界があ
った。
（１）に示すように差動対を２段重ねしているために２
倍のＶsat が必要となる。そのため低電圧化に限界があ
った。
【０００９】一方、図５に示す回路は、前述したように
２段階の電圧−電流変換を必要としているので図４の従
来のダブルバランスミキサに比べて電流マッチングが悪
い。つまり従来のミキサ回路に比べて若干低電圧まで動
作できるというメリットはあるが、消費電流やアナログ
的な性能の面で大きなメリットはない。その理由は、Fo
lding 構成によることで電流ミラーの回路が増えるので
その分回路規模が増加し、さらに前述の回路動作説明よ
り、２段階の電圧−電流変換を要するので、この変換部
のマッチング（または変動）によって生ずるオフセット
等でアナログ的な性能の劣化が避けられないからであ
る。
２段階の電圧−電流変換を必要としているので図４の従
来のダブルバランスミキサに比べて電流マッチングが悪
い。つまり従来のミキサ回路に比べて若干低電圧まで動
作できるというメリットはあるが、消費電流やアナログ
的な性能の面で大きなメリットはない。その理由は、Fo
lding 構成によることで電流ミラーの回路が増えるので
その分回路規模が増加し、さらに前述の回路動作説明よ
り、２段階の電圧−電流変換を要するので、この変換部
のマッチング（または変動）によって生ずるオフセット
等でアナログ的な性能の劣化が避けられないからであ
る。
【００１０】本発明は、出力ダイナミックレンジを広く
することで無線通信機の特性を向上させ、かつ低電圧で
も性能が劣化しないミキサ回路を提供することを課題と
している。
することで無線通信機の特性を向上させ、かつ低電圧で
も性能が劣化しないミキサ回路を提供することを課題と
している。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、Folding 構成のミキサ回路であ
って、差動入力信号が供給される差動回路と、前記入力
信号が供給される差動回路に定電流供給する電流源と、
ローカル信号が供給される差動回路と、前記差動入力信
号が供給される差動回路から前記入力信号に応答する電
流を差し引いた電流を直接的に取り出して前記ローカル
信号が供給される差動回路へ電流ミラーする手段とを具
えたことを特徴とする。
め、請求項１の発明は、Folding 構成のミキサ回路であ
って、差動入力信号が供給される差動回路と、前記入力
信号が供給される差動回路に定電流供給する電流源と、
ローカル信号が供給される差動回路と、前記差動入力信
号が供給される差動回路から前記入力信号に応答する電
流を差し引いた電流を直接的に取り出して前記ローカル
信号が供給される差動回路へ電流ミラーする手段とを具
えたことを特徴とする。
【００１２】また請求項２の発明は、請求項１におい
て、前記電流源が、前記入力信号が供給される差動回路
および前記電流ミラー手段に電流を供給する第１の電流
源と、前記入力信号が供給される差動回路を駆動する第
２の電流源とを有することを特徴とする。
て、前記電流源が、前記入力信号が供給される差動回路
および前記電流ミラー手段に電流を供給する第１の電流
源と、前記入力信号が供給される差動回路を駆動する第
２の電流源とを有することを特徴とする。
【００１３】
【発明の実施の形態】本発明では、出力ダイナミックレ
ンジを広げることと、低電圧でもミキサ動作を保証する
ためにFolding 構成のミキサ回路を採用する。その際、
従来の欠点を改良するために図１に示すように、差動入
力信号ＢＢ＋、ＢＢ−を入力する差動対Ｑ５，Ｑ６に適
用する２組の電流源を用意する。一方は電流値が２I の
DC電流を各々供給する第１の電流源１１であって、図２
の、Ｑ５、Ｑ７及びＱ６、Ｑ８のコレクタに電流を供給
する。もう一方は電流値がI のDC電流でＱ５，Ｑ６から
なる差動対を駆動する第２の電流源１２である。
ンジを広げることと、低電圧でもミキサ動作を保証する
ためにFolding 構成のミキサ回路を採用する。その際、
従来の欠点を改良するために図１に示すように、差動入
力信号ＢＢ＋、ＢＢ−を入力する差動対Ｑ５，Ｑ６に適
用する２組の電流源を用意する。一方は電流値が２I の
DC電流を各々供給する第１の電流源１１であって、図２
の、Ｑ５、Ｑ７及びＱ６、Ｑ８のコレクタに電流を供給
する。もう一方は電流値がI のDC電流でＱ５，Ｑ６から
なる差動対を駆動する第２の電流源１２である。
【００１４】Ｑ５、Ｑ６には差動入力信号ＢＢ＋、ＢＢ
−に応答する電流が流れ、その電流和はI である。Ｑ
５、Ｑ６の各エミッタ電流をＩｅ５，Ｉｅ６とすると
−に応答する電流が流れ、その電流和はI である。Ｑ
５、Ｑ６の各エミッタ電流をＩｅ５，Ｉｅ６とすると
【００１５】
【数２】 Ｉｅ５＋Ｉｅ６＝１ (2) が成り立つ。
【００１６】Ｑ７、Ｑ８には２I から差動入力信号ＢＢ
＋、ＢＢ−に応答する電流を差し引いた差電流が流れ
る。Ｑ５、Ｑ６、Ｑ７、Ｑ８の各コレクタ電流をＩｃ
５，Ｉｃ６，Ｉｃ７，Ｉｃ８とすると、
＋、ＢＢ−に応答する電流を差し引いた差電流が流れ
る。Ｑ５、Ｑ６、Ｑ７、Ｑ８の各コレクタ電流をＩｃ
５，Ｉｃ６，Ｉｃ７，Ｉｃ８とすると、
【００１７】
【数３】 Ｉｃ７＝２Ｉ−Ｉｃ５ (3) Ｉｃ８＝２Ｉ−Ｉｃ６ (4) が成り立つ。
【００１８】Ｑ７、Ｑ８に流れる電流は、ダブルバラン
スドミキサのＱ９，Ｑ１０，Ｑ１１，Ｑ１２にミラーさ
れ、同ダブルバランスドミキサにおいて、ローカル信号
ＬＯ＋，ＬＯ−とミックスされ、周波数変換後の信号が
差動出力信号ＯＵＴ＋，ＯＵＴ−として出力される。
スドミキサのＱ９，Ｑ１０，Ｑ１１，Ｑ１２にミラーさ
れ、同ダブルバランスドミキサにおいて、ローカル信号
ＬＯ＋，ＬＯ−とミックスされ、周波数変換後の信号が
差動出力信号ＯＵＴ＋，ＯＵＴ−として出力される。
【００１９】上記構成によると、図５に示してあるＲＬ
３、ＲＬ４の電圧をＱ１４、Ｑ１７で受けてＱ１５、Ｑ
１８に電流を供給する電圧−電流変換が不要になる。よ
ってマッチングに起因する性能劣化は低減できる。
３、ＲＬ４の電圧をＱ１４、Ｑ１７で受けてＱ１５、Ｑ
１８に電流を供給する電圧−電流変換が不要になる。よ
ってマッチングに起因する性能劣化は低減できる。
【００２０】図２に示すFolding 構成のミキサ回路の最
大振幅は次式の様になる。
大振幅は次式の様になる。
【００２１】
【数４】 Ｖomax＝（Ｖｃｃ−Ｖｃ−Ｖsat ）／２ (5) この式から、従来のダブルバランスミキサ回路のダイナ
ミックレンジより本実施形態のほうが広い、という結果
を得る。つまり従来のダブルバランスミキサ回路よりも
低電圧での動作が可能である。
ミックレンジより本実施形態のほうが広い、という結果
を得る。つまり従来のダブルバランスミキサ回路よりも
低電圧での動作が可能である。
【００２２】以上の様に本実施形態はFolding 構成のダ
ブルバランスミキサ回路の欠点を改良することでよりよ
い電流マッチングを実現し、さらに従来のダブルバラン
スミキサ回路のダイナミックレンジを広げ、そしてより
低電圧動作を可能とした。
ブルバランスミキサ回路の欠点を改良することでよりよ
い電流マッチングを実現し、さらに従来のダブルバラン
スミキサ回路のダイナミックレンジを広げ、そしてより
低電圧動作を可能とした。
【００２３】
【実施例】以下、本発明の実施例を詳細に説明する。
【００２４】ミキサ回路は送信または受信の周波数変換
器として一般的に使用されるが、これは本発明の適用範
囲内である。さらにＳＳＢミキサ回路についても本発明
の適用範囲内である。
器として一般的に使用されるが、これは本発明の適用範
囲内である。さらにＳＳＢミキサ回路についても本発明
の適用範囲内である。
【００２５】〈実施例１〉第１の電流源１１をpnp トラ
ンジスタ、第２の電流源１２をnpn トランジスタで実現
した回路を図３に示す。Ｑ５に流れるコレクタ電流とＱ
７に流れるコレクタ電流の和が常に２I になり、Ｑ７に
は２I からＱ５のコレクタ電流を差し引いた電流（２I
−Ｉｃ５）が現れる。Ｑ６、Ｑ８の動作についても同様
である。
ンジスタ、第２の電流源１２をnpn トランジスタで実現
した回路を図３に示す。Ｑ５に流れるコレクタ電流とＱ
７に流れるコレクタ電流の和が常に２I になり、Ｑ７に
は２I からＱ５のコレクタ電流を差し引いた電流（２I
−Ｉｃ５）が現れる。Ｑ６、Ｑ８の動作についても同様
である。
【００２６】Ｑ７（Ｑ８）に流れる電流がゼロもしくは
非常に小さくなるとトランジスタがオフ状態になってし
まい、再び電流が流れても復帰に時間がかかり、その結
果周波数応答が悪くなる。
非常に小さくなるとトランジスタがオフ状態になってし
まい、再び電流が流れても復帰に時間がかかり、その結
果周波数応答が悪くなる。
【００２７】第１および第２の電流源の電流の比を２：
１にすることにより、Ｑ７またはＱ８のコレクタ電流は
最大で２I 、最小でI となり、Ｑ７（Ｑ８）の電流はゼ
ロになることはない。そのためＱ７（Ｑ８）は常に最適
の動作状態にあり、高周波に対する応答も良好である。
１にすることにより、Ｑ７またはＱ８のコレクタ電流は
最大で２I 、最小でI となり、Ｑ７（Ｑ８）の電流はゼ
ロになることはない。そのためＱ７（Ｑ８）は常に最適
の動作状態にあり、高周波に対する応答も良好である。
【００２８】〈実施例２〉第１の電流源１１をPMOSトラ
ンジスタ、第２の電流源１２をnpn トランジスタで実現
した回路を図６に示す。第１の電流源１１を構成する素
子のｆT が特性に影響する場合、本実施例を用いると良
い。MOS トランジスタはサイズ(W/L) の小さいものに多
くの電流を流すとｆT が高くなる特性があるので、第１
の電流源１１にサイズの小さいPMOSトランジスタを使用
することにより動作帯域の広いミキサ動作が実現でき
る。
ンジスタ、第２の電流源１２をnpn トランジスタで実現
した回路を図６に示す。第１の電流源１１を構成する素
子のｆT が特性に影響する場合、本実施例を用いると良
い。MOS トランジスタはサイズ(W/L) の小さいものに多
くの電流を流すとｆT が高くなる特性があるので、第１
の電流源１１にサイズの小さいPMOSトランジスタを使用
することにより動作帯域の広いミキサ動作が実現でき
る。
【００２９】〈実施例３〉第１の電流源１１をPMOSトラ
ンジスタ、第２の電流源１２をNMOSトランジスタで実現
した回路を図７に示す。寄生容量が気にならない帯域に
適した回路構成である。差動入力信号ＢＢ＋、ＢＢ−を
入力する差動対をNMOSトランジスタＭ５，Ｍ６（以下、
“Ｍ＊”で記述したものは、MOS トランジスタを示
す。）で構成し、ダブルバランスドミキサを構成するト
ランジスタおよびこれに差動対Ｍ５，Ｍ６からの電流を
ミラーするトランジスタをNMOSトランジスタＭ１〜Ｍ
４、Ｍ７〜Ｍ１２で構成した。
ンジスタ、第２の電流源１２をNMOSトランジスタで実現
した回路を図７に示す。寄生容量が気にならない帯域に
適した回路構成である。差動入力信号ＢＢ＋、ＢＢ−を
入力する差動対をNMOSトランジスタＭ５，Ｍ６（以下、
“Ｍ＊”で記述したものは、MOS トランジスタを示
す。）で構成し、ダブルバランスドミキサを構成するト
ランジスタおよびこれに差動対Ｍ５，Ｍ６からの電流を
ミラーするトランジスタをNMOSトランジスタＭ１〜Ｍ
４、Ｍ７〜Ｍ１２で構成した。
【００３０】〈実施例４〉帯域が必要な差動対のみnpn
トランジスタで構成し（Ｑ１〜Ｑ６および第１の電流
源）、その他の素子はMOS で構成し（Ｍ７〜Ｍ１２）た
回路を図８に示す。Ｍ７（Ｍ８）のサイズを小さくして
かつそれに流す電流を多くすることにより高周波での応
答が良好になり、動作帯域の広いミキサ動作が実現でき
る。
トランジスタで構成し（Ｑ１〜Ｑ６および第１の電流
源）、その他の素子はMOS で構成し（Ｍ７〜Ｍ１２）た
回路を図８に示す。Ｍ７（Ｍ８）のサイズを小さくして
かつそれに流す電流を多くすることにより高周波での応
答が良好になり、動作帯域の広いミキサ動作が実現でき
る。
【００３１】
【発明の効果】以上説明してきたように、Folding 構成
のミキサ回路を改良し、従来のダブルバランスミキサ回
路よりダイナミックレンジを広げ、かつ低電圧動作を可
能にした。
のミキサ回路を改良し、従来のダブルバランスミキサ回
路よりダイナミックレンジを広げ、かつ低電圧動作を可
能にした。
【図１】本発明を適用した２組の電流源の構成を示す図
である。
である。
【図２】本発明のミキサ回路の構成を示す図である。
【図３】第１の電流源をpnp トランジスタで実現した場
合の実施例を示す図である。
合の実施例を示す図である。
【図４】従来のダブルバランスミキサ回路を示す図であ
る。
る。
【図５】従来のFolding 構成のミキサ回路例を示す図で
ある。
ある。
【図６】第１の電流源をPMOSトランジスタで実現した場
合の実施例を示す図である。
合の実施例を示す図である。
【図７】第１および第２の電流源をCMOSで実現した場合
の実施例を示す図である。
の実施例を示す図である。
【図８】差動対をnpn トランジスタで構成しその他の素
子はMOS で実現した場合の実施例を示す図である。
子はMOS で実現した場合の実施例を示す図である。
１１ 第１の電流源 １２ 第２の電流源 Ｑ１〜Ｑ１２ トランジスタ
Claims (2)
- 【請求項１】 Folding 構成のミキサ回路であって、差
動入力信号が供給される差動回路と、前記入力信号が供
給される差動回路に定電流供給する電流源と、ローカル
信号が供給される差動回路と、前記差動入力信号が供給
される差動回路から前記入力信号に応答する電流を差し
引いた電流を直接的に取り出して前記ローカル信号が供
給される差動回路へ電流ミラーする手段とを具えたこと
を特徴とするミキサ回路。 - 【請求項２】 請求項１において、 前記電流源が、前記入力信号が供給される差動回路およ
び前記電流ミラー手段に電流を供給する第１の電流源
と、前記入力信号が供給される差動回路を駆動する第２
の電流源とを有することを特徴とするミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9636698A JPH11298254A (ja) | 1998-04-08 | 1998-04-08 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9636698A JPH11298254A (ja) | 1998-04-08 | 1998-04-08 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298254A true JPH11298254A (ja) | 1999-10-29 |
Family
ID=14162989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9636698A Withdrawn JPH11298254A (ja) | 1998-04-08 | 1998-04-08 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298254A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2818831A1 (fr) * | 2000-12-22 | 2002-06-28 | St Microelectronics Sa | Dispositif de transposition de frequence a admissibilite elevee |
| JP2004528770A (ja) * | 2001-04-09 | 2004-09-16 | フィリップス エレクトロニクス ノース アメリカ コーポレイション | 送信装置のためのパワーミキサアーキテクチャ |
| KR100669246B1 (ko) | 2004-12-21 | 2007-01-15 | 한국전자통신연구원 | 광대역 하향 능동 혼합기 |
-
1998
- 1998-04-08 JP JP9636698A patent/JPH11298254A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2818831A1 (fr) * | 2000-12-22 | 2002-06-28 | St Microelectronics Sa | Dispositif de transposition de frequence a admissibilite elevee |
| WO2002052716A1 (fr) * | 2000-12-22 | 2002-07-04 | Stmicroelectronics Sa | Dispositif de transposition de frequence |
| JP2004528770A (ja) * | 2001-04-09 | 2004-09-16 | フィリップス エレクトロニクス ノース アメリカ コーポレイション | 送信装置のためのパワーミキサアーキテクチャ |
| KR100669246B1 (ko) | 2004-12-21 | 2007-01-15 | 한국전자통신연구원 | 광대역 하향 능동 혼합기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799473B1 (ko) | 쵸핑 혼합기 및 직접 변환 무선 수신기 | |
| Tsukahara et al. | A 2-V 2-GHz Si-bipolar direct-conversion quadrature modulator | |
| EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
| JPH11509053A (ja) | 低電圧のアプリケーションのためのバイポーラアナログ乗算器 | |
| JPH0556049B2 (ja) | ||
| US7027792B1 (en) | Topology for a single ended input dual balanced mixer | |
| JPH11308054A (ja) | 二重平衡変調器及び直交変調器 | |
| US5901350A (en) | Low distortion large swing frequency down coverter filter amplifier circuit | |
| US5717360A (en) | High speed variable gain amplifier | |
| US7043220B1 (en) | Image-rejection mixer having high linearity and high gain | |
| US6029060A (en) | Mixer with current mirror load | |
| US7424281B1 (en) | Image-rejection mixers having high linearity and high gain and RF circuits using the same | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| JPH11298254A (ja) | ミキサ回路 | |
| US5805987A (en) | Double balanced mixer circuit with less power consumption | |
| JPH0969730A (ja) | 周波数ミキサ回路 | |
| WO2002007305A1 (en) | Linear balanced rf mixer | |
| Kobayashi | A novel HBT active transformer balanced Schottky diode mixer | |
| JPS607210A (ja) | ダブルバランスドミキサ装置 | |
| JPS6376508A (ja) | 位相比較器 | |
| JP3736024B2 (ja) | ダブルバランスドミキサ | |
| JPH0974317A (ja) | ミキサ回路 | |
| JPH04207226A (ja) | 入出力回路 | |
| JP2001189625A (ja) | 発振回路 | |
| JP3161440B2 (ja) | ハーモニックミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |