JPS607210A - ダブルバランスドミキサ装置 - Google Patents
ダブルバランスドミキサ装置Info
- Publication number
- JPS607210A JPS607210A JP58114525A JP11452583A JPS607210A JP S607210 A JPS607210 A JP S607210A JP 58114525 A JP58114525 A JP 58114525A JP 11452583 A JP11452583 A JP 11452583A JP S607210 A JPS607210 A JP S607210A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- balanced mixer
- balun
- double
- current circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0023—Balun circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路に用いることができるダブルバランス
ドミキサ装置に関するものである。
ドミキサ装置に関するものである。
従来例の構成とその問題点
近年、高周波信号から中間周波信号に変換するミキサに
おいても集積化がなされている。
おいても集積化がなされている。
以下図面を参照しながら従来のダブルノくランストミキ
サについて説明する。第１図は従来のダブルバランスド
ミキサの回路構成図であり、ｄは電界効果トランジスタ
（以下、ＦＥＴと称す）１ｄ。
サについて説明する。第１図は従来のダブルバランスド
ミキサの回路構成図であり、ｄは電界効果トランジスタ
（以下、ＦＥＴと称す）１ｄ。
２ｄ 、３ｄ 、４ｄから構成されるダブルノくランス
トミキサである。ｅは局部発振信号入力端子であり、バ
ランａを介してダブル／＜ランストミキサに供給される
ように接続されている。ｆは高周波信号入力端子であり
、バランＣを介してダブルバランスドミキサｄに供給さ
れるように接続されている。ｑは中間周波信号出力端子
であり、バランｂを介してダブルバランスドミキサｄに
接続されている。
トミキサである。ｅは局部発振信号入力端子であり、バ
ランａを介してダブル／＜ランストミキサに供給される
ように接続されている。ｆは高周波信号入力端子であり
、バランＣを介してダブルバランスドミキサｄに供給さ
れるように接続されている。ｑは中間周波信号出力端子
であり、バランｂを介してダブルバランスドミキサｄに
接続されている。
以上のように構成された従来のダブルバランスドミキサ
装置についてその動作を以下に説明する。
装置についてその動作を以下に説明する。
高周波入力端子ｆより入力された高周波信号はバランＣ
に入り、ダブルバランスドミキサｄを構成するＦＥＴ１
ｄ、２ｄ、３ｄ、４ｄのソースに供給される。さらに、
局部発振信号入力端子ｅより入力された局部発振信号は
バランａに入り、ダブルバランスドミキサｄを構成する
ＦＥＴ１ｄ。
に入り、ダブルバランスドミキサｄを構成するＦＥＴ１
ｄ、２ｄ、３ｄ、４ｄのソースに供給される。さらに、
局部発振信号入力端子ｅより入力された局部発振信号は
バランａに入り、ダブルバランスドミキサｄを構成する
ＦＥＴ１ｄ。
２ｄ 、３ｄ 、４ｄのゲートに供給され、前記高周波
信号と混合され、ＦＥＴ１ ｄ 、２ｄ 、３ｄ 。
信号と混合され、ＦＥＴ１ ｄ 、２ｄ 、３ｄ 。
４ｄのドレインに中間周波信号が現われる。この中間周
波信号はバランｂを介して中間周波信号出力端子ｑから
取り出される。さらに端子りより抵抗２を介してＦＥＴ
１ｄ、、２ｄ、３ｄ、４ｄに直流バイアス電圧が供給さ
り、る。この直流バイアス電圧を変えることでＦＥＴの
ドレイン電流を制御することができダブルバランスドミ
キサの変換損失が最小になるドレイン電流に設定してい
る。
波信号はバランｂを介して中間周波信号出力端子ｑから
取り出される。さらに端子りより抵抗２を介してＦＥＴ
１ｄ、、２ｄ、３ｄ、４ｄに直流バイアス電圧が供給さ
り、る。この直流バイアス電圧を変えることでＦＥＴの
ドレイン電流を制御することができダブルバランスドミ
キサの変換損失が最小になるドレイン電流に設定してい
る。
しかしながら、上記のような構成において。
ＦＥＴ使用のミキサが変換利得を最大にできる局部発振
信号＋１０ｄＢｍ 以上を局部発振信号入力端子に供給
したときに、ダブルバランスドミキサｄの直流動作電流
を数ｍＡに設定していても、交流動作電流は数十ＷｌＡ
におよぶという問題点を有していた。
信号＋１０ｄＢｍ 以上を局部発振信号入力端子に供給
したときに、ダブルバランスドミキサｄの直流動作電流
を数ｍＡに設定していても、交流動作電流は数十ＷｌＡ
におよぶという問題点を有していた。
発明の目的
本発明の目的は低消費電流を可能とするダブルバランス
ドミキサ装置を提供することである。
ドミキサ装置を提供することである。
発明の構成
本発明のダブルバランスドミキサ装置は、第１゜第２．
第３および第４のＦＥＴのゲート端子に局部発振信号を
供給し、ソース端子には高周波信号を供給し、ドレイン
端子から中間周波信号を得るミキサにおいて、ソース端
子に接続されたバランを介して変換損失、混変調特性を
著しく劣化させない様に定電流回路を接続し、局部発振
信号電圧の増加にともなう、交流動作電流の増加をおさ
えるように構成したものであり、これにより低消費電流
動作となるものである。
第３および第４のＦＥＴのゲート端子に局部発振信号を
供給し、ソース端子には高周波信号を供給し、ドレイン
端子から中間周波信号を得るミキサにおいて、ソース端
子に接続されたバランを介して変換損失、混変調特性を
著しく劣化させない様に定電流回路を接続し、局部発振
信号電圧の増加にともなう、交流動作電流の増加をおさ
えるように構成したものであり、これにより低消費電流
動作となるものである。
実施例の説明
以下、本発明の実施例について２図面を参照しながら説
明する。
明する。
第２図は本発明の一実施例に係るダブルバランスドミキ
サ装置の構成図を示すものである。第２図において、ｋ
は定電流回路であシ、端子４に制御電圧を印加すること
で電流値を可変できるように構成されている。定電流回
路には１個のＦＥＴ１２からなシ、そのドレインはバラ
ンＣの端子ｊに接続されている。上記ＦＥＴ１２のソー
スは接地されゲートには抵抗１３を介して端子ｌより制
御電圧がＦＥＴ１２のゲートに印加され、ＦＥＴ１２の
ドレイン電流が一定となり、バランＣを介して上記ダブ
ルバランスドミキサｄのソース電流の和を一定にする。
サ装置の構成図を示すものである。第２図において、ｋ
は定電流回路であシ、端子４に制御電圧を印加すること
で電流値を可変できるように構成されている。定電流回
路には１個のＦＥＴ１２からなシ、そのドレインはバラ
ンＣの端子ｊに接続されている。上記ＦＥＴ１２のソー
スは接地されゲートには抵抗１３を介して端子ｌより制
御電圧がＦＥＴ１２のゲートに印加され、ＦＥＴ１２の
ドレイン電流が一定となり、バランＣを介して上記ダブ
ルバランスドミキサｄのソース電流の和を一定にする。
従って上記ＦＥＴ１ｄ、２’ｄ。
３ｄ 、４ｄのケートバイアス電圧が変化してもソース
電流はほとんど一定であるので、局部発振信号が局部発
振信号入力端子からバランａに入り上記ＦＥＴ１ｄ、２
ｄ、３ｄ、４ｄのゲートに供給され、その電力１０ｄＢ
ｍ 以］二にしても９回路を流れる電流、すなわちダブ
ル・”５ランストミキサｄのソース電流の和は定電流回
路にで設定した電流に対して数ｍＡ以内の増加にとどま
る。高周波信号は高周波信号入力端子ｆよりバランＣを
介してダブルバランスドミキサｄに入る。コンデンサー
０によって定電流回路にと、バランＣとの接続点が高周
波接地されるので定電流回路の影響は無い。
電流はほとんど一定であるので、局部発振信号が局部発
振信号入力端子からバランａに入り上記ＦＥＴ１ｄ、２
ｄ、３ｄ、４ｄのゲートに供給され、その電力１０ｄＢ
ｍ 以］二にしても９回路を流れる電流、すなわちダブ
ル・”５ランストミキサｄのソース電流の和は定電流回
路にで設定した電流に対して数ｍＡ以内の増加にとどま
る。高周波信号は高周波信号入力端子ｆよりバランＣを
介してダブルバランスドミキサｄに入る。コンデンサー
０によって定電流回路にと、バランＣとの接続点が高周
波接地されるので定電流回路の影響は無い。
さらに、上記局部発振信号と混合されて中間周波信号が
得られ、ダブルバランスドミキサｄのドレイン側よりバ
ランｂを通って中間周波信号出力端子ｑより取り出され
る。
得られ、ダブルバランスドミキサｄのドレイン側よりバ
ランｂを通って中間周波信号出力端子ｑより取り出され
る。
以上のように本発明の実施例によれば定電流口（
路を接続したことにより回路を流れる電流の低間流化を
実現している。
実現している。
次に本発明の他の実施例について図面を参照しなから説
明する。
明する。
第３図は本発明の他の実施例に係るダブルバランスドミ
キサ装置の回路構成図を示すものである。
キサ装置の回路構成図を示すものである。
第３図においてばｋは定電流回路であり、２個のＦＥＴ
１６．１７からなる。上記ＦＥＴ１６，１７のゲートは
接続点ｍで互いに接続され、端子ｌより抵抗１８を介し
て接続点ｍに直流電圧が印加されるように構成されてい
る。ＦＥＴ１６，１７のソースは接地され、ドレインは
バランＣの端子１ｊ、２ｊに接続され、その端子１ｊ＋
２ｊはコンデンサ１４．１５で高周波的に接地されてい
るので、高周波信号に対して定電流回路の影響は無い。
１６．１７からなる。上記ＦＥＴ１６，１７のゲートは
接続点ｍで互いに接続され、端子ｌより抵抗１８を介し
て接続点ｍに直流電圧が印加されるように構成されてい
る。ＦＥＴ１６，１７のソースは接地され、ドレインは
バランＣの端子１ｊ、２ｊに接続され、その端子１ｊ＋
２ｊはコンデンサ１４．１５で高周波的に接地されてい
るので、高周波信号に対して定電流回路の影響は無い。
端子ｅに制御電圧を印加するとＦＥＴ１６゜１７のトレ
イン電流が一定となり、バランＣを介して上記ダブルバ
ランスドミキサｄのソース電流の和を一定にする。従っ
て前述の実施例で説明したとおりに２局部発振信号を入
力した時の回路を流れる電流の和は定電流回路にで設定
した電流に対して数ｍＡ以内の増加にとどまる。高周波
信号は高周波信号入力端子ｆよりバランＣを介してダブ
ルバランスドミキサｄに入り２局部発振信号と混合され
、中間周波信号がイ］られ、ダブルバランスドミキサｄ
のドレイン側よりバランｂを通って中間周波信号出力端
子ｑより取り出される。
イン電流が一定となり、バランＣを介して上記ダブルバ
ランスドミキサｄのソース電流の和を一定にする。従っ
て前述の実施例で説明したとおりに２局部発振信号を入
力した時の回路を流れる電流の和は定電流回路にで設定
した電流に対して数ｍＡ以内の増加にとどまる。高周波
信号は高周波信号入力端子ｆよりバランＣを介してダブ
ルバランスドミキサｄに入り２局部発振信号と混合され
、中間周波信号がイ］られ、ダブルバランスドミキサｄ
のドレイン側よりバランｂを通って中間周波信号出力端
子ｑより取り出される。
以上のように本発明の実施例によれば定電流回路を接続
したことにより回路を流り、る定流の低電流化を実現し
ている。なお、Ｊ−、述の実施例では定電流回路を１個
または２個のＦＥＴとしだが、定電流回路はＦＥＴに限
定されるものではなく、定電流という機能を有するもの
であれば何でもよい。
したことにより回路を流り、る定流の低電流化を実現し
ている。なお、Ｊ−、述の実施例では定電流回路を１個
または２個のＦＥＴとしだが、定電流回路はＦＥＴに限
定されるものではなく、定電流という機能を有するもの
であれば何でもよい。
例えばカレントミラー回路を用いることができる。
発明の効果
以上の説明から明らかなように２本発明はダブルバラン
スドミキサのソース側に定電流回路を高周波信号に影響
を与えないように接続する構成をとっているので１例え
ば局部発振信号電力が１０ｄＢｍ の時の変換損失は第
４図に示す通りである。
スドミキサのソース側に定電流回路を高周波信号に影響
を与えないように接続する構成をとっているので１例え
ば局部発振信号電力が１０ｄＢｍ の時の変換損失は第
４図に示す通りである。
同図において、Ｐが従来例、Ｑが本発明の実施例の場合
であり、ドレイン電流が２０ｍＡ以上について、 １ｄ
Ｂ以内の差である。さらに１１％、混変調特性は第６図
に示す通りであり、Ｒが従来例、Ｓが本発明の実施例の
場合である。妨害信号電圧値の差もドレイン電流２０
ｍＡ以上ではｓｄＢ以内であり、第４図、第５図ともに
著しく劣化していない。さらに、直流バイアス電流に対
する局部発振信号入力時の交流動作電流を第６図に示す
。Ｔが従来例、Ｕが本発明の実施例の場合であり、従来
例では交流動作電流が１０〜３０ ｍＡも増加している
が１本発明の場合では１ ｍＡ以内の増加にとどまると
いう優れた効果が得られる。その効果により、低消費電
力のダブルバランスドミキサを実現することができ、Ｉ
Ｃ化する際には有効である。
であり、ドレイン電流が２０ｍＡ以上について、 １ｄ
Ｂ以内の差である。さらに１１％、混変調特性は第６図
に示す通りであり、Ｒが従来例、Ｓが本発明の実施例の
場合である。妨害信号電圧値の差もドレイン電流２０
ｍＡ以上ではｓｄＢ以内であり、第４図、第５図ともに
著しく劣化していない。さらに、直流バイアス電流に対
する局部発振信号入力時の交流動作電流を第６図に示す
。Ｔが従来例、Ｕが本発明の実施例の場合であり、従来
例では交流動作電流が１０〜３０ ｍＡも増加している
が１本発明の場合では１ ｍＡ以内の増加にとどまると
いう優れた効果が得られる。その効果により、低消費電
力のダブルバランスドミキサを実現することができ、Ｉ
Ｃ化する際には有効である。
第１図は従来のダブルバランスドミキサ装置の回路図、
第２図は本発明の一実施例の回路図、第３図は本発明の
他の実施例の回路図、第４図はドレイン電流に対するミ
キサの変換損失を示す特性図、第６図はドレイン電流に
対する１％混変調特性を示す特性図、第６図は直流バイ
アス電流に対する局部発振信号入力時の交流動作電流を
示す特性図である。 １．３，４，５，６，７，９，１０，１１ 。 １４．１５・・・・コンデンサ、２，１３．１８ ・抵
抗、８・・・・チョークコイル、ａ 、ｂ 、ｃ ・−
・・バラン、ｅ・・・・局部発振信号入力端子、ｆ・・
・・高周波信号入力端子、ｑ ・・・中間周波信号出力
端子、ｈ・・・・・ゲートバイアス供給端子、ｉ・・・
・・電源供給端子、ｌ・・・・・直流バイアス電圧供給
端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 ト°しイン４乞ンＬ（ｍＡ） 第５図 第６図 直流パイ７ス肴芳Ｌ（初７υ
第２図は本発明の一実施例の回路図、第３図は本発明の
他の実施例の回路図、第４図はドレイン電流に対するミ
キサの変換損失を示す特性図、第６図はドレイン電流に
対する１％混変調特性を示す特性図、第６図は直流バイ
アス電流に対する局部発振信号入力時の交流動作電流を
示す特性図である。 １．３，４，５，６，７，９，１０，１１ 。 １４．１５・・・・コンデンサ、２，１３．１８ ・抵
抗、８・・・・チョークコイル、ａ 、ｂ 、ｃ ・−
・・バラン、ｅ・・・・局部発振信号入力端子、ｆ・・
・・高周波信号入力端子、ｑ ・・・中間周波信号出力
端子、ｈ・・・・・ゲートバイアス供給端子、ｉ・・・
・・電源供給端子、ｌ・・・・・直流バイアス電圧供給
端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 ト°しイン４乞ンＬ（ｍＡ） 第５図 第６図 直流パイ７ス肴芳Ｌ（初７υ
Claims (3)
- （１）第１．第２．第３および第４の電界効果トランジ
スタのゲート端子に局部発振信号を供給し。 ソース端子には高周波信号を供給し、ドレイン端子から
中間周波信号を得るように構成し、かつ、ソース端子に
バランを介して、局部発振信号電圧の増加にともなう交
流動作電流の増加を抑制するだめの定電流回路を接続し
たことを特徴とするダブルバランスドミキサ装置。 - （２）定電流回路は第１の電界効果トランジスタを使用
し、その第１の電界効果トランジスタのゲート端子に抵
抗を介して直流バイアス電圧を供給し。 定電流を発生させるように構成したことを特徴とする特
許請求の範囲第（１）項記載のダブルバランスドミキサ
装置。 - （３）定電流回路は第１，２の電界効果トランジスタを
使用し、第１の電界効果トランジスタのゲートと第２の
電界効果トランジスタのゲートを接続し、その接続点に
抵抗を介して直流バイアス電圧を供給し、定電流を発生
させるように構成したことを特徴とする特許請求の範囲
第（１）項記載のダブルバランスドミキサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114525A JPS607210A (ja) | 1983-06-24 | 1983-06-24 | ダブルバランスドミキサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114525A JPS607210A (ja) | 1983-06-24 | 1983-06-24 | ダブルバランスドミキサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607210A true JPS607210A (ja) | 1985-01-16 |
| JPH0586684B2 JPH0586684B2 (ja) | 1993-12-14 |
Family
ID=14639931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114525A Granted JPS607210A (ja) | 1983-06-24 | 1983-06-24 | ダブルバランスドミキサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607210A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276781A (ja) * | 1985-09-30 | 1987-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6279674A (ja) * | 1985-10-03 | 1987-04-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4768000A (en) * | 1987-04-13 | 1988-08-30 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
| JPS645211A (en) * | 1987-06-29 | 1989-01-10 | Matsushita Electric Ind Co Ltd | Mixer device |
| JPH0299319U (ja) * | 1989-01-27 | 1990-08-08 | ||
| EP0795954A1 (fr) * | 1996-03-13 | 1997-09-17 | Koninklijke Philips Electronics N.V. | Dispositif incluant un mélangeur en anneau |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144910U (ja) * | 1983-03-16 | 1984-09-27 | パイオニア株式会社 | バランスドミキサ回路 |
-
1983
- 1983-06-24 JP JP58114525A patent/JPS607210A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144910U (ja) * | 1983-03-16 | 1984-09-27 | パイオニア株式会社 | バランスドミキサ回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276781A (ja) * | 1985-09-30 | 1987-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6279674A (ja) * | 1985-10-03 | 1987-04-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4768000A (en) * | 1987-04-13 | 1988-08-30 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
| EP0287321A2 (en) * | 1987-04-13 | 1988-10-19 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
| JPS645211A (en) * | 1987-06-29 | 1989-01-10 | Matsushita Electric Ind Co Ltd | Mixer device |
| JPH0299319U (ja) * | 1989-01-27 | 1990-08-08 | ||
| EP0795954A1 (fr) * | 1996-03-13 | 1997-09-17 | Koninklijke Philips Electronics N.V. | Dispositif incluant un mélangeur en anneau |
| FR2746228A1 (fr) * | 1996-03-13 | 1997-09-19 | Philips Electronics Nv | Dispositif semiconducteur incluant un melangeur en anneau |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0586684B2 (ja) | 1993-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JP2003078355A (ja) | ミキサ回路 | |
| JPH04502539A (ja) | 単一入力／差出力増幅器 | |
| US5148120A (en) | Class-AB push-pull drive circuit | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JPS607210A (ja) | ダブルバランスドミキサ装置 | |
| JPH0155769B2 (ja) | ||
| US4882548A (en) | Low distortion current mirror | |
| US7019565B2 (en) | Methods and systems for fully differential frequency doubling | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| JPS645370Y2 (ja) | ||
| US4431973A (en) | Operational amplifier | |
| JP2981279B2 (ja) | 入出力回路 | |
| JPS59200510A (ja) | 低消費電力増巾器 | |
| Loh et al. | Dynamic range performance of a MOS active attenuator | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JP2836358B2 (ja) | 差動増幅回路 | |
| JP2730489B2 (ja) | 差動増幅回路 | |
| JPS5950604A (ja) | 発振回路 | |
| JP2900678B2 (ja) | 周波数ミキサ回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JPS63276308A (ja) | 差動増幅回路 | |
| JPH0374043B2 (ja) |