JPH0556049B2

JPH0556049B2 -

Info

Publication number: JPH0556049B2
Application number: JP58092065A
Authority: JP
Inventors: Yamato Okashin
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-05-25
Filing date: 1983-05-25
Publication date: 1993-08-18
Also published as: JPS59218036A; DE3419653C2; US4659949A; FR2546692A1; NL192361C; GB2140993A; NL192361B; DE3419653A1; NL8401661A; GB8413269D0; FR2546692B1; CA1210084A; US4629914A; GB2140993B

Description

【発明の詳細な説明】産業上の利用分野この発明は、IC化に好適な位相比較回路に関
する。

背景技術とその問題点 FM受信機のステレオ復調回路においては、
19kHzのパイロツト信号から38kHzのサブキヤリ
ア信号を形成するとき、一般にPLLを使用して
いるが、このPLLは例えば第１図あるいは第２
図に示すように構成されている。

すなわち、これらの図において、VCO１から
76kHzの発振信号が取り出され、この信号が分周
回路２に供給されて38kHzの信号に分周され、こ
の信号が分周回路３に供給されて19kHzで互いに
逆相の矩形波信号±S₃に分周され、この信号±S₃
が位相比較回路４に供給されると共に、信号源５
から互いに逆相のパイロツト信号±S₅が比較回路
４に供給される。そして、比較回路４において、
信号±S₃と±S₅との乗算が行われることにより両
信号は位相比較され、その比較出力がループフイ
ルタ６により直流化されてからアンプ７を通じて
VCO１に制御電圧として供給される。

従つて、分周回路２からはパイロツト信号±S₅
に同期した38kHzの分周信号が得られ、この信号
が端子８にサブキヤリア信号として取り出され
る。

ところが、この場合、第１図のPLLの位相比
較回路４においては、抵抗器R₁，R₂とトランジ
スタQ₁，Q₂のコレクタ・エミツタ間抵抗とによ
る分圧動作を利用して乗算を行つているので、ト
ランジスタQ₁，Q₂のオン抵抗は、十分に小さい
必要があり、このためトランジスタQ₁，Q₂のベ
ース電流（信号±S₃）を大きくする必要がある。
しかし、このベース電流を大きくすると、この
PLLをIC化したとき、そのベース電流の一部が
IC基板に流れ込む欠点がある。

さらに、PLLのループゲインを大きくするに
は、アンプ７の入力端におけるDCオフセツトを
小さくしなければならないが、このためには、相
対的に信号±S₅のレベルを大きくしなければなら
ない欠点もある。

一方、第２図のPLLの比較回路４においては、
常に直流電流を流しておく必要があるので、DC
オフセツトを小さくするために、抵抗器R₃，R₄
の値を等しくする必要がある。しかし、ICでは
抵抗器R₃，R₄の値を等しくすることは困難であ
り、調整を必要としてしまい、これではIC化し
てもその効果が小さくなつてしまう。

発明の目的この発明は、以上の問題点を一掃し、IC化に
適した位相比較回路を提供しようとするものであ
る。

発明の概要このため、この発明においては、位相比較回路
４を例えば第３図に示すように構成する。

実施例すなわち、第３図において、トランジスタQ₁₁
〜Q₁₃のエミツタが接地され、それらのベースが
互いに接続されると共に、トランジスタQ₁₁のコ
レクタに接続されて接地を基準電位点とし、か
つ、トラジスタQ₁₁を入力側とする第１のカレン
トミラー回路１１が構成される。また、トランジ
スタQ₁₄，Q₁₅のエミツタが電源端子T₁₁に接続さ
れ、それらのベースが互いに接続されると共に、
トランジスタQ₁₄のコレクタに接続されて端子
T₁₁を基準電位点とし、かつ、トランジスタQ₁₄
を入力側とする第２のカレントミラー回路１２が
構成され、トランジスタQ₁₄のコレクタはトラン
ジスタQ₁₂のコレクタに接続される。

さらに、トランジスタQ₂₁〜Q₂₃がトランジス
タQ₁₁〜Q₁₃と同様に接続されて第３のカレント
ミラー回路１３が構成されると共に、トランジス
タQ₂₄，Q₂₅がトランジスタQ₁₄，Q₁₅と同様に接
続されて第４のカレントミラー回路１４が構成さ
れ、トランジスタQ₂₄のコレクタがトランジスタ
Q₂₂のコレクタに接続される。

そして、トランジスタQ₁₁，Q₂₁のコレクタに
信号源５が接続されてトランジスタQ₁₁，Q₂₁に
パイロツト信号±S₅がそれぞれ供給される。ただ
し、この場合、＋S₅＝Ｉ＋ｉ −S₅＝Ｉ−ｉＩ：直流分（直流電流）ｉ：交流分（信号電流）とする。

また、トランジスタQ₃₁，Q₃₂のエミツタがト
ランジスタQ₁₃のコレクタに共通に接続され、ト
ランジスタQ₃₁，Q₃₂のコレクタがトランジスタ
Q₃₃，Q₃₄のコレクタにそれぞれ接続されると共
に、トランジスタQ₃₃，Q₃₄のエミツタはトラン
ジスタQ₁₅のコレクタに共通接続される。

さらに、トランジスタQ₄₁〜Q₄₄がトランジス
タQ₂₃，Q₂₅に対してトランジスタQ₃₁〜Q₃₄と同
様に接続されると共に、トランジスタQ₃₁，Q₃₃，
Q₄₁，Q₄₃のベースが互いに接続され、トランジ
スタQ₃₂，Q₃₄，Q₄₂，Q₄₄のベースが互いに接続
され、これらベースに分周回路３から分周信号±
S₃がそれぞれ供給される。なお、このとき、信号
±S₃のデユーテイーレシオは50％とされる。

また、トランジスタQ₃₁，Q₃₃のコレクタと、
トランジスタQ₄₂，Q₄₄のコレクタとが接続され
ると共に、抵抗器R₁₁を通じてバイアス電源E₁₁に
接続される。さらに、同様にトランジスタQ₃₂，
Q₃₄のコレクタと、トランジスタQ₄₁，Q₄₃のコレ
クタとが接続されると共に、抵抗器R₁₂を通じて
電源E₁₁に接続される。

そして、トラジスタQ₃₁〜Q₃₄，Q₄₁〜Q₄₄のコ
レクタと、抵抗器R₁₁，R₁₂との間にループフイ
ルタ６が接続される。

このような構成によれば、カレントミラー回路
１１によりトランジスタQ₁₃のコレクタには電流
（Ｉ＋ｉ）が流れ、さらに、カレントミラー回路
１２によりトランジスタQ₁₅のコレクタにも電流
（Ｉ＋ｉ）が流れる。また、同様に、カレントミ
ラー回路１３，１４によりトランジスタQ₂₃，
Q₂₅のコレクタには電流（Ｉ−ｉ）がそれぞれ流
れる。

そして、今、＋S₃＝“１”、−S₃＝“０”であると
すれば、トランジスタQ₃₁，Q₄₁，Q₃₄，Q₄₄がオ
ン、トランジスタQ₃₃，Q₄₃，Q₃₂，Q₄₂がオフと
なるので、第３図に実線（細線）で示す電流路が
形成され、トランジスタQ₁₅のコレクタ電流はト
ランジスタQ₃₄，Q₄₁を通じてトランジスタQ₂₃に
流れ、トランジスタQ₂₅のコレクタ電流はトラン
ジスタQ₄₄，Q₃₁を通じてトランジスタQ₁₃に流れ
る。しかし、このとき、トランジスタQ₁₅のコレ
クタ電流は（Ｉ＋ｉ）であり、トランジスタQ₂₃
のコレクタ電流は（Ｉ−ｉ）であるからその差の
電流２ｉがトランジスタQ₁₅から抵抗器R₁₂に流
れ込むことになる。また、同様に、トランジスタ
Q₂₅のコレクタ電流は（Ｉ−ｉ）であり、トラン
ジスタQ₁₃のコレクタ電流は（Ｉ＋ｉ）であるか
らその差の電流２ｉが抵抗器R₁₁からトランジス
タQ₁₃に流れ出ることになる。従つて、＋S₃＝
“１”、−S₃＝“０”のときには、抵抗器R₁₂から抵
抗器R₁₁へと実線で示すように信号電流２ｉが流
れる。

一方、＋S₃＝“０”、−S₃＝“１”であるとすれば、
トランジスタQ₃₃，Q₄₃，Q₃₂，Q₄₂がオン、トラ
ンジスタQ₃₁，Q₄₁，Q₃₄，Q₄₄がオフとなるので、
破線で示す電流路が形成され、トランジスタQ₁₅
のコレクタ電流（Ｉ＋ｉ）と、トランジスタQ₂₃
のコレクタ電流（Ｉ−ｉ）との差の電流２ｉが抵
抗器R₁₁に流れ込み、トランジスタQ₂₅のコレク
タ電流（Ｉ−ｉ）と、トランジスタQ₁₃のコレク
タ電流（Ｉ＋ｉ）との差の電流２ｉが抵抗器R₁₂
から流れ出る。従つて、＋S₃＝“０”、−S₃＝“１”
のときには、抵抗器R₁₁から抵抗器R₁₂へと破線
で示すように信号電流２ｉが流れる。

従つて、抵抗器R₁₁，R₁₂の直列回路には、＋S₃
＝“１”、−S₃＝“０”のときと、＋S₃＝“０”、−S₃＝
“１”のときとで、方向が反転する信号電流２ｉ
が流れるのであるから、この抵抗器R₁₁，R₁₂の
直列回路には信号±S₃と±S₅と乗算出力電圧、す
なわち、位相比較出力電圧が得られることにな
る。

なお、このとき、抵抗器R₁₁，R₁₂には直流電
流は流れないので、アンプ７の入力端の電位は、
電源E₁₁の電圧に等しくなる。すなわち、電源E₁₁
は、アンプ７の入力端の直流電位を決定するだけ
であり、アンプ７の非反転入力端及び反転入力端
の直流電位は互いに等しくなる。

こうして、この発明によれば、信号±S₃と±S₅
との位相比較が行われるが、この場合、特にこの
発明によれば、第３図の接続における上下がバラ
ンスしているので、抵抗器R₁₁，R₁₂は直流電流
が流れず、たとえバランスがくずれてもこれは小
さいので、抵抗器R₁₁，R₁₂に流れる直流電流は
極めて微小である。従つて抵抗器R₁₁，R₁₂に精
度を必要としないと共に、他は対称的に接続され
たトランジスタだけなので、IC化が容易であり、
調整も不要である。

また、基本的に電流動作なので、電源電圧Vcc
が低くても動作が可能であり、実験によれば、
Vcc＝1.8Vでも十分満足に動作した。

さらに、直流電流Ｉが第２図の比較回路と同一
とすると、出力電流は２倍であり、しかも、抵抗
器R₁₁，R₁₂の値を大きくすれば、比較出力電圧
を大きくすることができ、すなわち、比較感度を
高くすることができる。

また、第２図の比較回路では、比較出力電圧を
大きくするために、抵抗器R₃，R₄の値を大きく
すると、電源電圧を高くしなければならないが、
この発明によれば、抵抗器R₁₁，R₁₂は信号電流
２ｉしか流れないので、低い電源電圧Vccで大き
な比較出力電圧を得ることができる。

さらに、アンプ７にDCオフセツトを与えるこ
とがないので、PLLのループゲインを高くする
ことができる。

また、NPNトランジスタに比べPNPトランジ
スタの特性をより等しくすれば、それだけ性能を
向上させることができる。

なお、上述において、トランジスタQ₁₃，Q₂₃
またはQ₁₅，Q₂₅のコレクタ電流を直流Ｉだけと
してもよい。

発明の効果無調整でよく、IC化に好適であると共に、位
相比較感度が高い。また、低電圧で動作でき、し
かも、位相比較出力にDCオフセツトを含まない。

【図面の簡単な説明】

第１図、第２図はこの発明を説明するための
図、第３図はこの発明の一例の接続図である。１１〜１４はカレントミラー回路である。

Claims

【特許請求の範囲】

１第１〜第４のトランジスタQ₁₃，Q₁₅，Q₂₃，
Q₂₅と第５〜第12のトランジスQ₃₁〜Q₃₄，Q₄₁〜
Q₄₄とを有し、上記第１のトランジスタQ₁₃のコ
レクタは上記第５及び第６のトランジスタQ₃₁，
Q₃₂のエミツタに共通接続され、上記第２のトラ
ンジスタQ₁₅のコレクタは上記第７及び第８のト
ランジスタQ₃₃，Q₃₄のエミツタに共通接続され、
上記第３のトランジスタQ₂₃のコレクタは上記第
９及び第10のトランジスタQ₄₁，Q₄₂のエミツタ
に共通接続され、上記第４のトランジスタQ₂₅の
コレクタは上記第11及び第12のトランジスタ
Q₄₃，Q₄₄のエミツタに共通接続され、上記第５、
第７、第９、第11のトランジスタQ₃₁，Q₃₃，
Q₄₁Q₄₃のベースが互いに接続され、上記第６、
第８、第10、第12のトランジスタQ₃₂，Q₃₄，
Q₄₂，Q₄₄のベースが互いに接続されると共に、
これら互いに接続された２組のベース間に第１の
信号S₃が供給され、上記第５、第７、第10、第12
のトランジスタQ₃₁，Q₃₃，Q₄₂，Q₄₄のコレクタ
が互いに接続されると共に、第１の抵抗器R₁₁を
通じてバイアス電源E₁₁に接続され、上記第６、
第８、第９、第11のトランジスタQ₃₂，Q₃₄，
Q₄₁，Q₄₃のコレクタが互いに接続されると共に、
第２の抵抗器R₁₂を通じて上記バイアス電源E₁₁に
接続され、上記第１〜第４のトランジスタQ₁₃，
Q₁₅，Q₂₃，Q₂₅のコレクタに互いに等しい直流電
流Ｉが流されると共に、これら第１〜第４のトラ
ンジスタQ₁₃，Q₁₅，Q₂₃，Q₂₅のコレクタの少な
くとも１つに第２の信号S₅の電流ｉが流されて上
記第１及び第２の抵抗器R₁₁，R₁₂に上記第１及
び第２の信号電流S₃、S₅の位相比較出力が取り出
される位相比較回路。