JPH0349462Y2

JPH0349462Y2 -

Info

Publication number: JPH0349462Y2
Application number: JP5969684U
Authority: JP
Priority date: 1984-04-23
Filing date: 1984-04-23
Publication date: 1991-10-22
Also published as: JPS60172416U

Description

【考案の詳細な説明】 (イ) 産業上の利用分野本考案は、オフセツト電流の少い増幅器に関す
るもので、特にPLL（フエーズ・ロツクド・ルー
プ）回路のVCO（電圧もしくは電流制御発振器）
の発振周波数を制御する為の直流増幅器に用いて
好適な増幅器に関するものである。 (ロ) 従来技術従来、FMステレオマルチプレツクス段におい
ては、38KHzステレオサブキヤリアを再生する為
にPLL回路が用いられている。第１図は、その
様なマルチプレツクス段を示す回路ブロツク図
で、入力端子１に印加されるステレオコンポジツ
ト信号中の19KHzステレオパイロツト信号は、位
相比較器２において、VCO３の発振出力信号を
分周して得られる19KHz信号と位相比較され、位
相差に応じた信号がローパスフイルタ４及び直流
増幅器５を介して前記VCO３に印加される。そ
の為、PLL回路が前記パイロツト信号にロツク
し、前記VCO３の発振周波数が前記パイロツト
信号の周波数に同期したものとなる。通常の場
合、前記VCO３は76KHzで発振しているので、
第１分周器６で分周して38KHz信号を発生させる
とともに、第２分周器７で更に分周して19KHz信
号を発生させている。そして、前記38KHz信号は
デコーダ８に印加され、該デコーダ８の出力端子
９及び１０に左右ステレオ信号が発生する。とこ
ろで、前記直流増幅器５がオフセツト電流を有す
ると、該オフセツト電流がVCO３に供給され、
該VCO３の発振周波数が変動したり、前記VCO
３の温度安定度が悪化するので、前記直流増幅器
５はオフセツト電流を持たないことが望ましい。オフセツト電流を低減した直流増幅器として
は、第２図に示す如きものが知られている。この
直流増幅器は、昭和56年10月１日に発行された
「′82三洋半導体ハンドブツクモノリシツクバイポ
ーラ集積回路編」第307頁に記載されているもの
で、第１及び第２トランジスタ１１及び１２と定
電流トランジスタ１３とによつて構成される差動
増幅回路１４の出力電流を、第３及び第４トラン
ジスタ１５及び１６から成る電流反転回路１７で
取り出すとともに、電流吸引トランジスタ１８を
配置して前記電流反転回路１７から発生するオフ
セツト電流を吸引する様にしたものである。第２
図において、定電流トランジスタ１３のコレクタ
電流をI₀とすれば、無入力時の第１及び第２トラ
ンジスタ１１及び１２のコレクタ電流はそれぞれ
I₀／２となり、電流反転回路１７の第４トランジスタ１６のコレクタ電流もI₀／２となる。その時、電流吸引トランジスタ１８のエミツタ面積を定電流
トランジスタ１３のエミツタ面積の1/2に設定す
れば、前記電流吸引トランジスタ１８のコレクタ
電流がI₀／２となるので、前記第４トランジスタ１６のコレクタ電流はすべて前記電流吸引トランジ
スタ１８に吸引され、出力端子１９に出力電流が
発生せず、オフセツト電流の無い直流増幅器が得
られる。しかして、入力端子２０及び２１間に入
力電圧△Ｖが印加され、第１トランジスタ１１の
コレクタ電流がI₀／２−△Ｉ、第２トランジスタ１２のコレクタ電流がI₀／２＋△Ｉに変化したとすれば、前記第２トランジスタ１２のコレクタ電流が
電流反転回路１７で反転され、第４トランジスタ
１６のコレクタ電流もI₀／２＋△Ｉとなる。その為、出力端子１９には、入力電圧に応じた△Ｉの出力
電流が発生する。従つて、第２図の増幅器は、オ
フセツト電流の低減された直流増幅器と言うこと
が出来る。第３図は、オフセツト電流が低減された別の直
流増幅器を示すもので、前記「′82三洋半導体ハ
ンドブツクモノリシツクパイポーラ集積回路編」
第326頁に記載されているものである。しかして、
第３図の増幅器においては、差動増幅回路１４の
第１及び第２トランジスタ１１及び１２のコレク
タ間に第１及び第２正帰還トランジスタ２２及び
２３により正帰還をかけて電流利得を大としてお
り、正帰還による利得をＡ、定電流源２４に流れ
る電流をI₀とすれば、入力端子２０及び２１間に
入力電圧△Ｖが印加されたとき、第１及び第２ト
ランジスタ１１及び１２のコレクタ電流は、I₀／２ −Ａ△Ｉ及びI₀／２＋Ａ△Ｉとなる。そして、第１トランジスタ１１のコレクタ電流I₀／２−Ａ△Ｉは、第３及び第４トランジスタ２５及び２６から成る
第１電流反転回路２７で反転され、更に第５及び
第６トランジスタ２８及び２９から成る第２電流
反転回路３０で反転されるから、電流吸引トラン
ジスタとなる前記第６トランジスタ２９のコレク
タ電流は、I₀／２−Ａ△Ｉとなり、第２トランジスタ１２のコレクタ電流I₀／２＋Ａ△Ｉは、第７及び第８トランジスタ３１及び３２から成る第３電流
反転回路３３で反転されるから、前記第８トラン
ジスタ３２のコレクタ電流はI₀／２＋Ａ△Ｉとなる。従つて、出力端子１９には2A△Ｉの出力電流が
得られ、かつオフセツト電流は発生しない。しかしながら、厳密に言うと、第２図及び第３
図の増幅器は、各電流反転回路の不整合に起因す
るオフセツト電流を未だ発生するという欠点があ
つた。例えば、第２図の増幅器においては、電流
反転回路１７を構成するPNP型の第４トランジ
スタ１６のコレクタと、NPN型の電流吸引トラ
ンジスタ１８のコレクタを接続し、その接続点に
出力端子１９を接続して出力電流を得ている為、
前記出力端子１９の電位が定まらず、電流反転回
路１７の第３トランジスタ１５に流れる電流が第
４トランジスタ１６に正確に伝達されず、その結
果オフセツト電流を生じていた。また第３図の増
幅器においても、同様の理由でオフセツト電流が
生じ、更に第３図の増幅器は、正帰還をかけて利
得を増大させている為、第３電流反転回路３３の
不整合がオフセツト電流に与える影響が一層大と
なるという欠点があつた。 (ハ) 考案の目的本考案は、上述の点に鑑み成されたもので、オ
フセツト電流が十分に小なる増幅器を提供せんと
するものである。 (ニ) 考案の構成本考案に係る増幅器は、差動増幅回路の出力端
と電流反転回路の入力端との間に挿入された第１
のトランジスタと、前記電流反転回路の出力端と
出力端子との間に挿入された第２のトランジスタ
と、該第２のトランジスタのコレクタから発生す
るオフセツト電流を吸引する電流吸引回路とによ
つて構成される。 (ホ) 実施例第４図は、本考案の一実施例を示す回路図で、
３４はエミツタが共通接続された第１及び第２ト
ランジスタ３５及び３６と、該第１及び第２トラ
ンジスタ３５及び３６の共通エミツタにコレクタ
が接続された定電流トランジスタ３７とから成る
差動増幅回路、３８はダイオード接続された第３
トランジスタ３９と、該第３トランジスタ３９と
ベース及びエミツタが共通接続された第４トラン
ジスタ４０とから成る電流反転回路、４１はダイ
オード接続されエミツタが前記第３トランジスタ
３９のコレクタに、コレクタが前記第２トランジ
スタ３６のコレクタに接続された第５トランジス
タ、４２はエミツタが前記第４トランジスタ４０
のコレクタに、ベースが第５トランジスタ４１の
ベースに、コレクタが出力端子４３に接続された
第６トランジスタ、及び４４はベースが前記定電
流トランジスタ３７のベースに接続され、コレク
タが前記第６トランジスタ４２のコレクタに接続
された電流吸引トランジスタである。尚、第５及び第６トランジスタ４１及び４２
は、第３及び第４トランジスタ３９及び４０の関
係と同様、電流反転回路を構成しており、前記第
５及び第６トランジスタ４１及び４２のコレクタ
電流は、ほぼ等しくなる。定電流トランジスタ３７に流れる電流をI₀、前
記定電流トランジスタ３７と電流吸引トランジス
タ４４のエミツタ面積比を２：１とすれば、前記
電流吸引トランジスタ４４に流れる吸引電流は
I₀／２となる。一方、無信号時において、差動増幅回路３４の第１及び第２トランジスタ３５及び３
６のコレクタ電流は、等しくI₀／２となり、前記第２トランジスタ３６のコレクタ電流I₀／２が電流反転回路３８の第３トランジスタ３９及び第５トラ
ンジスタ４１に流れる。その時、第５及び第６ト
ランジスタ４１及び４２が配置されている為、電
流反転回路３８の第４トランジスタ４０のコレク
タ電位が第３トランジスタ３９のコレクタ電位と
等しくV_CC−V_BE（ただし、V_CCは電源電圧、V_BEは
トランジスタのベース・エミツタ間立上り電圧）
となり、前記第４トランジスタ４０のエミツタ・
コレクタ間電圧がV_BEに固定される。従つて、電
流反転回路３８の整合度合が改善され、第４トラ
ンジスタ４０及び第６トランジスタ４２に流れる
電流が第２トランジスタ３９及び第５トランジス
タ４１に流れる電流と同様I₀／２になる。従つて、第６トランジスタ４２のコレクタ電流と電流吸引
トランジスタ４４のコレクタ電流とが等しくな
り、出力端子４３にオフセツト電流が発生しな
い。第５図は、本考案の別の実施例を示すもので、
第１及び第２トランジスタ３５及び３６を含む差
動増幅回路３４と、該差動増幅回路３４のコレク
タ間に接続された第３、第４、第５及び第６トラ
ンジスタ４５，４６，４７及び４８から成る正帰
還回路４９と、前記第３トランジスタ４５及び該
第３トランジスタ４５とベース及びエミツタが共
通接続された第７トランジスタ５０から成る第１
電流反転回路５１と、前記第６トランジスタ４８
及び該第６トランジスタ４８とベース及びエミツ
タが共通接続された第８トランジスタ５２から成
る第２電流反転回路５３と、前記第２トランジス
タ３６のコレクタと前記第３トランジスタ４５の
コレクタとの間に挿入されたダイオード接続型の
第９トランジスタ５４と、前記第７トランジスタ
５０のコレクタと出力端子４３との間に挿入さ
れ、ベースが前記第９トランジスタ５４のベース
と共通接続された第10トランジスタ５５と、第11
及び第12トランジスタ５６及び５７から成り、前
記第８トランジスタ５２のコレクタ電流に応じ
て、前記第10トランジスタ５５のコレクタ電流を
吸引する電流吸引回路５８と、前記第１トランジ
スタ３５のコレクタと前記第６トランジスタ４８
のコレクタとの間に挿入されたダイオード接続型
の第13トランジスタ５９と、前記第８トランジス
タ５２のコレクタと前記第11トランジスタ５６の
コレクタとの間に挿入され、ベースが前記第13ト
ランジスタ５９のベースと共通接続された第14ト
ランジスタ６０とによつて構成されている。いま、定電流源６１に流れる電流をI₀とすれ
ば、無信号時において、差動増幅回路３４を構成
する第１及び第２トランジスタ３５及び３６のコ
レクタ電流は等しくI₀／２になる。その時、発振防止の為、第３トランジスタ４５と第４トランジス
タ４６とのエミツタ面積比、及び第６トランジス
タ４８と第５トランジスタ４７とのエミツタ面積
比を１：0.6としてあるので、第３トランジスタ
４５、第９トランジスタ５４、第４トランジスタ
４８及び第13トランジスタ５９には、それぞれ
５／16I₀の電流が流れる。そして、第４図の場合と同様、第７トランジスタ５０のエミツタ・コレク
タ間電圧は、第９及び第10トランジスタ５４及び
５５によりV_BEに固定され、第８トランジスタ５
２のエミツタ・コレクタ間電圧も第13及び第14ト
ランジスタ５９及び６０によりV_BEに固定される
から、前記第７及び第８トランジスタ５０及び５
２に流れる電流も５／16I₀となる。前記第７トランジスタ５０のコレクタ電流５／16I₀は、第10トランジスタ５５のコレクタから出力端子４３に供給さ
れ、前記第８トランジスタ５２のコレクタ電流
５／16I₀は、第14トランジスタ６０を介し、更に電流吸引回路５８で反転されるから、第12トランジ
スタ５７は、５／16I₀の電流を出力端子４３から吸引する。従つて、第５図の回路においても、出力
端子４３にオフセツト電流が生じない。第６図は、本考案の更に別の実施例を示す回路
図である。第６図において、第５図と異る点は、
第１及び第２出力端子６２及び６３を設け、互い
に逆相の２出力を得る点、電流吸引回路５８を構
成する第１及び第２電流吸引トランジスタ６４及
び６５の吸引電流をI₀／２に固定している点、及び第７トランジスタ５０と並列に第15トランジスタ
６６を設けるとともに、第８トランジスタ５２と
並列に第16トランジスタ６７を設けた点にある。
しかして、第３トランジスタ４５と第15トランジ
スタ６６のエミツタ面積比及び第６トランジスタ
４８と第16トランジスタ６７のエミツタ面積比
は、等しく１：0.6に設定してあるので、第10ト
ランジスタ５５及び第14トランジスタ６０のコレ
クタ電流がI₀／２になる。尚、第４乃至第６図の説明において、ベース電
流に起因するオフセツト電流は、その値が微少な
る為無視したが、前記ベース電流が問題となる場
合には、第４乃至第６図に使用されている電流反
転回路のベース電流を吸引する為のトランジスタ
を設ける等、従来から知られている様々な手段に
より、前記ベース電流の影響力の減少を計ること
が出来る。 (ヘ) 考案の効果以上述べた如く、本考案に依れば、差動増幅回
路の出力端と電流反転回路の入力端との間に第１
のトランジスタを、前記電流反転回路の出力端と
出力端子との間に第２のトランジスタを配置し、
前記第１及び第２のトランジスタのベース同志を
接続しているので、前記電流反転回路の出力端の
電位が固定され、前記電流反転回路の不整合に起
因するオフセツト電流が発生しなくなるという利
点が得られる。また、本考案に係る増幅器を、PLL回路の
VCOを制御する為の直流増幅器として用いれば、
発振周波数が変化せず、温度変化に対して安定な
PLL回路を得ることが出来る。

【図面の簡単な説明】

第１図は、本考案の説明に供する為の回路ブロ
ツク図、第２図及び第３図は従来の増幅器を示す
回路図、第４図は本考案の一実施例を示す回路
図、第５図は本考案の別の実施例を示す回路図、
及び第６図は本考案の更に別の実施例を示す回路
図である。主な図番の説明、３４……差動増幅回路、３８
……電流反転回路、４１，４２……トランジス
タ、４４……電流吸引トランジスタ。

Claims

【実用新案登録請求の範囲】

差動増幅回路と、該差動増幅回路の出力電流を
反転して出力端子に供給する電流反転回路と、該
電流反転回路のオフセツト電流を吸引する電流吸
引回路とから成る増幅器において、前記差動増幅
回路の出力端と前記電流反転回路の入力端との間
に第１のトランジスタを挿入するとともに、前記
電流反転回路の出力端と出力端子との間にベース
が前記第１のトランジスタのベースに接続された
第２のトランジスタを挿入し、前記第１及び第２
トランジスタを電流反転回路構成とすることによ
り、前記第２のトランジスタのコレクタ電流と前
記電流吸引回路の吸引電流を等しくして、出力端
子にオフセツト電流が発生するのを防止したこと
を特徴とする増幅器。