JP3326635B2 - アンプ回路 - Google Patents

アンプ回路

Info

Publication number
JP3326635B2
JP3326635B2 JP8322593A JP8322593A JP3326635B2 JP 3326635 B2 JP3326635 B2 JP 3326635B2 JP 8322593 A JP8322593 A JP 8322593A JP 8322593 A JP8322593 A JP 8322593A JP 3326635 B2 JP3326635 B2 JP 3326635B2
Authority
JP
Japan
Prior art keywords
transistor
current
base
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8322593A
Other languages
English (en)
Other versions
JPH06303053A (ja
Inventor
清一 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8322593A priority Critical patent/JP3326635B2/ja
Priority to US08/094,893 priority patent/US5432477A/en
Priority to KR1019930014563A priority patent/KR100293901B1/ko
Publication of JPH06303053A publication Critical patent/JPH06303053A/ja
Application granted granted Critical
Publication of JP3326635B2 publication Critical patent/JP3326635B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信用やVTR用など
の信号処理ICなどに適用されるアンプ回路に関するも
のである。
【0002】
【従来の技術】一対の入力信号の積に比例する正確な出
力を得る掛け算回路として、ギルバートアンプ回路が知
られている。ギルバートアンプ回路は、トランジスタと
抵抗素子だけで構成できるため、IC化に適しており、
多くはAMやFMなどの変復調、周波数変換、位相同期
ループ(PLL)の位相比較器などとして用いられ、こ
れらの回路を必要とする通信用やVTR用などの信号処
理ICに採用されている。
【0003】図2は、従来のギルバートアンプ回路の基
本構成を示す回路図である。図2において、Q1 〜Q6
はnpn形トランジスタ(以下、単にトランジスタとい
う)、E1 〜E3 は定電圧源、VINは信号源、IE01
E02 ,IE1は定電流源、RINは抵抗値RINV の抵抗素
子、RS は信号源インピーダンス、rb はトランジスタ
1 のベースコンタクト抵抗、RL1,RL2は抵抗値RL
の負荷用抵抗素子、VCCは電源電圧をそれぞれ示してい
る。
【0004】トランジスタQ1 のベースはrb ,Rs
介して信号源VINに接続され、エミッタは定電流源I
E01 に接続され、コレクタはトランジスタQ3 のエミッ
タに接続されている。トランジスタQ2 のベースは信号
源VINと定電圧源E1 との接続中点に接続され、エミッ
タは定電流源IE02 に接続され、コレクタはトランジス
タQ4 のエミッタに接続されている。また、トランジス
タQ1 のエミッタとトランジスタQ2 のエミッタとの間
に抵抗素子RINが接続されている。トランジスタQ3
よびQ4 のベースはそれぞれ定電圧源E2 に接続され、
コレクタはそれぞれ定電圧源E3 に接続されている。
【0005】トランジスタQ5 のベースはトランジスタ
1 のコレクタとトランジスタQ3のエミッタとの接続
中点に接続され、エミッタはトランジスタQ6 のエミッ
タに接続され、これらエミッタ同士の接続中点は定電流
源IE1に接続され、コレクタは抵抗素子RL1を介して電
源電圧VCCに接続されている。トランジスタQ6 のベー
スはトランジスタQ2 のコレクタとトランジスタQ4
エミッタとの接続中点に接続され、コレクタは抵抗素子
L2を介して電源電圧VCCに接続されている。
【0006】このような構成において、信号源VINによ
る信号ΔVINがトランジスタQ1 のベースに供給され、
定電圧源E1 による所定レベルの電圧がトランジスタQ
2 のベースに供給されると、トランジスタQ1 のコレク
タ側には電流(I0 +ΔI0)が現れ、トランジスタQ
2 のコレクタ側には電流(I0 −ΔI0 )が現れる。
【0007】トランジスタQ1 のコレクタ側に現れた電
流(I0 +ΔI0 )は、出力段のトランジスタQ5 のベ
ースに供給され、トランジスタQ2 のコレクタ側に現れ
た電流(I0 −ΔI0 )は、トランジスタQ6 のベース
に供給される。トランジスタQ5 およびQ6 のエミッタ
には、電流2I1 を供給する定電流源IE1が接続されて
いることから、トランジスタQ5 のコレクタ側には電流
(I1−ΔI1 )が現れ、トランジスタQ6 のコレクタ
側には電流(I1 +ΔI1 )が現れる。
【0008】この回路では、トランジスタQ5 のコレク
タ側から(I1 −ΔI1 )・RL なる信号OUTが出力
される。このギルバートアンプ回路のゲインGは、次式
に示すようになる。 G=(I1 ・RL )/(I0 ・RINV ) …(1)
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来のギルバートアンプ回路では、エミッタ接地型入
力の回路構成となっているため、トランジスタQ1 のコ
レクタ・ベース間容量C CBおよびベース・エミッタ間容
量CBEの影響を受けることになり、次式に示すように、
周波数特性Fの向上を図れない。 F={(RS + rb ) //rπ}・{CBE+[1+(re /(2re + RIN))CCB] } …(2) ただし、rπはトランジスタQ1 の入力インピーダンス
を表している。
【0010】また、トランジスタQ1 のコレクタ・ベー
ス間容量CCBの影響により、高周波帯域になるとトラン
ジスタQ1 のベース側の正信号とコレクタ側の負信号と
が干渉する。その結果、出力信号OUTの波形が歪み、
広帯域まで伸ばすことができないという問題がある。
【0011】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、回路構成の複雑化を招くことな
く周波数特性の向上を図れるアンプ回路を提供すること
にある。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、コレクタおよびベースが第1の電流源
に接続された第1および第2のトランジスタと、差動対
を構成する第3および第4のトランジスタと、を有し、
上記第1のトランジスタのエミッタが第2の電流源に接
続され、上記第2のトランジスタのエミッタが電圧源に
接続され、上記第1のトランジスタと第2の電流源との
接続中点に所定の信号が入力され、上記第3のトランジ
スタのベースが上記第1のトランジスタと第2の電流源
との接続中点に接続され、上記第4のトランジスタのベ
ースが上記第2のトランジスタと電圧源との接続中点に
接続されている。
【0013】
【0014】
【作用】本発明によれば、たとえば第1の電流源の供給
電流を2I0 、第2の電流源の供給電流をI0 とする
と、第1のトランジスタと第2の電流源との接続中点に
所定の信号が入力されていない場合には、第1および第
2のトランジスタのエミッタ側には等しい電流I0 が流
れる。ここで、たとえば、第1のトランジスタと第2の
電流源との接続中点に所定の信号電流ΔI0 が入力され
ると、第1のトランジスタのエミッタ側には(I0 −Δ
0 )なる電流が現れ、第2のトランジスタのエミッタ
側には(I0 +ΔI0)なる電流が現れる。
【0015】また、本発明によれば、第1のトランジス
タと第2の電流源との接続中点に所定の信号電流ΔI0
が入力された結果、第1のトランジスタのエミッタ側に
現れた電流(I0 −ΔI0 )は第3のトランジスタのベ
ースに供給され、第2のトランジスタのエミッタ側に現
れた電流(I0 +ΔI0 )は第4のトランジスタのベー
スに供給される。ここで、たとえば第3のトランジスタ
および第4のトランジスタによる差動対が電流2I1
供給する電流源に接続されているとすると、第3のトラ
ンジスタのコレクタ側には(I1 +ΔI1 )なる電流が
現れ、第4のトランジスタのコレクタ側には(I1 −Δ
1 )なる電流が現れる。
【0016】
【実施例】図1は、本発明に係るギルバートアンプ回路
の一実施例を示す回路図であって、従来例を示す図2と
同一構成部分は同一符号をもって表す。すなわち、
5 ,Q6 ,Q10,Q11はトランジスタ(npn形)、
1 ,E4は定電圧源、VINは信号源、IE01
E03 ,IE1は定電流源、RINは抵抗値R INV の抵抗素
子、RL1,RL2は抵抗値RL の負荷用抵抗素子、VCC
電源電圧をそれぞれ示している。
【0017】本回路は、従来回路のエミッタ接地型入力
ではなく、ベース接地型入力の回路構成となっている。
以下に、本回路における各素子の接続関係について説明
する。
【0018】トランジスタQ10のエミッタは定電流源I
E01 およびトランジスタQ5 のベースに接続されるとと
もに、抵抗素子RINを介して信号源VINに接続され、ベ
ースはトランジスタQ11のベースに接続され、コレクタ
はトランジスタQ11のコレクタおよび定電流源IE03
接続されている。トランジスタQ11のベースはそのコレ
クタとトランジスタQ10のコレクタとの接続中点に接続
され、エミッタは定電圧源E4 およびトランジスタQ6
のベースに接続されている。
【0019】また、定電流源IE01 は電流I0 を供給
し、定電流源IE03 は電流2I0 を供給し、定電流源I
E1は電流1 を供給する。また、本回路では、トラン
ジスタQ6 のコレクタと抵抗素子RL2との接続中点によ
り出力端TOUT が構成され、出力信号OUTが出力され
る。
【0020】次に、上記構成による動作を説明する。信
号源VINによる信号ΔVINが出力されると、抵抗素子R
INを介して電流ΔI 0 がノードND1 に流れ込む。これ
により、トランジスタQ10のエミッタ側に電流(I0
ΔI0 )が現れ、トランジスタQ11のエミッタ側に電流
(I0 +ΔI0 )が現れる。
【0021】トランジスタQ10のエミッタ側に現れた電
流(I0 −ΔI0 )は、出力段のトランジスタQ5 のベ
ースに供給され、トランジスタQ11のエミッタ側に現れ
た電流(I0 +ΔI0 )は、トランジスタQ6 のベース
に供給される。トランジスタQ5 およびQ6 のエミッタ
には、電流2I1 を供給する定電流源IE1が接続されて
いることから、トランジスタQ5 のコレクタ側には電流
(I1+ΔI1 )が現れ、トランジスタQ6 のコレクタ
側には電流(I1 −ΔI1 )が現れる。その結果、本回
路からは(I1 −ΔI1 )・RL なる信号OUTが出力
される。
【0022】本回路のゲインを求めると、以下のように
なる。すなわち、本回路はトランジスタQ10,Q11,Q
5 ,Q6 を用いたギルバートアンプ回路であることか
ら、次式のような関係が成り立つ。 (I0 −ΔI0 )・(I1 +ΔI1 )=(I0 +ΔI0 )・(I1 −ΔI1 ) …(3) この(3) 式を展開し、整理すると次式のようになる。 I1 ・ΔI0 =I0 ・ΔI1 …(4) これにより、本回路のゲインは、次式のように求まる。 ΔVOUT /ΔVIN=(ΔI1 ・RL )/(ΔI0 ・RINV ) =(I1 ・RL )/(I0 ・RINV ) …(5) この(5) 式は、従来回路のゲインを示す(1) 式と同じ値
になっている。
【0023】また、本回路の周波数特性Fは、次式に示
すようになる。 F=re ・CBE …(6) ただし、re はトランジスタQ10のエミッタ抵抗を表し
ている。(6) 式からわかるように、本ギルバートアンプ
回路は、従来回路のようにエミッタ接地型入力ではな
く、ベース接地型入力の回路構成となっていることか
ら、トランジスタのコレクタ・ベース間容量CCBの影響
を受けることがなく、周波数特性を向上できる。
【0024】実際に、上述の(6) 式を従来回路の周波数
特性を示す(2) 式と比較すると、 {(RS + rb ) //rπ}≫re {CBE+[1+(re /(2re + RIN))CCB) }≫CBE であることから、 (2)式≫(6)式 となる。すなわち、本回路は、従来回路より周波数特性
を大幅に向上できる。
【0025】以上説明したように、本実施例によれば、
ギルバートアンプ回路をベース接地型入力の回路構成と
したので、簡単な構成で周波数特性の大幅な向上を図れ
る利点がある。
【0026】
【発明の効果】以上説明したように、本発明によれば、
回路の複雑化を招くことなく周波数特性の向上を図れる
利点がある。
【図面の簡単な説明】
【図1】本発明に係るギルバートアンプ回路の一実施例
を示す回路図である。
【図2】従来のギルバートアンプ回路の構成例を示す回
路図である。
【符号の説明】 Q5 ,Q6 ,Q10,Q11…npn形トランジスタ E1 ,E4 …定電圧源 VIN…信号源 IE01 ,IE03 ,IE1…定電流源 RIN…抵抗素子 RL1,RL2…負荷用抵抗素子 VCC…電源電圧

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 コレクタおよびベースが第1の電流源に
    接続された第1および第2のトランジスタと、 差動対を構成する第3および第4のトランジスタと、を
    有し、 上記第1のトランジスタのエミッタが第2の電流源に接
    続され、上記第2のトランジスタのエミッタが電圧源に
    接続され、 上記第1のトランジスタと第2の電流源との接続中点に
    所定の信号が入力され、 上記第3のトランジスタのベースが上記第1のトランジ
    スタと第2の電流源との接続中点に接続され、 上記第4のトランジスタのベースが上記第2のトランジ
    スタと電圧源との接続中点に接続されているアンプ回
    路。
JP8322593A 1992-07-31 1993-04-09 アンプ回路 Expired - Lifetime JP3326635B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8322593A JP3326635B2 (ja) 1993-04-09 1993-04-09 アンプ回路
US08/094,893 US5432477A (en) 1992-07-31 1993-07-22 Wide frequency range amplifier apparatus
KR1019930014563A KR100293901B1 (ko) 1992-07-31 1993-07-29 광범위주파수증폭장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8322593A JP3326635B2 (ja) 1993-04-09 1993-04-09 アンプ回路

Publications (2)

Publication Number Publication Date
JPH06303053A JPH06303053A (ja) 1994-10-28
JP3326635B2 true JP3326635B2 (ja) 2002-09-24

Family

ID=13796381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8322593A Expired - Lifetime JP3326635B2 (ja) 1992-07-31 1993-04-09 アンプ回路

Country Status (1)

Country Link
JP (1) JP3326635B2 (ja)

Also Published As

Publication number Publication date
JPH06303053A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
JPS6245724B2 (ja)
US4442400A (en) Voltage-to-current converting circuit
JPS6155288B2 (ja)
US7024448B2 (en) Multiplier
JP3326635B2 (ja) アンプ回路
JPH0450765B2 (ja)
US4017749A (en) Transistor circuit including source voltage ripple removal
JPS6213844B2 (ja)
JPH0527282B2 (ja)
JPS6315766B2 (ja)
JP3507530B2 (ja) 対数変換回路
JPH06101671B2 (ja) 電圧比較回路
JPS641785Y2 (ja)
JPS62161204A (ja) 増幅装置
JPH0513051Y2 (ja)
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JPS6121857Y2 (ja)
JPH0347010B2 (ja)
JPS6222284B2 (ja)
JPH077894B2 (ja) 電圧制御増幅器
SU1626327A1 (ru) Дифференциальный усилитель
JPH0115224Y2 (ja)
JPS6155805B2 (ja)
JPH0680997B2 (ja) 掛算回路
JPH09232886A (ja) 差動増幅器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11