JPS5847108B2 - ステレオ復調装置の同期検波回路 - Google Patents
ステレオ復調装置の同期検波回路Info
- Publication number
- JPS5847108B2 JPS5847108B2 JP50138415A JP13841575A JPS5847108B2 JP S5847108 B2 JPS5847108 B2 JP S5847108B2 JP 50138415 A JP50138415 A JP 50138415A JP 13841575 A JP13841575 A JP 13841575A JP S5847108 B2 JPS5847108 B2 JP S5847108B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- differential amplifier
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
- H04B1/1653—Detection of the presence of stereo signals and pilot signal regeneration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
- Amplitude Modulation (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はステレオ復調装置の同期検波回路の改良に係わ
る。
る。
紙来、ＰＬＬと、位相検波回路と、振幅検波回路とを備
え、複合ステレオ信号中のパイロット信号と、ＰＬＬか
らのパイロット信号と実質的に同じ周波数の基準信号と
を位相検波回路に供給して位相比較し、その比較出力と
ＰＬＬからの復調用副搬送波信号とを振幅検波回路に供
給して振幅検波して、パイロット信号の振幅を検出する
ようにしたステレオ復調装置の同期検波回路が提案され
ている。
え、複合ステレオ信号中のパイロット信号と、ＰＬＬか
らのパイロット信号と実質的に同じ周波数の基準信号と
を位相検波回路に供給して位相比較し、その比較出力と
ＰＬＬからの復調用副搬送波信号とを振幅検波回路に供
給して振幅検波して、パイロット信号の振幅を検出する
ようにしたステレオ復調装置の同期検波回路が提案され
ている。
しかも、かかる従来の回路では、位相比較回路及び振幅
検波回路が夫々独立に構成されており、夫々パイロット
信号を増幅するための増幅回路が各別に設けられており
、構成が複雑であった。
検波回路が夫々独立に構成されており、夫々パイロット
信号を増幅するための増幅回路が各別に設けられており
、構成が複雑であった。
かかる点に鑑み、本発明は構成が簡単となると共に、性
能の良いこの種ステレオ復調装置の同期検波回路を提案
しようとするものである。
能の良いこの種ステレオ復調装置の同期検波回路を提案
しようとするものである。
以下に図面を参照して本発明をその実施例につき詳細に
説明する。
説明する。
先ず、第１図を参照して本発明によるステレオ復調装置
の同期検波回路を適用したＦＭラジオ受信機の主要な構
成を説明する。
の同期検波回路を適用したＦＭラジオ受信機の主要な構
成を説明する。
破線にて囲まれた符号１にて示された部分はモノリシッ
クＩＣ回路を示す。
クＩＣ回路を示す。
ｔｌ、ｔ２．ｔ２′、ｔ３．ｔ４・・・・・・、ｔ。は
このモノリシックＩＣ回路１の外部端子を示す。
このモノリシックＩＣ回路１の外部端子を示す。
ｔｌはパイロットトーン方式の複合ステレオ信号の供給
される入力端子である。
される入力端子である。
１１′はこの複合ステレオ信号中の１９ＫＨｚのパイロ
ット信号を供給して、３８ＫＨｚの搬送波信号及び１９
ＫＨｚの搬送波信号を発生するフェイズロックドループ
（以下ＰＬＬと略称する）を示す。
ット信号を供給して、３８ＫＨｚの搬送波信号及び１９
ＫＨｚの搬送波信号を発生するフェイズロックドループ
（以下ＰＬＬと略称する）を示す。
ＰＬＬＩ １は位相検波回路（位相比較回路）１２−低
域通過濾波器２−直流増幅回路１３一電圧制御型可変発
振器１４−分周比月Ｑ分周器１５−分周比おの分周器１
６にて構成されている。
域通過濾波器２−直流増幅回路１３一電圧制御型可変発
振器１４−分周比月Ｑ分周器１５−分周比おの分周器１
６にて構成されている。
この内、位相検波回路１２及び直流増幅回路１３はこの
ＩＣ回路１内に形成されている。
ＩＣ回路１内に形成されている。
又、低域通過濾波器２は抵抗器３とコンデンサ７との直
列回路とこれらとコンデンサ４との並列回路にて構成さ
れた外付は回路で、外付は端子ｔ２及びｔ２′を通じて
位相検波回路１２に接続されている。
列回路とこれらとコンデンサ４との並列回路にて構成さ
れた外付は回路で、外付は端子ｔ２及びｔ２′を通じて
位相検波回路１２に接続されている。
又、直流増幅回路１３の出力側は外付は端子ｔ２を介し
て発振器１４に接続されている。
て発振器１４に接続されている。
分周器１６の出力側は外付は端子ｔ４を通じて位相検波
回路１２に接続されている。
回路１２に接続されている。
斯くして、分周器１５及び１６から夫々、３８ＫＨｚ及
び１９ＫＨｚの搬送波信号が得られる。
び１９ＫＨｚの搬送波信号が得られる。
端子、ｔｌよりの複合ステレオ信号は位相検波回路１７
にも供給される。
にも供給される。
又ＰＬＬＩ １の分周器１６よりの出力が外付は端子ｔ
４を通じて、この位相検波回路（位相比較回路）１７に
も供給される。
４を通じて、この位相検波回路（位相比較回路）１７に
も供給される。
この位相検波回路１７の検波出力は振幅検波回路１８に
供給される。
供給される。
又、ＰＬＬ１１の分周器１５よりの出力が外付は端子ｔ
５を通じて振幅検波回路１８に供給される。
５を通じて振幅検波回路１８に供給される。
そして振幅検波回路１８の出力が直流増幅回路１９に供
給されて増幅された後、外付は端子ｔ６を通じてステレ
オ及び七ノーラル表示用の表示器、例えばネオンランプ
、パイロットランプ等２２を駆動する駆動回路２１に供
給される。
給されて増幅された後、外付は端子ｔ６を通じてステレ
オ及び七ノーラル表示用の表示器、例えばネオンランプ
、パイロットランプ等２２を駆動する駆動回路２１に供
給される。
振幅検波回路１８には、外付は端子ｔ７及びｔ８を介し
て低域通過濾波器５が接続されている。
て低域通過濾波器５が接続されている。
この低域通過濾波器５は抵抗器８とコンデンサ６との並
列回路によって構成される外付は回路である。
列回路によって構成される外付は回路である。
端子ｔ１よりの複合ステレオ信号は外付は端子ｔ９を通
じてステレオ復調回路２２にも供給されている。
じてステレオ復調回路２２にも供給されている。
このステレオ復調回路２２には、ＰＬＬ１１の分周器１
５の出力が復調用搬送波信号として供給されている。
５の出力が復調用搬送波信号として供給されている。
ｔｌＯ及びｔｌｌはそのステレオ復調回路２０の左及び
右音声信号の得られる出力端子である。
右音声信号の得られる出力端子である。
以下に第２図について本発明の詳細な説明するもこの第
２図のトランジスタ回路は第１図に於ける位相検波回路
１２、位相検波回路１７及び振幅検波回路１８をトーテ
ンポール型にまとめた回路である。
２図のトランジスタ回路は第１図に於ける位相検波回路
１２、位相検波回路１７及び振幅検波回路１８をトーテ
ンポール型にまとめた回路である。
第２図に於いて、ＤＡｌは第１の差動増幅回路、ＤＡ２
、ＤＡ３はダブルバランス形に接続された第２及び第
３の差動増幅回路で、第１図の位相検波回路１７に対応
し、ＤＡ４１ＤＡ５はダブルバランス形に接続された第
４及び第５の差動増幅回路で、第１図の振幅検波回路１
８に対応し、ＤＡ６゜ＤＡ７はダブルバランス形に接続
された第６及び第７の差動増幅回路で、第１図の位相検
波回路１２に対応する。
、ＤＡ３はダブルバランス形に接続された第２及び第
３の差動増幅回路で、第１図の位相検波回路１７に対応
し、ＤＡ４１ＤＡ５はダブルバランス形に接続された第
４及び第５の差動増幅回路で、第１図の振幅検波回路１
８に対応し、ＤＡ６゜ＤＡ７はダブルバランス形に接続
された第６及び第７の差動増幅回路で、第１図の位相検
波回路１２に対応する。
そして、第１の差動増幅回路ＤＡ１のホットエンド側に
第２及び第３並びに第６及び第７の差動増幅回路ＤＡ２
１ ＤＡ３ 、ＤＡ６ ＋ Ｄ Ａ７が接続され、
第２及び第３の差動増幅回路ＤＡ２．ＤＡ３のホットエ
ンド側に第４及び第５の差動増幅回路Ｄ Ａ４ ＋
Ｄ Ａ５が接続されている。
第２及び第３並びに第６及び第７の差動増幅回路ＤＡ２
１ ＤＡ３ 、ＤＡ６ ＋ Ｄ Ａ７が接続され、
第２及び第３の差動増幅回路ＤＡ２．ＤＡ３のホットエ
ンド側に第４及び第５の差動増幅回路Ｄ Ａ４ ＋
Ｄ Ａ５が接続されている。
第１の差動増幅回路ＤＡ１は一対のトランジスタＱ３及
びＱ４から構成されており、その各エミッタは抵抗器３
９及び４０を通じて互いに接続され、その接続中点が定
電流用トランジスタＱ２のコレクタに接続されトランジ
スタＱ２のエミッタが抵抗器３７を通じて接地される。
びＱ４から構成されており、その各エミッタは抵抗器３
９及び４０を通じて互いに接続され、その接続中点が定
電流用トランジスタＱ２のコレクタに接続されトランジ
スタＱ２のエミッタが抵抗器３７を通じて接地される。
更にこのトランジスタＱ２のベースにはコレクタ及びベ
ース間が互いに接続されたダイオード構成のトランジス
タＱ１のベースが接続され、２等トランジスタＱ１．Ｑ
２の特性は等しくなされると共に抵抗器３７と同じ値の
抵抗器３８がトランジスタＱ１のエミッタ及び接地間に
接地される。
ース間が互いに接続されたダイオード構成のトランジス
タＱ１のベースが接続され、２等トランジスタＱ１．Ｑ
２の特性は等しくなされると共に抵抗器３７と同じ値の
抵抗器３８がトランジスタＱ１のエミッタ及び接地間に
接地される。
そしてトランジスタＱ１ 、Ｑ２のベース依り入力端子
２５が導出されこれより一定の直流電流が供給されてト
ランジスタＱ１及びＱ２に同じ直流電流が流されるよう
になされて、カレントミラー回路ＣＭが構成されている
。
２５が導出されこれより一定の直流電流が供給されてト
ランジスタＱ１及びＱ２に同じ直流電流が流されるよう
になされて、カレントミラー回路ＣＭが構成されている
。
又、トランジスタＱ３及びＱ４の各ベース依り入力端子
２６及び２７が導出され２等入力端子２６及び２７に第
１の入力信号として複合ステレオ信号中の１９ＫＩ（ｚ
のパイロット信号が供給される。
２６及び２７が導出され２等入力端子２６及び２７に第
１の入力信号として複合ステレオ信号中の１９ＫＩ（ｚ
のパイロット信号が供給される。
。又、第２及び第３の差動増幅回路Ｄ Ａ２ ） ＤＡ
３は夫々トランジスタＱ６ 、Ｑ７ 、Ｑ９ 、Ｑ１
□から構成され、第６及び第７の差動増幅回路ＤＡ６
ｔＤＡ７は夫々トランジスタＱ５ 、Ｑ８ 、Ｑｌｏ
。
３は夫々トランジスタＱ６ 、Ｑ７ 、Ｑ９ 、Ｑ１
□から構成され、第６及び第７の差動増幅回路ＤＡ６
ｔＤＡ７は夫々トランジスタＱ５ 、Ｑ８ 、Ｑｌｏ
。
Ｑｌｌから構成されている。
そしてトランジスタＱ５乃至Ｑ８の各エミッタがトラン
ジスタＱ３のコレクタに接続され、トランジスタＱ９乃
至Ｑ１２の各エミッタがトランジスタＱ４のコレクタに
接続される。
ジスタＱ３のコレクタに接続され、トランジスタＱ９乃
至Ｑ１２の各エミッタがトランジスタＱ４のコレクタに
接続される。
そしてトランジスタＱ７乃至Ｑ１ｏの各ベース依り入力
端子２８が導出され、トランジスタＱ５．Ｑ６及びＱｌ
ｌ 、Ｑ１□の各ベース依り入力端子２９が導出される
。
端子２８が導出され、トランジスタＱ５．Ｑ６及びＱｌ
ｌ 、Ｑ１□の各ベース依り入力端子２９が導出される
。
そして２等入力端子２８及び２９間に第２の信号として
上述のＰＬＬ１１依りの１９ＫＨｚの搬送波信号の互い
に逆極性のものが供給されるようになされている。
上述のＰＬＬ１１依りの１９ＫＨｚの搬送波信号の互い
に逆極性のものが供給されるようになされている。
そしてトランジスタＱ５及びトランジスタＱＩＯの各コ
レクタが負荷抵抗器４５を通じて電源子Ｂに接続される
と共に、これより端子ｔ２が導出され、更にトランジス
タＱ８及びＱｌｌの各コレクタが互いに接続されて負荷
抵抗器４６を通じて電源子Ｂに接続されると共に、之よ
り出力端子ｔ３が導出される。
レクタが負荷抵抗器４５を通じて電源子Ｂに接続される
と共に、これより端子ｔ２が導出され、更にトランジス
タＱ８及びＱｌｌの各コレクタが互いに接続されて負荷
抵抗器４６を通じて電源子Ｂに接続されると共に、之よ
り出力端子ｔ３が導出される。
２等端子ｔ２及び１３間には第１図で上述したように低
域通過濾波器２が接続される。
域通過濾波器２が接続される。
そして２等出力端子ｔ２及び１３間には入力端子２９．
２８に供給された複合ステレオ信号中の１９ＫＨｚのパ
イロット信号と、入力端子２８及び２９に供給された１
９ＫＨｚの搬送波信号との位相検波出力が得られ、之が
第１の出力信号となるものである。
２８に供給された複合ステレオ信号中の１９ＫＨｚのパ
イロット信号と、入力端子２８及び２９に供給された１
９ＫＨｚの搬送波信号との位相検波出力が得られ、之が
第１の出力信号となるものである。
更に、第４及び第５の差動増幅回路ＤＡ４ 。
ＤＡ５は夫々トランジスタＱ１３ ｒ Ｑ１４ ｐ Ｑ
１５ ｔＱ１６から構成されている。
１５ ｔＱ１６から構成されている。
トランジスタＱ１３及びＱ１４の各エミッタはトランジ
スタＱ９及びトランジスタＱ６の各コレクタに接続され
、トランジスタＱ１５及びＱｔａの各工□ツタはトラン
ジスタＱ７及びＱ１２の各コレクタに接続される。
スタＱ９及びトランジスタＱ６の各コレクタに接続され
、トランジスタＱ１５及びＱｔａの各工□ツタはトラン
ジスタＱ７及びＱ１２の各コレクタに接続される。
そして、Ｆ・ランジスタＱ１４及びＱ１５の各ベース依
り入力端子３０が導出され、トランジスタＱ１３及びＱ
１６の各・＼−ス依り入力端子３１が導出され、２等入
力端子３０及び３１間に第３の入力信号として第１図に
於けるＰＬＬＩ １よりの３８ＫＨｚの搬送波信号の互
いに逆極性のものが供給される。
り入力端子３０が導出され、トランジスタＱ１３及びＱ
１６の各・＼−ス依り入力端子３１が導出され、２等入
力端子３０及び３１間に第３の入力信号として第１図に
於けるＰＬＬＩ １よりの３８ＫＨｚの搬送波信号の互
いに逆極性のものが供給される。
トランジスタＱ１３及びＱ１５の各コレクタは負荷抵抗
器４３を通じて電源子Ｂに接続されると共に出力端子ｔ
８に接続され、トランジスタＱ１４及びＱ１６の各コレ
クタは負荷抵抗器４４を通じて電源子Ｂに接続されると
共に出力端子ｔ７に接続され、２等出力端子ｔ７及び１
８間に第１図にて述べた低域通過濾波器５が接続される
。
器４３を通じて電源子Ｂに接続されると共に出力端子ｔ
８に接続され、トランジスタＱ１４及びＱ１６の各コレ
クタは負荷抵抗器４４を通じて電源子Ｂに接続されると
共に出力端子ｔ７に接続され、２等出力端子ｔ７及び１
８間に第１図にて述べた低域通過濾波器５が接続される
。
そしてこれら出力端子ｔ７及び１８間に第２の差動回路
ＤＡ２に於いて得られた１９ＫＨｚのパイロット信号及
び１９ＫＨｚの搬送波信号の位相検出出力が、更に入力
端子３０及び３１に供給された３８ＫＨｚの搬送波信号
と振幅比較されて、その比較出力が端子ｔ７及び１８間
に得られるものである。
ＤＡ２に於いて得られた１９ＫＨｚのパイロット信号及
び１９ＫＨｚの搬送波信号の位相検出出力が、更に入力
端子３０及び３１に供給された３８ＫＨｚの搬送波信号
と振幅比較されて、その比較出力が端子ｔ７及び１８間
に得られるものである。
次にこの第２図に於ける入力信号及び出力信号の波形を
第３図に示す。
第３図に示す。
第３図Ａ、 Ｂは入力端子２６及び２７に供給される互
いに逆極性の１９ＫＨｚのパイロット信号の波形を示す
。
いに逆極性の１９ＫＨｚのパイロット信号の波形を示す
。
第３図Ｃ，Ｄには入力端子２８及び２９に供給される互
いに逆極性の１９ＫＨｚの搬送波信号の波形を示す。
いに逆極性の１９ＫＨｚの搬送波信号の波形を示す。
第３図Ｅ、Ｆには入力端子３０及び３１に供給される互
いに逆極性の３８ＫＨｚの搬送波信号の波形を示す。
いに逆極性の３８ＫＨｚの搬送波信号の波形を示す。
第３図Ｇには出力端子ｔ２及び１３間に得られる位相検
波出力の波形を示す。
波出力の波形を示す。
第３図Ｈには出力端子ｔ７及び１８間に得られる振幅検
波出力を示す。
波出力を示す。
この第３図に於いては１９ＫＨｚのパイロット信号、１
９ＫＨｚの搬送波信号及び３８ＫＨｚの搬送波信号が位
相的に一致した場合を示す。
９ＫＨｚの搬送波信号及び３８ＫＨｚの搬送波信号が位
相的に一致した場合を示す。
上述せる本発明によれば、位相比較回路及び振幅検波回
路に対するパイロット信号を増幅する増幅回路を共通と
することができるので、構成が簡単となる。
路に対するパイロット信号を増幅する増幅回路を共通と
することができるので、構成が簡単となる。
又、位相比較回路及び振幅検波回路として、ダブルバラ
ンス形に接続された差動増幅回路を使用しているので、
直流電位変動が殆んどなく、又、基準信号及び復調用副
搬送波信号の周波数成分が振幅検出出力に混入する虞は
殆んどない。
ンス形に接続された差動増幅回路を使用しているので、
直流電位変動が殆んどなく、又、基準信号及び復調用副
搬送波信号の周波数成分が振幅検出出力に混入する虞は
殆んどない。
第１図は本発明によるステレオ復調装置の同期検波回路
を適用するＦＭラジオ受信機の主要部を示すブロック線
図、第２図は本発明の一実施例を示す回路結線図、第３
図はその説明に供する波形図である。 ＤＡ、は第１の差動回路、ＤＡ２は第２の差動回路、Ｄ
Ａ３は第３の差動回路である。
を適用するＦＭラジオ受信機の主要部を示すブロック線
図、第２図は本発明の一実施例を示す回路結線図、第３
図はその説明に供する波形図である。 ＤＡ、は第１の差動回路、ＤＡ２は第２の差動回路、Ｄ
Ａ３は第３の差動回路である。
Claims (1)
- １ 複合ステレオ信号中のパイロット信号が入力せしめ
られる第１の差動増幅回路と、ＰＬＬと、該第１の差動
増幅回路の出力及び上記ＰＬＬからの上記パイロット信
号と実質的に同じ周波数の基準信号が入力せしめられる
ダブルバランス形に接続された第２及び第３の差動増幅
回路と、該第２及び第３の差動増幅回路よりの位相検出
出力及び上記ＰＬＬからの復調用副搬送波信号が入力せ
しめられるダブルバランス形に接続された第４及び第５
の差動増幅回路とを有し、該第４及び第５の差動増幅回
路より上記パイロット信号の振幅検出出力を得るように
したことを特徴とするステレオ復調装置の同期検波回路
。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50138415A JPS5847108B2 (ja) | 1975-11-18 | 1975-11-18 | ステレオ復調装置の同期検波回路 |
| CA265,338A CA1076220A (en) | 1975-11-18 | 1976-11-10 | Balanced synchronous detector circuit |
| US05/741,125 US4054839A (en) | 1975-11-18 | 1976-11-11 | Balanced synchronous detector circuit |
| DE19762652237 DE2652237A1 (de) | 1975-11-18 | 1976-11-16 | Synchrondetektorschaltung |
| GB47714/76A GB1512138A (en) | 1975-11-18 | 1976-11-16 | Balanced synchronous detector circuits |
| NL7612865A NL7612865A (nl) | 1975-11-18 | 1976-11-18 | Synchrone balansdetectorschakeling. |
| FR7634807A FR2332648A1 (fr) | 1975-11-18 | 1976-11-18 | Dispositif applicable a un detecteur stereophonique et plus particulierement detecteur synchrone |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50138415A JPS5847108B2 (ja) | 1975-11-18 | 1975-11-18 | ステレオ復調装置の同期検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5261946A JPS5261946A (en) | 1977-05-21 |
| JPS5847108B2 true JPS5847108B2 (ja) | 1983-10-20 |
Family
ID=15221415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50138415A Expired JPS5847108B2 (ja) | 1975-11-18 | 1975-11-18 | ステレオ復調装置の同期検波回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4054839A (ja) |
| JP (1) | JPS5847108B2 (ja) |
| CA (1) | CA1076220A (ja) |
| DE (1) | DE2652237A1 (ja) |
| FR (1) | FR2332648A1 (ja) |
| GB (1) | GB1512138A (ja) |
| NL (1) | NL7612865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235003U (ja) * | 1988-08-30 | 1990-03-06 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5335301A (en) * | 1976-09-13 | 1978-04-01 | Hitachi Ltd | Mpx decoder circuit |
| JPS5455301A (en) * | 1977-10-12 | 1979-05-02 | Pioneer Electronic Corp | Stereo signal demodulator |
| DE3114761A1 (de) * | 1981-04-11 | 1982-10-28 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Demodulatorschaltung |
| JPS59226531A (ja) * | 1983-06-08 | 1984-12-19 | Sony Corp | Ｆｍステレオ復調回路 |
| JP2576774B2 (ja) * | 1993-10-29 | 1997-01-29 | 日本電気株式会社 | トリプラおよびクァドルプラ |
| KR0155210B1 (ko) * | 1994-06-13 | 1998-11-16 | 가네꼬 히사시 | Mos 4상한 멀티플라이어 |
| JP7281432B2 (ja) | 2020-06-10 | 2023-05-25 | 株式会社日立産機システム | パスボックス |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798376A (en) * | 1969-12-29 | 1974-03-19 | Rca Corp | Multiplex decoding system |
| CA997000A (en) * | 1969-12-29 | 1976-09-14 | Allen L. Limberg | Multiplex decoding system |
| US3711652A (en) * | 1971-03-10 | 1973-01-16 | Gen Electric | Monolithic stereo decoder with balanced decoder operation |
| US3934092A (en) * | 1971-09-21 | 1976-01-20 | General Electric Company | Four channel stereophonic broadcasting system |
-
1975
- 1975-11-18 JP JP50138415A patent/JPS5847108B2/ja not_active Expired
-
1976
- 1976-11-10 CA CA265,338A patent/CA1076220A/en not_active Expired
- 1976-11-11 US US05/741,125 patent/US4054839A/en not_active Expired - Lifetime
- 1976-11-16 DE DE19762652237 patent/DE2652237A1/de not_active Ceased
- 1976-11-16 GB GB47714/76A patent/GB1512138A/en not_active Expired
- 1976-11-18 FR FR7634807A patent/FR2332648A1/fr active Granted
- 1976-11-18 NL NL7612865A patent/NL7612865A/xx not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235003U (ja) * | 1988-08-30 | 1990-03-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1076220A (en) | 1980-04-22 |
| US4054839A (en) | 1977-10-18 |
| FR2332648A1 (fr) | 1977-06-17 |
| JPS5261946A (en) | 1977-05-21 |
| FR2332648B1 (ja) | 1981-05-22 |
| DE2652237A1 (de) | 1977-06-02 |
| NL7612865A (nl) | 1977-05-23 |
| GB1512138A (en) | 1978-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847108B2 (ja) | ステレオ復調装置の同期検波回路 | |
| JPH0154893B2 (ja) | ||
| JP2610361B2 (ja) | 半導体集積回路 | |
| CA1090891A (en) | Pulse width modulated signal amplifier | |
| JP2757377B2 (ja) | ステレオ復調回路 | |
| JP2885250B2 (ja) | 周波数逓倍ミキサ回路 | |
| JP2630787B2 (ja) | ステレオ復調回路 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JPH0253961B2 (ja) | ||
| JPH01157107A (ja) | オーディオ増幅回路 | |
| JP2602484Y2 (ja) | Ｆｍステレオ復調用ｐｌｌ回路 | |
| JPH0349462Y2 (ja) | ||
| JPS58171105A (ja) | 振幅変調器 | |
| JP2530709B2 (ja) | 方形波三角波変換回路 | |
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JPS5921214B2 (ja) | 可変移相回路 | |
| JPS6221091Y2 (ja) | ||
| JP2523988B2 (ja) | 直角検波装置 | |
| JPS5911285B2 (ja) | 位相比較回路 | |
| JP3230702B2 (ja) | 乗算回路 | |
| JPS587096B2 (ja) | ステレオフクチヨウカイロ | |
| JPS6121856Y2 (ja) | ||
| JPS6024009Y2 (ja) | 同期検波回路 | |
| JPS5933921A (ja) | 移相回路 | |
| JPS56136053A (en) | Phase comparator |