JP2602484Y2 - Ｆｍステレオ復調用ｐｌｌ回路 - Google Patents
Ｆｍステレオ復調用ｐｌｌ回路Info
- Publication number
- JP2602484Y2 JP2602484Y2 JP1993055188U JP5518893U JP2602484Y2 JP 2602484 Y2 JP2602484 Y2 JP 2602484Y2 JP 1993055188 U JP1993055188 U JP 1993055188U JP 5518893 U JP5518893 U JP 5518893U JP 2602484 Y2 JP2602484 Y2 JP 2602484Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current mirror
- amplifier
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【０００１】
【産業上の利用分野】本考案は電圧制御発振器に加えら
れる電圧の精度を高くし、正確な同期検波用のスイッチ
ング信号を発生することのできるＦＭステレオ復調用Ｐ
ＬＬ回路に関するものである。
れる電圧の精度を高くし、正確な同期検波用のスイッチ
ング信号を発生することのできるＦＭステレオ復調用Ｐ
ＬＬ回路に関するものである。
【０００２】
【従来の技術】この種のＰＬＬ回路は、図３のブロック
図に示すように位相比較器（ＰＣ）１０で１９ＫＨｚの
パイロット信号と電圧制御発振器（ＶＣＯ）１３から得
られる１９ＫＨｚの信号が比較され、同期検波用の３８
ＫＨｚのスイッチング信号を得るように構成されてい
る。１１は比較される両方の信号に位相差がある時に生
ずる位相比較器１０の出力を直流に変換するローパスフ
ィルタ（ＬＰＦ）であり、１２はローパスフィルタ１１
の出力を増幅する直流増幅器（ＡＦ）である。無論、こ
のＰＬＬ回路は集積回路によって構成される。
図に示すように位相比較器（ＰＣ）１０で１９ＫＨｚの
パイロット信号と電圧制御発振器（ＶＣＯ）１３から得
られる１９ＫＨｚの信号が比較され、同期検波用の３８
ＫＨｚのスイッチング信号を得るように構成されてい
る。１１は比較される両方の信号に位相差がある時に生
ずる位相比較器１０の出力を直流に変換するローパスフ
ィルタ（ＬＰＦ）であり、１２はローパスフィルタ１１
の出力を増幅する直流増幅器（ＡＦ）である。無論、こ
のＰＬＬ回路は集積回路によって構成される。
【０００３】電圧制御発振器１３の出力の周波数は通常
７６ＫＨｚにしてあり、１／２の分周器（ＤＶ）１４、
１５によって１９ＫＨｚの信号が得られ、両方の分周器
の接続点から３８ＫＨｚのスイッチング信号が同期検波
回路に加えられる。このスイッチング信号は正確な周波
数と矩形波であることが要求され、周波数や位相にずれ
があるとコンポジット信号の分離度に悪影響を生ずる。
正確なスイッチング信号の発生を阻害する原因として
は、直流増幅器１２の入力側に発生するオフセット電圧
がある。
７６ＫＨｚにしてあり、１／２の分周器（ＤＶ）１４、
１５によって１９ＫＨｚの信号が得られ、両方の分周器
の接続点から３８ＫＨｚのスイッチング信号が同期検波
回路に加えられる。このスイッチング信号は正確な周波
数と矩形波であることが要求され、周波数や位相にずれ
があるとコンポジット信号の分離度に悪影響を生ずる。
正確なスイッチング信号の発生を阻害する原因として
は、直流増幅器１２の入力側に発生するオフセット電圧
がある。
【０００４】図２は、図３の点線で囲まれた部分の従来
のＰＬＬ回路の回路図であるが、このオフセット電圧の
発生について説明する。図２において、トランジスタＱ
１からトランジスタＱ８までは二重平衡型の乗算回路を
形成しており、トランジスタＱ１とトランジスタＱ２か
らなる第１のカレントミラー回路が乗算回路の能動負荷
として接続されている。そしてこの乗算回路によって位
相比較器が構成されており、上側差動対の入力端子３、
４に電圧制御発振器１３から得られる１９ＫＨｚの信号
が加えられ、下側差動対の入力端子５に１９ＫＨｚのパ
イロット信号が加えられ、位相の比較が行われる。
のＰＬＬ回路の回路図であるが、このオフセット電圧の
発生について説明する。図２において、トランジスタＱ
１からトランジスタＱ８までは二重平衡型の乗算回路を
形成しており、トランジスタＱ１とトランジスタＱ２か
らなる第１のカレントミラー回路が乗算回路の能動負荷
として接続されている。そしてこの乗算回路によって位
相比較器が構成されており、上側差動対の入力端子３、
４に電圧制御発振器１３から得られる１９ＫＨｚの信号
が加えられ、下側差動対の入力端子５に１９ＫＨｚのパ
イロット信号が加えられ、位相の比較が行われる。
【０００５】コンデンサＣ１と、抵抗Ｒ１とコンデンサ
Ｃ２の直列回路はローパスフィルタ１１を構成してお
り、端子６によって集積回路の外側に接続されている。
抵抗Ｒ２と抵抗Ｒ３は直流増幅器１２の両方の入力端子
に接続されるバイアス抵抗であるが、抵抗Ｒ２は交流的
にはコンデンサＣ１と並列接続されており、ローパスフ
ィルタを構成する回路素子を兼ねている。１は電源電圧
ＶCCが加えられる電源端子、２は直流増幅器１２の出力
端子、Ｓ１は定電流源、Ｅ１とＥ２はバイアス電圧源で
ある。定電流源Ｓ１の電流値は、トランジスタＱ２のコ
レクタ電流をＩ2 とした場合に、２Ｉ2 である。
Ｃ２の直列回路はローパスフィルタ１１を構成してお
り、端子６によって集積回路の外側に接続されている。
抵抗Ｒ２と抵抗Ｒ３は直流増幅器１２の両方の入力端子
に接続されるバイアス抵抗であるが、抵抗Ｒ２は交流的
にはコンデンサＣ１と並列接続されており、ローパスフ
ィルタを構成する回路素子を兼ねている。１は電源電圧
ＶCCが加えられる電源端子、２は直流増幅器１２の出力
端子、Ｓ１は定電流源、Ｅ１とＥ２はバイアス電圧源で
ある。定電流源Ｓ１の電流値は、トランジスタＱ２のコ
レクタ電流をＩ2 とした場合に、２Ｉ2 である。
【０００６】このような回路においては、位相比較器の
負荷としてカレントミラー回路が接続されていることに
よるオフセット電圧が発生し易い。すなわち、第１のカ
レントミラー回路のミラー電流であるトランジスタＱ１
のコレクタ電流は、駆動電流であるダイオード接続され
たトランジスタＱ２のコレクタ電流よりも理論的に僅か
に少ない。乗算回路にはカレントミラー回路からバラン
スのとれた同じ電流が流れ込むように設定してあるの
で、その差の電流は抵抗Ｒ２に流れ、直流増幅器１２の
片側の入力端子に電圧を生じ、オフセット電圧となる。
負荷としてカレントミラー回路が接続されていることに
よるオフセット電圧が発生し易い。すなわち、第１のカ
レントミラー回路のミラー電流であるトランジスタＱ１
のコレクタ電流は、駆動電流であるダイオード接続され
たトランジスタＱ２のコレクタ電流よりも理論的に僅か
に少ない。乗算回路にはカレントミラー回路からバラン
スのとれた同じ電流が流れ込むように設定してあるの
で、その差の電流は抵抗Ｒ２に流れ、直流増幅器１２の
片側の入力端子に電圧を生じ、オフセット電圧となる。
【０００７】この抵抗Ｒ２の値が小さい場合はこのオフ
セット電圧は無視できるが、大きい場合には無視できな
い。前記したように抵抗Ｒ２はローパスフィルタ１１の
一部を構成しており、しかもそのフィルタ１１のカット
オフ周波数が数Ｈｚといったように非常に低いので抵抗
Ｒ２は１００ＫΩ以上の大きな値になり、オフセット電
圧を無視できない。従って、このオフセット電圧の存在
によって直流増幅器１２の出力端子２から電圧制御発振
器１３に加えられる電圧に誤差を生じ、正確なスイッチ
ング信号の発生が阻害される状態を発生し易い。
セット電圧は無視できるが、大きい場合には無視できな
い。前記したように抵抗Ｒ２はローパスフィルタ１１の
一部を構成しており、しかもそのフィルタ１１のカット
オフ周波数が数Ｈｚといったように非常に低いので抵抗
Ｒ２は１００ＫΩ以上の大きな値になり、オフセット電
圧を無視できない。従って、このオフセット電圧の存在
によって直流増幅器１２の出力端子２から電圧制御発振
器１３に加えられる電圧に誤差を生じ、正確なスイッチ
ング信号の発生が阻害される状態を発生し易い。
【０００８】
【考案が解決しようとする課題】本考案の課題は、乗算
回路の能動負荷である第１のカレントミラー回路の電流
に差が存在しても、直流増幅器の入力端にオフセット電
圧を発生しないようにしたＦＭステレオ復調用ＰＬＬ回
路を提供することにある。
回路の能動負荷である第１のカレントミラー回路の電流
に差が存在しても、直流増幅器の入力端にオフセット電
圧を発生しないようにしたＦＭステレオ復調用ＰＬＬ回
路を提供することにある。
【０００９】
【課題を解決するための手段】本考案のＦＭステレオ復
調用ＰＬＬ回路は、パイロット信号と電圧制御発振器の
出力から得られる該パイロット信号と同じ周波数の信号
を位相比較器で比較し、同期検波用のスイッチング信号
を得るＦＭステレオ復調用ＰＬＬ回路において、位相比
較器は第１のカレントミラー回路からなる能動負荷回路
を接続した二重平衡型の乗算回路からなり、該比較器の
出力端はループフィルタを経て電圧制御発振器の前段の
直流増幅器の片側の入力端子に接続され、該増幅器の他
方の入力端子には第１のカレントミラー回路と同じ駆動
電流及びミラー電流を生ずる第２のカレントミラー回路
を接続してあることを特徴とする。
調用ＰＬＬ回路は、パイロット信号と電圧制御発振器の
出力から得られる該パイロット信号と同じ周波数の信号
を位相比較器で比較し、同期検波用のスイッチング信号
を得るＦＭステレオ復調用ＰＬＬ回路において、位相比
較器は第１のカレントミラー回路からなる能動負荷回路
を接続した二重平衡型の乗算回路からなり、該比較器の
出力端はループフィルタを経て電圧制御発振器の前段の
直流増幅器の片側の入力端子に接続され、該増幅器の他
方の入力端子には第１のカレントミラー回路と同じ駆動
電流及びミラー電流を生ずる第２のカレントミラー回路
を接続してあることを特徴とする。
【００１０】
【実施例】以下、本考案のＦＭステレオ復調用ＰＬＬ回
路の実施例を示す回路図である図１を参照しながら説明
する。なお、図２と同一部分は同じ符号を付与してあ
る。図１において、Ｑ１乃至Ｑ８は位相比較器を構成す
るトランジスタであり、位相比較器は二重平衡型の乗算
回路から形成されている。Ｑ３乃至Ｑ６は乗算回路の上
側差動対を形成するトランジスタであり、Ｑ７とＱ８は
下側差動対を形成するトランジスタである。
路の実施例を示す回路図である図１を参照しながら説明
する。なお、図２と同一部分は同じ符号を付与してあ
る。図１において、Ｑ１乃至Ｑ８は位相比較器を構成す
るトランジスタであり、位相比較器は二重平衡型の乗算
回路から形成されている。Ｑ３乃至Ｑ６は乗算回路の上
側差動対を形成するトランジスタであり、Ｑ７とＱ８は
下側差動対を形成するトランジスタである。
【００１１】トランジスタＱ３とトランジスタＱ４、ト
ランジスタＱ５とトランジスタＱ６、トランジスタＱ７
とトランジスタＱ８が夫々一組の差動対を形成してお
り、共通接続されたトランジスタＱ３とトランジスタＱ
４のエミッタ部分がトランジスタＱ７のコレクタに接続
される。また、共通接続されたトランジスタＱ５とトラ
ンジスタＱ６のエミッタ部分がトランジスタＱ８のコレ
クタに接続される。共通接続されたトランジスタＱ７と
トランジスタＱ８のエミッタ部分は、定電流源Ｓ１に接
続される。また、トランジスタＱ７とトランジスタＱ８
のベースは、抵抗Ｒ５、抵抗Ｒ４を経てバイアス電圧源
Ｅ１に接続され、トランジスタＱ７のベースが下側差動
対の入力端子５に接続される。
ランジスタＱ５とトランジスタＱ６、トランジスタＱ７
とトランジスタＱ８が夫々一組の差動対を形成してお
り、共通接続されたトランジスタＱ３とトランジスタＱ
４のエミッタ部分がトランジスタＱ７のコレクタに接続
される。また、共通接続されたトランジスタＱ５とトラ
ンジスタＱ６のエミッタ部分がトランジスタＱ８のコレ
クタに接続される。共通接続されたトランジスタＱ７と
トランジスタＱ８のエミッタ部分は、定電流源Ｓ１に接
続される。また、トランジスタＱ７とトランジスタＱ８
のベースは、抵抗Ｒ５、抵抗Ｒ４を経てバイアス電圧源
Ｅ１に接続され、トランジスタＱ７のベースが下側差動
対の入力端子５に接続される。
【００１２】トランジスタＱ４とトランジスタＱ５のベ
ース、トランジスタＱ３とトランジスタＱ６のベースが
夫々接続され、上側差動対の入力端子３、４に接続され
る。また、トランジスタＱ３とトランジスタＱ５のコレ
クタ、トランジスタＱ４とトランジスタＱ６のコレクタ
は夫々接続されており、その接続点がトランジスタＱ１
とトランジスタＱ２のコレクタに接続する。トランジス
タＱ１とトランジスタＱ２は乗算回路の能動負荷回路で
ある第１のカレントミラー回路を形成しており、共通接
続されたエミッタは電源電圧ＶCCを加えられる電源端子
１に接続される。
ース、トランジスタＱ３とトランジスタＱ６のベースが
夫々接続され、上側差動対の入力端子３、４に接続され
る。また、トランジスタＱ３とトランジスタＱ５のコレ
クタ、トランジスタＱ４とトランジスタＱ６のコレクタ
は夫々接続されており、その接続点がトランジスタＱ１
とトランジスタＱ２のコレクタに接続する。トランジス
タＱ１とトランジスタＱ２は乗算回路の能動負荷回路で
ある第１のカレントミラー回路を形成しており、共通接
続されたエミッタは電源電圧ＶCCを加えられる電源端子
１に接続される。
【００１３】そして、位相比較器の出力端であるトラン
ジスタＱ１のコレクタは集積回路の外側に露呈する端子
６に接続されると共に、該端子６を経て直流増幅器１２
の非反転入力端子に接続される。この直流増幅器１２は
差動増幅器である。直流増幅器１２の非反転入力端子と
反転入力端子は、抵抗値の等しい抵抗Ｒ２、抵抗Ｒ３を
経てバイアス電圧源Ｅ２に接続されている。端子６と電
源端子１の間には、ローパスフィルタを形成するコンデ
ンサＣ１と、抵抗Ｒ１とコンデンサＣ２からなる直列回
路が並列接続されている。
ジスタＱ１のコレクタは集積回路の外側に露呈する端子
６に接続されると共に、該端子６を経て直流増幅器１２
の非反転入力端子に接続される。この直流増幅器１２は
差動増幅器である。直流増幅器１２の非反転入力端子と
反転入力端子は、抵抗値の等しい抵抗Ｒ２、抵抗Ｒ３を
経てバイアス電圧源Ｅ２に接続されている。端子６と電
源端子１の間には、ローパスフィルタを形成するコンデ
ンサＣ１と、抵抗Ｒ１とコンデンサＣ２からなる直列回
路が並列接続されている。
【００１４】そして、直流増幅器１２の反転入力端子に
は、トランジスタＱ９とトランジスタＱ１０からなる第
２のカレントミラー回路が接続されており、出力側のト
ランジスタＱ９のコレクタが接続されている。共通接続
されたトランジスタＱ９とトランジスタＱ１０のエミッ
タには電源電圧ＶCCが加えられ、トランジスタＱ９のコ
レクタは定電流源Ｓ２、トランジスタＱ１０のコレクタ
は定電流源Ｓ３に夫々接続される。なお、定電流源Ｓ１
の電流値は、トランジスタＱ２のコレクタ電流をＩ2 と
した場合に２Ｉ2 であり、定電流源Ｓ２、Ｓ３の電流値
は夫々Ｉ2 である。
は、トランジスタＱ９とトランジスタＱ１０からなる第
２のカレントミラー回路が接続されており、出力側のト
ランジスタＱ９のコレクタが接続されている。共通接続
されたトランジスタＱ９とトランジスタＱ１０のエミッ
タには電源電圧ＶCCが加えられ、トランジスタＱ９のコ
レクタは定電流源Ｓ２、トランジスタＱ１０のコレクタ
は定電流源Ｓ３に夫々接続される。なお、定電流源Ｓ１
の電流値は、トランジスタＱ２のコレクタ電流をＩ2 と
した場合に２Ｉ2 であり、定電流源Ｓ２、Ｓ３の電流値
は夫々Ｉ2 である。
【００１５】従って、第１と第２のカレントミラー回路
の駆動電流とミラー電流は、夫々同じ値が得られるよう
に設定されている。さらに直流増幅器１２の反転入力端
子に接続する第２のカレントミラー回路の回路部分は、
非反転入力端子に接続する第１のカレントミラー回路の
回路部分と同じであり、いずれもカレントミラー回路の
ミラー電流を得るトランジスタのコレクタが接続されて
いる。また第２のカレントミラー回路は、ミラー電流で
あるトランジスタＱ９のコレクタ電流と抵抗Ｒ３の電流
の和が、駆動電流であるダイオード接続されたトランジ
スタＱ１０のコレクタ電流Ｉ2 と等しくなるように設定
されている。
の駆動電流とミラー電流は、夫々同じ値が得られるよう
に設定されている。さらに直流増幅器１２の反転入力端
子に接続する第２のカレントミラー回路の回路部分は、
非反転入力端子に接続する第１のカレントミラー回路の
回路部分と同じであり、いずれもカレントミラー回路の
ミラー電流を得るトランジスタのコレクタが接続されて
いる。また第２のカレントミラー回路は、ミラー電流で
あるトランジスタＱ９のコレクタ電流と抵抗Ｒ３の電流
の和が、駆動電流であるダイオード接続されたトランジ
スタＱ１０のコレクタ電流Ｉ2 と等しくなるように設定
されている。
【００１６】このように構成されたＦＭステレオ復調用
ＰＬＬ回路における二重平衡型の乗算回路からなる位相
比較器、ローパスフィルタ、直流増幅器１２の一般的な
動作はすでに説明したので、直流増幅器１２のオフセッ
ト電圧について説明する。位相比較器を形成する二重平
衡型の乗算回路は、第１のカレントミラー回路から駆動
電流であるダイオード接続されたトランジスタＱ２のコ
レクタ電流と、そのコレクタ電流と同じ値のミラー電流
を引き込もうとする。しかし、ミラー電流、つまりトラ
ンジスタＱ１のコレクタ電流は、トランジスタＱ２のコ
レクタ電流よりも僅かに小さいので、その不足分は電圧
源Ｅ２から抵抗Ｒ２を通って乗算回路に流れ、直流増幅
器１２の非反転入力端子に電圧を発生する。
ＰＬＬ回路における二重平衡型の乗算回路からなる位相
比較器、ローパスフィルタ、直流増幅器１２の一般的な
動作はすでに説明したので、直流増幅器１２のオフセッ
ト電圧について説明する。位相比較器を形成する二重平
衡型の乗算回路は、第１のカレントミラー回路から駆動
電流であるダイオード接続されたトランジスタＱ２のコ
レクタ電流と、そのコレクタ電流と同じ値のミラー電流
を引き込もうとする。しかし、ミラー電流、つまりトラ
ンジスタＱ１のコレクタ電流は、トランジスタＱ２のコ
レクタ電流よりも僅かに小さいので、その不足分は電圧
源Ｅ２から抵抗Ｒ２を通って乗算回路に流れ、直流増幅
器１２の非反転入力端子に電圧を発生する。
【００１７】しかし、第２のカレントミラー回路のダイ
オード接続されたトランジスタＱ１０のコレクタ電流
は、電流源Ｓ３により電流Ｉ2 に設定されており、ミラ
ー電流、つまりトランジスタＱ９のコレクタ電流は第１
のカレントミラー回路のミラー電流と等しい。定電流源
Ｓ２は電流Ｉ2 が流れるからその不足分は、電圧源Ｅ２
から抵抗Ｒ３を通って流れる。従って、直流増幅器１２
の反転入力端子には非反転入力端子と同じ電圧を発生す
るので、直流増幅器１２の入力側にはオフセット電圧を
生じない。そして、直流増幅器１２の出力端子２には誤
差のない精度の高い直流電圧が位相比較器の出力に応じ
て得られるから、電圧制御発振器からは正確なスイッチ
ング信号が得られる。なお、直流増幅器１２の入力端子
に接続される第１と第２のカレントミラー回路は、実施
例ではミラー電流を得るトランジスタのコレクタであっ
たが、カレントミラー回路の同じ回路部分であればよ
く、駆動電流を得るトランジスタのコレクタでもよい。
オード接続されたトランジスタＱ１０のコレクタ電流
は、電流源Ｓ３により電流Ｉ2 に設定されており、ミラ
ー電流、つまりトランジスタＱ９のコレクタ電流は第１
のカレントミラー回路のミラー電流と等しい。定電流源
Ｓ２は電流Ｉ2 が流れるからその不足分は、電圧源Ｅ２
から抵抗Ｒ３を通って流れる。従って、直流増幅器１２
の反転入力端子には非反転入力端子と同じ電圧を発生す
るので、直流増幅器１２の入力側にはオフセット電圧を
生じない。そして、直流増幅器１２の出力端子２には誤
差のない精度の高い直流電圧が位相比較器の出力に応じ
て得られるから、電圧制御発振器からは正確なスイッチ
ング信号が得られる。なお、直流増幅器１２の入力端子
に接続される第１と第２のカレントミラー回路は、実施
例ではミラー電流を得るトランジスタのコレクタであっ
たが、カレントミラー回路の同じ回路部分であればよ
く、駆動電流を得るトランジスタのコレクタでもよい。
【００１８】
【考案の効果】以上述べたように本考案のＦＭステレオ
復調用ＰＬＬ回路は、位相比較器の能動負荷回路である
第１のカレントミラー回路の駆動電流とミラー電流の差
があっても、電圧制御発振器の前段の直流増幅器にはそ
の差によるオフセット電圧が発生しないようにしてあ
る。これは、第１のカレントミラー回路の駆動電流とミ
ラー電流の差に応じて直流増幅器の片側の入力端子に生
ずる電圧と同じ電圧が、第２のカレントミラー回路によ
って他方の入力端子に生ずることによる。このことによ
って、電圧制御発振器に加えられる電圧の精度を高く
し、正確な同期検波用のスイッチング信号を発生するこ
とができ、コンポジット信号の正確な分離が可能にな
る。全体の回路は、従来に比較して第２のカレントミラ
ー回路を付加するだけであり、きわめて簡潔に構成でき
る利点がある。
復調用ＰＬＬ回路は、位相比較器の能動負荷回路である
第１のカレントミラー回路の駆動電流とミラー電流の差
があっても、電圧制御発振器の前段の直流増幅器にはそ
の差によるオフセット電圧が発生しないようにしてあ
る。これは、第１のカレントミラー回路の駆動電流とミ
ラー電流の差に応じて直流増幅器の片側の入力端子に生
ずる電圧と同じ電圧が、第２のカレントミラー回路によ
って他方の入力端子に生ずることによる。このことによ
って、電圧制御発振器に加えられる電圧の精度を高く
し、正確な同期検波用のスイッチング信号を発生するこ
とができ、コンポジット信号の正確な分離が可能にな
る。全体の回路は、従来に比較して第２のカレントミラ
ー回路を付加するだけであり、きわめて簡潔に構成でき
る利点がある。
【図１】本考案のＦＭステレオ復調用ＰＬＬ回路の実施
例を示す回路図である。
例を示す回路図である。
【図２】従来のＦＭステレオ復調用ＰＬＬ回路の回路図
である。
である。
【図３】ＦＭステレオ復調用ＰＬＬ回路を説明するため
の回路図である。
の回路図である。
１２ 直流増幅器 Ｒ１、Ｒ２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 1/00 - 5/00 H04H 5/00
Claims (2)
- 【請求項１】 パイロット信号と電圧制御発振器の出力
から得られる該パイロット信号と同じ周波数の信号を位
相比較器で比較し、同期検波用のスイッチング信号を得
るＦＭステレオ復調用ＰＬＬ回路において、位相比較器
は第１のカレントミラー回路からなる能動負荷回路を接
続した二重平衡型の乗算回路からなり、該比較器の出力
端はループフィルタを経て電圧制御発振器の前段の直流
増幅器の片側の入力端子に接続され、該増幅器の他方の
入力端子には第１のカレントミラー回路と同じ駆動電流
及びミラー電流を生ずる第２のカレントミラー回路を接
続してあることを特徴とするＦＭステレオ復調用ＰＬＬ
回路。 - 【請求項２】 パイロット信号と電圧制御発振器の出力
から得られる該パイロット信号と同じ周波数の信号を位
相比較器で比較し、同期検波用のスイッチング信号を得
るＦＭステレオ復調用ＰＬＬ回路において、位相比較器
は第１のカレントミラー回路からなる能動負荷回路を接
続した二重平衡型の乗算回路からなり、位相比較器の出
力端である第１のカレントミラー回路の一端はループフ
ィルタを経て電圧制御発振器の前段の直流増幅器の片側
の入力端子に接続され、該増幅器の他方の入力端子には
第１のカレントミラー回路の該一端に相当する第２のカ
レントミラー回路の回路部分が接続され、第１のカレン
トミラー回路と第２のカレントミラー回路の駆動電流及
びミラー電流を夫々同じに設定してあることを特徴とす
るＦＭステレオ復調用ＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993055188U JP2602484Y2 (ja) | 1993-09-17 | 1993-09-17 | Ｆｍステレオ復調用ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993055188U JP2602484Y2 (ja) | 1993-09-17 | 1993-09-17 | Ｆｍステレオ復調用ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0720715U JPH0720715U (ja) | 1995-04-11 |
| JP2602484Y2 true JP2602484Y2 (ja) | 2000-01-17 |
Family
ID=12991735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993055188U Expired - Lifetime JP2602484Y2 (ja) | 1993-09-17 | 1993-09-17 | Ｆｍステレオ復調用ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602484Y2 (ja) |
-
1993
- 1993-09-17 JP JP1993055188U patent/JP2602484Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720715U (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659949A (en) | Phase-locked loop circuit | |
| US5039889A (en) | Phase comparison circuit | |
| JPH0154893B2 (ja) | ||
| JP2602484Y2 (ja) | Ｆｍステレオ復調用ｐｌｌ回路 | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| JPS5847108B2 (ja) | ステレオ復調装置の同期検波回路 | |
| JPH02305103A (ja) | Ｆｍ復調器 | |
| JPH0253961B2 (ja) | ||
| JPH0349462Y2 (ja) | ||
| JPS5911285B2 (ja) | 位相比較回路 | |
| JP2523988B2 (ja) | 直角検波装置 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JPH0153806B2 (ja) | ||
| JPH0438591Y2 (ja) | ||
| JP2573172B2 (ja) | 電圧制御発振器 | |
| JPS60113A (ja) | Ｖｃｏ | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JP2573074B2 (ja) | 電圧制御型発振器 | |
| JPH0138989Y2 (ja) | ||
| JP2602327B2 (ja) | 発振回路 | |
| JPS6223164Y2 (ja) | ||
| JP2000341116A (ja) | 位相同期回路 | |
| JPH0346574Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |