JP2602327B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に係り、特にFMステレオ復調用集積
回路における位相同期ループ（PLL）の電圧制御発振器
（VCO）に用いられ、セラミック共振子等の共振子を用
いた１端子型の発振回路に関する。

〔従来の技術〕

第２図に、従来の１端子型発振回路（日経エレクトロ
ニクス−1984年１月30日号p.156記載）を示す。第２図
において、セラミック共振子Ｘを利用した１端子型の発
振回路30が用いられている。

ここで、バイアス回路31は発振回路30に動作バイアス
を与える為の回路であって、抵抗49,トランジスタ32乃
至39からなる。

また、リアクタンス回路40は、発振回路30の発振周波
数を微調整する為の回路である。そして、発振回路30
は、共振子Ｘの並列共振周波数（例えば456KHz）で発振
するものであり、差動対をなすトランジスタ41,42と、
定電流源用のトランジスタ43と、カレントミラー型負荷
をなすトランジスタ44,45と、２個のダイオールド46,47
と、１個の帰還コンデンサ48とからなる。ここで、セラ
ミック共振子Ｘは、LC発振回路のLC並列素子のようなバ
イパス効果はなく、発振の為に必要な正帰還は、帰還コ
ンデンサ48により行なわれる。

〔発明が解決しようとする課題〕

第２図におけるセラミック発振子Ｘを用いた発振回路
30で、安定な発振動作を持続させる為には、発振回路30
の増幅用トランジスタ41,42が発振停止状態で、アクテ
ィブに動作していなければならない。これを、実現させ
る為には、次の，が考えられる。

増幅用トランジスタ41,42に直流帰還をかけない
で、トランジスタ41,42用の各バイアス回路を全く対称
に構成する方法。

増幅用トランジスタ41,42のアクティブ動作を保つ
ように直流負帰還回路を設ける方法。

前記の方法は、第２図のバイアス回路31で採用され
ているが、集積回路内の各素子の製造ばらつきが存在す
るので、安定な動作条件を得るのは困難である。即ち、
第２図においては、バイアス回路31におけるバイアス電
流供給用のトランジスタ36,37の各電流が等しく、かつ
発振回路30における増幅用、定電流用のトランジスタ4
1,42,43の電流増幅率hfeが同一であることが安定な発振
を持続する為の条件である。しかし、製造ばらつきに対
して、前記条件を維持する為には、歩留りの低下につな
がるという欠点がある。

本発明の目的は、前記欠点が解決され、安定な発振が
容易に得られるようにした発振回路を提供することにあ
る。

〔課題を解決するための手段〕

本発明の構成は、一導電型の第1,第２のトランジスタ
のエミッタを共通接続して，電源の一端に接続された第
１の定電流源を接続し，前記第1,第２のトランジスタの
コレクタがカーレントミラー回路を介して前記電源の他
端に接続されてなる差動増幅器と、前記第２のトランジ
スタのコレクタに接続される出力端子と、前記出力端子
に接続される共振子及びリアクタンス回路と、前記出力
端子から前記第２のトランジスタのベースへ負帰還をか
ける負帰還回路と、前記出力端子と前記第１のトランジ
スタのベースとの間に接続され正帰還をかけるコンデン
サと、前記第１のトランジスタのベースに接続された高
インピーダンス・バイアス回路とを備えた発振回路にお
いて、前記バイアス回路が、前記第１のトランジスタと
ベースを共通接続してコレクタを前記電源の一端に接続
した逆導電型の第３のトランジスタと、前記第１のトラ
ンジスタのコレクタと前記カーレントミラー回路の一端
との間に挿入されエミッタを前記第１のトランジスタの
コレクタと，コレクタを前記カーレントミラー回路の一
端とそれぞれ接続した一導電型の第４のトランジスタ
と、前記第４のトランジスタとベースを共通接続し，エ
ミッタを前記電源の他端，コレクタを前記第３のトラン
ジスタのエミッタにそれぞれ接続した逆導電型の第５の
トランジスタと、前記第３のトランジスタのエミッタと
前記電源の一端との間に接続されたバイアス電圧源およ
び抵抗の直列回路とを含むことを特徴とする。

〔実施例〕

次に図面を参照しながら本発明を説明する。

第１図は本発明の一実施例の発振回路を示す回路図で
ある。

第１図において、本実施例の発振回路は、第１極（こ
こではnpn型）の第１のトランジスタ９と第２のトラン
ジスタ10のエミッタが共通接続され、第１の定電流源12
を介して、第１の電源に接続され、前記第１のトランジ
スタ９のコレクタに第１極性の第３のトランジスタ14の
エミッタが接続され、第３のトランジスタ14のコレクタ
は、第２極性（ここではpnp型）の第４のトランジスタ
７のベースとコレクタとに接続され、さらに第２極性の
第５のトランジスタ８のベースに接続され、前記第４の
トランジスタ７、第５のトランジスタ８のエミッタは、
第２の電源に接続され、前記第２のトランジスタのコレ
クタ10は、前記第５のトランジスタ８のコレクタと、第
１極性の第６のトランジスタ16のベースに接続され、第
６のトランジスタ16のコレクタは、第２の電源に接続さ
れ、第６のトランジスタ16のエミッタは、第１極性の第
７のトランジスタ17のベースとコレクタに接続され第７
のトランジスタ17のエミッタは、第２極性の第８のトラ
ンジスタ18のエミッタに接続され、第８のトランジスタ
18のベースとコレクタは共通接続され、第２の定電流源
19を介して第１の電源に接続され、さらに第８のトラン
ジスタ18のベースとコレクタは、第１の抵抗を介して、
前記第２のトランジスタ10のベースに接続され、さらに
第２のトランジスタ10のベースは第１の容量を介して、
第１の電源に接続され、前記第１のトランジスタ９のベ
ースと前記第２のトランジスタ10のコレクタとの間に第
２の容量が接続され、第１のトランジスタ９のベースは
さらに第２極性の第９のトランジスタ15のベースに接続
され、第９のトランジスタ15のコレクタは、第１の電源
に接続され、第９のトランジスタ15のエミッタは第２極
性の第10のトランジスタ13のコレクタに接続し、第10の
トランジスタ13のベースは、前記第３のトランジスタ14
のベースに接続され、第10のトランジスタ13のエミッタ
は第２の電源に接続され、第10のトランジスタ13のコレ
クタに第２の抵抗を介してバイアス電圧源となる第３の
電源５が接続されており、前記第２のトランジスタ10の
コレクタを出力端子とする。

ここで、トランジスタ９及び10,定電流源12,カレント
ミラー負荷回路であるトランジスタ７及び８により差動
増幅器を構成し、さらに容量11により正帰還されてお
り、トランジスタ16,17及び18,定電流源19,抵抗20,容量
21で構成されている直流負帰還回路１により、直流負帰
還をされている。さらに、トランジスタ13,14及び15,抵
抗4,定電圧源５によって構成される高インピーダンスバ
イアス回路２により、容量11を介してトランジスタ９に
正帰還されているが、これを安定に正帰還させるには、
容量11からの帰還信号が影響されないように、トランジ
スタ９のベースが帰還信号に対して電流的に影響されな
い高インピーダンス回路２に接続されている。

トランジスタ９に必要なベース電流が常に必要なだけ
補給されれば、容量11による帰還に影響されない状態と
なるので、トランジスタ13〜15からなる回路で、トラン
ジスタ９のベース電流に必要な電流を常に補強してい
る。トランジスタ9,14およびトランジスタ13,15はそれ
ぞれ同じ種類のトランジスタが使用され、トランジスタ
9,14のコレクタ電流は常に同じであるから、トランジス
タ9,14のベース電流も常に同じになり、またトランジス
タ13,15のコレクタ電流とベース電流もそれぞれ常に同
じになる。トランジスタ15のベースがトランジスタ９の
ベースと接続されているので、トランジスタ９のベース
電流に何らかの変動があると、トランジスタ15のベース
電流がそれを補給するように動作する。従って、トラン
ジスタ９のベース電流に必要な分だけ常に補給が可能と
なり、正帰還信号に影響を与えることがない。

さらに、トランジスタ10のコレクタ端子からトランジ
スタ10のベース端子への負帰還は、直流負帰還回路１の
エミッタフォロアを通して行なわれている。これらによ
って、トランジスタ10のコレクタ端子の出力インピーダ
ンスが高く保たれており、ここに接続されているセラミ
ック共振子ＸのＱが低下しない。また、トランジスタ10
のベースにバイアス用容量21が設けられているので、交
流分（発振周波数成分）が殆んどバイパスされて、直流
成分のみが負帰還されることになる。

そして、リアクタンス回路３に流れる電流が零の場
合、差動対トランジスタ９及び10は、バランス状態で安
定に動作し、トランジスタ９及び10のベース電流は等し
く、トランジスタ15のベース・エミッタ間電圧V_BEと、
トランジスタ18のV_BEは等しくなる為、発振回路の出力
端子６は、電源５よりトランジスタ17、及びトランジス
タ16のV_BE分だけ高い安定な電位に固定されることにな
り、電源５の電位により、出力端子６の基準電位を容易
に設定できる。

また、リアクタンス回路３にオフセット電流がある場
合、例えばオフセット電流によりトランジスタ10のコレ
クタ端子の出力直流電圧が下がり、直流負帰還回路１に
よって帰還されるトランジスタ10のベース電位も下が
り、トランジスタ９のコレクタ電流が増加し、カレント
ミラー負荷回路であるトランジスタ７及びトランジスタ
８の電流が増加する。その結果、差動対トランジスタ９
及び10のコレクタ電流の差が、前記オフセット電流に等
しい状態で安定になる。

換言すれば、オフセット電流が定電流源12の電流より
大きくならない限り、差動対トランジスタ９及び10はア
クティブに動作し、安定な発振を接続することができ
る。

〔発明の効果〕

以上説明したように、本発明によれば、直流負帰還回
路を設けることによって、回路素子のバラツキに対して
も安定な直流動作電圧が得られるので、安定な発振動作
が可能となるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の発振回路を示す回路図、第
２図は従来の１端子型発振回路を示す回路図である。 １……直流負帰還回路、２……高インピーダンス・バイ
アス回路、3,40……リアクタンス回路、4,20,49……抵
抗、５……直流電圧源、6,50……出力端子、７〜10,13
〜8,32〜39,41〜45……トランジスタ、11,48……帰還容
量、12,19……定電流源、21……バイパス容量、46,47…
…ダイオード。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一導電型の第1,第２のトランジスタのエミ
   ッタを共通接続して，電源の一端に接続された第１の定
   電流源を接続し，前記第1,第２のトランジスタのコレク
   タがカーレントミラー回路を介して前記電源の他端に接
   続されてなる差動増幅器と、前記第２のトランジスタの
   コレクタに接続される出力端子と、前記出力端子に接続
   される共振子及びリアクタンス回路と、前記出力端子か
   ら前記第２のトランジスタのベースへ負帰還をかける負
   帰還回路と、前記出力端子と前記第１のトランジスタの
   ベースとの間に接続され正帰還をかけるコンデンサと、
   前記第１のトランジスタのベースに接続された高インピ
   ーダンス・バイアス回路とを備えた発振回路において、
   前記バイアス回路が、前記第１のトランジスタとベース
   を共通接続してコレクタを前記電源の一端に接続した逆
   導電型の第３のトランジスタと、前記第１のトランジス
   タのコレクタと前記カーレントミラー回路の一端との間
   に挿入されエミッタを前記第１のトランジスタのコレク
   タと，コレクタを前記カーレントミラー回路の一端とそ
   れぞれ接続した一導電型の第４のトランジスタと、前記
   第４のトランジスタとベースを共通接続し，エミッタを
   前記電源の他端，コレクタを前記第３のトランジスタの
   エミッタにそれぞれ接続した逆導電型の第５のトランジ
   スタと、前記第３のトランジスタのエミッタと前記電源
   の一端との間に接続されたバイアス電圧源および抵抗の
   直列回路とを含むことを特徴とする発振回路。