JP3146088B2 - 可変リアクタンス回路 - Google Patents
可変リアクタンス回路Info
- Publication number
- JP3146088B2 JP3146088B2 JP08724593A JP8724593A JP3146088B2 JP 3146088 B2 JP3146088 B2 JP 3146088B2 JP 08724593 A JP08724593 A JP 08724593A JP 8724593 A JP8724593 A JP 8724593A JP 3146088 B2 JP3146088 B2 JP 3146088B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- reactance circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２つの制御電流の増減
によって帰還量を変えて入力インピーダンスを変化させ
る可変リアクタンス回路に関するもので、特に電圧制御
発振器（ＶＣＯ）の周波数の制御用に使用されるもので
ある。
によって帰還量を変えて入力インピーダンスを変化させ
る可変リアクタンス回路に関するもので、特に電圧制御
発振器（ＶＣＯ）の周波数の制御用に使用されるもので
ある。
【０００２】
【従来の技術】従来の可変リアクタンス回路の構成を図
４に示す。この従来の可変リアクタンス回路は、３組の
差動対トランジスタＱ１、Ｑ２、及びＱ３、Ｑ４並びに
Ｑ５、Ｑ６と、コンデンサＣ１と、ダイオードＤ１、Ｄ
２と、定電流源２、４、１０と、可変電流源６、８と、
抵抗Ｒ１とを備えている。差動対トランジスタＱ１、Ｑ
２のエミッタは各々定電流源２、４に接続されるととも
にコンデンサＣ１を介して接続されている。又トランジ
スタＱ１、Ｑ２のコレクタは各々ダイオードＤ１、Ｄ２
を介して電源Ｖccに接続される。そしてトランジスタＱ
のベースは可変リアクタンス回路の入力端子ＩＮを介し
て図示しない電圧制御発振器（以下、ＶＣＯともいう）
の出力端に接続される。一方トランジスタＱ２のベース
は交流的に接地されている。すなわち、２電源Ｖcc、Ｇ
ＮＤ間に設けられる、抵抗Ｒ１および定電流源１０から
なる直列回路の、抵抗Ｒ１と定電流源１０との共通接続
点にトランジスタＱ２のベースが接続されている。これ
は、トランジスタＱ１、Ｑ２のエミッタが定電流源２、
４で駆動されるとともにエミッタ間がコンデンサＣ１を
介して接続されているので、トランジスタＱ１、コンデ
ンサＣ１、及びトランジスタＱ２からなる差動型Ｖ−ｉ
変換の基準側のトランジスタＱ２のベースバイアスにつ
いては、トランジスタＱ１のべース電位とは独立に比較
的自由に決めることができるためである。
４に示す。この従来の可変リアクタンス回路は、３組の
差動対トランジスタＱ１、Ｑ２、及びＱ３、Ｑ４並びに
Ｑ５、Ｑ６と、コンデンサＣ１と、ダイオードＤ１、Ｄ
２と、定電流源２、４、１０と、可変電流源６、８と、
抵抗Ｒ１とを備えている。差動対トランジスタＱ１、Ｑ
２のエミッタは各々定電流源２、４に接続されるととも
にコンデンサＣ１を介して接続されている。又トランジ
スタＱ１、Ｑ２のコレクタは各々ダイオードＤ１、Ｄ２
を介して電源Ｖccに接続される。そしてトランジスタＱ
のベースは可変リアクタンス回路の入力端子ＩＮを介し
て図示しない電圧制御発振器（以下、ＶＣＯともいう）
の出力端に接続される。一方トランジスタＱ２のベース
は交流的に接地されている。すなわち、２電源Ｖcc、Ｇ
ＮＤ間に設けられる、抵抗Ｒ１および定電流源１０から
なる直列回路の、抵抗Ｒ１と定電流源１０との共通接続
点にトランジスタＱ２のベースが接続されている。これ
は、トランジスタＱ１、Ｑ２のエミッタが定電流源２、
４で駆動されるとともにエミッタ間がコンデンサＣ１を
介して接続されているので、トランジスタＱ１、コンデ
ンサＣ１、及びトランジスタＱ２からなる差動型Ｖ−ｉ
変換の基準側のトランジスタＱ２のベースバイアスにつ
いては、トランジスタＱ１のべース電位とは独立に比較
的自由に決めることができるためである。
【０００３】トランジスタＱ３とＱ５のコレクタは共に
電源Ｖccに接続され、トランジスタＱ４とＱ６のコレク
タは共にトランジスタＱ１のベースに接続されている。
トランジスタＱ３とＱ６のベースは共にトランジスタＱ
１のコレクタに接続され、トランジスタＱ４とＱ５のベ
ースはトランジスタＱ２のコレクタに接続されている。
そしてトランジスタＱ３とＱ４のエミッタは共通に接続
されて可変電流源６を介して接地電源ＧＮＤに接続さ
れ、トランジスタＱ５とＱ６のエミッタは共通に接続さ
れて可変定電流源８を介して接地電源ＧＮＤに接続され
ている。
電源Ｖccに接続され、トランジスタＱ４とＱ６のコレク
タは共にトランジスタＱ１のベースに接続されている。
トランジスタＱ３とＱ６のベースは共にトランジスタＱ
１のコレクタに接続され、トランジスタＱ４とＱ５のベ
ースはトランジスタＱ２のコレクタに接続されている。
そしてトランジスタＱ３とＱ４のエミッタは共通に接続
されて可変電流源６を介して接地電源ＧＮＤに接続さ
れ、トランジスタＱ５とＱ６のエミッタは共通に接続さ
れて可変定電流源８を介して接地電源ＧＮＤに接続され
ている。
【０００４】このような可変リアクタンス回路において
は、可変電流源６、８を制御してこれらの電流源の電流
Ｉ２、Ｉ３を変えることによって、入力端子ＩＮへの帰
還量を変え、これにより入力インピーダンスＺinを変化
される。この入力インピーダンスＺinは次のようにして
求められる。まず、入力端子ＩＮに印加される電位を
ｖ、トランジスタＱ１、Ｑ２の抵抗をｒｅ、コンデンサ
Ｃ１の容量をＣ１、トランジスタＱ１、コンデンサ
Ｃ１、トランジスタＱ２を流れる電流をｉ’、トランジ
スタＱ１のベースからトランジスタＱ４、Ｑ６のコレク
タに流れる電流をｉとすると、電流ｉ’は、
は、可変電流源６、８を制御してこれらの電流源の電流
Ｉ２、Ｉ３を変えることによって、入力端子ＩＮへの帰
還量を変え、これにより入力インピーダンスＺinを変化
される。この入力インピーダンスＺinは次のようにして
求められる。まず、入力端子ＩＮに印加される電位を
ｖ、トランジスタＱ１、Ｑ２の抵抗をｒｅ、コンデンサ
Ｃ１の容量をＣ１、トランジスタＱ１、コンデンサ
Ｃ１、トランジスタＱ２を流れる電流をｉ’、トランジ
スタＱ１のベースからトランジスタＱ４、Ｑ６のコレク
タに流れる電流をｉとすると、電流ｉ’は、
【０００５】
【数１】 となる。なお、ｋをボルツマン定数、Ｔをトランジスタ
の絶対温度、ｑを電荷素量、Ｉ１を定電流源２、４によ
る電流とすると、抵抗ｒｅは、ｒｅ＝ＶＴ／Ｉ１と表わ
され、ここでＶＴ＝ｋＴ／ｑである。
の絶対温度、ｑを電荷素量、Ｉ１を定電流源２、４によ
る電流とすると、抵抗ｒｅは、ｒｅ＝ＶＴ／Ｉ１と表わ
され、ここでＶＴ＝ｋＴ／ｑである。
【０００６】すると、入力端子ＩＮから見た可変リアク
タンス回路の入力インピンダンスＺinは、ｉ／ｉ’＝Ａ
とすると、
タンス回路の入力インピンダンスＺinは、ｉ／ｉ’＝Ａ
とすると、
【０００７】
【数２】 となる。
【０００８】
【発明が解決しようとする課題】このように従来の可変
リアクタンス回路のインピーダンスＺinは(3) 式で表わ
せるが、可変電流６、８を制御してその電流Ｉ２、Ｉ３
を変えて入力インピーダンスＺinを変えた場合、これら
の電流Ｉ２、Ｉ３の変化の影響は入力インピーダンスＺ
inの抵抗成分２ｒｅ／Ａに現われる。この抵抗成分２ｒ
ｅ／Ａの影響について図５を参照して説明する。図５に
おいて、破線からＡ側の成分が発振回路であってＢ側の
部分が可変リアクタンス回路である。Ａ側の発振回路の
発振周波数はセラミック共振子Ｃｅを含めた入力端子Ｉ
Ｎから見たインピーダンスＺで決定され、このインピー
ダンスＺは抵抗Ｒ３インピーダンスＺce、および入力イ
ンピーダンスＺinを並列接続した場合の値となる。ここ
で抵抗Ｒ３はトランジスタＱ９のコレクタと電源Ｖccと
の間に設けられた抵抗であり、Ｚceはセラミック共振子
Ｃｅのインピーダンスであって各々一定値となる。一
方、入力インピーダンスＺinは、電流Ｉ２、Ｉ３の値及
び大小関係によって符号と大きさが変わる。このことに
ついて説明する。電流Ｉ２、Ｉ３の値及び大きさには次
の３つの場合、 Ｉ２とＩ３がほぼ零に等しい場合 Ｉ３のみがほぼ零に等しい場合 Ｉ２のみがほぼ零に等しい場合 が考えられる。
リアクタンス回路のインピーダンスＺinは(3) 式で表わ
せるが、可変電流６、８を制御してその電流Ｉ２、Ｉ３
を変えて入力インピーダンスＺinを変えた場合、これら
の電流Ｉ２、Ｉ３の変化の影響は入力インピーダンスＺ
inの抵抗成分２ｒｅ／Ａに現われる。この抵抗成分２ｒ
ｅ／Ａの影響について図５を参照して説明する。図５に
おいて、破線からＡ側の成分が発振回路であってＢ側の
部分が可変リアクタンス回路である。Ａ側の発振回路の
発振周波数はセラミック共振子Ｃｅを含めた入力端子Ｉ
Ｎから見たインピーダンスＺで決定され、このインピー
ダンスＺは抵抗Ｒ３インピーダンスＺce、および入力イ
ンピーダンスＺinを並列接続した場合の値となる。ここ
で抵抗Ｒ３はトランジスタＱ９のコレクタと電源Ｖccと
の間に設けられた抵抗であり、Ｚceはセラミック共振子
Ｃｅのインピーダンスであって各々一定値となる。一
方、入力インピーダンスＺinは、電流Ｉ２、Ｉ３の値及
び大小関係によって符号と大きさが変わる。このことに
ついて説明する。電流Ｉ２、Ｉ３の値及び大きさには次
の３つの場合、 Ｉ２とＩ３がほぼ零に等しい場合 Ｉ３のみがほぼ零に等しい場合 Ｉ２のみがほぼ零に等しい場合 が考えられる。
【０００９】の場合 説明を簡単にするためＩ２＝Ｉ３＝０とすると、トラン
ジスタＱ３、Ｑ４、Ｑ５、Ｑ６は全てＯＦＦしており、
帰還電流ｉは流れない。したがって、(3) 式から入力イ
ンピーダンスＺinは無限大となる。
ジスタＱ３、Ｑ４、Ｑ５、Ｑ６は全てＯＦＦしており、
帰還電流ｉは流れない。したがって、(3) 式から入力イ
ンピーダンスＺinは無限大となる。
【００１０】の場合 説明を簡単にするため、Ｉ３＝０とすると、トランジス
タＱ５、Ｑ６はＯＦＦする。電流ｉ’によるダイオード
Ｄ１、Ｄ２の各々のアノードとカソード間に生じる電圧
変化ΔＶBE（Ｄ１）、ΔＶBE（Ｄ２）によって、トラン
ジスタＱ３のベース電位がトランジスタＱ４のベース電
位よりも低くなるので、帰還電流ｉは図５の矢印の向き
に流される。なお、電流ｉの大きさは可変電流源６の電
流値Ｉ２によって決まる。したがって入力インピーダン
スＺinは(3) 式で表わされる。但し、Ａの値は正とな
る。
タＱ５、Ｑ６はＯＦＦする。電流ｉ’によるダイオード
Ｄ１、Ｄ２の各々のアノードとカソード間に生じる電圧
変化ΔＶBE（Ｄ１）、ΔＶBE（Ｄ２）によって、トラン
ジスタＱ３のベース電位がトランジスタＱ４のベース電
位よりも低くなるので、帰還電流ｉは図５の矢印の向き
に流される。なお、電流ｉの大きさは可変電流源６の電
流値Ｉ２によって決まる。したがって入力インピーダン
スＺinは(3) 式で表わされる。但し、Ａの値は正とな
る。
【００１１】の場合 説明を簡単にするため、Ｉ２＝０とすると、トランジス
タＱ３、Ｑ４はＯＦＦする。電流ｉ’による電圧変化Δ
BE（Ｑ３）、ΔＶBE（Ｑ４）によってトランジスタＱ５
のベース電位がトランジスタＱ６のベース電位よりも高
くなるので帰還電流ｉは図５の矢印と逆向に流れる。し
たがって入力インピーダンスＺinはの場合と同様に
(3) 式で表わされるが、Ａの値はの場合と異なり、負
となる。
タＱ３、Ｑ４はＯＦＦする。電流ｉ’による電圧変化Δ
BE（Ｑ３）、ΔＶBE（Ｑ４）によってトランジスタＱ５
のベース電位がトランジスタＱ６のベース電位よりも高
くなるので帰還電流ｉは図５の矢印と逆向に流れる。し
たがって入力インピーダンスＺinはの場合と同様に
(3) 式で表わされるが、Ａの値はの場合と異なり、負
となる。
【００１２】このように電流Ｉ２、Ｉ３を制御すること
によって、入力インピーダンスＺinが変化し、その抵抗
成分２ｒｅ／Ａとリアクタンス成分１／ｗｃＡの値も大
きさと符号が異なることになる。これにより、インピー
ダンスＺが変わり、発振周波数を変えることができる。
例えば、Ａが負に変化する時（発振周波数が高くなる
時）は、入力インピーダンスＺinの中の抵抗成分は負性
抵抗となるので発振回路のインピーダンスの抵抗成分が
大きくなり、発振振幅が大きくなる。一方、Ａが正に変
化する時（発振周波数が低くなる時）は、入力インピー
ダンスＺinの抵抗成分によってインピーダンスＺの抵抗
成分が小さくなるため、発振振幅が小さくなる。
によって、入力インピーダンスＺinが変化し、その抵抗
成分２ｒｅ／Ａとリアクタンス成分１／ｗｃＡの値も大
きさと符号が異なることになる。これにより、インピー
ダンスＺが変わり、発振周波数を変えることができる。
例えば、Ａが負に変化する時（発振周波数が高くなる
時）は、入力インピーダンスＺinの中の抵抗成分は負性
抵抗となるので発振回路のインピーダンスの抵抗成分が
大きくなり、発振振幅が大きくなる。一方、Ａが正に変
化する時（発振周波数が低くなる時）は、入力インピー
ダンスＺinの抵抗成分によってインピーダンスＺの抵抗
成分が小さくなるため、発振振幅が小さくなる。
【００１３】このように、従来の可変リアクタンス回路
においては、可変電流源６、８を制御して電流Ｉ２、Ｉ
３を変えることによってその影響が入力インピーダンス
の抵抗成分に現われ、これにより発振回路の発振振幅
が、その発振周波数によって変動するという問題があっ
た。
においては、可変電流源６、８を制御して電流Ｉ２、Ｉ
３を変えることによってその影響が入力インピーダンス
の抵抗成分に現われ、これにより発振回路の発振振幅
が、その発振周波数によって変動するという問題があっ
た。
【００１４】本発明は上記事情を考慮してなされたもの
であって、電流Ｉ２、Ｉ３を変化させてもその影響が入
力インピーダンスの抵抗成分に現れるのを可及的に防止
することのできる可変リアクタンス回路を提供すること
を目的とする。
であって、電流Ｉ２、Ｉ３を変化させてもその影響が入
力インピーダンスの抵抗成分に現れるのを可及的に防止
することのできる可変リアクタンス回路を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明による可変リアク
タンス回路は、各々のコレクタにダイオートが接続さ
れ、各々のエミッタに定電流源が接続されるとともに、
エミッタ間がコンデンサによって接続される第１及び第
２のトランジスタを有し、第１のトランジスタのベース
に入力信号が入力され、第２のトランジスタのベースが
第１のトランジスタのコレクタに接続される差動増幅回
路と、第１及び第２のトランジスタのコレクタに接続さ
れたダイオードによる差動出力を検出する差動対トラン
ジスタを有し、この差動対トランジスタのエミッタに接
続される可変電流源を流れる電流に応じた帰還量を第１
のトランジスタのベースに送出する帰還回路と、を備え
ていることを特徴とする。
タンス回路は、各々のコレクタにダイオートが接続さ
れ、各々のエミッタに定電流源が接続されるとともに、
エミッタ間がコンデンサによって接続される第１及び第
２のトランジスタを有し、第１のトランジスタのベース
に入力信号が入力され、第２のトランジスタのベースが
第１のトランジスタのコレクタに接続される差動増幅回
路と、第１及び第２のトランジスタのコレクタに接続さ
れたダイオードによる差動出力を検出する差動対トラン
ジスタを有し、この差動対トランジスタのエミッタに接
続される可変電流源を流れる電流に応じた帰還量を第１
のトランジスタのベースに送出する帰還回路と、を備え
ていることを特徴とする。
【００１６】
【作用】このように構成された本発明の可変リアクタン
ス回路によれば、差動増幅回路の第２のトランジスタの
ベースが第１のトランジスタのコレクタに接続されてい
る。これにより、可変電流源を流れる電流を変化させて
もその影響が入力インピーダンスの抵抗成分に現れるの
を可及的に防止することができる。
ス回路によれば、差動増幅回路の第２のトランジスタの
ベースが第１のトランジスタのコレクタに接続されてい
る。これにより、可変電流源を流れる電流を変化させて
もその影響が入力インピーダンスの抵抗成分に現れるの
を可及的に防止することができる。
【００１７】
【実施例】本発明による可変リアクタンス回路の第１の
実施例の構成を図１に示す。この実施例のリアクタンス
回路は、３組の差動対トランジスタＱ１、Ｑ２及び
Ｑ３、Ｑ４並びＱ５、Ｑ６と、コンデンサＣ１と、ダイ
オードＤ１、Ｄ２と、定電流源２．４と、可変電流源
６．８とを備えている。差動対トランジスタＱ１、Ｑ２
コレクタは各々、ダイオードＤ１、Ｄ２を介して駆動電
源Ｖccに接続されている。又、トランジスタＱ１、Ｑ２
のエミッタは各々、定電流源２、４に接続されるととも
にコンデンサＣ１を介して接続されている。そしてトラ
ンジスタのベータには可変リアクタンス回路の入力端子
ＩＮを介して電圧制御発振器（以下、ＶＣＯともいう）
の出力が印加されている。一方、トランジスタＱ２のベ
ースはトランジスタＱ１のコレクタに接続されている。
実施例の構成を図１に示す。この実施例のリアクタンス
回路は、３組の差動対トランジスタＱ１、Ｑ２及び
Ｑ３、Ｑ４並びＱ５、Ｑ６と、コンデンサＣ１と、ダイ
オードＤ１、Ｄ２と、定電流源２．４と、可変電流源
６．８とを備えている。差動対トランジスタＱ１、Ｑ２
コレクタは各々、ダイオードＤ１、Ｄ２を介して駆動電
源Ｖccに接続されている。又、トランジスタＱ１、Ｑ２
のエミッタは各々、定電流源２、４に接続されるととも
にコンデンサＣ１を介して接続されている。そしてトラ
ンジスタのベータには可変リアクタンス回路の入力端子
ＩＮを介して電圧制御発振器（以下、ＶＣＯともいう）
の出力が印加されている。一方、トランジスタＱ２のベ
ースはトランジスタＱ１のコレクタに接続されている。
【００１８】トランジスタＱ３とＱ５のコレクタは共に
駆動電源Ｖccに接続され、トランジスタＱ４とＱ６のコ
レクタは共にトランジスタＱ１のベースに接続されてい
る。トランジスタＱ３とＱ６のベースは共にトランジス
タＱ１のコレクタに接続され、トランジスタＱ４とＱ５
のベースはトランジスタＤ２のコレクタに接続されてい
る。そして、トランジスタＱ３とＱ４のエミッタは共通
に接続されて可変電流源６を介して接地電源ＧＮＤに接
続され、トランジスタＱ５とＱ６のエミッタは共通に接
続されて可変電流源８を介して接地電源ＧＮＤに接続さ
れている。
駆動電源Ｖccに接続され、トランジスタＱ４とＱ６のコ
レクタは共にトランジスタＱ１のベースに接続されてい
る。トランジスタＱ３とＱ６のベースは共にトランジス
タＱ１のコレクタに接続され、トランジスタＱ４とＱ５
のベースはトランジスタＤ２のコレクタに接続されてい
る。そして、トランジスタＱ３とＱ４のエミッタは共通
に接続されて可変電流源６を介して接地電源ＧＮＤに接
続され、トランジスタＱ５とＱ６のエミッタは共通に接
続されて可変電流源８を介して接地電源ＧＮＤに接続さ
れている。
【００１９】このように構成された本実施例の可変リア
クタンス回路においては、基準側のトランジスタＱ２の
ベースが入力側のトランジスタＱ１のコレクタに接続さ
れている。これによりトランジスタＱ２のベースには、
ｖ−ｉ可変された電流ｉ’によって発生したダイオード
Ｄ１のアノードとカソード間の電圧変化分ΔＶ
BE（Ｄ１）が加わることになる。したがって、入力端子
ＩＮに印加される電位をｖ、トランジスタＱ１、Ｑ２の
抵抗をｒｅ、コンデンサＣ１の容積をＣ１、トランジス
タＱ１のベースからトランジスタＱ４、Ｑ６のコレクタ
に流れる電流（帰還電流）をｉとすると、電流ｉ’は、
クタンス回路においては、基準側のトランジスタＱ２の
ベースが入力側のトランジスタＱ１のコレクタに接続さ
れている。これによりトランジスタＱ２のベースには、
ｖ−ｉ可変された電流ｉ’によって発生したダイオード
Ｄ１のアノードとカソード間の電圧変化分ΔＶ
BE（Ｄ１）が加わることになる。したがって、入力端子
ＩＮに印加される電位をｖ、トランジスタＱ１、Ｑ２の
抵抗をｒｅ、コンデンサＣ１の容積をＣ１、トランジス
タＱ１のベースからトランジスタＱ４、Ｑ６のコレクタ
に流れる電流（帰還電流）をｉとすると、電流ｉ’は、
【００２０】
【数３】 を満足する。ここでΔＶBE（Ｄ１）はｉ’によるダイオ
ードＤ１のＶBEの変化分であるから
ードＤ１のＶBEの変化分であるから
【００２１】
【数４】 となる。ここでＶＴは、ボルツマン定数をｋ、ダイオー
ドＤ１の絶体温度をＴ、電荷素量ｑとするとＶＴ＝ｋＴ
／ｑであり、Ｉｃはコレクタ電流、ＩｓはＰＮ接合の逆
方向飽和電流である。また、ΔＩｃ＝ｉ’であるからΔ
ＶBE（Ｄ１）はΔＶBE（Ｄ１）＝ｒｅ・ｉ’となる。こ
れを(4) 式に代入すると、
ドＤ１の絶体温度をＴ、電荷素量ｑとするとＶＴ＝ｋＴ
／ｑであり、Ｉｃはコレクタ電流、ＩｓはＰＮ接合の逆
方向飽和電流である。また、ΔＩｃ＝ｉ’であるからΔ
ＶBE（Ｄ１）はΔＶBE（Ｄ１）＝ｒｅ・ｉ’となる。こ
れを(4) 式に代入すると、
【００２２】
【数５】 となる。したがって、入力端子ＩＮから見た可変リアク
タンス回路の入力インピーダンスＺinは、ｉ／ｉ’＝Ａ
とすると、
タンス回路の入力インピーダンスＺinは、ｉ／ｉ’＝Ａ
とすると、
【００２３】
【数６】 となる。これにより入力インピーダンスＺinの抵抗成分
を従来の場合に比べて半分にすることが可能となり、可
変電流源６、８の電流Ｉ２、Ｉ３を変化しても、入力イ
ンピーダンスの抵抗成分に現れる影響を従来の場合に比
べて半分にすることができる。
を従来の場合に比べて半分にすることが可能となり、可
変電流源６、８の電流Ｉ２、Ｉ３を変化しても、入力イ
ンピーダンスの抵抗成分に現れる影響を従来の場合に比
べて半分にすることができる。
【００２４】次に本発明による可変リアクタンス回路の
第２の実施例の構成を図２に示す。この実施例の可変リ
アクタンス回路は、図１に示す第１の実施例の可変リア
クタンス回路において、ダイオードＤ３、Ｄ４と、トラ
ンジスタＱ７、Ｑ８と、定電流源１２、１４とを新たに
設けたものである。ダイオードＤ３、Ｄ４は駆動電源Ｖ
ccとダイオードＤ１、Ｄ２の間に設けられている。一方
トランジスタＱ７のコレクタは駆動電源ＶCCに接続さ
れ、祖のベースはダイオードＤ４とＤ２の接続点に接続
され、そのエミッタは定電流源１２を介して接地電源に
接続されている。又トランジスタＱ８のコレクタは駆動
電源ＶCCに接続され、そのベースはダイオードＤ３とＤ
１の接続点に接続され、そのエミッタは定電流源１４を
介して接地電源ＧＮＤに接続されている。なお、第１の
実地例と異なり、第２の実地例においては、トランジス
タＱ３とＱ６のベースはトランジスタＱ１のコレクタに
接続される代わりにトランジスタＱ８のエミッタに接続
され、トランジスタＱ４とＱ５のベースはトランジスタ
Ｑ２のコレクタに接続される代わりにトランジスタＱ７
のエミッタに接続されている。したがって、トランジス
タＱ７、Ｑ８および定電流源１２、１４はエミッタフォ
ロア回路を形成し、トランジスタＱ１、Ｑ２とコンデン
サＣ１からなる差動構成の出力は上記エミッタフォロア
回路によってレベルシフトされ、差動対Ｑ３、Ｑ４、Ｑ
５、Ｑ６からなる増幅回路に送られることになる。な
お、定電流源１２と１４を流れる電流は同一な値Ｉ４で
ある。
第２の実施例の構成を図２に示す。この実施例の可変リ
アクタンス回路は、図１に示す第１の実施例の可変リア
クタンス回路において、ダイオードＤ３、Ｄ４と、トラ
ンジスタＱ７、Ｑ８と、定電流源１２、１４とを新たに
設けたものである。ダイオードＤ３、Ｄ４は駆動電源Ｖ
ccとダイオードＤ１、Ｄ２の間に設けられている。一方
トランジスタＱ７のコレクタは駆動電源ＶCCに接続さ
れ、祖のベースはダイオードＤ４とＤ２の接続点に接続
され、そのエミッタは定電流源１２を介して接地電源に
接続されている。又トランジスタＱ８のコレクタは駆動
電源ＶCCに接続され、そのベースはダイオードＤ３とＤ
１の接続点に接続され、そのエミッタは定電流源１４を
介して接地電源ＧＮＤに接続されている。なお、第１の
実地例と異なり、第２の実地例においては、トランジス
タＱ３とＱ６のベースはトランジスタＱ１のコレクタに
接続される代わりにトランジスタＱ８のエミッタに接続
され、トランジスタＱ４とＱ５のベースはトランジスタ
Ｑ２のコレクタに接続される代わりにトランジスタＱ７
のエミッタに接続されている。したがって、トランジス
タＱ７、Ｑ８および定電流源１２、１４はエミッタフォ
ロア回路を形成し、トランジスタＱ１、Ｑ２とコンデン
サＣ１からなる差動構成の出力は上記エミッタフォロア
回路によってレベルシフトされ、差動対Ｑ３、Ｑ４、Ｑ
５、Ｑ６からなる増幅回路に送られることになる。な
お、定電流源１２と１４を流れる電流は同一な値Ｉ４で
ある。
【００２５】この第２の実施例の可変リアクタンス回路
においては、トランジスタＱ２のベースには、電流ｉ’
によるダイオードＤ１、Ｄ３のＶBE変化分ΔＶ
BE（Ｄ１）、ΔＶBE（Ｄ２）が加わることになる。した
がって、
においては、トランジスタＱ２のベースには、電流ｉ’
によるダイオードＤ１、Ｄ３のＶBE変化分ΔＶ
BE（Ｄ１）、ΔＶBE（Ｄ２）が加わることになる。した
がって、
【００２６】
【数７】 ここで、 ΔＶBE（Ｄ３）＝ΔＶBE＝ｒｅ・ｉ’ であるから、これを(9) 式に代入して電源ｉ’を求める
と、
と、
【００２７】
【数８】 となる。したがってｉ／ｉ’＝Ａとすれば入力インピー
ダンスＺinは、
ダンスＺinは、
【００２８】
【数９】 となり、入力インピーダンスＺinの抵抗成分を零にする
ことができる。これにより、可変電流源６、８の電流Ｉ
２、Ｉ３を変化させても、入力インピーダンスＺinの抵
抗成分に現れる影響を無くすることができる。
ことができる。これにより、可変電流源６、８の電流Ｉ
２、Ｉ３を変化させても、入力インピーダンスＺinの抵
抗成分に現れる影響を無くすることができる。
【００２９】次に本発明による可変リアクタンス回路の
第３の実施例の構成を図３に示す。この第３の実施例の
可変リアクタンス回路は図２に示す第２の実施例におい
て、トランジスタＱ７、Ｑ８および定電流源１２、１４
からなるエミッタフォロア回路を取り除いてトランジス
タＱ３とＱ６のベースをトランジスタＱ１のコレクタに
接続するとともにトランジスタＱ４とＱ５のベースヲト
ランジスタＱ２のコレクタに接続し、かつダイオードＤ
５、Ｄ６、Ｄ７、Ｄ８を新たに設けて、トランジスタＱ
３、Ｑ４のエミッタをダイオードＤ５、Ｄ６を介して共
通接続してこの共通接続点を可変電流源６を介して接地
電源ＧＮＤに接続するとともに、トランジスタＱ５、Ｑ
６のエミッタをダイオードＤ７、Ｄ８を介して共通接続
し、この共通接続点を可変電流源８を介して接地電源Ｇ
ＮＤに接続したものである。
第３の実施例の構成を図３に示す。この第３の実施例の
可変リアクタンス回路は図２に示す第２の実施例におい
て、トランジスタＱ７、Ｑ８および定電流源１２、１４
からなるエミッタフォロア回路を取り除いてトランジス
タＱ３とＱ６のベースをトランジスタＱ１のコレクタに
接続するとともにトランジスタＱ４とＱ５のベースヲト
ランジスタＱ２のコレクタに接続し、かつダイオードＤ
５、Ｄ６、Ｄ７、Ｄ８を新たに設けて、トランジスタＱ
３、Ｑ４のエミッタをダイオードＤ５、Ｄ６を介して共
通接続してこの共通接続点を可変電流源６を介して接地
電源ＧＮＤに接続するとともに、トランジスタＱ５、Ｑ
６のエミッタをダイオードＤ７、Ｄ８を介して共通接続
し、この共通接続点を可変電流源８を介して接地電源Ｇ
ＮＤに接続したものである。
【００３０】この第３の実施例の可変リアクタンス回路
は、ダイオードＤ５、Ｄ６、Ｄ７、Ｄ８を差動対トラン
ジスタＱ３、Ｑ４、Ｑ５、Ｑ６のエミッタに接続したこ
とにより、ダイオードＤ３、Ｄ４の交流変化分ΔＶ
BE（Ｄ３）、ΔＶBE（Ｄ４）を打ち消すようにしたもの
であり、入力インピーダンスＺinは第２の実施例の場合
と同様に(11)式であたえられている。したがってこの第
３の実施例も第２の実施例と同様の効果を有することは
言うまでもない。
は、ダイオードＤ５、Ｄ６、Ｄ７、Ｄ８を差動対トラン
ジスタＱ３、Ｑ４、Ｑ５、Ｑ６のエミッタに接続したこ
とにより、ダイオードＤ３、Ｄ４の交流変化分ΔＶ
BE（Ｄ３）、ΔＶBE（Ｄ４）を打ち消すようにしたもの
であり、入力インピーダンスＺinは第２の実施例の場合
と同様に(11)式であたえられている。したがってこの第
３の実施例も第２の実施例と同様の効果を有することは
言うまでもない。
【００３１】
【発明の効果】以上述べたように本発明によれば、可変
電流源の電流を変化させても、その影響が入力インピー
ダンスの抵抗成分に現れるのを可及的に防止することが
できる。
電流源の電流を変化させても、その影響が入力インピー
ダンスの抵抗成分に現れるのを可及的に防止することが
できる。
【図１】本発明の第１の実施例の構成を示す回路図。
【図２】本発明の第２の実施例の構成を示す回路図。
【図３】本発明の第３の実施例の構成を示す回路図。
【図４】従来の可変リアクタンス回路の構成を示す回路
図。
図。
【図５】従来の可変リアクタンス回路の動作を説明する
ための回路図。
ための回路図。
Ｑｉ（ｉ＝１、…６） ＮＰＮ型トランジスタ Ｄ１、Ｄ２ ダイオード ２、４ 定電流源 ６，８ 可変電流源 Ｃ１ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/48 H03F 3/45 H03H 11/46
Claims (1)
- 【請求項１】各々のコレクタにダイオートが接続され、
各々のエミッタに定電流源が接続されるとともに、前記
エミッタ間がコンデンサによって接続される第１及び第
２のトランジスタを有し、前記第１のトランジスタのベ
ースに入力信号が入力され、前記第２のトランジスタの
ベースが前記第１のトランジスタのコレクタに接続され
る差動増幅回路と、 前記第１及び第２のトランジスタのコレクタに接続され
たダイオードによる差動出力を検出する差動対トランジ
スタを有し、この差動対トランジスタのエミッタに接続
される可変電流源を流れる電流に応じた帰還量を前記第
１のトランジスタのベースに送出する帰還回路と、 とを備えていることを特徴とする可変リアクタンス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08724593A JP3146088B2 (ja) | 1993-04-14 | 1993-04-14 | 可変リアクタンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08724593A JP3146088B2 (ja) | 1993-04-14 | 1993-04-14 | 可変リアクタンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303098A JPH06303098A (ja) | 1994-10-28 |
| JP3146088B2 true JP3146088B2 (ja) | 2001-03-12 |
Family
ID=13909425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08724593A Expired - Fee Related JP3146088B2 (ja) | 1993-04-14 | 1993-04-14 | 可変リアクタンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146088B2 (ja) |
-
1993
- 1993-04-14 JP JP08724593A patent/JP3146088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06303098A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
| JPH08237054A (ja) | 利得可変回路 | |
| EP0209334A1 (en) | Current mirror circuit | |
| US7015756B1 (en) | Push-pull buffer/amplifier | |
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| US4994764A (en) | Single-pin oscillator | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| JPH0794971A (ja) | 差動増幅器 | |
| JPH08148944A (ja) | 演算増幅器 | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP3158423B2 (ja) | 広帯域増幅回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH08222968A (ja) | 増幅器 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JP2602327B2 (ja) | 発振回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP3162985B2 (ja) | フィルタ回路 | |
| US4476444A (en) | Power amplifier circuit | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0644690B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |