JPH0644690B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0644690B2 JPH0644690B2 JP59213516A JP21351684A JPH0644690B2 JP H0644690 B2 JPH0644690 B2 JP H0644690B2 JP 59213516 A JP59213516 A JP 59213516A JP 21351684 A JP21351684 A JP 21351684A JP H0644690 B2 JPH0644690 B2 JP H0644690B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- temperature
- bias potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ＯＡ機器や音響映像機器などに、基準発振源
として使用される発振回路に関するものである。
として使用される発振回路に関するものである。
従来例の構成とその問題点 近年、ＯＡ機器や音響映像機器を制御する際、より安定
した制御を行なうために、その基準発振源としてより安
定した出力を得ることができる発振回路が必要となって
きた。
した制御を行なうために、その基準発振源としてより安
定した出力を得ることができる発振回路が必要となって
きた。
以下、図面を参照しながら従来の発振回路について説明
する。
する。
第３図は従来の発振回路の回路結線図であり、５０は基
準電圧源で、その出力は抵抗６１および６２を介してト
ランジスタ６３および６４のベースに接続され、前記ト
ランジスタ６３および６４のコレクタはそれぞれトラン
ジスタ６５および６６のコレクタに接続されている。前
記トランジスタ６５，６６のベースは共通となり、前記
トランジスタ６５のコレクタに接続され、前記トランジ
スタ６５，６６のエミッタは共に正側電源線路に接続さ
れている。前記トランジスタ６６のコレクタはトランジ
スタ６６のベースに接続され、前記トランジスタ６７の
コレクタは正側電源線路に接続されている。トランジス
タ６９のコレクタは定電流源６８を介して正側電源線路
に接続されると共に同トランジスタのベースに接続され
ている。前記トランジスタ６９およびトランジスタ７
０，７１のベースは共通となり、前記トランジスタ６
９，７０，７１のエミッタは共に接地されている。前記
トランジスタ７０のコレクタは前記トランジスタ６３お
よび６４の共通エミッタに接続され、前記トランジスタ
７１のコレクタは前記トランジスタ６７のエミッタに接
続されると共にトランジスタ８０のベースに接続されて
いる。前記トランジスタ８０のコレクタは正側電源線路
に接続され同エミッタは抵抗８１を介して接地されると
共に出力端子１００に接続されている。前記トランジス
タ６３のベースはコンデンサ９０および発振子９１の直
列回路を介して前記トランジスタ６７のエミッタに接続
されている。なお、前記各構成要素６１〜７１により増
幅回路６０を構成している。
準電圧源で、その出力は抵抗６１および６２を介してト
ランジスタ６３および６４のベースに接続され、前記ト
ランジスタ６３および６４のコレクタはそれぞれトラン
ジスタ６５および６６のコレクタに接続されている。前
記トランジスタ６５，６６のベースは共通となり、前記
トランジスタ６５のコレクタに接続され、前記トランジ
スタ６５，６６のエミッタは共に正側電源線路に接続さ
れている。前記トランジスタ６６のコレクタはトランジ
スタ６６のベースに接続され、前記トランジスタ６７の
コレクタは正側電源線路に接続されている。トランジス
タ６９のコレクタは定電流源６８を介して正側電源線路
に接続されると共に同トランジスタのベースに接続され
ている。前記トランジスタ６９およびトランジスタ７
０，７１のベースは共通となり、前記トランジスタ６
９，７０，７１のエミッタは共に接地されている。前記
トランジスタ７０のコレクタは前記トランジスタ６３お
よび６４の共通エミッタに接続され、前記トランジスタ
７１のコレクタは前記トランジスタ６７のエミッタに接
続されると共にトランジスタ８０のベースに接続されて
いる。前記トランジスタ８０のコレクタは正側電源線路
に接続され同エミッタは抵抗８１を介して接地されると
共に出力端子１００に接続されている。前記トランジス
タ６３のベースはコンデンサ９０および発振子９１の直
列回路を介して前記トランジスタ６７のエミッタに接続
されている。なお、前記各構成要素６１〜７１により増
幅回路６０を構成している。
以上のように構成された従来例の発振回路についてその
動作を説明する。
動作を説明する。
第３図において、Ａ点は増幅回路６０の非反転入力であ
り、Ｂ点は出力である。従ってコンデンサ９０，発振子
９１の直列回路と前記増幅回路６０は正帰還ループを形
成し、前記コンデンサ９０と前記発振子９１の直列共振
周波数で発振する。発振出力は、トランジスタ８０によ
りインピーダンス変換され、出力端子１００より出力さ
れる。
り、Ｂ点は出力である。従ってコンデンサ９０，発振子
９１の直列回路と前記増幅回路６０は正帰還ループを形
成し、前記コンデンサ９０と前記発振子９１の直列共振
周波数で発振する。発振出力は、トランジスタ８０によ
りインピーダンス変換され、出力端子１００より出力さ
れる。
しかしながら、上記のような構成においては、電源電圧
や温度が変動すると、コンデンサ９０と発振子９１の直
列回路の印加電圧が変動し、発振周波数や発振振幅が変
動し、安定した発振出力が得られないという問題を有し
ていた。
や温度が変動すると、コンデンサ９０と発振子９１の直
列回路の印加電圧が変動し、発振周波数や発振振幅が変
動し、安定した発振出力が得られないという問題を有し
ていた。
発明の目的 本発明の目的は、従来の発振回路における上記のような
不都合に鑑みてなされたものであり、電源電圧あるいは
周囲温度の変動に対して、発振周波数や発振振幅の変動
が無く、極めて安定した発振出力を得ることができる発
振回路を提供することである。
不都合に鑑みてなされたものであり、電源電圧あるいは
周囲温度の変動に対して、発振周波数や発振振幅の変動
が無く、極めて安定した発振出力を得ることができる発
振回路を提供することである。
発明の構成 本発明の発振回路は、増幅回路と前記増幅回路の正帰還
ループに挿入された容量性素子と誘導性素子の直列回路
と、前記増幅回路の入力にバイアス電位を与えるバイア
ス電位発生回路とを備え、前記バイアス電位発生回路を
温度補償された定電圧源と、前記定電圧源出力をレベル
シフトするための複数のダイオードおよびトランジスタ
により構成し、前記増幅回路の出力は、前記バイアス電
位発生回路出力に対して温度補償されるように構成し、
前記増幅回路出力の振幅は、前記温度補償された定電圧
源出力に対応して得られるように構成したものであり、
これにより電源電圧変動や周囲温度の変動に対して極め
て安定した発振出力を得ることができる。
ループに挿入された容量性素子と誘導性素子の直列回路
と、前記増幅回路の入力にバイアス電位を与えるバイア
ス電位発生回路とを備え、前記バイアス電位発生回路を
温度補償された定電圧源と、前記定電圧源出力をレベル
シフトするための複数のダイオードおよびトランジスタ
により構成し、前記増幅回路の出力は、前記バイアス電
位発生回路出力に対して温度補償されるように構成し、
前記増幅回路出力の振幅は、前記温度補償された定電圧
源出力に対応して得られるように構成したものであり、
これにより電源電圧変動や周囲温度の変動に対して極め
て安定した発振出力を得ることができる。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における発振回路の回路結線
図であり、１は定電流源でその出力はバイアス電位発生
回路１０に供給されている。２は温度補償された定電圧
源であり、その出力はダイオード１１，１２，１３を介
して前記定電流源１に接続されると共にトランジスタ１
４，２４のベースに接続されている。前記トランジスタ
１４，２４のコレクタは共に正側電源線路に接続され、
前記トランジスタ１４のエミッタはトランジスタ１５の
ベースに接続されると共に抵抗１６を介してトランジス
タ１７のコレクタおよびトランジスタ１９のベースに接
続されている。前記トランジスタ１９のコレクタは正側
電源線路に接続され、同エミッタは前記トランジスタ１
７のベースおよびトランジスタ１８，２７，２８のベー
スに接続されている。前記トランジスタ１７，１８，２
７，２８のエミッタは全て接地され、前記トランジスタ
１８のコレクタは前記トランジスタ１５のエミッタに接
続され、前記トランジスタ１５のコレクタは正側電源線
路に接続されている。前記トランジスタ１５のエミッタ
は抵抗２１および２２を介してトランジスタ２９および
３０のベースに接続され、前記トランジスタ２９，３０
のエミッタは共通となり前記トランジスタ２７のコレク
タに接続されている。前記トランジスタ２９のコレクタ
は前記トランジスタ２４のエミッタに接続され、前記ト
ランジスタ３０のコレクタは抵抗２６を介して前記トラ
ンジスタ２４のエミッタに接続されると共にトランジス
２５のベースに接続されている。前記トランジスタ２５
のコレクタは正側電源線路に接続され、同エミッタは前
記トランジスタ２８のコレクタに接続されると共にトラ
ンジスタ８０のベースに接続されている。前記トランジ
スタ８０のコレクタは正側電源線路に接続され、同エミ
ッタは抵抗８１を介して接地されると共に出力端子１０
０に接続されている。前記トランジスタ２９のベースは
コンデンサ９０および発振子９１の直列回路を介して前
記トランジスタ２５のエミッタに接続されている。な
お、前記各構成要素２１〜３０により増幅回路２０を構
成している。また、増幅回路２０の出力部を構成するト
ランジスタ２４，２５はバイアス回路を、抵抗２６は増
幅発生手段をそれぞれ構成している。
図であり、１は定電流源でその出力はバイアス電位発生
回路１０に供給されている。２は温度補償された定電圧
源であり、その出力はダイオード１１，１２，１３を介
して前記定電流源１に接続されると共にトランジスタ１
４，２４のベースに接続されている。前記トランジスタ
１４，２４のコレクタは共に正側電源線路に接続され、
前記トランジスタ１４のエミッタはトランジスタ１５の
ベースに接続されると共に抵抗１６を介してトランジス
タ１７のコレクタおよびトランジスタ１９のベースに接
続されている。前記トランジスタ１９のコレクタは正側
電源線路に接続され、同エミッタは前記トランジスタ１
７のベースおよびトランジスタ１８，２７，２８のベー
スに接続されている。前記トランジスタ１７，１８，２
７，２８のエミッタは全て接地され、前記トランジスタ
１８のコレクタは前記トランジスタ１５のエミッタに接
続され、前記トランジスタ１５のコレクタは正側電源線
路に接続されている。前記トランジスタ１５のエミッタ
は抵抗２１および２２を介してトランジスタ２９および
３０のベースに接続され、前記トランジスタ２９，３０
のエミッタは共通となり前記トランジスタ２７のコレク
タに接続されている。前記トランジスタ２９のコレクタ
は前記トランジスタ２４のエミッタに接続され、前記ト
ランジスタ３０のコレクタは抵抗２６を介して前記トラ
ンジスタ２４のエミッタに接続されると共にトランジス
２５のベースに接続されている。前記トランジスタ２５
のコレクタは正側電源線路に接続され、同エミッタは前
記トランジスタ２８のコレクタに接続されると共にトラ
ンジスタ８０のベースに接続されている。前記トランジ
スタ８０のコレクタは正側電源線路に接続され、同エミ
ッタは抵抗８１を介して接地されると共に出力端子１０
０に接続されている。前記トランジスタ２９のベースは
コンデンサ９０および発振子９１の直列回路を介して前
記トランジスタ２５のエミッタに接続されている。な
お、前記各構成要素２１〜３０により増幅回路２０を構
成している。また、増幅回路２０の出力部を構成するト
ランジスタ２４，２５はバイアス回路を、抵抗２６は増
幅発生手段をそれぞれ構成している。
以上のように構成された本実施例の発振回路について以
下その動作を説明する。
下その動作を説明する。
第１図において、増幅回路２０の非反転入力と出力の間
にコンデンサ９０の発振子９１の直列回路が挿入されて
おり、前記直列回路の直列共振周波数で正帰還がかかり
発振動作を行なうが、このとき、前記直列回路の端子間
電圧Ｖｆおよび出力端子１００に現われる電圧Ｖｏは次
のようになる。
にコンデンサ９０の発振子９１の直列回路が挿入されて
おり、前記直列回路の直列共振周波数で正帰還がかかり
発振動作を行なうが、このとき、前記直列回路の端子間
電圧Ｖｆおよび出力端子１００に現われる電圧Ｖｏは次
のようになる。
Vf＝VBE(25)＋VR(26)＋VBE(24)−VBE(14) −VBE(15)−VR(21) ……(1) Vo＝Vr＋VD(11)＋VD(12)＋VD(13)−VBE(24) −VR(26)−VBE(25)−VBE(80)……(2) ここで、VBE(n)はトランジスタｎのベース・エミッタ間
電圧、VR(l)は抵抗ｌの端子間電圧、VD(m)はダイオード
ｍの順方向電圧、Vrは温度補償された定電圧源２の出力
電圧を示す。
電圧、VR(l)は抵抗ｌの端子間電圧、VD(m)はダイオード
ｍの順方向電圧、Vrは温度補償された定電圧源２の出力
電圧を示す。
全てのトランジスタの特性は同じであるとすると、トラ
ンジスタ１４，２４およびトランジスタ１５，２５のエ
ミッタ電流は同じであるから VBE(14)＝VBE(24)，VBE(15)＝VBE(25) またVR(21) は微少であり、無視すると、(1)式は(3)式
となる。
ンジスタ１４，２４およびトランジスタ１５，２５のエ
ミッタ電流は同じであるから VBE(14)＝VBE(24)，VBE(15)＝VBE(25) またVR(21) は微少であり、無視すると、(1)式は(3)式
となる。
Vf＝VR(26) ……(3) また、ダイオードの順方向電圧とトランジスタのベース
・エミッタ間電圧は等しいとすると(2)式は(4)式とな
る。
・エミッタ間電圧は等しいとすると(2)式は(4)式とな
る。
Vo＝Vr−VR(26) ……(4) ここで、VR(26) は、差動トランジスタ対２９，３０に
おいて、トランジスタ２９がＯＮ、トランジスタ３０が
ＯＦＦのとき、VR(26)＝Ｏであり、トランジスタ２９が
ＯＦＦ、トランジスタ３０がＯＮのとき、VR(26) はト
ランジスタ２７のコレクタ電流IC27 によって定まる。I
C27 はトランジスタ１７のコレクタ電流IC17 のミラー
電流であるから、IC27＝IC17である。また、IC17 は （Ｒ16は抵抗１６の値） である。従って、VR(26)は零から まで変化することになる。（Ｒ26は抵抗２６の値） 故に(3)式，(4)式は(5)式，(6)式となる。
おいて、トランジスタ２９がＯＮ、トランジスタ３０が
ＯＦＦのとき、VR(26)＝Ｏであり、トランジスタ２９が
ＯＦＦ、トランジスタ３０がＯＮのとき、VR(26) はト
ランジスタ２７のコレクタ電流IC27 によって定まる。I
C27 はトランジスタ１７のコレクタ電流IC17 のミラー
電流であるから、IC27＝IC17である。また、IC17 は （Ｒ16は抵抗１６の値） である。従って、VR(26)は零から まで変化することになる。（Ｒ26は抵抗２６の値） 故に(3)式，(4)式は(5)式，(6)式となる。
(5)式，(6)式より、R26/R16が一定であれば、コンデン
サ９０と発振子９１の直列回路に印加される電圧Ｖｆは
交流的に一定である。従って発振周波数は変化しない。
また、出力電圧Ｖｏの振幅VOPPは となり、変化しない。
サ９０と発振子９１の直列回路に印加される電圧Ｖｆは
交流的に一定である。従って発振周波数は変化しない。
また、出力電圧Ｖｏの振幅VOPPは となり、変化しない。
以上のように本実施例によれば、温度補償された定電圧
源２を含むバイアス電位発生回路１０により、増幅回路
２０の入力にバイアス電位を与えると共に、増幅回路２
０の出力にもバイアス回路を成すトランジスタ２４，２
５を介して同入力と同一の温度特性を有するバイアス電
位を与え、さらに増幅回路２０の出力増幅を振幅発生手
段である抵抗２６の電圧降下により得、同電圧降下が温
度補償された定電圧源２の出力に応じたレベルとなるよ
うに構成したことにより、増幅回路２０の入出力間に挿
入された容量性素子９０と誘導性素子９１の直列回路へ
の印加電圧が温度，電源電圧に対して影響されず、発振
周波数や発振振幅の高安定化が実現される。
源２を含むバイアス電位発生回路１０により、増幅回路
２０の入力にバイアス電位を与えると共に、増幅回路２
０の出力にもバイアス回路を成すトランジスタ２４，２
５を介して同入力と同一の温度特性を有するバイアス電
位を与え、さらに増幅回路２０の出力増幅を振幅発生手
段である抵抗２６の電圧降下により得、同電圧降下が温
度補償された定電圧源２の出力に応じたレベルとなるよ
うに構成したことにより、増幅回路２０の入出力間に挿
入された容量性素子９０と誘導性素子９１の直列回路へ
の印加電圧が温度，電源電圧に対して影響されず、発振
周波数や発振振幅の高安定化が実現される。
次に本発明の第２の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明の第２の実施例における発振回路の回路
線図であり、第１の実施例に対し、増幅回路２０の出力
段であるトランジスタ２５のエミッタとトランジスタ２
８のコレクタの間にダイオード４０を順方向に挿入し、
前記ダイオード４０のカソードと前記増幅回路２０の非
反転入力端子との間にコンデンサ９０と発振子９１の直
列回路が挿入されるように構成している。
線図であり、第１の実施例に対し、増幅回路２０の出力
段であるトランジスタ２５のエミッタとトランジスタ２
８のコレクタの間にダイオード４０を順方向に挿入し、
前記ダイオード４０のカソードと前記増幅回路２０の非
反転入力端子との間にコンデンサ９０と発振子９１の直
列回路が挿入されるように構成している。
以上のように構成された第２の実施例の発振回路におい
て、コンデンサ９０と発振子９１の直列回路に印加され
る電圧は、 （VDはダイオードの順電圧）となる。ここでVDは約−２
mV/℃の温度特性を持っているので、前記直列回路に印
加される電圧も同様の温度特性を持って変化する。
て、コンデンサ９０と発振子９１の直列回路に印加され
る電圧は、 （VDはダイオードの順電圧）となる。ここでVDは約−２
mV/℃の温度特性を持っているので、前記直列回路に印
加される電圧も同様の温度特性を持って変化する。
以上のように第２の実施例によれば、コンデンサ９０と
発振子９１の直列回路の印加電圧に温度特性を持たせる
ことにより、前記コンデンサ９０と前記発振子９１の直
列回路に温度特性が存在する場合、その温度特性を補償
することが可能となる。
発振子９１の直列回路の印加電圧に温度特性を持たせる
ことにより、前記コンデンサ９０と前記発振子９１の直
列回路に温度特性が存在する場合、その温度特性を補償
することが可能となる。
なお、本発明の発振回路の実施例において、出力端子１
００に出力される電位の最大値および最小値は、温度補
償された定電圧源出力Ｖｒと抵抗１６，２６の比によっ
てのみ決定する。従ってその直流成分のレベルも前記定
電圧源出力Ｖｒと抵抗１６，２６の比によってのみ決定
し、温度や電源電圧によって変動しないことは言うまで
もない。
００に出力される電位の最大値および最小値は、温度補
償された定電圧源出力Ｖｒと抵抗１６，２６の比によっ
てのみ決定する。従ってその直流成分のレベルも前記定
電圧源出力Ｖｒと抵抗１６，２６の比によってのみ決定
し、温度や電源電圧によって変動しないことは言うまで
もない。
発明の効果 以上の説明から明らかなように、本発明は、温度補償さ
れた定電圧源を含むバイアス電位発生回路により、増幅
回路に入力バイアス電位を与えると共に同出力にも同入
力と同一の温度特性を有するバイアス電位を与え、さら
に同増幅回路の出力振幅が前記温度補償された定電圧源
出力に応じて発生するように構成しているので、増幅回
路の入出力間に挿入された振動素子（容量性素子と誘導
性素子の直列回路）への印加電圧が周囲温度，電源電圧
の変動に影響されることなく安定に供給され、その結
果、発振周波数，発振振幅が共に極めて安定した発振出
力を得ることができるという優れた効果が得られる。
れた定電圧源を含むバイアス電位発生回路により、増幅
回路に入力バイアス電位を与えると共に同出力にも同入
力と同一の温度特性を有するバイアス電位を与え、さら
に同増幅回路の出力振幅が前記温度補償された定電圧源
出力に応じて発生するように構成しているので、増幅回
路の入出力間に挿入された振動素子（容量性素子と誘導
性素子の直列回路）への印加電圧が周囲温度，電源電圧
の変動に影響されることなく安定に供給され、その結
果、発振周波数，発振振幅が共に極めて安定した発振出
力を得ることができるという優れた効果が得られる。
第１図は本発明の一実施例における発振回路の回路結線
図、第２図は本発明の第２の実施例における発振回路の
回路結線図、第３図は従来の発振回路における回路結線
図である。 １……定電流源、２……温度補償された定電圧源、１０
……バイアス電位発生回路、２０……増幅回路、４０…
…ダイオード、５０……基準電圧源、６０……増幅回
路、９０……容量性素子（コンデンサ）、９１……誘導
性素子（発振子）、１００……出力端子。
図、第２図は本発明の第２の実施例における発振回路の
回路結線図、第３図は従来の発振回路における回路結線
図である。 １……定電流源、２……温度補償された定電圧源、１０
……バイアス電位発生回路、２０……増幅回路、４０…
…ダイオード、５０……基準電圧源、６０……増幅回
路、９０……容量性素子（コンデンサ）、９１……誘導
性素子（発振子）、１００……出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 功 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭48−103159（ＪＰ，Ａ)
Claims (1)
- 【請求項１】増幅回路（２０）と、前記増幅回路の入力
と出力との間に挿入され、正帰還ループを成す容量性素
子（９０）と誘導性素子（９１）の直列回路と、前記増
幅回路の入力にバイアス電位を与えるバイアス電位発生
回路（１０）とを備え、前記バイアス電位発生回路を、
温度補償された定電圧源（２）と、前記定電圧源の出力
をレベルシフトするための複数のダイオード（１１），
（１２），（１３）およびトランジスタ（１４），（１
５）により構成し、前記増幅回路には、その入力に印加
される温度補償された前記バイアス電位発生回路の出力
と同一の温度特性を有するバイアス電位を出力側に与
え、前記直列回路への印加電圧の直流的な安定化を行う
バイアス回路（２４），（２５）と、前記温度補償され
た定電圧源の出力に応じた出力を前記バイアス回路に重
畳し、出力振幅を与え、前記直列回路への印加電圧（Ｖ
f）を交流的に安定化させる振幅発生手段（２６）とを
具備させたことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213516A JPH0644690B2 (ja) | 1984-10-11 | 1984-10-11 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213516A JPH0644690B2 (ja) | 1984-10-11 | 1984-10-11 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192005A JPS6192005A (ja) | 1986-05-10 |
| JPH0644690B2 true JPH0644690B2 (ja) | 1994-06-08 |
Family
ID=16640481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59213516A Expired - Lifetime JPH0644690B2 (ja) | 1984-10-11 | 1984-10-11 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644690B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423505A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | 発振回路 |
| JP4507070B2 (ja) * | 2004-03-17 | 2010-07-21 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 通信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103159A (ja) * | 1972-04-11 | 1973-12-25 |
-
1984
- 1984-10-11 JP JP59213516A patent/JPH0644690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6192005A (ja) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US3940708A (en) | Gain control circuit | |
| US4219781A (en) | Transistor amplifier circuit | |
| US4692711A (en) | Current mirror circuit | |
| JPH0644690B2 (ja) | 発振回路 | |
| JPH0450765B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| US5017858A (en) | Constant-current regulated power circuit | |
| JPS6228884B2 (ja) | ||
| JP2500261B2 (ja) | 差動増幅回路 | |
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPS5921228B2 (ja) | 発振回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP2755219B2 (ja) | 発振回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPH11308049A (ja) | 水晶発振回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0122288Y2 (ja) |