JP4507070B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP4507070B2 JP4507070B2 JP2004076832A JP2004076832A JP4507070B2 JP 4507070 B2 JP4507070 B2 JP 4507070B2 JP 2004076832 A JP2004076832 A JP 2004076832A JP 2004076832 A JP2004076832 A JP 2004076832A JP 4507070 B2 JP4507070 B2 JP 4507070B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- voltage
- frequency
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
先ず、図1には、本発明の発振回路を備えた本発明の通信装置の一実施形態である携帯電話端末の主要部の概略構成を示す。
次に、図2には、本発明の発振回路の一例である、図1のPLL発振回路7の概略的な内部構成を示す。
次に、図3には、本発明実施形態のPLL発振回路7が備える基準信号発生器11の概略的な内部構成を示す。
図6には、本発明にかかる基準信号発生器の他の例を示す。なお、図6において、発振コア40及び水晶振動子49は図3の構成と同じものであるため、ここではその説明は省略する。
次に、例えば図6に示した基準信号発生器11の発振コア40に対して印加される電圧VsourceやVcore用の温度補償回路を図8,図9に示す。なお、図8は、電圧Vsource用の温度補償回路70の構成を示し、図9は、電源電圧Vddと電圧Vsinkとの差の電圧値Vcore用の温度補償回路80を示している。
以上説明したように、本発明実施形態によれば、基準信号発生器11において、MOSバラクタ44のゲートバイアスのDCカット用のコンデンサが不要となり、したがって、圧電素子(水晶発振器49)以外の構成要素をIC化することができる。また、本実施形態によれば、極小容量のMOSバラクタ44を数MHzから数十MHzの発振回路に使っているため、ディジタル的に極小ステップ幅で周波数調整を行うことが可能となる。また、本実施形態によれば、ディジタル的に周波数補正を行うことができるため、DACやPWMなどを必要とせず、省電力、小型化が可能になる。さらに、本実施形態によれば、温度変化などによって電源電圧Vddが変動したとしても、温度補償回路により発振コア40の制御電圧Vcoreが一定になるように補償しているため、発振余裕が変わらず安定した発振を得られるようになる。また、本実施形態においては、発振コア40に電流源を接続せずに、電圧源を接続しているため、発振コア40の電源側若しくはグランド側に発振周波数の2倍高調波成分が発生しなくなり、その結果、位相雑音特性が良くなる。
Claims (2)
- 送受信信号の変復調を行う信号送受信部と、
上記信号送受信部にて復調した受信信号と内部で発生した発振信号との間の周波数誤差を検出し、その検出した周波数誤差を補正するための制御信号を生成する同期回路と、
誘導性リアクタンスとして動作し一定周波数の周波数信号を発生する発振素子と、
差動ブランチに並列に接続されるMOSバラクタからなり上記同期回路が生成した制御信号に応じて容量が変化することにより当該容量と上記発振素子の誘導性リアクタンスとで所望の共振周波数を生成する複数の可変容量素子と、電源端子とグランド端子を備えるとともに上記差動ブランチにNMOSトランジスタとPMOSトランジスタを相補型に接続したCMOSインバータからなり上記共振周波数の発振信号を生成する発振増幅器とにより構成される発振コアと、上記発振増幅器のグランド端子に所定のグランドバイアス電圧を印加するグランドバイアス電圧源と、上記発振増幅器の電源端子に所定の電源バイアス電圧を印加する電源バイアス電圧源とを備え、上記所定のグランドバイアス電圧は、上記可変容量素子が上記制御信号に応じて容量を変化させる際の容量変化点を所望の容量値にするための電圧値に設定され、上記所定の電源バイアス電圧は、当該所定の電源バイアス電圧と上記所定のグランドバイアス電圧とによって上記発振コアの差動ブランチへ印加される平均電圧値を所望の値にするとともに上記発振コアにかかる電圧を所望の値にするための電圧値に設定されている発振回路と、
上記発振回路による上記共振周波数を分周して第一の比較周波数を生成する第一の分周器と、電圧制御発振器による発振周波数を分周して第二の比較周波数を生成する第二の分周器と、上記第一の比較周波数と第二の比較周波数とを比較してそれらの周波数差及び位相差を検出する位相周波数比較器と、上記位相周波数比較器による上記周波数差及び位相差に応じた電圧信号を生成するチャージポンプと、上記チャージポンプからの電圧信号を平滑化するフィルタとを備え、上記フィルタからの出力電圧信号を上記電圧制御発振器の発振周波数を決定する制御電圧とし、当該電圧制御発振器から出力される発振周波数信号を、上記信号送受信部が送受信信号の変復調を行う際のローカル信号とするローカル信号生成部と
を有する通信装置。 - 電源電圧と上記グランドバイアス電圧との差の電圧値の温度補償と、上記電源バイアス電圧の温度補償とを行う温度補償部を有する請求項1記載の通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076832A JP4507070B2 (ja) | 2004-03-17 | 2004-03-17 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076832A JP4507070B2 (ja) | 2004-03-17 | 2004-03-17 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005269083A JP2005269083A (ja) | 2005-09-29 |
JP4507070B2 true JP4507070B2 (ja) | 2010-07-21 |
Family
ID=35093177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004076832A Expired - Fee Related JP4507070B2 (ja) | 2004-03-17 | 2004-03-17 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507070B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5034763B2 (ja) * | 2007-08-09 | 2012-09-26 | セイコーエプソン株式会社 | 発振器 |
JP4945650B2 (ja) | 2010-03-10 | 2012-06-06 | 株式会社東芝 | 半導体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5980005A (ja) * | 1982-10-30 | 1984-05-09 | Nippon Telegr & Teleph Corp <Ntt> | Cmos圧電発振回路 |
JPS6192005A (ja) * | 1984-10-11 | 1986-05-10 | Matsushita Electric Ind Co Ltd | 発振回路 |
JPH0470009A (ja) * | 1990-07-09 | 1992-03-05 | Murata Mfg Co Ltd | Pll発振器 |
JPH06252642A (ja) * | 1993-02-25 | 1994-09-09 | Tdk Corp | デジタル制御温度補償型水晶発振器の周波数特性の制御回路 |
JPH11330852A (ja) * | 1998-03-10 | 1999-11-30 | Lucent Technol Inc | 電圧制御オシレ―タ(vco)cmos回路 |
JP2000307344A (ja) * | 1999-04-16 | 2000-11-02 | Fujitsu Ltd | 電圧制御発振器及び半導体集積回路装置 |
JP2001016126A (ja) * | 1999-06-28 | 2001-01-19 | Hitachi Denshi Ltd | 無線機 |
JP2001352218A (ja) * | 2000-06-09 | 2001-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 電圧制御発振器 |
JP2003347931A (ja) * | 2002-05-29 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Pllを搭載した半導体集積回路 |
-
2004
- 2004-03-17 JP JP2004076832A patent/JP4507070B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5980005A (ja) * | 1982-10-30 | 1984-05-09 | Nippon Telegr & Teleph Corp <Ntt> | Cmos圧電発振回路 |
JPS6192005A (ja) * | 1984-10-11 | 1986-05-10 | Matsushita Electric Ind Co Ltd | 発振回路 |
JPH0470009A (ja) * | 1990-07-09 | 1992-03-05 | Murata Mfg Co Ltd | Pll発振器 |
JPH06252642A (ja) * | 1993-02-25 | 1994-09-09 | Tdk Corp | デジタル制御温度補償型水晶発振器の周波数特性の制御回路 |
JPH11330852A (ja) * | 1998-03-10 | 1999-11-30 | Lucent Technol Inc | 電圧制御オシレ―タ(vco)cmos回路 |
JP2000307344A (ja) * | 1999-04-16 | 2000-11-02 | Fujitsu Ltd | 電圧制御発振器及び半導体集積回路装置 |
JP2001016126A (ja) * | 1999-06-28 | 2001-01-19 | Hitachi Denshi Ltd | 無線機 |
JP2001352218A (ja) * | 2000-06-09 | 2001-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 電圧制御発振器 |
JP2003347931A (ja) * | 2002-05-29 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Pllを搭載した半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2005269083A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7474166B2 (en) | PLL frequency synthesizer circuit and frequency tuning method thereof | |
US6909336B1 (en) | Discrete-time amplitude control of voltage-controlled oscillator | |
US7026883B2 (en) | Feedback loop for LC VCO | |
US6327463B1 (en) | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications | |
KR101575775B1 (ko) | 낮은 위상 잡음 vco에서의 온도 보상 및 대략 튜닝 뱅크 스위치들 | |
Chang et al. | A differential digitally controlled crystal oscillator with a 14-bit tuning resolution and sine wave outputs for cellular applications | |
US5764112A (en) | Fully integrated voltage-controlled crystal oscillator | |
JP4089938B2 (ja) | 電圧制御発振器 | |
US20020009984A1 (en) | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
US20070085620A1 (en) | Semiconductor integrated circuit device | |
Li et al. | All-digital PLL for Bluetooth low energy using 32.768-kHz reference clock and≤ 0.45-V supply | |
US10411649B2 (en) | Low-power crystal oscillator operating in class B with positive feedback and a step-down voltage regulator | |
US7893782B2 (en) | Voltage-controlled oscillator | |
US7847646B2 (en) | Carrier generator with LC network | |
JP3921362B2 (ja) | 温度補償水晶発振器 | |
Mondal et al. | A 67-μW ultra-low power PVT-robust MedRadio transmitter | |
US7126435B2 (en) | Voltage controlled oscillator amplitude control circuit | |
Elgaard et al. | A 491.52 MHz 840 uW crystal oscillator in 28 nm FD-SOI CMOS for 5G applications | |
JP4507070B2 (ja) | 通信装置 | |
JP6158732B2 (ja) | 回路、電圧制御発振器および発振周波数制御システム | |
US7394329B2 (en) | Analog varactor | |
JP2012090130A (ja) | 半導体装置 | |
US11239795B2 (en) | Fully integrated oscillator for ultra low voltage applications with quadrupled voltage and low phase noise | |
WO2018163405A1 (ja) | Iq信号源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |