JPS5980005A - Ｃｍｏｓ圧電発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ＣＭＯＳＭＯＳインパルそのＣＭＯＳインバ
ータの入出力間に接続された、圧電振動子を含んで構成
されている帰還回路とを有する、ＣＭＯ８圧電発振回路
の改良に関する。

このようなＣＭＯ８圧電発振回路として、従来、第１図
を伴なって次に述べるような、構成のものが提案されて
いる。

Ｐ型のＭＯＳトランジスタ１と、Ｎ型のＭＯＳトランジ
スタ２とが直列に接続され、その直列回路のＭＯＳ　ｔ
−ランラスタ１側の一端が、電源線３に、Ｍ　ＯＳ　ｔ
−ランラスタ２側の他端が接地に接続され、また、ＭＯ
Ｓ　ｔ−ランジスタ１及び２のゲートが、それらに共通
の入力線４に導入され、さらに、ＭＯＳトランジスタ１
とＭＯＳトランジスタ２どの接続中点が、出力線５に導
出されている構成のＣＭＯＳインバータ６を有する。

また、ＣＭＯＳインバータ６の入力線４と出力線５との
間に、必要に応じて抵抗７を通じて、動作用設定用を兼
ねた抵抗８と、例えば水晶でなる圧電振動子９とが、互
に並列接続され、また抵抗８と圧電振動子９との、ＣＭ
　ＯＳインバータ６の入力線４側の接続中点が、静電容
量１０を通じて接地に接続され、さらに、抵抗８と圧電
振動子９との、ＣＭＯＳインバータ６の出力線５側の接
続中点が、静電容量１１を通じて接地に接続されている
。

然して、上述した抵抗７及び８、圧電振動子９、及び静
電容量１０及び１１を含んで、ＣＭＯＳインバータ６の
入出力間に接続された帰還回路１２が構成されている。

以上が、従来提案されているＣＭＯ８圧電発振回路の構
成である。

このような構成のＣＭＯ８圧電発振回路は、全体の構成
がきわめて簡易であるという特徴を有する。

黙しながら、第１図に示ず従来のＣＭＯ８圧電発振回路
の場合、電源線３にかかる、接地を基準とした電源電圧
（これをＶｄとする）が変化すれば、これに応じて、Ｃ
ＭＯＳインバータ６に印加される電圧（これをＶｘとす
る）が、第４図に示すように直線的に変化する。

このため、第１図に示す従来のＣＭＯ８圧電発振回路の
場合、電源電圧Ｖｄが変化すれば、これに応じて、出力
線５に出力される発振出力の発振周波数に、第５図に示
すように、大きな相対偏差が生じ、従って、発振周波数
の電源電圧Ｖｄに対する依存性が大きいという欠点を有
していた。

よって、本発明は、上述した欠点のない、新規な、ＣＭ
Ｏ８圧電発振回路を提案せんとするものである。

第２図は、本発明によるＣＭＯ８圧電発振回路の第１の
実施例を示す。

第２図において、第１図との対応部分には、同一符号を
付して詳細説明を省略する。

第２図に示す本発明によるＣＭＯ８圧電発振回路の第１
の実施例は、第１図で上述した従来のＣＭＯ８圧電発振
回路の構成において、ＣＭＯＳインバータ６の電源供給
路に介挿された、Ｐ型の定電流供給用ＭＯ８Ｉ〜ランジ
スタ２１と、ＣＭＯＳインバータ６に対する電源から、
定電圧を発生し、その定電圧を、定電流供給用ＭＯＳト
ランジスタ２１のゲートに印加させる定電圧発生回路２
３とを有するという、構成を有する。

この場合、ＭＯ８ｌ−ランジスタ１とＭＯＳトランジス
タ２との直列回路の、ＭＯＳトランジスタ１側の一端が
、Ｐ型の定電流供給用ＭＯ８１〜ランジスタ２１を介し
て、電源線３に接続されていることによって、定電流供
給用ＭＯ８ｌ−ランジスタ２１が、ＣＭＯＳインバータ
６の電源供給路に介挿されているものである。

また、定電圧発生回路２３の一例は、Ｐ型のＭＯ８ｌ〜
ランジスタ２４と、Ｎ型のＭＯ８トランジスタ２５とが
直列に接続され、その直列回路のＭｏ５ｔ〜ランジスタ
２４側の一端が、電源線３に接続され、ＭＯＳトランジ
スタ２５側の他端が、接地に接続され、また、ＭＯ３ト
ランジスタ２５のゲートが、ＭＯＳトランジスタ２４及
び２５の接続中点に接続され、さらに、分圧用抵抗２６
と分圧用抵抗２７とが直列に接続され、その直列回路の
抵抗２６側の一端が、電源線３に接続され、抵抗２７側
の他端が、接地に接続され、なおさらに、抵抗２６及び
２７の接続中点が、ＭＯＳトランジスタ２４のゲー１−
に接続され、そして、ＭＯ，Ｓトランジスタ２４とＭＯ
８Ｉ−ランジスタ２５の接続中点から、出力線２８が導
出されている、という構成を有する。

以上が、本発明によるｃＭｏｓＭｏ光振回路の第１の実
施例の構成である。

このような構成において、ＭＯＳトランジスタ２１は、
そのソース−ドレイン間電圧Ｖｄｓど、ドレイン電流Ｉ
ｄとの間で、グー１−−ソー２間電圧Ｖｇｓをパラメー
タとして、第３図に示すように、Ｖｄｓが、 ｌ　ｖｃ＋ｓｌ　＞　ｌ　Ｖｇｓｌ　−Ｉ　Ｖｔｈｌ＞
　Ｑ・・・・・・・・・・・・・・・（１）なる関係を
満足する範囲内において、飽和特性を呈する。但し、（
１）式において、Ｖｔｔ＋はＭＯＳトランジスタ２１の
閾値電圧である。

このため、ＭＯＳトランジスタ２１に流れるドレイン電
流Ｉｄが、Ｖｄｓが（１）式で与える範囲内にあるとき
、 ＩｄｙＫ（ｌＶｇｓｌ−ｌＶｔｈｌ）’　　（１＋λ１
Ｖｄｓｌ） ・・・・・・・・・・・・・・・（２）で与えられる。

但し、（２）式において、Ｋは、ＭＯＳトランジスタ２
１のトランスコンダクタンスのパラメータ、λは、１に
比し十分小なる値をもつ、チャネル長変調パラメータで
ある。

ところで、（２）式のλＩＶ（ＩＳ＋の、項は、λが上
述したように小さな値をもつので、これを無視して考え
ることができる。

従って、上述したドレイン電流Ｔｄは、Ｖ（ＩＳを一定
にザることにより、略々一定の値にすることができる。

一方、定電圧発生回路２３において、そのＭｏＳトラン
ジスタ２５は、そのゲートがＭＯ３ｌ−ランジスタ２４
及び２５の接続中点に接続されているので、飽和領域で
動作する。

また、Ｍｏ８　トランジスタ２４のゲートが、抵抗２６
及び２７の接続中点に接続されているので、そのゲート
に、それら抵抗２６及び２７のそれぞれの値Ｒａ及びＲ
ｂによって、電源電圧Ｖｄの分圧された、 Ｖｍ　＝Ｒａ　／　（Ｒａ　十Ｒｂ　）ｘＶｄ・・・・
・・・・・・・・・・・（３）が与えられる。このため
、抵抗２６及び２７の値Ｒａ及びＲｈを適当に選定すれ
ば、ＭＯＳトランジスタ２４も、飽和領域で動作する。

従って、ＭＯＳトランジスタ２６及び２７の直列回路に
、近似的に、 Ｉｄ’　＝に’　　、（ｌＶｇｓ’　　ｌ−１Ｖｔｈ’
　　ｌ）＝　Ｋ″（Ｖ　ｇｓ″−Ｖ　ｔｈ″）　’・・
・・・・・・・・・・・・・（４）で与えられる電流Ｉ
ｄ′が流れる。但し、（３）式において、Ｋ′及びＫ　
１５は、それぞれＭＯＳトランジスタ２４及び２５のト
ランスコンダクタンスパラメータ、ｖｔｈ’及びｙｔｈ
″は、それぞれＭＯＳトランジスタ２４及び２５の閾値
電圧、Ｖｏｓ’及びｖＯ８″ハ、それぞれＭＯＳトラン
ジスタ２４及び２５のゲート−ソース間電圧である。な
お、（４）式は、ＭＯＳトランジスタ２４及び２５のチ
ャンネル長変調効果を無視している。

ところで、（４）式におけるＶｇＳ″は、上述した（３
）式で与えられる分圧電圧Ｖｍである。

一方、上）ホしたＶＯ３”は、上述したＭＯＳトランジ
スタのＶ（Ｉｓとの間で、 Ｖｑｓ＝　Ｖ（Ｉｓ″　−Ｖｄ　　・・・・・・・・・
・・・・・・　（５）で表わされる関係を有する。

従って、上述した（３）式及びく５）式を、上述した（
４）式に代入することによって、−Ｖｏｓ−Ｖｄ　　（
１−Ｒａ　／　（Ｒａ　−＋−Ｒｂ　）ｒフ’Ｔ”　）
＋−ｆｆ”７π７ １　Ｖｔｈ’　　ｌ　−Ｖｔｈ″ ・・・・・・・・・・・・（６） が得られる。

このため、 Ｒａ　／　（Ｒａ　＋Ｒｂ　）　Ｅ【７７玉１＝１・・
・・・・・・・・・・・・・（７）になるように、Ｒａ
及びＲ１１を設定すれば１、（６）式から、 −Ｖ（］Ｓ＝　　　　　　　ｌ　Ｖｔｈ’　　ｌ　−Ｖ
ｔＰ・・・・・・・・・・・・・・・（８）が得られる
。

従って、（８）式から、Ｖ（１３が、Ｖｄの値に無関係
な、一定の値で得られる。

例えば、ｌ　Ｖｔｈ’　　１−Ｖｔｈ″＝　Ｉ　Ｖの場
合、Ｋ’／に″−９とし、Ｒａ　／　（Ｒａ　＋Ｒｂ　
）　−１／３とすれば、（８）式から、Ｖ（］５＝−２
Ｖが得られる。

従って、第２図で上述した本発明によるＣＭＯ８圧電発
振回路によれば、定電流供給用ＭＯＳトランジスタ２１
に流れるドレイン電流Ｉｄが略々一定値をとり、このた
め、ＣＭＯＳインバータ６に印加される電圧Ｖ×が、Ｒ
ａ　／　（Ｒａ＋Ｒｂ）をパラメータとして、第４図に
示すように、電源電圧Ｖｄにほとんど依存しないものど
じて得られる。

このため、第２図で−Ｆ述した本発明によるＣＭＯ８Ｊ
ｊＥ雷発振回路によれば、電源電圧Ｖｄが変化しても、
出力線５から出力される発振出力の発振周波数に、Ｒａ
　／　（Ｒａ　＋Ｒｂ　）をハーフメータとして、第５
図に示すように、大きな相対偏差を牛げ′ず、従って、
発振周波数の電源電圧Ｖ（＋に対する依存性が、第１図
で上述した従来のＣＭＯＳ圧電発振回路の場合に比し、
すくないという大なる特徴を有する。なお、第４図及び
第５図は、ＭＯＳトランジスタ２４及び２５のトランス
コンダクタンスの比に’／に″を約７とし、また、帰還
回路１２での圧電振動子９どして約１２．８ＭＨｚの共
振周波数を有する水晶振動子を用いた場合の測定結果を
示す。

次に第６図を伴なって、本発明によるＣＭＯＳ圧電発振
回路の第２の実施例を述べる。

第６図において、第２図との対応部分には、同一符号を
付して、詳細説明を省略する。

第６図に示す、本発明によるＣＭＯＳ圧電発振回路の第
２の実施例においては、第２図で上述した構成において
、そのＰ型の定電流供給用ＭＯＳトランジスタ２１が、
Ｎ型の定電流供給用ＭＯ８ｔ−ランジスタ２１′に置換
され、これに応じて、ＭＯＳ　ｌ−ランジスタ２７１と
Ｍ　Ｏ，Ｓトランジスタ２５との位置を、電源線３がら
みて、位置を互に置換し、また、抵抗２６と抵抗２７と
の位置も、同様に置換していることを除いては、第２図
の場合と同様の構成を有する。

以上が、本発明によるＣＭＯＳ圧電発振回路の第２の実
施例の構成である。

このような構成によれば、それが上述した事項を除いて
、第２図の場合ど同様であるので、詳細説明を省略する
が、第２図で上述した本発明のＣＭＯＳ圧電発振回路の
第１の実施例の場合と同様の、作用効果が得られる、と
いう特徴を有する。

なお、−上述においては、本発明の僅かの例を示したに
留まり、例えば第２図及び第６図で上述した構成におい
て、その抵抗２５及び２６のそれぞれを、Ｍｏｓトラン
ジスタに置換し、そしてそれ等ＭＯ８ｔ−ランジスタを
、そのドレインまたはソースと、ゲートとを接続して、
抵抗として用いるようにすることもできる。

その他、本発明の精神を脱することなしに、種々の変型
、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、従来のＣＭＯＳ圧電発振回路を示す接続図で
ある。 第２図は、本発明に依るＣＭＯＳ圧電発振回路の実施例
を示す接続図である。 第３図は、その説明に供する定電流供給用ＭＯＳトラン
ジスタの、ゲート−ソース間電圧ＶりＳをパラメータど
した、ソース・トレイン間電圧Ｖ（ＩＳに対するドレイ
ン電流ｌｄの関係を示す特性図である。 第４図は、従来のＣＭＯＳ圧電発振回路、及び本発明に
よるＣＭＯＳ圧電発振回路の説明に供する電源電圧■ｄ
に対する、ＣＭＯＳインバータに印加される電圧Ｖ×の
関係を示す図である。 第５図は、従来のＣＭＯＳ圧電発振回路、及び本発明に
よるＣ’ＭＯ８圧電発振回路の説明に供する電源電圧Ｖ
ｄに対する、発振周波数の相対偏差を示す図である。 第６図は、本発明によるＣＭＯＳ圧電発振回路の第２の
実施例を示す接続図である。 １・・・・・・・・・・・・・・・Ｐ型ＭＯ８ｔ−ラン
ジスタ２・・・・・・・・・・・・・・・Ｎ型ＭＯ３ｌ
〜ランジスタ３・・・・・・・・・・・・・・・電源線
４・・・・・・・・・・・・・・・入力線５・・・・・
・・・・・・・・・・出力線６・・・・・・・・・・・
・・・・ＣＭＯＳインバータ７．８・・・・・・・・・
抵抗 ９・・・・・・・・・・・・・・・圧電振動子１０．１
１・・・・・・静電容量 ２１・・・・・・・・・・・・・・・定電流供給用ＭＯ
８ｌ−ランジスタ ２４・・・・・・・・・・・・・・・Ｐ型ＭＯＳトラン
ジスタ２５・・・・・・・・・・・・・・・Ｎ型ＭＯ３
Ｉ〜ランジスタ２６．２７・・・・・・分圧用抵抗 ２１′・・・・・・・・・・・・Ｎ型ＭＯＳトランジス
タ出願人　　日本電信電話公社 第３図 第４図 Ｖ”、４（ｔ、”・しト） 第５　Ｆ’（１ →　　　■バ↑、・・ｌＬｌ〜）

Claims (1)

1. 【特許請求の範囲】 ＣＭＯＳインバータと、該ＣＭＯＳインバータの入出力
   間に接続された、圧電振動子を含んで構成されている帰
   還回路とを有するＣＭＯ８圧電発振回路において、 上記ＣＭＯＳインバータの電源供給路に介挿された、定
   電流供給用ＭｏＳトランジスタと、上記ＣＭＯＳインバ
   ータに対する電源から、定電圧を発生し、該定電圧を上
   記定電流供給用ＭＯ３ｌ−ランジスタのゲートに印加さ
   せる定電圧発生回路とを有することを特徴とするＣＭＯ
   ８ｆｆ電発振回路。