JP2008125103A - 水晶発振回路 - Google Patents
水晶発振回路 Download PDFInfo
- Publication number
- JP2008125103A JP2008125103A JP2007319087A JP2007319087A JP2008125103A JP 2008125103 A JP2008125103 A JP 2008125103A JP 2007319087 A JP2007319087 A JP 2007319087A JP 2007319087 A JP2007319087 A JP 2007319087A JP 2008125103 A JP2008125103 A JP 2008125103A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】回路面積を小さくし、低消費電流で安定した発振を行うことができる水晶発振回路を提供する。
【解決手段】トランジスタM1,M2から構成される発振用増幅部は、抵抗R1、水晶振動子X1、及びコンデンサC1,C2から構成される共振部を励振する。定電圧発生回路31は、熱電圧と抵抗R4とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタM35と、トランジスタM35と直列接続されたコンデンサC4とを有する。
【選択図】図7
【解決手段】トランジスタM1,M2から構成される発振用増幅部は、抵抗R1、水晶振動子X1、及びコンデンサC1,C2から構成される共振部を励振する。定電圧発生回路31は、熱電圧と抵抗R4とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタM35と、トランジスタM35と直列接続されたコンデンサC4とを有する。
【選択図】図7
Description
本発明は水晶発振回路に関し、特に水晶振動子の振動周波数に基づいて発振する水晶発振回路に関する。
時計や携帯電話、コンピュータ端末などには、水晶振動子を用いた発振回路が、その周波数安定性ゆえに広く用いられている。これらの携帯用電子機器では、電池寿命が重要な機器の性能指標となるので、それらの機器で常に動作している水晶発振回路の低消費電力化が重要な技術課題となっている。
従来では、この水晶発振回路の低消費電力化という課題を解決するために、水晶発振回路専用の定電圧発生回路を設けて、発振用増幅部に一定の電源電圧を供給し、消費電力を削減する方法が知られていた(例えば、特許文献1〜特許文献4参照)。図10は、従来の水晶発振回路の回路図(その1)である。図に示すように、水晶発振回路は、PMOSのトランジスタM101、NMOSのトランジスタM102、抵抗R101、水晶振動子X101、コンデンサC101,C102、及び定電圧発生回路101を有している。
定電圧発生回路101は、オペアンプZ101から構成されている。オペアンプZ101は、電源Vddの電圧が供給されている。また、オペアンプZ101の正相入力端子には、リファレンス電圧Vrefが入力されている。オペアンプZ101は、定電圧Vregを出力している。
定電圧発生回路101は、例えば2Vから1.2V程度の定電圧VregをトランジスタM101,トランジスタM102に供給する。定電圧発生回路101は、図に示すようにオペアンプZ101によって電圧ホロワ回路を構成するのが一般的である。
コンデンサC101、C102は、水晶振動子X101とともに、正帰還回路を構成している。トランジスタM101,M102は、コンデンサC101,C102、水晶振動子X101で構成される共振部を励振する発振用増幅部(発振用インバータ)として作用している。抵抗R101は、発振用インバータとして働くトランジスタM101,M102の動作点を設定するための帰還抵抗である。
トランジスタM101,M102、コンデンサC101,C102、及び水晶振動子X101により、発振回路が構成され、ほぼ水晶振動子X101によって決定される共振周波数で、発振電圧ampin,ampoutの電位が振動する。発振を維持するためには、発振電圧ampinを増幅し、水晶振動子X101での損失を補うトランジスタM101,M102の存在が必要不可欠である。トランジスタM101、M102は、定電圧発生回路101から定電圧Vregが供給されて、コンデンサC101,C102、水晶振動子X101を駆動する。発振を維持するのに十分でかつ、無駄な貫通電流が大きくなりすぎないように、トランジスタM101,M102の定電圧Vregが設定される。
定電圧Vregは、図10に示すように、リファレンス電圧Vrefを入力とする電圧ホロワ回路(オペアンプZ101)で発生することができる。電圧ホロワ回路は、電源Vddの電圧値によらず、例えば、2Vから1.2V程度の定電圧Vregを発生し、トランジスタM101,M102に供給することで、発振を維持しつつ、トランジスタM101,M102で無駄に電力が消費されないようにする。
図11は、図10の電圧ホロワを構成するオペアンプの回路例である。図に示すように、電圧ホロワを構成するオペアンプは、PMOSのトランジスタM103,M104,M107、NMOSのトランジスタM105,M106,M108,M109、及びコンデンサC103,C104によって構成されている。
トランジスタM105には、リファレンス電圧Vrefが、トランジスタM103,M104,M107のソースには、電源Vddの電圧が入力されている。トランジスタM107のドレインからは、定電圧Vregが出力されている。トランジスタM108、M109のゲートには、バイアス電圧NB101が入力されている。
図11に示すような一般に2段オペアンプと呼ばれる回路の、マイナス入力側(逆相入力端子)を、出力電位と等しく結線することで(トランジスタM106のゲート電位を定電圧Vregとすることで)、電圧ホロワが構成され、定電圧Vregの値は、リファレンス電圧Vrefにほぼ等しくなる。
リファレンス電圧Vrefの値を、電源Vddの電圧値によらない、例えば、2Vから1.2V程度の電圧とすることで、電源Vddの電圧値によらない、2Vから1.2V程度の定電圧Vregを発生することができる。2段オペアンプの利得は大きいので、定電圧Vregの電位を精度よく、リファレンス電圧Vrefの電位とすることができる。
このように電圧ホロワを用いることによって、水晶発振回路の低消費電力化を図っていた。
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法がある(例えば、特許文献5〜特許文献9参照)。図12は、従来の水晶発振回路の回路図(その2)である。図に示すように、水晶発振回路は、PMOSのトランジスタM110,M112,M113、NMOSのトランジスタM111、ディプリーションNMOSのトランジスタM114、抵抗R102、水晶振動子X102、コンデンサC105,C106を有している。トランジスタM110,M111は、発振用インバータを構成している。
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法がある(例えば、特許文献5〜特許文献9参照)。図12は、従来の水晶発振回路の回路図(その2)である。図に示すように、水晶発振回路は、PMOSのトランジスタM110,M112,M113、NMOSのトランジスタM111、ディプリーションNMOSのトランジスタM114、抵抗R102、水晶振動子X102、コンデンサC105,C106を有している。トランジスタM110,M111は、発振用インバータを構成している。
図13は、従来の水晶発振回路の回路図(その3)である。図13に示す水晶発振回路において、図12に示す水晶発振回路と同じものには同じ符号を付し、その説明を省略する。図13に示すように、発振用インバータを構成しているトランジスタM110には、電流を供給するトランジスタM115が接続されている。
図14は、従来の水晶発振回路の回路図(その4)である。図14に示す水晶発振回路において、図12に示す水晶発振回路と同じものには同じ符号を付し、その説明を省略する。図14に示すように、発振用インバータを構成しているトランジスタM110,M111のゲートには、コンデンサC107,C108が接続されている。また、トランジスタM111のゲート−ドレイン間には、抵抗R103が接続されている。さらに、トランジスタM110のゲートには、抵抗R104を介して、PMOSのトランジスタM116,M117、NMOSのトランジスタM118,M119、及び抵抗R105から構成されている定電圧出力回路のバイアス電圧が供給されている。
図12〜図14において、発振用インバータを構成するトランジスタM110,M111、コンデンサC105,C106、及び水晶振動子X102の作用は、図10の水晶発振回路と同様でありその説明を省略し、トランジスタM110,M111への電流の供給動作について説明する。
図12の水晶発振回路では、発振用インバータを構成しているトランジスタM110,M111に、ディプリーションNMOSのトランジスタM114で決まる電流を供給し、発振させている。
図13の水晶発振回路では、トランジスタM115のゲート電位をGND(電源Vddのグランド)とすることで、発振用インバータを構成しているトランジスタM110,M111に電流を供給し、発振させている。
図14の水晶発振回路では、発振用インバータを構成しているトランジスタM110のゲートに、抵抗R104を介してバイアス電圧を与えることで、トランジスタM110,M111の電流を制御し、発振させている。
このように、一定電流を発振用インバータに供給することで、水晶発振回路の低消費電力化を図っていた。
ところで、近年の電子機器の小型化とともに、携帯型電子機器への性能向上の要求もますます強くなっている。上記で述べたように、携帯用電子機器あるいは時計などでは、電池寿命が重要な機器の性能指標となり、それらの機器で常に動作している水晶発振回路の低消費電力化はますます重要な技術課題となっている。
特開平10−213686号公報(第8,9頁、第2図)
特開平4−94201号公報(第3頁、第1図)
特開平6−59756号公報(第3頁、第2図)
特開2002−359524号公報(第3頁、第1図)
特開平7−7325号公報(第5頁、第2図)
特開平11−150419号公報(第3頁、第1図)
特開2002−359524号公報(第7頁、第4図)
特開平11−150420号公報(第3頁、第1図)
特開平6−177646号公報(第2頁、第1図)
ところで、近年の電子機器の小型化とともに、携帯型電子機器への性能向上の要求もますます強くなっている。上記で述べたように、携帯用電子機器あるいは時計などでは、電池寿命が重要な機器の性能指標となり、それらの機器で常に動作している水晶発振回路の低消費電力化はますます重要な技術課題となっている。
しかしながら、図11に示すような2段オペアンプを電圧ホロワとして使用する場合、電圧ホロワが発振あるいは不安定にならないよう負帰還ループの周波数特性を設計する必要がある。そのため、2段オペアンプでは位相補償のためのコンデンサが用いられるが、一般にこのコンデンサは大きな容量を必要とし、回路面積が大きくなるといった問題点があった。
具体的には、図11に示すように、2段オペアンプの1段目出力(トランジスタM103,M105のドレイン)と、2段オペアンプの2段目出力(トランジスタM107,M109のドレイン)にコンデンサC103を設ける必要がある。これにより、ドミナント・ポールとセカンド・ポールを周波数軸上で十分離すことができ、容量性の負荷(コンデンサC104)を駆動する場合でも、位相余裕を確保することができる。
この位相補償用のコンデンサC103は、トランジスタM107,M109のドレインに接続される負荷が容量性の場合は、その容量値に応じて設ける必要がある。ただし、負荷の容量が小さい場合あるいは、特別に定電圧Vregの安定化容量を設けない場合には、位相補償用のコンデンサは必要でない場合がある。つまり、負荷の容量が大きい場合には、コンデンサC103の容量を大きくする必要がある。一方、占有面積の増大を避けるため、定電圧Vregの過渡変動を抑制するためのコンデンサC104の値を小さくすることが考えられるが、定電圧Vregの電位の過渡変動が大きくなり、過渡変動により降下した定電圧Vregの電位でも発振を維持できるようあらかじめ設定電位を高めにしておく必要があり、これにより消費電力が増加してしまう。
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法では、図12においては、ディプリーションNMOSのトランジスタM114で決まる電流を、トランジスタM110,M111に、供給しているために、トランジスタM114の製造ばらつきの影響を受けやすく不安定であり、また、CMOSプロセスでは一般的でないディプリーションMOSトランジスタを用意する必要があるという問題点があった。
図13においては、トランジスタM115のゲート電位をGNDとすることによって、発振用インバータを構成するトランジスタM110,M111に、電源Vddによる電流を供給している。この電流は電源Vddの電圧に依存し、電源Vddの電圧が低い場合に電流が減少する。このため、低い電圧でも発振を維持できるよう設計すると、電源Vddの電圧が高い場合に電流が必要以上に大きくなり、また、トランジスタM115の製造ばらつきの影響を受けやすいという問題点があった。
図14においては、発振用インバータ回路のトランジスタM110に、バイアス電圧を供給する回路として、熱電圧を基準とする回路(トランジスタM116〜M119、抵抗R105によって構成されている回路)を採用し、バイアス電流の電源電圧依存性を改善している。また、MOSトランジスタの製造ばらつきにも比較的影響を受けないバイアス回路となっている。しかしながら、発振用インバータを構成しているトランジスタM110のゲートに電流を制御するバイアス電圧を供給する構成のために、トランジスタM110,M111の出力振幅は、電源Vddの電圧となり、信号振幅を制御するためには、一定の電源Vddの電圧を供給する必要がある。つまり、図14の回路では、バイアス電流の電源電圧依存性を解決する回路を採用しながら、信号振幅を制御するためには、別に一定電圧を発生する回路を用意する必要があり、回路が複雑になる問題点があった。
本発明はこのような点に鑑みてなされたものであり、回路構成が簡単で面積が小さく、安定した発振を行う低消費電流の水晶発振回路を提供することを目的とする。
本発明では上記課題を解決するために、水晶振動子の振動周波数に基づいて発振する水晶発振回路において、水晶振動子が接続される共振部と、前記共振部を励振する発振用増幅部と、前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、を有し、前記定電圧発生回路は、熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、前記バイアス電圧が供給されて、前記バイアス電圧に基づいて前記一定の電源電圧を生成する電圧発生部と、を有し、前記電圧発生部は、前記バイアス電圧がゲートに入力される定電流トランジスタと、前記定電流トランジスタと直列接続されたコンデンサとを有する、ことを特徴とする水晶発振回路が提供される。
このような水晶発振回路によれば、バイアス電圧がゲートに入力される定電流トランジスタと、定電流トランジスタと直列接続されたコンデンサとを有し、発振用増幅部に一定の電源電圧を供給する。
開示の水晶発振回路によれば、電源電圧の発振を防止するための位相補償用の容量が不要となり、回路構成が簡単で面積を小さくでき、低消費電流で安定した発振を行うことができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
以下、本発明の実施の形態を図面を参照して説明する。図1は、本発明の第1の実施の形態に係る水晶発振回路の回路図である。図に示すように、水晶発振回路は、発振用増幅部11、定電圧発生回路12、レプリカ回路13、抵抗R1、コンデンサC1,C2、及び水晶振動子X1を有している。発振用増幅部11は、トランジスタM1,M2から構成されている。定電圧発生回路12は、PMOSのトランジスタM3,M4、NMOSのトランジスタM5〜M7、及びコンデンサC3から構成されている。レプリカ回路13は、PMOSのトランジスタM8,M9、NMOSのトランジスタM10から構成されている。
発振用増幅部11のトランジスタM1,M2は、コンデンサC1,C2、水晶振動子X1で構成される共振部(正帰還回路)を励振する。抵抗R1は、発振用増幅部11のトランジスタM1,M2の動作点を設定するための帰還抵抗である。
発振用増幅部11と、コンデンサC1,C2、水晶振動子X1により、発振回路が構成され、ほぼ水晶振動子X1によって決定される共振周波数で、発振電圧ampin,ampoutが振動する。発振用増幅部11は、発振を維持するために、発振電圧ampinの信号を増幅し、水晶振動子X1でのエネルギの損失を補う。発振用増幅部11は、定電圧Vregからエネルギを供給されて、コンデンサC1,C2、水晶振動子X1を駆動する。発振を維持するのに十分でかつ、無駄な貫通電流が大きくなりすぎないよう、発振用増幅部11に供給される定電圧Vregは設定される。
定電圧発生回路12は、リファレンス電圧Vrefが入力され、定電圧Vregを発生して発振用増幅部11に供給する。定電圧Vregは、図に示すように、リファレンス電圧Vrefを入力とする電圧ホロワで発生される。電源Vddの電圧の値によらず、例えば、1.3V程度の定電圧Vregを発生し、発振用増幅部11に供給することで、発振を維持しつつ、発振用増幅部11で無駄に電力を消費することを避けることができる。
レプリカ回路13のトランジスタM9,M10は、発振用増幅部11のトランジスタM1,M2と同じサイズのMOSトランジスタとする。トランジスタM9,M10のゲート、ドレインは共通に接続され、入力、出力が同電位のインバータ回路として働く。これは、発振用増幅部11のトランジスタM1,M2の発振が停止している状態に相当する。例えば、電源投入直後は、発振が成長していないので、発振電圧ampin,ampoutの電位は、抵抗R1の作用により、同じ電位となっている。この状態から、発振用増幅部11に電流が流れて発振が始まる。
レプリカ回路13のトランジスタM8のゲートには、バイアス電圧PB1が入力される。トランジスタM8のソース−ドレイン間は、ゲートに入力されたバイアス電圧PB1によって電流が流れる。これにより、リファレンス電圧Vrefは、トランジスタM9のしきい値電圧とトランジスタM10のしきい値電圧を加算した値となり、リファレンス電圧Vrefと定電圧Vregの電位が等しいとすると、レプリカ回路13のトランジスタM8〜M10に流れる電流と同じ値の電流が、発振用増幅部11のトランジスタM1,M2に流れる。
定電圧発生回路12のトランジスタM7のゲートには、NMOSトランジスタのバイアス電圧NB1が入力され、トランジスタM7は定電流源として作用する。定電圧発生回路12のトランジスタM3〜M7は差動回路として働く。リファレンス電圧Vrefの電位が、定電圧Vregの電位に対して高い場合、トランジスタM5により電流が流れ、トランジスタM3のドレイン及び、トランジスタM3,M4のゲートの電位が下がることで、定電圧Vregに流れ込む電流が増える。リファレンス電圧Vrefの電位が、定電圧Vregの電位に対して低い場合、トランジスタM5に流れる電流は減少し、トランジスタM3のドレイン及び、トランジスタM3,M4のゲートの電位が上がることで、定電圧Vregに流れ込む電流が減少する。このようなフィードバック作用により、リファレンス電圧Vrefの電位と定電圧Vregの電位は近い電位となる。
負荷電流を発振用増幅部11に供給するトランジスタM4のW(ゲート幅)を、対をなすトランジスタM3のそれより大きくし、ミラー比を大きくすることで、1段の差動回路を使用しながら、供給できる負荷電流を大きくすることができる。
トランジスタM3〜M7で構成される差動回路は1段の差動回路なので、定電圧Vregの電位の過渡変動を抑制するコンデンサC3を設けても、位相の遅れは90度でとどまり、位相の遅れが180度に達することはないので、位相補償の必要はない。
従来の水晶発振回路と異なり、位相補償容量が必要ないので、コンデンサによる回路の占有面積を削減できる。同一面積で比較した場合、従来の水晶発振回路の位相補償の面積を、出力負荷のコンデンサC3の面積として利用できるので、より大容量の容量を置くことができ、定電圧Vregの電位の過渡変動を抑制できる。
図1に示す水晶発振回路では、1段の差動回路を構成しているトランジスタM3〜M7の、ゲートが逆相入力端子(−側)となるトランジスタM6のドレインを、トランジスタM4のドレインではなく、電源Vddに接続している。これにより、ゲートが−側の入力となるトランジスタM6を通って流れる差動回路のテイル電流(トランジスタM7の電流)は、電源Vddから流れ、トランジスタM4からは流れ込まない。トランジスタM4の電流は、全て発振用増幅部11に流すことができる。
従来技術でも述べたように、電圧ホロワにより、発振用増幅部11に電源Vddの電圧より低い定電圧Vregを供給するのは、発振用インバータを構成しているトランジスタM1,M2の増幅率を、発振を成長、維持できる程度に確保しながら、無駄な貫通電流を削減することにある。つまり、定電圧Vregの電位の絶対精度は問題ではなく、電流が制御できればよい。このため、本発明では、従来の回路と異なり、2段の差動回路ではなく1段の差動回路を使用した。1段の差動回路により定電圧Vregを発生しても、トランジスタM1,M2の増幅率を、発振を成長、維持できる程度に確保しながら、貫通電流を制御できれば、低消費電力化を達成できる。さらに、従来技術で示したような2段の差動回路では、定電圧Vregの電位の設定精度は高いが、定電圧Vregのインピーダンスが低いために、例えば、水晶振動子の損失が想定しているよりも大きい場合でも、定電圧Vregの電位は設計電位となり、それにともなって消費する電流が増加する。つまり、図10、図11に示した回路では、定電圧Vregを電源Vddの電圧で設定するために、電位の設定精度は高いが、各部の定数がずれた場合の、消費電流の増加の程度が大きい。一方、本発明の水晶発振回路では、トランジスタM4が供給する電流は、トランジスタM4,M3のミラー比と、電流源を構成しているトランジスタM7で決まる値を超えて流れることはなく最大電流を設計することができる。
例えば、電流源を構成しているトランジスタM7に流す電流を、0.1μA、トランジスタM3,M4のミラー比を10(トランジスタM4のWが、トランジスタM3のWの10倍)とする。水晶振動子X1の損失が、想定しているより大きく、定電圧Vregの電位が、リファレンス電圧Vrefの電位より低い電位でつりあった場合でも、(最大で)トランジスタM5に0.1μAの電流しか流れないので、トランジスタM3には、0.1μAの電流しか流れない。これにより、トランジスタM4には、最大で1μAの電流しか流れないように設計できる。なお、図11に示した従来の回路では、定電圧Vregの電位が、リファレンス電圧Vrefの電位より低い電位となった場合、トランジスタM103,M105のドレイン、トランジスタM107のゲートの電位が電圧増幅されて、大きく下がるので、供給される電流の最大値は設計できない。
発振が定常状態に達したときの消費電流は、発振用インバータを構成しているトランジスタM1,M2での貫通電流だけではなく、水晶振動子X1での損失にも依存する。このため、発振が定常状態に達したときの消費電流を理想的な電源電圧で設定しようとすると、発振の開始時に十分なバイアス電流を供給できなくなる恐れがある。
これは、例えば、最終的な消費電流を、トランジスタM1,M2での貫通電流と水晶振動子X1等での損失を補給するための電流で近似すると、発振の開始時には、同じ定電圧Vregの電位であっても、水晶振動子X1等での損失はないため、発振の開始時に流れる電流は最終値より小さい場合がある。最終的な消費電流を目標に、従来回路のように利得の高いアンプで理想に近い電圧源をつくり、それで、定電圧Vregの電位を設定すると、最終的な消費電流より、発振開始時のバイアス電流が小さくなる。
例えば、特開平4−94201の回路では、この問題を緩和するために、発振開始時の定電圧Vregの電位を、定常状態の定電圧Vregの電位より高くする対策がとられている。本発明の水晶発振回路では、あらかじめ、発振開始時のバイアス電流を十分大きくしておいても、問題は生じない。なぜなら、発振が成長し、水晶振動子X1等での損失が増加するに従って、定電圧Vregは多少低下してくるが、アンプの電圧利得が大きくないので、無理に定電圧Vregとリファレンス電圧Vrefの電位を一致させるように回路が作用することはなく、電流の増加は緩やかである。また、最大電流も、ミラー比により設計できるので、問題の生じない程度に発振開始時のバイアス電流を大きくしておく設計が可能となる。
このように、1段の差動回路を使用し、位相補償用のコンデンサを省略したことによって、回路構成を簡単に、かつ面積を小さくすることができ、低消費電力で、安定した発振を行うことができる。
次に、図1の水晶発振回路を適用した発振回路について説明する。図2は、図1の水晶発振回路を適用した発振回路のブロック構成図である。図に示すように、発振回路は、発振用増幅部11、定電圧発生回路12、レプリカ回路13、バイアス回路21、シュミット回路22、レベル変換回路23から構成されている。
発振用増幅部11、定電圧発生回路12、レプリカ回路13は、図1に示したものと同様であり、その説明を省略する。また、図1に示した発振用増幅部11に接続される抵抗R1、コンデンサC1,C2、及び水晶振動子X1の図示は省略している。
バイアス回路21は、図1に示したバイアス電圧PB1を生成し、レプリカ回路13に供給する。また、バイアス回路21は、図1に示したバイアス電圧NB1を生成し、定電圧発生回路12に供給する。
シュミット回路22は、定電圧発生回路12から出力される定電圧Vregが入力される。また、シュミット回路22は、発振用増幅部11から出力される発振電圧ampoutが入力される。シュミット回路22は、発振電圧ampoutの波形を整形し、レベル変換回路23に出力する。
レベル変換回路23は、シュミット回路22から出力される信号を、電源Vddの電圧レベルにして出力する。
バイアス回路21の詳細について説明する。図3は、図2のバイアス回路の回路図である。図に示すように、バイアス回路21は、PMOSのトランジスタM11〜M13,M18、NMOSのトランジスタM14〜M17,M19、抵抗R2、及びインバータ回路Z1を有している。
バイアス回路21の詳細について説明する。図3は、図2のバイアス回路の回路図である。図に示すように、バイアス回路21は、PMOSのトランジスタM11〜M13,M18、NMOSのトランジスタM14〜M17,M19、抵抗R2、及びインバータ回路Z1を有している。
インバータ回路Z1に入力される制御信号ENが‘H’のときに、バイアス電圧PB1,NB1を発生する。トランジスタM14,M15は、サブスレッショルド領域で動作するようにサイズが決定される。サブスレッショルド領域ではドレイン電流IDは、ゲート電圧Vgsの指数関数に比例し、概略次の式(1)で表わされる。
ID=Ioexp(qVgs/nkT) ……(1)
(q:電子の電荷、n:比例定数(1.3程度)、Vgs:ゲート−ソース間電圧、k:ボルツマン定数、T:絶対温度、ID:ドレイン電流、Io:比例定数)
例えば、トランジスタM14とトランジスタM15のW比を5とする(トランジスタM15のW/トランジスタM14のW=5)。トランジスタM12とトランジスタM13のサイズは同じとする。トランジスタM12とトランジスタM13に同じ電流が流れるので、トランジスタM14とトランジスタM15にも同じ電流が流れる点で回路がつりあう。式(1)とトランジスタM14とトランジスタM15のW比を5として考慮すると、流れる電流は次の式(2)で表される。
ID=((nkT/q)ln(5))/R2 ……(2)
(なお、R2は抵抗R2の抵抗値を表わす。)
つまり流れる電流は、熱電圧kT/qとサイズ比から決まる定数ln(5)、と抵抗R2の抵抗値で設計できる。二次的な効果を除けば、電流は電源Vddの電圧によらないように、また、MOSトランジスタに依存せず、決定できる(ただし、抵抗R2の温度依存性がないと仮定すると、IDはTに比例する)。
ID=Ioexp(qVgs/nkT) ……(1)
(q:電子の電荷、n:比例定数(1.3程度)、Vgs:ゲート−ソース間電圧、k:ボルツマン定数、T:絶対温度、ID:ドレイン電流、Io:比例定数)
例えば、トランジスタM14とトランジスタM15のW比を5とする(トランジスタM15のW/トランジスタM14のW=5)。トランジスタM12とトランジスタM13のサイズは同じとする。トランジスタM12とトランジスタM13に同じ電流が流れるので、トランジスタM14とトランジスタM15にも同じ電流が流れる点で回路がつりあう。式(1)とトランジスタM14とトランジスタM15のW比を5として考慮すると、流れる電流は次の式(2)で表される。
ID=((nkT/q)ln(5))/R2 ……(2)
(なお、R2は抵抗R2の抵抗値を表わす。)
つまり流れる電流は、熱電圧kT/qとサイズ比から決まる定数ln(5)、と抵抗R2の抵抗値で設計できる。二次的な効果を除けば、電流は電源Vddの電圧によらないように、また、MOSトランジスタに依存せず、決定できる(ただし、抵抗R2の温度依存性がないと仮定すると、IDはTに比例する)。
トランジスタM17〜M19はスタートアップ回路として働く。トランジスタM12〜M15で構成されるループ回路には、式(2)で表わされる安定点とは別に、電流が0の点にも安定点が存在する。この望ましくない安定点を避けるために、トランジスタM14とトランジスタM15に電流が流れず、バイアス電圧NB1が0のときには、トランジスタM18,M19のドレインの電位が電源Vddの電圧となって、トランジスタM17により、初期電流が流れるようになっている。トランジスタM14とトランジスタM15に電流が流れ、バイアス電圧NB1が発生されると、トランジスタM19にも電流が流れて、トランジスタM18,M19のドレインはGNDとなり、スタートアップ回路が切り離される。
制御信号ENが‘L’になると、トランジスタM18がオフし、スタートアップ回路に電流は流れなくなる。また、バイアス電圧PB1の電位は電源Vddの電圧、バイアス電圧NB1の電位は0となり、各部の電流は流れなくなる。そして、バイアス電圧PB1、NB1が供給された先の回路においても、電流は流れなくなるよう制御できる。
シュミット回路22の詳細について説明する。図4は、図2のシュミット回路の回路図である。図に示すように、シュミット回路22は、PMOSのトランジスタM20,M21,M25、NMOSのトランジスタM22〜M24を有している。
トランジスタM20〜M23のゲートには、発振電圧ampoutが入力される。トランジスタM20のソース、トランジスタM24のドレインに定電圧Vregが入力される。シュミット回路22は、発振電圧ampoutを整形して出力する。
ところで、MCU(Micro Controller Unit)で用いられる時計用の水晶発振回路では、発振周波数は32768Hz(32kHz)が一般的である。その周期は約30.5μsとなる。図10,11で説明した回路において、発振用インバータの平均電流を例えば1μA程度とすると、発振時の発振用インバータのピーク電流は2μAを超える。この発振用インバータのピーク電流が例えば、1/4周期程度の期間流れるとすると、その電流による電荷は2μA×30.5μs×1/4=15.3pCにも達する。平均電流を供給できるように、図11の電圧ホロワでは、トランジスタM103,M105のドレインの電位が定まるようにフィードバックが働くので、平均電流を超えて流れる電流は、出力電位の安定化用のコンデンサC104から供給されることになる。コンデンサC104から供給される電荷量は、1μA×30.5μs×1/4=7.6pCとなる。定電圧Vregの過渡変動が大きいと、過渡的には、定電圧Vregの電位が下がってしまい、それでも、発振が維持できるように、もともとのリファレンス電圧Vrefの値自体を高めに設定する必要が生じる。これは、電力の増加につながるので、定電圧Vregの電位の過渡変動を抑制することが望ましい。例えば、上の数値例で、定電圧Vregの電位の降下を、例えば、0.2V程度に抑えようとすると、必要な容量値は、7.6pC/0.2V=38pFとなる。この値は、集積回路中では、寄生容量でまかないきれない程度の大きな値で、専用に容量を設ける必要がある値である。
上記数値例のように大きな容量のコンデンサC104を電圧ホロワの出力に設けると、少なくとも数pFの大きさの、位相補償用のコンデンサC103を設けることが必要になる。このため、定電圧Vregの電位の精度を確保しようとすると、電位の過渡変動を抑制するコンデンサC104と位相補償用のコンデンサC103が必要となる。しかし、本発明では1段の差動回路を使用することによって、位相補償用のコンデンサを省略し、回路構成を簡単に、かつ面積を小さくすることができ、低消費電力で、安定した発振を行うことができる。
本発明の水晶発振回路の第2の実施の形態について説明する。図5は、本発明の第2の実施の形態に係る水晶発振回路の回路図である。第2の実施の形態に係る水晶発振回路では、発振を停止する場合に、各部に電流が流れないように回路が構成されている。図5において、図1と同じものには同じ符号を付し、その説明を省略する。
図に示すように、トランジスタM1,M2のドレインの間にトランジスタM26が接続されている。トランジスタM1のソースとドレインの間にトランジスタM27が接続されている。電源VddとトランジスタM1,M27のソースの間にトランジスタM28が接続されている。トランジスタM26〜M28のゲートには、制御信号ENが入力される。トランジスタM8のドレインとトランジスタM9のソースの間に抵抗R3が接続されている。トランジスタM9,M10の間にトランジスタM29が接続されている。
図5に示す水晶発振回路は、制御信号ENが‘H’のときに、発振動作をする。制御信号ENが‘H’のとき、トランジスタM26がオンし、トランジスタM27,M28がオフするので、図1の水晶発振回路と同様の動作をする。制御信号ENが‘L’のときは、トランジスタM26がオフし、トランジスタM27,M28がオンする。トランジスタM28がオンするので、定電圧Vregの電位は電源Vddの電圧となる。また、トランジスタM27がオンするので、発振電圧ampoutの電位も電源Vddの電圧となる。トランジスタM26がオフするので、抵抗R1をスイッチにより切り離しておけば、発振電圧ampinの電位はどのような値であっても、トランジスタM1,M2、コンデンサC1,C2、及び水晶振動子X1に電流は流れなくなる。
リファレンス電圧Vrefを発生する、トランジスタM8〜M10,M29、抵抗R3で構成されるレプリカ回路も、制御信号ENが‘H’のときは、トランジスタM29がオンするので、レプリカ回路は入出力が同電位のインバータとして働く。制御信号ENが‘L’のときは、トランジスタM29がオフするので、電流は流れない。
ところで、図1の水晶発振回路の説明では、レプリカ回路13のトランジスタM9,M10は、発振用増幅部11のトランジスタM1,M2と同じサイズのMOSトランジスタとして説明した。回路動作としては、もちろんレプリカ回路13のトランジスタM9,M10は、発振用増幅部11のトランジスタM1,M2と同じサイズのMOSトランジスタでよいが、この場合、レプリカ回路13に流れる電流と、発振開始時に、発振用増幅部11のトランジスタM1,M2に流れる電流は同じ値となる。つまり、発振開始時に、発振用増幅部11のトランジスタM1,M2に流れる電流と同じ値の電流が、レプリカ回路13で消費されてしまう。発振用増幅部11のトランジスタM1,M2に流れる電流は、安定な発振起動を実現するためには、ある値より小さくできない。回路全体の消費電力を削減するためには、レプリカ回路13に流れる電流を小さくする必要がある。
そこで、図5の水晶発振回路では、レプリカ回路を、トランジスタM8、M9、M10と直列に接続した抵抗R3で構成する。トランジスタM8から流れ込む電流により、リファレンス電圧Vrefの電位は、トランジスタM9のしきい値電圧と、トランジスタM29,M10のしきい値電圧と、抵抗R3での電圧降下を合計した電位となる。抵抗R3での電圧降下分、同じ電流でリファレンス電圧Vrefの電位を、図1の水晶発振回路より高くできる。これにより、レプリカ回路に流す電流を小さくしても、発振用増幅部(トランジスタM1,M2,M26)に、所望の電流が流れるようリファレンス電圧Vrefを発生することが可能になる。
リファレンス電圧Vrefを少ない電流で発生するために、抵抗R3を利用して発生すると、トランジスタM9,M29,M10、抵抗R3で構成されるレプリカ回路は、発振用増幅部を構成するトランジスタM1,M26,M2の完全なレプリカではなくなり、レプリカ回路に流れる電流と発振用増幅部に流れる電流の関係が単純ではなくなる。しかしながら、図1で述べたように、定電圧発生回路12は、シミュレーションで設定しようとした、電流と実際の電流が完全に一致しなくとも、最大の発振用増幅部の電流を設計できるので、目標電流と実際の電流が大幅にずれることはないようにできる。
このように、1段アンプで電圧ホロワを構成することから、最大電流を容易に設計でき、このため、多少設計値と実際の消費電流がずれても、大幅に電力が増加しない特性を実現できる。この特性を利用して、第2の実施の形態に係る水晶発振回路では、レプリカ回路に抵抗R3を導入することで、レプリカ回路の電流を削減することができる。
なお、第2の実施の形態に係る水晶発振回路は、第1の実施の形態に係る水晶発振回路と同様、図2に示すバイアス回路21、シュミット回路22、レベル変換回路23と組み合わせて使用することができる。
本発明の水晶発振回路の第3の実施の形態について説明する。図6は、本発明の第3の実施の形態に係る水晶発振回路の回路図である。第3の実施の形態に係る水晶発振回路では、図5に示した水晶発振回路のトランジスタM6のドレインに、電源Vddではなく定電圧Vregが供給されるようになっている。図6において、図5と同じものには同じ符号を付し、その説明を省略する。
図に示すように、NMOSのトランジスタM30のドレインは、トランジスタM4のドレインと接続されている。トランジスタM30のソースは、トランジスタM5のソース、トランジスタM7のドレインと接続されている。トランジスタM30のゲートは、トランジスタM4のドレイン、コンデンサC3、トランジスタM28のドレインと接続されている。
図に示すようにトランジスタM30のドレインに、定電圧Vregが供給されるようになっている点が、図5に示した水晶発振回路と異なっている。図6において、リファレンス電圧Vrefと定電圧Vregの電位が近い場合には、トランジスタM5とトランジスタM30に同じ程度の電流が流れるので、その分トランジスタM4から、発振用増幅部を構成しているトランジスタM1,M2に供給される電流が減少する。従って、この電流の減少が問題にならない場合には、図6に示すようにトランジスタM30のドレインに定電圧Vregが供給されるよう接続してもかまわない。
なお、その他は図5に示した水晶発振回路と同様であり、その説明を省略する。また、図2に示したバイアス回路21、シュミット回路22、レベル変換回路23と組み合わせて使用することができる。
本発明の水晶発振回路の第4の実施の形態について説明する。図7は、本発明の第4の実施の形態に係る水晶発振回路の回路図である。図7において、図1と同じものには同じ符号を付し、その説明を省略する。
図に示すように、定電圧発生回路31は、PMOSのトランジスタM31,M32,M35、NMOSのトランジスタM33,M34、抵抗R4、及びコンデンサC4から構成されている。
定電圧発生回路31は、図3に示したバイアス回路と同様に動作する。ただし、制御信号ENに関する回路部分、スタートアップ回路部分は図を簡単にするために図示せず、省略してある。トランジスタM35のゲートに流れる電流は、熱電圧kT/qとサイズ比と抵抗R4の抵抗値で設計できる。二次的な効果を除けば、電流は電源Vddの電圧によらないように、また、MOSトランジスタに依存せず、決定できる(ただし、抵抗R4の温度依存性がないと仮定すると、電流はTに比例する)。
トランジスタM32,M34のドレインに発生するバイアス電圧PB2を、トランジスタM35のゲートに供給し、トランジスタM35のドレインから出力される定電圧Vregを、発振用増幅部を構成しているトランジスタM1,M2に供給する。発振が成長あるいは、定常状態で維持されている場合には、発振電圧ampin,ampoutの電位は振動し、トランジスタM1に流れる電流も過渡的に大きく変動する。この過渡的な電位の変動を抑える目的で、コンデンサC4が設けられている。コンデンサC4の必要な容量値は、第1の実施例で説明した数値例において、発振用インバータの平均電流を、例えば1μA程度、定電圧Vregの電位の過渡変動を例えば、0.2V程度とすると38pFとなる。
図7の水晶発振回路では、熱電圧を基準とするトランジスタM31〜M34、抵抗R4を用いることで、図12、図13で説明したMOSトランジスタの製造ばらつき、あるいは、バイアス電流の電源電圧依存性が大きい問題を解決している。
また、図7の水晶発振回路では、定電圧Vregの電位は、発振用増幅部を構成するトランジスタM1,M2に流れる平均電流が、トランジスタM35の電流とつりあう電圧に定まる。例えば、トランジスタM35の電流を1μA、そのときの定電圧Vregの電位を1.5Vとすると、定電圧Vregの電位は電源Vddの電圧が3Vあるいは2Vであっても、定電圧Vregの電位は1.5Vとなる。
図14で説明した水晶発振回路では、熱電圧を基準とするバイアス回路(トランジスタM116〜M119、抵抗R105によって構成されている回路)を採用しているが、発振電圧ampoutの振幅は電源Vddの電圧に依存していた。シュミット回路、レベル変換回路と組み合わせて、全体の回路を構成するためには、発振電圧ampoutの振幅がよく制御されていることが望ましい。そのため、図14の水晶発振回路では、一定の電源Vddの電圧を供給する必要があった。本発明の図7に示す水晶発振回路では、定電圧発生回路31を、トランジスタM35とコンデンサC4、熱電圧と抵抗により電流を決定するトランジスタM31〜M34、抵抗R4で構成される回路で構成し、発振用増幅部を構成するトランジスタM1,M2をCMOS構成とすることで、単純な回路構成で、定電圧発生回路を実現できる。
図7の回路も、図2に示したバイアス回路21、シュミット回路22、レベル変換回路23と組み合わせて、使用することができる。また、図7においても図5で示した水晶発振回路と同様、各部に電流が流れないように制御信号ENで制御することもできる。
ここで、図1の水晶発振回路と図7の水晶発振回路とを比較説明する。図1の水晶発振回路では、定電圧発生回路12を、1段の差動回路(トランジスタM3〜M7で構成された回路)とコンデンサC3で構成した。1段の差動回路を用いることで、位相補償用のコンデンサが不要となるようにした。一方、図7の水晶発振回路では、定電圧発生回路31を、定電流を流すトランジスタM35とコンデンサC4、熱電圧を基準とするバイアス回路(トランジスタM31〜M34、抵抗R4で構成される回路)で構成し、発振用増幅部を構成するトランジスタM1,M2をCMOS構成とした。
図1に示す定電圧発生回路12は、1段の差動回路を用いるので、コンデンサC3の値を多少減らしても、フィードバック効果により、定電圧Vregの電位を一定に保つよう回路が働くことが期待できる。反面、レプリカ回路13により、リファレンス電圧Vrefを発生する必要があり、このレプリカ回路での消費電流分、回路の消費電流が大きくなる。
図7の定電圧発生回路31では、定電流を流すトランジスタM35とコンデンサC4で構成しているので、リファレンス電圧Vrefを発生するレプリカ回路は必要ない。このため、レプリカ回路での消費電流は原理的に発生せず、より全体の電力を小さく設計するのに適している。また、発振用増幅部(トランジスタM1,M2で構成された回路)での消費電流は、トランジスタM35の電流にほぼ、等しいので、全体の消費電流を、トランジスタM35の電流により直接設計できるという設計のしやすさも得られる。反面、定電流源と容量を組み合わせた定電圧発生回路31に電圧の増幅作用はないので、電源Vddの電圧が低い側で、バイアス電流が減少すると、そのまま、発振用増幅回路のバイアス電流の減少となり、発振の安定な起動に問題が生じる可能性がある。このため、電源Vddの電圧が低い場合でも、バイアス電流が減少しない、図7、図3のようなバイアス回路との組み合わせが必須となる。また、定電圧Vregの変動を抑制するようなフィードバック作用をもたないので、十分容量の大きなコンデンサC4を用意しておく必要がある。
すなわち、図1の水晶発振回路は、コンデンサC3の容量を多少減らしても、動作に大きな影響はないことから、容量面積を削減してコストを低減したい場合に適している。図7の水晶発振回路は図1の回路に対して、より大きな容量のコンデンサC4を用意する必要があるので、面積は図1の水晶発振回路より大きくなり、コストは上昇するが、レプリカ回路13の電力を削減できるので、低消費電流特性がより優先する場合に適している。
このように、図7に示した水晶発振回路により、トランジスタの製造ばらつき、電源電圧依存性を低減し、低消費電力かつ簡単な回路構成を実現することができる。
次に、バイアス回路の他の例を以下に示す。図8は、バイアス回路の他の回路図(その1)である。図に示すように、バイアス回路は、PMOSのトランジスタM36,M37、NMOSのトランジスタM38,M39、及び抵抗R5を有している。バイアス電圧PB2は、図7のトランジスタM35のゲートに供給される。
次に、バイアス回路の他の例を以下に示す。図8は、バイアス回路の他の回路図(その1)である。図に示すように、バイアス回路は、PMOSのトランジスタM36,M37、NMOSのトランジスタM38,M39、及び抵抗R5を有している。バイアス電圧PB2は、図7のトランジスタM35のゲートに供給される。
トランジスタM37,M39に流れる電流は、図3のバイアス回路と同様、熱電圧kT/qとサイズ比から決まる定数、及び抵抗R5の抵抗値で設計できる。トランジスタM39のゲート電圧は、トランジスタM38に対して、ドレイン電流ID×R5(抵抗R5の抵抗値)だけ低くなる。トランジスタM38,M39は,サブスレッショルド領域で動作するようにサイズを決定する。トランジスタM36とトランジスタM37のサイズを同じとすると、トランジスタM38,M39に流れる電流は等しくなる。例えば、トランジスタM38とトランジスタM39のW比を5とする(トランジスタM39のW/トランジスタM38のW=5)。トランジスタM38とトランジスタM39にも同じ電流が流れる点で回路がつりあう。前述した式(1)とトランジスタM38とトランジスタM39のW比の5を考慮すると、流れる電流は、次の式(3)で表される。
ID=((nkT/q)ln(5))/R5 ……(3)
(なお、q:電子の電荷、n:比例定数(1.3程度)、k:ボルツマン定数、T:絶対温度、IDドレイン電流)
つまり流れる電流は、熱電圧kT/qとサイズ比から決まる定数ln(5)、と抵抗R5の抵抗値で設計できる。二次的な効果を除けば、電流は電源電圧によらないように、また、MOSトランジスタに依存せず決定できる(ただし、R5の温度依存性がないと仮定すると、IDはTに比例する。)。
ID=((nkT/q)ln(5))/R5 ……(3)
(なお、q:電子の電荷、n:比例定数(1.3程度)、k:ボルツマン定数、T:絶対温度、IDドレイン電流)
つまり流れる電流は、熱電圧kT/qとサイズ比から決まる定数ln(5)、と抵抗R5の抵抗値で設計できる。二次的な効果を除けば、電流は電源電圧によらないように、また、MOSトランジスタに依存せず決定できる(ただし、R5の温度依存性がないと仮定すると、IDはTに比例する。)。
すなわち、MOSトランジスタの製造ばらつき、電源電圧の依存によることなく、安定したバイアス電圧を出力することができる。
図9は、バイアス回路の他の回路図(その2)である。図に示すように、バイアス回路は、PMOSのトランジスタM40,M41、NMOSのトランジスタM42〜M45、抵抗R6,R7を有している。
図9は、バイアス回路の他の回路図(その2)である。図に示すように、バイアス回路は、PMOSのトランジスタM40,M41、NMOSのトランジスタM42〜M45、抵抗R6,R7を有している。
図9に示すバイアス回路は、カスコード回路とした例を示している。トランジスタM41,M43に流れる電流は、熱電圧kT/qとサイズ比から決まる定数、及び抵抗R7の抵抗値で決定される。図8のバイアス回路と異なる点は、抵抗R7、トランジスタM42,M43を設けることで、トランジスタM44,M45をカスコード回路としている点である。図9のバイアス回路のようにカスコード回路を用いた場合でも、例えば、図7の定電圧発生回路31に供給するためのバイアス電圧PB2を発生することができる。
このように、バイアス回路をカスコード回路とすることで、バイアス電流の電源電圧依存性をさらに改善できる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
11 発振用増幅部
12 定電圧発生回路
13 レプリカ回路
M1〜M45 トランジスタ
R1〜R7 抵抗
C1〜C4 コンデンサ
X1 水晶振動子
12 定電圧発生回路
13 レプリカ回路
M1〜M45 トランジスタ
R1〜R7 抵抗
C1〜C4 コンデンサ
X1 水晶振動子
Claims (2)
- 水晶振動子の振動周波数に基づいて発振する水晶発振回路において、
水晶振動子が接続される共振部と、
前記共振部を励振する発振用増幅部と、
前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、
を有し、
前記定電圧発生回路は、
熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、
前記バイアス電圧が供給されて、前記バイアス電圧に基づいて前記一定の電源電圧を生成する電圧発生部と、を有し、
前記電圧発生部は、前記バイアス電圧がゲートに入力される定電流トランジスタと、前記定電流トランジスタと直列接続されたコンデンサとを有する、
ことを特徴とする水晶発振回路。 - 前記定電流トランジスタは、PMOSトランジスタであることを特徴とする請求項1記載の水晶発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007319087A JP2008125103A (ja) | 2007-12-11 | 2007-12-11 | 水晶発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007319087A JP2008125103A (ja) | 2007-12-11 | 2007-12-11 | 水晶発振回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004570883A Division JP4073436B2 (ja) | 2003-04-15 | 2003-04-15 | 水晶発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008125103A true JP2008125103A (ja) | 2008-05-29 |
Family
ID=39509326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007319087A Pending JP2008125103A (ja) | 2007-12-11 | 2007-12-11 | 水晶発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008125103A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049925A (ja) * | 2010-08-27 | 2012-03-08 | Ememory Technology Inc | 水晶発振回路用の電圧源回路 |
US20140240050A1 (en) * | 2013-02-28 | 2014-08-28 | Kabushiki Kaisha Toshiba | Power circuit |
JP2015033141A (ja) * | 2013-08-05 | 2015-02-16 | スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークSoongsil University Research Consortium Techno−Park | スイッチングキャパシタを利用したスルーレート調節装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5980005A (ja) * | 1982-10-30 | 1984-05-09 | Nippon Telegr & Teleph Corp <Ntt> | Cmos圧電発振回路 |
JPH05303438A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 定電圧発生回路 |
JP2001147725A (ja) * | 1999-11-22 | 2001-05-29 | Nec Ic Microcomput Syst Ltd | バンドギャップレファレンス回路 |
-
2007
- 2007-12-11 JP JP2007319087A patent/JP2008125103A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5980005A (ja) * | 1982-10-30 | 1984-05-09 | Nippon Telegr & Teleph Corp <Ntt> | Cmos圧電発振回路 |
JPH05303438A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 定電圧発生回路 |
JP2001147725A (ja) * | 1999-11-22 | 2001-05-29 | Nec Ic Microcomput Syst Ltd | バンドギャップレファレンス回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049925A (ja) * | 2010-08-27 | 2012-03-08 | Ememory Technology Inc | 水晶発振回路用の電圧源回路 |
US20140240050A1 (en) * | 2013-02-28 | 2014-08-28 | Kabushiki Kaisha Toshiba | Power circuit |
JP2015033141A (ja) * | 2013-08-05 | 2015-02-16 | スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークSoongsil University Research Consortium Techno−Park | スイッチングキャパシタを利用したスルーレート調節装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4073436B2 (ja) | 水晶発振回路 | |
TWI405402B (zh) | 晶體振盪電路的電壓源電路 | |
CN101561689B (zh) | 一种低压cmos电流源 | |
CN102144196B (zh) | 基准电压产生电路 | |
JP2012134615A (ja) | 発振装置および該発振装置を具備したクロック発生装置、半導体装置、ならびに電子装置 | |
JP2006209327A (ja) | 定電圧回路及びその定電圧回路を有する半導体装置 | |
KR20070069936A (ko) | 밴드 갭 기준전압 발생회로 | |
JP4688528B2 (ja) | 定電圧回路 | |
US20100259335A1 (en) | Resistorless feedback biasing for ultra low power crystal oscillator | |
CN110377094B (zh) | 一种低温漂极低功耗线性稳压器 | |
WO2005101156A1 (ja) | 基準電圧発生回路 | |
JP2006301787A (ja) | 定電圧電源回路 | |
JP3986391B2 (ja) | 定電圧電源回路 | |
JP5296125B2 (ja) | 低消費電力回路 | |
JP2008125103A (ja) | 水晶発振回路 | |
WO2008032606A1 (fr) | Circuit de courant de référence, circuit de tension de référence et circuit de mise en marche | |
JP2008182693A (ja) | 全差動増幅装置 | |
JP5788755B2 (ja) | 発振装置 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
US7830207B2 (en) | Amplifier circuit | |
TWI528369B (zh) | 參考供應電壓產生裝置 | |
JP2008219387A (ja) | 発振信号出力回路 | |
JP2008154020A (ja) | 電圧制御発振回路 | |
CN103095253A (zh) | 低功耗晶振电路 | |
JP2005252984A (ja) | 水晶発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |