JP2008154020A - 電圧制御発振回路 - Google Patents
電圧制御発振回路 Download PDFInfo
- Publication number
- JP2008154020A JP2008154020A JP2006340784A JP2006340784A JP2008154020A JP 2008154020 A JP2008154020 A JP 2008154020A JP 2006340784 A JP2006340784 A JP 2006340784A JP 2006340784 A JP2006340784 A JP 2006340784A JP 2008154020 A JP2008154020 A JP 2008154020A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- gate
- drain
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電圧制御発振回路1は、制御力電圧がゲートに入力される第1のデプレッション型MOSトランジスタ13と、その第1のデプレッション型MOSトランジスタ13のゲート・ソース間電圧が0Vのときのオフセットを補償する第2のデプレッション型MOSトランジスタ15を有し、制御電圧に応じたバイアス電流を発生する電圧電流変換回路3を備える。
【選択図】図1
Description
上記電圧電流変換部は、上記制御電圧がそのゲートに入力され上記変換された電流を制御する第1のデプレッション型MOSトランジスタと、上記変換された電流から上記第1のデプレッション型MOSトランジスタのゲート・ソース間電圧が0Vのときのオフセット電流をキャンセルする第2のデプレッション型MOSトランジスタを備えるものである。
Ie=Id=(Ib−Ic) ……(1)
図2は、制御電圧VCONTで与える電圧を所定時間(200ns)ごと、階段状に増加させていったときのNMOS16を流れる電流Ieの時間変化を示すシミュレーション波形であり、図3は、そのシミュレーション波形の一部分を拡大したものである。図中、上段は何も対策を施さないもの、下段は本発明が適用されたものである。また、図中の符号(1)〜(4)を付したものは、MOSトランジスタのプロセスばらつき、電源電圧、周囲温度の条件を変えてシミュレーションした波形である。以下にその条件を示す。
符号 プロセス条件 電源電圧 周囲温度
(1) TYP TYP TYP
(2) F MAX MIN
(3) S MIN MIN
(4) S MIN MAX
ここで、TYPは標準(テイピカル)、Fは高速、Sは低速、MAXは最大、MINは最小を表わす。
2、30 リングオシレータ
3、3’40 電圧電流変換部
4、5、41、42 カレントミラー回路
11、12、21、22 PMOSトランジスタ
13、14、15、16、17、23、24、25 NMOSトランジスタ
VCONT 制御電圧
Claims (5)
- 制御電圧を電流に変換しバイアス電流を生成する電圧電流変換部と、前記バイアス電流がミラーされた電流により遅延が変化するディレイセルとを有し、前記制御電圧に応じて発振周波数が制御される電圧制御発振回路において、
前記電圧電流変換部は、前記制御電圧がそのゲートに入力され前記変換された電流を制御する第1のデプレッション型MOSトランジスタと、前記変換された電流から前記第1のデプレッション型MOSトランジスタのゲート・ソース間電圧が0Vのときのオフセット電流をキャンセルする第2のデプレッション型MOSトランジスタを備えることを特徴とする電圧制御発振回路。 - 前記第2のデプレッション型MOSトランジスタは、前記変換された電流がミラーされた電流の少なくとも1部がソースまたはドレインに入力されることを特徴とする請求項1に記載の電圧制御発振回路。
- 前記電圧電流変換部は、
ゲートとドレインが共通に接続され、ソースが電源に接続された第1のPMOSトランジスタと、ゲートが前記第1のPMOSトランジスタのゲートと共通に接続され、ソースが電源に接続された第2のPMOSトランジスタとで構成されるカレントミラー回路と、
ドレインが前記第1のPMOSトランジスタのドレインに、ソースがグラウンドに、ゲートが前記制御電圧に接続された第1のNMOSトランジスタと、
ドレインおよびゲートが前記第2のPMOSトランジスタのドレインに、ソースがグラウンドに接続された第2のNMOSトランジスタと、
ドレインが前記第2のNMOSトランジスタのドレインに、ゲートとソースがともにグラウンドに接続された第3のNMOSトランジスタとを備え、
前記第1のNMOSトランジスタは前記第1のデプレッション型MOSトランジスタであること、および前記第3のNMOSトランジスタは前記第2のデプレッション型MOSトランジスタであることを特徴とする請求項1または2に記載の電圧制御発振回路。 - 前記電圧電流変換部は、
ゲートとドレインが共通に接続され、ソースがグラウンドに接続された第1のNMOSトランジスタと、ゲートが前記第1のNMOSトランジスタのゲートと共通に接続され、ソースがグラウンドに接続された第2のNMOSトランジスタとで構成されるカレントミラー回路と、
ドレインが前記第1のNMOSトランジスタのドレインに、ソースが電源に、ゲートが前記制御電圧に接続された第1のPMOSトランジスタと、
ドレインおよびゲートが前記第2のNMOSトランジスタのドレインに、ソースが電源に接続された第2のPMOSトランジスタと、
ドレインが前記第2のNMOSトランジスタのドレインに、ゲートとソースがともに電源に接続された第3のPMOSトランジスタとを備え、
前記第1のPMOSトランジスタは前記第1のデプレッション型MOSトランジスタであること、および前記第3のPMOSトランジスタは前記第2のデプレッション型MOSトランジスタであることを特徴とする請求項1または2に記載の電圧制御発振回路。 - 前記ディレイセルには、前記電圧電流変換部で生成された前記バイアス電流がミラーされ、前記制御電圧に応じて発振周波数が制御されることを特徴とする請求項1乃至4に記載の電圧制御発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340784A JP4751309B2 (ja) | 2006-12-19 | 2006-12-19 | 電圧制御発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340784A JP4751309B2 (ja) | 2006-12-19 | 2006-12-19 | 電圧制御発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008154020A true JP2008154020A (ja) | 2008-07-03 |
JP4751309B2 JP4751309B2 (ja) | 2011-08-17 |
Family
ID=39655720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006340784A Active JP4751309B2 (ja) | 2006-12-19 | 2006-12-19 | 電圧制御発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4751309B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018014577A (ja) * | 2016-07-20 | 2018-01-25 | 新日本無線株式会社 | 負荷電流検出回路 |
WO2019207878A1 (ja) * | 2018-04-25 | 2019-10-31 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
WO2019225094A1 (ja) * | 2018-05-23 | 2019-11-28 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH114126A (ja) * | 1997-06-12 | 1999-01-06 | Nec Kyushu Ltd | 電圧電流変換回路 |
JPH1127065A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路 |
JPH1126598A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路 |
JP2002223149A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 半導体集積回路 |
JP2003023354A (ja) * | 2001-07-10 | 2003-01-24 | Nec Corp | デジタル制御発振器 |
-
2006
- 2006-12-19 JP JP2006340784A patent/JP4751309B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH114126A (ja) * | 1997-06-12 | 1999-01-06 | Nec Kyushu Ltd | 電圧電流変換回路 |
JPH1127065A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路 |
JPH1126598A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路 |
JP2002223149A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 半導体集積回路 |
JP2003023354A (ja) * | 2001-07-10 | 2003-01-24 | Nec Corp | デジタル制御発振器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018014577A (ja) * | 2016-07-20 | 2018-01-25 | 新日本無線株式会社 | 負荷電流検出回路 |
WO2019207878A1 (ja) * | 2018-04-25 | 2019-10-31 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
CN112041777A (zh) * | 2018-04-25 | 2020-12-04 | 索尼半导体解决方案公司 | 启动电路 |
US11513549B2 (en) | 2018-04-25 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Activation circuit for activating a drive target |
WO2019225094A1 (ja) * | 2018-05-23 | 2019-11-28 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
JPWO2019225094A1 (ja) * | 2018-05-23 | 2021-06-10 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
US11271548B2 (en) | 2018-05-23 | 2022-03-08 | Sony Semiconductor Solutions Corporation | Starting circuit |
JP7201677B2 (ja) | 2018-05-23 | 2023-01-10 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4751309B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180292854A1 (en) | Voltage regulator | |
US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
JP4878243B2 (ja) | 定電流回路 | |
US7679467B2 (en) | Voltage controlled oscillator | |
US9509289B2 (en) | Oscillation circuit and phase synchronization circuit | |
US7649381B2 (en) | Level conversion circuit | |
CN109845110B (zh) | 用于补偿模拟和/或数字电路的pvt变化的补偿装置 | |
JP5547451B2 (ja) | パワーオンリセット回路 | |
US7893728B2 (en) | Voltage-current converter and voltage controlled oscillator | |
JP4751309B2 (ja) | 電圧制御発振回路 | |
WO2020105182A1 (ja) | 電圧制御発振器およびそれを用いたpll回路 | |
JP6385208B2 (ja) | 水晶発振回路及び電子時計 | |
JP2009065632A (ja) | Cml−cmos変換器 | |
JP2006203762A (ja) | フリップフロップ回路および半導体装置 | |
JP5199927B2 (ja) | ディレイ発生回路、定電流源回路 | |
JP2008219678A (ja) | 出力レベル安定化回路及びそれを用いたcml回路 | |
JP2007128553A (ja) | 半導体集積回路装置 | |
JP5028972B2 (ja) | オペアンプ回路 | |
JP4884942B2 (ja) | 発振回路 | |
JP2008017566A (ja) | 電源発生回路 | |
JP2006270225A (ja) | クロックジェネレータ | |
KR20140130779A (ko) | 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 | |
US20160048152A1 (en) | Current mirror with depletion mode mos and embedded noise filter | |
JP6320048B2 (ja) | 発振回路 | |
JP5888954B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4751309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |