WO2019207878A1 - 起動回路 - Google Patents

起動回路 Download PDF

Info

Publication number
WO2019207878A1
WO2019207878A1 PCT/JP2019/003051 JP2019003051W WO2019207878A1 WO 2019207878 A1 WO2019207878 A1 WO 2019207878A1 JP 2019003051 W JP2019003051 W JP 2019003051W WO 2019207878 A1 WO2019207878 A1 WO 2019207878A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
current
transistor
signal
drain terminal
Prior art date
Application number
PCT/JP2019/003051
Other languages
English (en)
French (fr)
Inventor
渡辺　裕之
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201980026015.6A priority Critical patent/CN112041777B/zh
Priority to US17/046,937 priority patent/US11513549B2/en
Publication of WO2019207878A1 publication Critical patent/WO2019207878A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits

Definitions

  • This disclosure relates to a startup circuit.
  • a startup circuit can be cited as one of the component circuits that make up various electronic devices.
  • start-up circuits There are various types of start-up circuits depending on the required specifications.
  • an N-type MOS which is called a so-called Native-NMOS, is adjusted so that the threshold voltage is close to 0V.
  • a type using a transistor has also been proposed.
  • the type of start-up circuit using Native-NMOS is attracting attention because it can achieve both area saving and low current consumption compared to other types of start-up circuits.
  • Non-Patent Document 1 discloses an example of a startup circuit using a Native-NMOS.
  • the activation circuit needs to stop an activation signal (for example, a current or voltage signal) generated by the activation circuit.
  • an activation signal for example, a current or voltage signal
  • the design of the startup circuit may require a margin for resistance and current consumption in consideration of variations in elements such as transistors (for example, Native-NMOS). Consideration of the margin may lead to an increase in the size of the startup circuit and an increase in current consumption of the startup circuit, for example.
  • the present disclosure proposes a startup circuit that can achieve both area saving and low current consumption in a more suitable manner.
  • an N-type MOS transistor having a gate terminal connected to the ground and having a threshold voltage near 0 V, and a resistor interposed between the source terminal of the MOS transistor and the ground,
  • the potential of the drain terminal of the MOS transistor is controlled according to the first signal output from the device, and the second signal for starting the device is transmitted according to the potential of the drain terminal.
  • a controlled start-up circuit is provided.
  • FIG. 3 is an explanatory diagram for describing a first configuration example of a startup circuit according to the embodiment. It is a timing chart for demonstrating operation
  • FIG. 10 is an explanatory diagram for describing a second configuration example of the activation circuit according to the embodiment.
  • the native-NMOS has a characteristic that a certain amount of channel leakage current flows even when the gate terminal is connected to the ground (GND) because the threshold voltage is in the vicinity of 0V.
  • the Native-NMOS has a characteristic that the source and the drain are held in a conductive state in a state where no voltage is applied to the gate terminal.
  • the start-up circuit using the Native-NMOS uses both the above-mentioned characteristics of the Native-NMOS and can achieve both area saving and low current consumption compared to other types of start-up circuits. Has been.
  • the activation circuit transmits a signal generated by the activation circuit to activate the device. Stop.
  • a signal generated by the activation circuit for activating the device to be driven include a current and a voltage signal.
  • a signal for starting the device to be driven is also referred to as “start signal” for convenience. That is, in the following description, when “start signal” is described, it is assumed that both current and voltage signals can be included unless there is a specific description and there is no restriction on the circuit configuration.
  • the activation signal corresponds to an example of a “second signal”.
  • FIG. 1 is an explanatory diagram for explaining an example of a schematic configuration of the startup circuit according to the comparative example, and shows an example of the configuration of the startup circuit 190 that drives the current source circuit 200.
  • the startup circuit 190 includes a transistor NM 11 configured as a Native-NMOS, a resistor R STUP, and a startup current generation circuit 191.
  • Transistor NM 11 a gate terminal is electrically connected to ground (GND), and is electrically connected to ground (GND) source terminal through a resistor R STUP. Further, the drain terminal side of the transistor NM 11 is activated current generating circuit 191 is connected. Also, part of the signal line of the current source circuit 200 the bias current I BIAS generated by the current source circuit 200 to be driven flows is electrically connected to the source terminal of the transistor NM 11. 1, reference numeral I STUP0 shows drain current of the transistor NM 11 schematically.
  • Reference sign V gs indicates the gate-source voltage of the transistor NM11. Based on such a configuration, the current source circuit 200 is activated by the activation current (that is, the activation signal) generated in the activation current generation circuit 191 conducting the current source circuit 200.
  • the activation current that is, the activation signal
  • the source of the transistor NM 11 - and conductive state between the drain becomes conductive, the source - drain non Control is performed according to any one of the non-conduction state in which conduction is established.
  • transistor NM 11 is turned, the drain current I STUP0 conducts the startup current generating circuit 191, the starting current is generated in the startup current generating circuit 191.
  • the current source circuit 200 is activated by the activation current generated by the activation current generation circuit 191 being conducted through the current source circuit 200.
  • the flow of the drain current I STUP0 in the startup current generation circuit 191 is limited, and as a result, the generation of the startup current in the startup current generation circuit 191 is limited (and thus stopped). That is, the starting circuit 190 is turned off.
  • the current (signal) output from the current source circuit 200 like the bias current I BIAS corresponds to an example of a “first signal”.
  • FIG. 2 is an explanatory diagram for explaining an example of the circuit configuration of the activation circuit according to the comparative example.
  • the current source circuit 200 shown in FIG. 1 is configured as a so-called self-bias type current source circuit
  • An example of the circuit configuration of the activation circuit 190 is shown.
  • the current source circuit 200 shown in FIG. 2 is configured as a self-bias type power supply circuit.
  • the current source circuit 200 includes transistors M 101 and M 103 configured as N-type MOS transistors, and transistors M 105 , M 107 , and M 109 configured as P-type MOS transistors. .
  • Transistors M 101 and M 103 constitute a current mirror circuit. Specifically, the gate terminals of the transistors M 101 and M 103 are electrically connected to each other. The transistor M103 is electrically connected between the gate and the drain. The source terminal of the transistor M 101 is electrically connected through a resistor R 0 to the ground (GND). The source terminal of the transistor M 103 is electrically connected to the ground (GND).
  • the transistors M 105 , M 107 , and M 109 constitute a current mirror circuit. Specifically, the gate terminals of the transistors M 105 , M 107 , and M 109 are electrically connected to each other. Transistor M 105, the gate - drain are electrically connected. The source terminals of the transistors M 105 , M 107 , and M 109 are electrically connected to the power supply voltage VDD.
  • the signal line branched from the drain terminal side of the transistor M 105 is electrically connected to the drain terminal side of the transistor NM 11 .
  • the drain terminal side of the transistor M 109 is electrically connected to the source terminal side of the transistor NM 11 .
  • the starter current I STUP flows so as to be drawn from the current source circuit 200 toward the starter circuit 190. Specifically, the starting current I STUP flows from the drain terminal side of the transistor M 105 toward the drain terminal side of the transistor NM 11 . As a result, the current source circuit 200 is activated.
  • the current source circuit 200 when the current source circuit 200 is activated, (in other words, the signal output) current outputted from the current source circuit 200 some of it is supplied to the source terminal of the transistor NM 11 as the bias current I BIAS, transistor The potential on the source terminal side of NM 11 rises. That is, with the supply of the bias current I BIAS , the gate-source voltage V gs of the transistor NM 11 decreases. A gate in the transistor NM 11 - source voltage V gs is below the threshold voltage V th, since the transistor NM 11 is shifted to a non-conducting state, is blocked the flow of the starting current I STUP. That is, the starting circuit 190 is turned off.
  • FIG. 3 is a timing chart for explaining the operation of the activation circuit 190 according to the comparative example.
  • the horizontal axis in FIG. 3 indicates time.
  • VDD indicates the voltage value of the power supply voltage VDD shown in FIG.
  • VGP indicates the potential of the node N VGP in FIG. 2, that is, the potentials of the gate terminals of the transistors M 105 , M 107 , and M 109 constituting the current mirror circuit.
  • VGN indicates the potential of the node N VGN in FIG.
  • I STUP indicates the current value of the starting current I STUP shown in FIG.
  • I BIAS indicates the current value of the bias current I BIAS shown in FIG. VS is the potential of the node N VS in FIG. 2, that is, the potential of the source terminal of the transistor NM 11.
  • the power supply voltage VDD is input at the timing t11, and the voltage value of the power supply voltage VDD increases during the period from the timing t11 to the timing t13.
  • the potential VS of the source terminal of the transistor NM 11 shows the vicinity of 0V.
  • the startup circuit 190 When the power supply voltage VDD is turned on, the startup circuit 190 is turned on, and the startup current I STUP flows so as to be drawn from the current source circuit 200 toward the startup circuit 190. At this time, with the increase of the voltage value of the power supply voltage VDD, and increases the current value of the starting current I STUP, with the increase of the current value of the starting current I STUP, potential VGP of the node N VGP rises. At timing t13, the transistors M 105 , M 107 , and M 109 are turned on, and the increase in the power supply voltage VDD is stopped.
  • the transistor M 107 transitions to the conductive state, the transistor drain terminal side and electrically connected to the node N VGN potential VGN of M 107 is increased, in conjunction with the rise of the potential VGN The potential VGP decreases. Further, with the increase in the potential VGN node N VGN, transistors M 101 and M 103 transitions to a conducting state at the timing t15, and the descent of the rise and potential VGP potential VGN stopped. Thus, the activation of the current source circuit 200 is completed, and a signal (drain current) is generated between the source and drain of each of the transistors M 101 , M 103 , M 105 , M 107 , and M 109 constituting the current source circuit 200. Will be transmitted.
  • a signal transmitted between the source and drain of the transistor M 109 is supplied to the source terminal of the transistor NM 11 (ie, the node N VS ) as the bias current I BIAS.
  • the bias current I BIAS is supplied, the potential VS of the source terminal (node N VS ) of the transistor NM 11 increases. Further, with the increase of the potential VS, the gate of the transistor NM 11 - to-source voltage V gs is lowered, to decrease in conjunction the current value of the starting current I STUP.
  • the gate of the transistor NM 11 - source voltage V gs is below the threshold voltage V th of the transistor NM 11, since the transistor NM 11 transitions to a non-conductive state, the flow of the starting current I STUP Is cut off. That is, the starting circuit 190 is turned off.
  • the gate-source voltage V gs of the transistor NM 11 configured as a Native-NMOS is expressed by the following calculation formula (Formula 1).
  • the gate-source voltage V gs is below the threshold voltage V th of the transistor NM 11 (V gs ⁇ V th) need. That is, the following conditions must be satisfied as (Equation 2).
  • FIG. 4 is an explanatory diagram for explaining an outline of GIDL, and shows an example of electrical characteristics of a transistor. 4, the horizontal axis represents the gate voltage V G, the vertical axis represents the drain current I D. In the example shown in FIG. 4, the gate voltage V G is in a region that shows the vicinity 0V, the influence of GIDL is obvious. Thus, since the influence of GIDL becomes apparent, it becomes difficult to completely stop the flow of the startup current even after the startup of the device to be started (for example, the current source circuit 200 shown in FIG. 1). In some cases, the current consumption may increase.
  • the present disclosure proposes a start-up circuit that can further reduce the effects of the above-described element variations and GIDL, and can achieve both area saving and low current consumption in a more suitable manner. To do.
  • FIG. 5 is an explanatory diagram for explaining the outline of the operation principle of the activation circuit according to an embodiment of the present disclosure, and illustrates an example of a configuration in which the activation circuit is abstracted as a functional block.
  • the characteristics of the activation circuit 100 according to an embodiment of the present disclosure will be described focusing on the case where the current source circuit 200 is a driving target, as in the example described with reference to FIG. To do. That is, the current source circuit 200 shown in FIG. 5 is substantially the same as the current source circuit 200 shown in FIG.
  • the startup circuit 100 includes a transistor NM 11 , a resistor R STUP , a startup current generation circuit 101, a voltage detection unit 103, and a switch S 11 .
  • Transistor NM 11 the threshold voltage is adjusted N-type MOS transistor so that the vicinity of 0V.
  • the transistor NM 11 in a state where a voltage to the gate terminal is not applied, the source - has a characteristic of drain is held in the conductive state.
  • the transistor NM 11 may be configured as Native-NMOS.
  • Transistor NM 11 a gate terminal is electrically connected to ground (GND), and is electrically connected to ground (GND) source terminal through a resistor R STUP.
  • drain terminal side of the transistor NM 11 is activated current generating circuit 101 is connected. Also, part of the signal line of the current source circuit 200 the bias current I BIAS generated by the current source circuit 200 to be driven flows, is electrically connected to the drain terminal of the transistor NM 11. 5, reference numeral I STUP0 shows drain current of the transistor NM 11 schematically.
  • the switch S 11 schematically shows a configuration for controlling whether or not the starting current generated in the starting current generating circuit 101 flows through the current source circuit 200.
  • the voltage detecting unit 103 shows the configuration for controlling the conductive and non-conductive states of switches S 11 schematically. Specifically, the voltage detector 103, the potential of the drain terminal of the transistor NM 11 (i.e., drain voltage) is detected, controls the conductive and non-conductive states of switches S 11 according to the result of the detection.
  • the voltage detection unit 103 when the drain voltage of the transistor NM 11 is lower than the predetermined threshold value, controls to switch S 11 becomes conductive. As a result, the starting current (that is, the starting signal) generated by the starting current generating circuit 101 flows through the current source circuit 200, and the current source circuit 200 is started.
  • a part of the current output from the current source circuit 200 is, as the bias current I BIAS, which flows into the drain terminal side of the transistor NM 11.
  • the drain voltage of the transistor NM 11 is increased.
  • Voltage detecting unit 103 the drain voltage of the transistor NM 11 becomes higher than a predetermined threshold value, controls to switch S 11 is turned off. Thereby, the flow of the starting current generated in the starting current generating circuit 101 is limited.
  • FIG. 6 is an explanatory diagram for describing a first configuration example of the activation circuit according to an embodiment of the present disclosure, and illustrates an example of a circuit configuration of the activation circuit illustrated in FIG. 5.
  • the circuit configuration of the current source circuit 200 shown in FIG. 6 is substantially the same as the circuit configuration of the current source circuit 200 described with reference to FIG.
  • the startup circuit 110 illustrated in FIG. 6 corresponds to the startup circuit 100 in the example illustrated in FIG.
  • the activation circuit 110 includes a transistor NM 11 , a resistor R STUP, and a diode D 1 .
  • Transistor NM 11 corresponds to the transistor NM 11 shown in FIG. That is, the transistor NM 11 is configured, for example, as Native-NMOS, the gate terminal is electrically connected to the ground (GND), electrically connected to the ground (GND) source terminal through a resistor R STUP Has been.
  • the current value of the drain current of the transistor NM 11 the gate - a value obtained by dividing the source voltage V gs in resistor R STUP.
  • a signal line branched from the drain terminal side of the transistor M 105 is electrically connected to the drain terminal side of the transistor NM 11 via the diode D 1 .
  • the diode D 1 has a cathode side electrically connected to the drain terminal of the transistor NM 11 and an anode side electrically connected to a signal line branched from the drain terminal side of the transistor M 105 .
  • the drain terminal side of the transistor M 109 is electrically connected to the drain terminal side of the transistor NM 11 .
  • the starter current I STUP flows so as to be drawn from the current source circuit 200 toward the starter circuit 100. Specifically, the starting current I STUP flows from the drain terminal side of the transistor M 105 toward the drain terminal side of the transistor NM 11 via the diode D 1 . As a result, the current source circuit 200 is activated.
  • the current source circuit 200 when the current source circuit 200 is activated, (in other words, the signal output) current outputted from the current source circuit 200 some of it is supplied to the drain terminal side of the transistor NM 11 as the bias current I BIAS, transistor the drain terminal side of the NM 11 (i.e., the cathode side of the diode D 1) the potential of the rises.
  • the current value of the bias current I BIAS set by the aspect ratio (W / L ratio) between the transistor M 105 and the transistor M 109 is divided by the resistance R STUP of the gate-source voltage V gs of the transistor NM 11. by setting a sufficiently larger value than the current value of the drain current of the transistor NM 11 is a value, it becomes possible to increase the drain voltage of the transistor NM 11 to the power supply voltage VDD.
  • the cathode potential of the diode D 1 With increasing cathode potential of the diode D 1, the potential difference between the cathode side and the anode side of the diode D 1 becomes smaller, the flow of the starting current I STUP is limited. Then, the cathode potential of the diode D 1 is higher than the potential of the anode side, a reverse bias to the diode D 1 is applied, is cut off the flow of starting current I STUP. That is, the starting circuit 100 is turned off.
  • the current value of the bias current I BIAS supplied from the current source circuit 200 at this time on the drain terminal side of the transistor NM 11 is transistor NM 11 required minimum current for keeping the starter circuit 100 in the OFF state It is limited to be approximately equal to the current value of the drain current.
  • FIG. 7 is a timing chart for explaining the operation of the activation circuit 190 according to the first configuration example.
  • the horizontal axis in FIG. 7 indicates time.
  • VDD indicates the voltage value of the power supply voltage VDD shown in FIG.
  • VGP indicates the potential of the node N VGP in FIG. 6, that is, the potentials of the gate terminals of the transistors M 105 , M 107 , and M 109 constituting the current mirror circuit.
  • VGN indicates the potential of the node N VGN in FIG.
  • I STUP indicates the current value of the starting current I STUP shown in FIG.
  • I BIAS indicates the current value of the bias current I BIAS shown in FIG.
  • VD is the potential of the node N VD in FIG. 6, that is, the potential of the drain terminal of the transistor NM 11.
  • the power supply voltage VDD is input at the timing t21, and the voltage value of the power supply voltage VDD increases during the period from the timing t21 to the timing t23.
  • the potential VD of the drain terminal of the transistor NM 11 shows the vicinity of 0V.
  • each of the transistors M 105 , M 107 , and M 109 when the gate-source voltage sufficiently exceeds the threshold voltage, each of the transistors M 105 , M 107 , and M 109 transitions to a conductive state. For example, in the example illustrated in FIG.
  • the transistors M 105 , M 107 , and M 109 are turned on, and the increase of the power supply voltage VDD is stopped. Further, at timing t23, the transistor M 107 transitions to the conductive state, the transistor drain terminal side and electrically connected to the node N VGN potential VGN of M 107 is increased, in conjunction with the rise of the potential VGN The potential VGP decreases. Further, as the potential VGN of the node N VGN increases, the transistors M 101 and M 103 transition to a conductive state at a timing t25, and the increase of the potential VGN and the decrease of the potential VGP are stopped.
  • the activation of the current source circuit 200 is completed, and a signal (drain current) is generated between the source and drain of each of the transistors M 101 , M 103 , M 105 , M 107 , and M 109 constituting the current source circuit 200. It will flow.
  • the source of the transistor M 109 - a signal transmitted between the drain is supplied to the drain terminal of the transistor NM 11 as the bias current I BIAS (i.e., node N VD) .
  • the bias current I BIAS i.e., node N VD
  • the potential VD of the drain terminal (node N VD ) of the transistor NM 11 increases.
  • the potential VD as shown in FIG. 6, corresponding to the cathode side potential of the diode D 1.
  • the anode-side potential of the diode D 1 corresponds to the drain terminal side potential of the transistor M 105, i.e., corresponding to the node N VGP potential VGP.
  • the STUP flow is limited.
  • the cathode potential of the diode D 1 (potential VE) becomes higher than the anode potential (potential VGP)
  • VGP potential
  • the potential VE is higher than the potential VGP after the timing t27. Therefore, after the timing t27, the flow of the starting current I STUP is interrupted. That is, the starting circuit 110 is turned off.
  • the startup circuit 110 it is possible to increase the drain voltage of the transistor NM 11 at minimum current consumption, state thereby reverse biasing the diode D 1 is applied As a result, the flow of the starting current I STUP is interrupted. From such characteristics, the starting circuit 110 according to the first configuration example, as compared with the start-up circuit 190 according to the comparative example, element variation in transistor NM 11 (e.g., the threshold variation) can be further reduced influence of It becomes. Therefore, when designing the start-up circuit 110 according to the first configuration example, it is ideally unnecessary to consider a margin of resistance and current consumption. Moreover, since has a configuration in which the flow of the starting current I STUP in response to an increase in the drain voltage of the transistor NM 11 is cut off, the effects of GIDL to the boot target device further reduced (ideally, Can be eliminated).
  • FIG. 8 is an explanatory diagram for describing a second configuration example of the activation circuit according to an embodiment of the present disclosure, and illustrates an example of the circuit configuration of the activation circuit illustrated in FIG. 5.
  • the circuit configuration of the current source circuit 200 shown in FIG. 8 is substantially the same as the circuit configuration of the current source circuit 200 described with reference to FIG. 8 corresponds to the start-up circuit 100 in the example shown in FIG.
  • the activation circuit 130 includes a transistor NM 11 , a resistor R STUP , and transistors M 21 and M 23 .
  • Transistor NM 11 corresponds to the transistor NM 11 shown in FIG. That is, the transistor NM 11 is configured, for example, as Native-NMOS, the gate terminal is electrically connected to the ground (GND), electrically connected to the ground (GND) source terminal through a resistor R STUP Has been.
  • the current value of the drain current of the transistor NM 11 the gate - a value obtained by dividing the source voltage V gs in resistor R STUP.
  • Transistors M 21 and M 23 constitute a current mirror circuit.
  • the startup circuit 130 a current that mirrors the drain current of the transistor NM 11 by the current mirror circuit is supplied to the current source circuit 200 as the starting current I STUP.
  • each of the transistors M 21 and M 23 is configured as a P-type MOS transistor, and the respective gate terminals are electrically connected to each other.
  • Transistor M 21, the gate - drain are electrically connected.
  • Respective source terminals of the transistors M 21 and M 23 are electrically connected to the power supply voltage VDD. Further, the drain terminal of the transistor M 21, and the drain terminal of the transistor NM 11, between are electrically connected.
  • the drain terminal of the transistor M 109 are electrically connected to each transistor M 21 and M 23 constitute a current mirror circuit gate terminal. That is, the drain terminal of the transistor M 109 and the drain terminal of the transistor NM 11 are electrically connected. Further, the drain terminal of the transistor M 23, the drain terminal of the transistor M 103 (i.e., the drain terminal of the transistor M 107) and, between are electrically connected. In other words, so that the drain terminal of the transistor M 21, and the gate terminals transistors M 101 and M 103 constitute a current mirror circuit, between are electrically connected.
  • the activation circuit 130 when the activation circuit 130 the supply voltage VDD is turned is turned on, the drain current flows through the transistor NM 11 in a conductive state, the current of the drain current mirrored by the current mirror circuit, activated The current I STUP is supplied to the current source circuit 200.
  • each gate terminal constitutes a current mirror circuit (i.e., node N VGN), transition the transistor M 101 and M 103 are in a conductive state To do.
  • the gate terminals (that is, the node N VGP ) of the transistors M 105 , M 107 , and M 109 constituting the current mirror circuit are electrically connected to the ground (GND) via the transistor M 101 and the resistor R 0. Since they are connected, the transistors M 105 , M 107 , and M 109 constituting the current mirror circuit transition to a conductive state.
  • a part of the current output from the current source circuit 200 (in other words, the output signal) is a bias current I BIAS , and the transistors M 21 and M constituting the current mirror circuit 23 is supplied to each gate terminal.
  • I BIAS bias current
  • the transistors M 21 and M constituting the current mirror circuit 23 is supplied to each gate terminal.
  • the potential of each gate terminal transistors M 21 and M 23 is raised, also the potential of the drain terminal of the transistor NM 11 which is electrically connected to the gate terminal (i.e., the potential of the node N VD) To do.
  • the current value of the bias current I BIAS set by the aspect ratio (W / L ratio) between the transistor M 105 and the transistor M 109 is set to the gate-source voltage V gs of the transistor NM 11 by the resistor R STUP . than the current value of the drain current of the transistor NM 11 is divided by a value by setting a sufficiently large value, the drain voltage of the transistor NM 11 (i.e., each of the gate voltage transistor M 21 and M 23) until the power supply voltage VDD It can be raised.
  • each of the transistors M 21 and M 23 when the gate-source voltage is sufficiently lower than the threshold voltage, each of the transistors M 21 and M 23 transitions to a non-conductive state.
  • the transistor M 23 is that the transition to the non-conducting state, the supply of the starting current I STUP to the current source circuit 200 is disconnected from the starter circuit 130.
  • the current value of the bias current I BIAS supplied from the current source circuit 200 at this time on the drain terminal side of the transistor NM 11 is transistor NM 11 required minimum current for keeping the starter circuit 130 in the OFF state It is limited to be approximately equal to the current value of the drain current.
  • the startup circuit 130 according to the second configuration example the drain voltage of the transistor NM 11 at minimum current consumption (i.e., transistors M 21 and M 23 each gate voltage) may raise the , and the thereby the flow of the activation current I STUP by transitioning transistor M 23 to the non-conducting state is cut off.
  • the starting circuit 130 according to the second configuration example as compared with the start-up circuit 190 according to the comparative example, element variation in transistor NM 11 (e.g., the threshold variation) can be further reduced influence of It becomes. For this reason, when designing the start-up circuit 130 according to the second configuration example, it is ideally unnecessary to consider a margin of resistance and current consumption.
  • the activation circuit 130 since has a configuration in which the flow of the starting current I STUP in response to an increase in the drain voltage of the transistor NM 11 is cut off, the effects of GIDL to the boot target device further reduced (ideally, Can be eliminated).
  • the current mirror circuit composed of NMOS is first activated among the components of the self-bias type current source circuit, and then the current mirror composed of PMOS. The circuit starts up.
  • a bias current that is an output of the current source circuit is supplied to the activation circuit 130, and supply of the activation current from the activation circuit 130 to the current source circuit is interrupted. By operating in this order, the current source circuit can be started more reliably.
  • the description has been given mainly focusing on an example in which the apparatus is activated by causing the activation current I STUP generated in the activation circuit 100 to flow through the apparatus to be driven (for example, the current source circuit 200).
  • the activation signal supplied from the activation circuit 100 to the device is not necessarily limited to the current.
  • the device may be activated by transmitting a voltage signal generated by the activation circuit 100 as an activation signal to the device to be driven.
  • some of the current flowing through the driven device in other words, a part of the current output from the device as a bias current, by supplying to the drain terminal of the transistor NM 11, the drain terminal
  • the starting circuit 100 was stopped by controlling the potential (ie, drain voltage).
  • a bias signal supplied from the driven device to the drain terminal of the transistor NM 11 i.e., signal output from the device
  • the current is not limited.
  • a portion of the voltage signal generated by the apparatus to be driven as a bias signal, by supplying to the drain terminal of the transistor NM 11, the drain voltage of the transistor NM 11 may be controlled.
  • the configuration described above as the first configuration example and the second configuration example is merely an example, and if the operation principle described with reference to FIG. 5 can be realized, the activation circuit according to an embodiment of the present disclosure
  • the circuit configuration is not limited.
  • the start circuit according to the embodiment of the present disclosure is within the range not departing from the basic idea of the operation principle described with reference to FIG.
  • the circuit configuration may be changed as appropriate.
  • the start-up circuit includes an N-type MOS transistor having a gate terminal connected to the ground and a threshold voltage near 0 V, and the source terminal of the MOS transistor and the ground. And an intervening resistor. Further, in the activation circuit, the potential of the drain terminal of the MOS transistor is controlled according to the first signal output from the device to be driven, and the device is activated according to the potential of the drain terminal. The transmission of the second signal (start signal) for controlling is controlled. Examples of the MOS transistor include Native-NMOS.
  • the drain voltage of the MOS transistor constituting the start-up circuit is reduced by the minimum necessary current consumption for keeping the start-up circuit in the off state. It becomes possible to raise it reliably. This ideally eliminates the need for considering resistance and current consumption margins according to variations in elements (for example, the MOS transistors) constituting the start-up circuit, thereby reducing area and current consumption. Can be made compatible in a more preferable manner. Further, since it becomes possible to more reliably limit the transmission of the activation signal for activating the device to be driven as the drain voltage increases, the circuit to be activated (that is, the device to be driven) ) Can be further reduced (and hence eliminated).
  • An N-type MOS transistor having a gate terminal connected to the ground and a threshold voltage near 0 V; A resistor interposed between the source terminal of the MOS transistor and the ground; With In accordance with the first signal output from the device to be driven, the potential of the drain terminal of the MOS transistor is controlled, Depending on the potential of the drain terminal, transmission of a second signal for starting the device is controlled. Start-up circuit. (2) In response to the potential of the drain terminal, the second signal flowing through the device is drawn to the drain terminal via a diode, In response to the supply of the first signal to the drain terminal, pulling of the second signal to the drain terminal via the diode is limited. The starting circuit according to (1).
  • the drain terminal is connected to the cathode of the diode;
  • the second signal is drawn from the anode side of the diode to the drain terminal via the diode,
  • the pulling of the second signal to the drain terminal via the diode is limited in accordance with an increase in the potential of the drain terminal in response to the supply of the first signal to the drain terminal.
  • the starting circuit according to 2).
  • a current mirror circuit having an input terminal and an output terminal; The drain terminal is connected to the input terminal; In response to the supply of the first signal to the current mirror circuit, the potential of the drain terminal is controlled, Depending on the potential of the drain terminal, the supply of the second signal to the device is limited.
  • the start-up circuit according to (1) or (2).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

省面積化と低消費電流化とをより好適な態様で両立することが可能な起動回路を提案する。 起動回路（１００）は、ゲート端子がグランドに接続され、閾値電圧が０Ｖ近傍であるＮ型のＭＯＳトランジスタ（ＮＭ１１）と、前記ＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗（ＲＳＴＵＰ）と、を備え、駆動対象となる装置（２００）から出力された第１の信号（ＩＢＩＡＳ）に応じて、前記ＭＯＳトランジスタのドレイン端子の電位が制御され、前記ドレイン端子の電位に応じて、前記装置を起動させるための第２の信号（起動電流）の伝達が制御される。

Description

起動回路
　本開示は、起動回路に関する。
　電力の供給に伴い駆動する所謂電子機器は、近年では多様化してきており、例えば、コイン電池よって長時間駆動される電子機器や、所謂エナジーハーベスティングによって電力供給が行われるような低消費電力の電子機器も提案されている。このような低消費電力の電子機器を構成する要素回路の中には、消費電力がｎＷ級のものも存在する。
　また、各種電子機器を構成する要素回路の一つとして起動回路が挙げられる。起動回路としては、要求される仕様に応じて多様な形式のものが存在し、特に近年では、所謂Native－NMOSと称される、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタを使用した形式のものも提案されている。Native－NMOSを使用した形式の起動回路は、他の形式の起動回路に比べて、省面積化と低消費電流化とを両立可能であり注目されている。例えば、非特許文献１には、Native－NMOSを使用した形式の起動回路の一例が開示されている。
Vadim　Ivanov，"Analog　Techniques　for　Nano－power　Circuits，"　ISSCC　2015　Tutorial，Feb．22，2015.
　一般的には、起動回路は、起動させる対象となる装置が起動した後は、起動回路によって生成される起動信号（例えば、電流や電圧信号）を停止させる必要がある。一方で、起動回路の設計には、トランジスタ（例えば、Native－NMOS）等の素子のばらつきを考慮して、抵抗や消費電流にマージンを持たせる必要が生じる場合がある。当該マージンの考慮は、例えば、起動回路のサイズの増大や、起動回路の消費電流の増大につながる場合もある。
　そこで、本開示では、省面積化と低消費電流化とをより好適な態様で両立することが可能な起動回路を提案する。
　本開示によれば、ゲート端子がグランドに接続され、閾値電圧が０Ｖ近傍であるＮ型のＭＯＳトランジスタと、前記ＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、を備え、駆動対象となる装置から出力された第１の信号に応じて、前記ＭＯＳトランジスタのドレイン端子の電位が制御され、前記ドレイン端子の電位に応じて、前記装置を起動させるための第２の信号の伝達が制御される、起動回路が提供される。
　以上説明したように本開示によれば、省面積化と低消費電流化とをより好適な態様で両立することが可能な起動回路が提供される。
　なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
比較例に係る起動回路の概略的な構成の一例について説明するための説明図である。 比較例に係る起動回路の回路構成の一例について説明するための説明図である。 比較例に係る起動回路の動作について説明するためのタイミングチャートである。 ＧＩＤＬの概要について説明するための説明図である。 本開示の一実施形態に係る起動回路の動作原理について概要を説明するための説明図である。 同実施形態に係る起動回路の第１の構成例について説明するための説明図である。 第１の構成例に係る起動回路の動作について説明するためのタイミングチャートである。 同実施形態に係る起動回路の第２の構成例について説明するための説明図である。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　なお、説明は以下の順序で行うものとする。
　１．起動回路の概要
　２．技術的課題
　３．技術的特長
　　３．１．動作原理
　　３．２．第１の構成例
　　３．３．第２の構成例
　　３．４．補足
　４．むすび
　＜＜１．起動回路の概要＞＞
　まず、起動回路の概要について例を挙げて説明する。前述したように、近年では電子機器の多様化に伴い、低消費電力の電子機器も提案されており、このような低消費電力の電子機器を構成する要素回路の中には、消費電力がｎＷ級のものも存在する。このような要素回路の一つとして起動回路が挙げられる。起動回路としては、要求される仕様に応じて多様な形式のものが存在し、特に近年では、所謂Native－NMOSと称される、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタを使用した形式のものも提案されている。
　Native－NMOSは、上述したように閾値電圧が０Ｖ近傍であるため、ゲート端子をグランド（ＧＮＤ）に接続した状態においても、ある程度のチャネルリーク電流が流れるという特性を有する。換言すると、Native－NMOSは、ゲート端子に対して電圧が印可されていない状態で、ソース－ドレイン間が導通状態に保持されるという特性を有する。Native－NMOSを使用した形式の起動回路は、上記のようなNative－NMOSの特性を利用することで、他の形式の起動回路に比べて、省面積と低消費電流とを両立可能であり注目されている。
　一般的には、起動回路は、起動させる対象となる装置（換言すると、駆動対象となる装置）が起動した後は、当該起動回路によって生成される、当該装置を起動するための信号の伝達を停止させる。起動回路によって生成される、駆動対象となる装置を起動させるための信号としては、例えば、電流や電圧信号が挙げられる。なお、以降の説明では、駆動対象となる装置を起動させるための信号を、便宜上、「起動信号」とも称する。即ち、以降の説明では、「起動信号」と記載した場合には、特に説明がなく、回路構成上の制約も無い限りは、電流及び電圧信号のいずれも含み得るものとする。なお、上記起動信号が、「第２の信号」の一例に相当する。
　ここで、比較例として、Native－NMOSを使用した形式の起動回路の一例について説明する。例えば、図１は、比較例に係る起動回路の概略的な構成の一例について説明するための説明図であり、電流源回路２００を駆動対象とした起動回路１９０の構成の一例について示している。
　図１に示すように、起動回路１９０は、Native－NMOSとして構成されたトランジスタＮＭ１１と、抵抗ＲＳＴＵＰと、起動電流発生回路１９１とを含む。トランジスタＮＭ１１は、ゲート端子がグランド（ＧＮＤ）に電気的に接続されており、ソース端子が抵抗ＲＳＴＵＰを介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＮＭ１１のドレイン端子側には、起動電流発生回路１９１が接続されている。また、駆動対象となる電流源回路２００により生成されたバイアス電流ＩＢＩＡＳが流れる当該電流源回路２００の一部の信号線は、トランジスタＮＭ１１のソース端子に対して電気的に接続される。図１において、参照符号ＩＳＴＵＰ０は、トランジスタＮＭ１１のドレイン電流を模式的に示している。また、参照符号Ｖｇｓは、トランジスタＮＭ１１のゲート－ソース間電圧を示している。このような構成の基で、起動電流発生回路１９１において発生した起動電流（即ち、起動信号）が電流源回路２００を導通することで、当該電流源回路２００が起動する。
　具体的には、起動電流発生回路１９１において発生した起動電流が電流源回路２００を導通するか否かは、トランジスタＮＭ１１のソース－ドレイン間が導通する導通状態と、当該ソース－ドレイン間が非導通となる非導通状態と、のいずれかに応じて制御される。トランジスタＮＭ１１が導通状態となることで、ドレイン電流ＩＳＴＵＰ０が起動電流発生回路１９１を導通し、当該起動電流発生回路１９１で起動電流が発生する。この起動電流発生回路１９１で発生した起動電流が電流源回路２００を導通することで、当該電流源回路２００が起動する。
　また、電流源回路２００の起動に伴い、当該電流源回路２００を流れる電流（伝達される信号）の一部、換言すると、当該電流源回路２００から出力された電流（信号）の一部が、バイアス電流ＩＢＩＡＳとして、トランジスタＮＭ１１のソース端子側に流入する。これにより、トランジスタＮＭ１１のソース電圧が上昇し、当該ソース電圧の上昇に伴い、当該トランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓが下降する。そして、当該ゲート－ソース間電圧Ｖｇｓが、トランジスタＮＭ１１の閾値電圧Ｖｔｈを下回ると、当該トランジスタＮＭ１１が導通状態から非導通状態に遷移する。これにより、起動電流発生回路１９１におけるドレイン電流ＩＳＴＵＰ０の流れが制限され、結果として、当該起動電流発生回路１９１における起動電流の発生が制限される（ひいては、停止される）。即ち、起動回路１９０がオフ状態となる。なお、上記バイアス電流ＩＢＩＡＳのように、上記電流源回路２００から出力された電流（信号）が、「第１の信号」の一例に相当する。
　ここで、比較例に係る起動回路の回路構成の一例について説明する。例えば、図２は、比較例に係る起動回路の回路構成の一例について説明するための説明図であり、図１に示す電流源回路２００を所謂セルフバイアス型の電流源回路として構成した場合における、起動回路１９０の回路構成の一例を示している。
　前述したように、図２に示す電流源回路２００は、セルフバイアス型の電源回路として構成されている。具体的には、電流源回路２００は、Ｎ型のＭＯＳトランジスタとして構成されたトランジスタＭ１０１及びＭ１０３と、Ｐ型のＭＯＳトランジスタとして構成されたトランジスタＭ１０５、Ｍ１０７、及びＭ１０９とを含む。
　トランジスタＭ１０１及びＭ１０３は、カレントミラー回路を構成している。具体的には、トランジスタＭ１０１及びＭ１０３それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ１０３は、ゲート－ドレイン間が電気的に接続されている。トランジスタＭ１０１のソース端子は、抵抗Ｒ０を介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＭ１０３のソース端子は、グランド（ＧＮＤ）に電気的に接続されている。
　また、トランジスタＭ１０５、Ｍ１０７、及びＭ１０９は、カレントミラー回路を構成している。具体的には、トランジスタＭ１０５、Ｍ１０７、及びＭ１０９それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ１０５は、ゲート－ドレイン間が電気的に接続されている。トランジスタＭ１０５、Ｍ１０７、及びＭ１０９それぞれのソース端子は、電源電圧ＶＤＤに電気的に接続されている。
　以上のような構成の基で、トランジスタＭ１０１のドレイン端子と、トランジスタＭ１０５のドレイン端子と、の間が電気的に接続されている。また、トランジスタＭ１０３のドレイン端子と、トランジスタＭ１０７のドレイン端子と、の間が電気的に接続されている。
　また、図２に示す例では、トランジスタＭ１０５のドレイン端子側から分岐した信号線が、トランジスタＮＭ１１のドレイン端子側に電気的に接続されている。また、トランジスタＭ１０９のドレイン端子側が、トランジスタＮＭ１１のソース端子側に電気的に接続されている。
　このような構成の基で、電源電圧ＶＤＤが投入されて起動回路１９０がオン状態となると、電流源回路２００から起動回路１９０に向けて引き抜かれるように起動電流ＩＳＴＵＰが流れる。具体的には、トランジスタＭ１０５のドレイン端子側から、トランジスタＮＭ１１のドレイン端子側に向けて起動電流ＩＳＴＵＰが流れる。これにより、電流源回路２００が起動する。
　また、電流源回路２００が起動すると、電流源回路２００から出力された電流（換言すると、出力された信号）のうち一部がバイアス電流ＩＢＩＡＳとしてトランジスタＮＭ１１のソース端子側に供給され、トランジスタＮＭ１１のソース端子側の電位が上昇する。即ち、バイアス電流ＩＢＩＡＳの供給に伴い、トランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓが低下する。そして、トランジスタＮＭ１１においてゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈを下回ると、当該トランジスタＮＭ１１が非導通状態に遷移するため、起動電流ＩＳＴＵＰの流れが遮断される。即ち、起動回路１９０がオフ状態となる。
　ここで、図３を参照して、図２に示す起動回路１９０の動作、即ち、電流源回路２００の起動に係る動作についてより詳しく説明する。図３は、比較例に係る起動回路１９０の動作について説明するためのタイミングチャートである。図３の横軸は時間を示している。ＶＤＤは、図２に示す電源電圧ＶＤＤの電圧値を示している。ＶＧＰは、図２におけるノードＮＶＧＰの電位、即ち、カレントミラー回路を構成するトランジスタＭ１０５、Ｍ１０７、及びＭ１０９それぞれのゲート端子の電位を示している。ＶＧＮは、図２におけるノードＮＶＧＮの電位、即ち、カレントミラー回路を構成するトランジスタＭ１０１及びＭ１０３それぞれのゲート端子の電位を示している。ＩＳＴＵＰは、図２に示す起動電流ＩＳＴＵＰの電流値を示している。ＩＢＩＡＳは、図２に示すバイアス電流ＩＢＩＡＳの電流値を示している。ＶＳは、図２におけるノードＮＶＳの電位、即ち、トランジスタＮＭ１１のソース端子の電位を示している。
　図３に示す例では、タイミングｔ１１において電源電圧ＶＤＤが投入されており、当該タイミングｔ１１からタイミングｔ１３までの期間において電源電圧ＶＤＤの電圧値が上昇している。なお、この時点において、トランジスタＮＭ１１のソース端子の電位ＶＳは０Ｖ近傍を示している。
　電源電圧ＶＤＤが投入されると、起動回路１９０がオン状態となり、電流源回路２００から起動回路１９０に向けて引き抜かれるように起動電流ＩＳＴＵＰが流れる。このとき、電源電圧ＶＤＤの電圧値の上昇に伴い、起動電流ＩＳＴＵＰの電流値が上昇し、当該起動電流ＩＳＴＵＰの電流値の上昇に伴い、ノードＮＶＧＰの電位ＶＧＰが上昇する。そして、タイミングｔ１３において、トランジスタＭ１０５、Ｍ１０７、及びＭ１０９が導通状態に遷移し、電源電圧ＶＤＤの上昇が停止する。また、タイミングｔ１３において、トランジスタＭ１０７が導通状態に遷移すると、当該トランジスタＭ１０７のドレイン端子側と電気的に接続されたノードＮＶＧＮの電位ＶＧＮが上昇し、当該電位ＶＧＮの上昇に連動して、電位ＶＧＰが下降する。また、ノードＮＶＧＮの電位ＶＧＮの上昇に伴い、タイミングｔ１５においてトランジスタＭ１０１及びＭ１０３が導通状態に遷移し、電位ＶＧＮの上昇と電位ＶＧＰの下降とが停止する。以上により、電流源回路２００の起動が完了し、当該電流源回路２００を構成するトランジスタＭ１０１、Ｍ１０３、Ｍ１０５、Ｍ１０７、及びＭ１０９それぞれのソース－ドレイン間に信号（ドレイン電流）が伝達されることとなる。
　タイミングｔ１５において電流源回路２００の起動が完了すると、トランジスタＭ１０９のソース－ドレイン間を伝達される信号が、バイアス電流ＩＢＩＡＳとしてトランジスタＮＭ１１のソース端子（即ち、ノードＮＶＳ）に供給される。この、バイアス電流ＩＢＩＡＳの供給に伴い、トランジスタＮＭ１１のソース端子（ノードＮＶＳ）の電位ＶＳが上昇する。また、電位ＶＳの上昇に伴い、トランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓが低下するため、起動電流ＩＳＴＵＰの電流値が連動して低下する。そして、タイミングｔ１７において、トランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓが当該トランジスタＮＭ１１の閾値電圧Ｖｔｈを下回ると、当該トランジスタＮＭ１１が非導通状態に遷移するため、起動電流ＩＳＴＵＰの流れが遮断される。即ち、起動回路１９０がオフ状態となる。
　以上、図１～図３を参照して、起動回路の概要について例を挙げて説明した。
　＜＜２．技術的課題＞＞
　続いて、上述した比較例に係る起動回路の技術的課題について説明する。
　図１に示す例において、Native－NMOSとして構成されたトランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓは、以下に（式１）として示す計算式で表される。
Figure JPOXMLDOC01-appb-M000001
　また、上記トランジスタＮＭ１１を非導通状態に遷移させるためには、上記ゲートソース間電圧Ｖｇｓが当該トランジスタＮＭ１１の閾値電圧Ｖｔｈを下回る（Ｖｇｓ＜Ｖｔｈ）必要がある。即ち、以下に（式２）として示す条件を満たす必要がある。
Figure JPOXMLDOC01-appb-M000002
　上記を鑑みると、回路の実装に際し、トランジスタＮＭ１１の閾値電圧Ｖｔｈのばらつきを考慮して、図１に示す抵抗ＲＳＴＵＰ及びバイアス電流ＩＢＩＡＳのうち少なくともいずれかが十分大きな値となるようにマージンを持たせた設計が必要となる。当該マージンの考慮は、例えば、起動回路のサイズの増大や、起動回路の消費電流の増大につながる場合もある。
　また、近年のＭＯＳトランジスタにおいては、ゲートソース電圧Ｖｇｓが負側に印加されると、ゲート誘導ドレインリーク（ＧＩＤＬ：Gate－Induced　Drain　Leakage）により、ドレイン－バックゲート間の電流が増大する現象が顕在化する場合がある。例えば、図４は、ＧＩＤＬの概要について説明するための説明図であり、トランジスタの電気的特性の一例について示している。図４において、横軸はゲート電圧ＶＧを示しており、縦軸はドレイン電流ＩＤを示している。図４に示す例では、ゲート電圧ＶＧが０Ｖ近傍を示す領域において、ＧＩＤＬの影響が顕在化している。このように、ＧＩＤＬの影響が顕在化することで、起動対象となる装置（例えば、図１に示す電流源回路２００）の起動後においても、起動電流の流れを完全に停止させることが困難となり、消費電流の増加の一要因となる場合がある。
　以上のような状況を鑑み、本開示では、上述した素子ばらつきやＧＩＤＬの影響をより低減し、省面積化と低消費電流化とをより好適な態様で両立することが可能な起動回路を提案する。
　＜＜３．技術的特長＞＞
　以下に、本開示の一実施形態に係る起動回路の技術的特徴について説明する。
　　＜３．１．動作原理＞
　まず、本開示の一実施形態に係る起動回路の基本的な動作原理について説明する。例えば、図５は、本開示の一実施形態に係る起動回路の動作原理について概要を説明するための説明図であり、当該起動回路を機能ブロックとして抽象化した構成の一例を示している。なお、以降の説明では、本開示の一実施形態に係る起動回路１００の特徴について、図１を参照して説明した例と同様に、電流源回路２００を駆動対象とした場合に着目して説明する。即ち、図５に示す電流源回路２００については、図１に示す電流源回路２００と実質的に同様のため、詳細な説明は省略する。
　図５に示すように、起動回路１００は、トランジスタＮＭ１１と、抵抗ＲＳＴＵＰと、起動電流発生回路１０１と、電圧検出部１０３と、スイッチＳ１１とを含む。トランジスタＮＭ１１は、閾値電圧が０Ｖ近傍となるように調整されたＮ型のＭＯＳトランジスタである。換言すると、トランジスタＮＭ１１は、ゲート端子に対して電圧が印可されていない状態で、ソース－ドレイン間が導通状態に保持されるという特性を有する。具体的な一例として、トランジスタＮＭ１１は、Native－NMOSとして構成され得る。トランジスタＮＭ１１は、ゲート端子がグランド（ＧＮＤ）に電気的に接続されており、ソース端子が抵抗ＲＳＴＵＰを介してグランド（ＧＮＤ）に電気的に接続されている。また、トランジスタＮＭ１１のドレイン端子側には、起動電流発生回路１０１が接続されている。また、駆動対象となる電流源回路２００により生成されたバイアス電流ＩＢＩＡＳが流れる当該電流源回路２００の一部の信号線は、トランジスタＮＭ１１のドレイン端子に対して電気的に接続される。図５において、参照符号ＩＳＴＵＰ０は、トランジスタＮＭ１１のドレイン電流を模式的に示している。
　スイッチＳ１１は、起動電流発生回路１０１において発生した起動電流が電流源回路２００を流すか否かを制御する構成を模式的に示している。また、電圧検出部１０３は、スイッチＳ１１の導通状態及び非導通状態を制御する構成を模式的に示している。具体的には、電圧検出部１０３は、トランジスタＮＭ１１のドレイン端子の電位（即ち、ドレイン電圧）を検出し、当該検出の結果に応じてスイッチＳ１１の導通状態及び非導通状態を制御する。
　より具体的には、電圧検出部１０３は、トランジスタＮＭ１１のドレイン電圧が所定の閾値よりも低い場合には、スイッチＳ１１が導通状態となるように制御する。これにより、起動電流発生回路１０１で発生した起動電流（即ち、起動信号）が電流源回路２００を流れ、当該電流源回路２００が起動することとなる。
　また、電流源回路２００の起動に伴い、当該電流源回路２００から出力された電流（出力された信号）の一部が、バイアス電流ＩＢＩＡＳとして、トランジスタＮＭ１１のドレイン端子側に流入する。これにより、トランジスタＮＭ１１のドレイン電圧が上昇する。電圧検出部１０３は、トランジスタＮＭ１１のドレイン電圧が所定の閾値よりも高くなると、スイッチＳ１１が非導通状態となるように制御する。これにより、起動電流発生回路１０１で発生した起動電流の流れが制限される。
　以上、図５を参照して、本開示の一実施形態に係る起動回路の基本的な動作原理について説明した。
　　＜３．２．第１の構成例＞
　続いて、本開示の一実施形態に係る起動回路の第１の構成例について説明する。例えば、図６は、本開示の一実施形態に係る起動回路の第１の構成例について説明するための説明図であり、図５に示す起動回路の回路構成の一例について示している。なお、図６に示す電流源回路２００の回路構成については、図２を参照して説明した電流源回路２００の回路構成と実質的に同様のため、詳細な説明は省略する。また、図６に示す起動回路１１０は、図５に示す例における起動回路１００に相当する。
　図６に示すように、起動回路１１０は、トランジスタＮＭ１１と、抵抗ＲＳＴＵＰと、ダイオードＤ１とを含む。トランジスタＮＭ１１は、図５に示すトランジスタＮＭ１１に相当する。即ち、トランジスタＮＭ１１は、例えば、Native－NMOSとして構成され、ゲート端子がグランド（ＧＮＤ）に電気的に接続されており、ソース端子が抵抗ＲＳＴＵＰを介してグランド（ＧＮＤ）に電気的に接続されている。なお、このような回路構成の場合には、トランジスタＮＭ１１のドレイン電流の電流値は、ゲート－ソース間電圧Ｖｇｓを抵抗ＲＳＴＵＰで除算した値となる。
　トランジスタＮＭ１１のドレイン端子側には、トランジスタＭ１０５のドレイン端子側から分岐した信号線が、ダイオードＤ１を介して電気的に接続されている。このとき、ダイオードＤ１は、カソード側がトランジスタＮＭ１１のドレイン端子に電気的に接続され、アノード側がトランジスタＭ１０５のドレイン端子側から分岐した信号線に電気的に接続されている。また、トランジスタＮＭ１１のドレイン端子側には、トランジスタＭ１０９のドレイン端子側が電気的に接続されている。
　このような構成の基で、電源電圧ＶＤＤが投入されて起動回路１００がオン状態となると、電流源回路２００から起動回路１００に向けて引き抜かれるように起動電流ＩＳＴＵＰが流れる。具体的には、トランジスタＭ１０５のドレイン端子側から、トランジスタＮＭ１１のドレイン端子側に向けて、ダイオードＤ１を介して起動電流ＩＳＴＵＰが流れる。これにより、電流源回路２００が起動する。
　また、電流源回路２００が起動すると、電流源回路２００から出力された電流（換言すると、出力された信号）のうち一部がバイアス電流ＩＢＩＡＳとしてトランジスタＮＭ１１のドレイン端子側に供給され、トランジスタＮＭ１１のドレイン端子側（即ち、ダイオードＤ１のカソード側）の電位が上昇する。このとき、トランジスタＭ１０５とトランジスタＭ１０９とのアスペクト比（Ｗ／Ｌ比）によって設定されるバイアス電流ＩＢＩＡＳの電流値を、トランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓを抵抗ＲＳＴＵＰで除算した値であるトランジスタＮＭ１１のドレイン電流の電流値よりも十分大きい値に設定することで、トランジスタＮＭ１１のドレイン電圧を電源電圧ＶＤＤまで上昇させることが可能となる。
　ダイオードＤ１のカソード側の電位の上昇に伴い、当該ダイオードＤ１のカソード側とアノード側との間の電位差がより小さくなり、起動電流ＩＳＴＵＰの流れが制限される。そして、ダイオードＤ１のカソード側の電位がアノード側の電位よりも上昇し、当該ダイオードＤ１に逆バイアスがかかると、起動電流ＩＳＴＵＰの流れが遮断される。即ち、起動回路１００がオフ状態となる。また、このとき電流源回路２００からトランジスタＮＭ１１のドレイン端子側に供給されるバイアス電流ＩＢＩＡＳの電流値は、起動回路１００をオフ状態に保つための必要最低限の電流であるトランジスタＮＭ１１のドレイン電流の電流値と略等しくなるように制限される。
　ここで、図７を参照して、図６に示す起動回路１１０の動作、即ち、電流源回路２００の起動に係る動作についてより詳しく説明する。図７は、第１の構成例に係る起動回路１９０の動作について説明するためのタイミングチャートである。図７の横軸は時間を示している。ＶＤＤは、図６に示す電源電圧ＶＤＤの電圧値を示している。ＶＧＰは、図６におけるノードＮＶＧＰの電位、即ち、カレントミラー回路を構成するトランジスタＭ１０５、Ｍ１０７、及びＭ１０９それぞれのゲート端子の電位を示している。ＶＧＮは、図６におけるノードＮＶＧＮの電位、即ち、カレントミラー回路を構成するトランジスタＭ１０１及びＭ１０３それぞれのゲート端子の電位を示している。ＩＳＴＵＰは、図６に示す起動電流ＩＳＴＵＰの電流値を示している。ＩＢＩＡＳは、図６に示すバイアス電流ＩＢＩＡＳの電流値を示している。ＶＤは、図６におけるノードＮＶＤの電位、即ち、トランジスタＮＭ１１のドレイン端子の電位を示している。
　図７に示す例では、タイミングｔ２１において電源電圧ＶＤＤが投入されており、当該タイミングｔ２１からタイミングｔ２３までの期間において電源電圧ＶＤＤの電圧値が上昇している。なお、この時点において、トランジスタＮＭ１１のドレイン端子の電位ＶＤは０Ｖ近傍を示している。
　電源電圧ＶＤＤが投入されると、起動回路１００がオン状態となり、電流源回路２００から起動回路１００に向けて引き抜かれるように起動電流ＩＳＴＵＰが流れる。このとき、電源電圧ＶＤＤの電圧値の上昇に伴い、起動電流ＩＳＴＵＰの電流値が上昇し、当該起動電流ＩＳＴＵＰの電流値の上昇に伴い、ノードＮＶＧＰの電位ＶＧＰが上昇する。そして、トランジスタＭ１０５、Ｍ１０７、及びＭ１０９それぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分上回ると、当該トランジスタＭ１０５、Ｍ１０７、及びＭ１０９のそれぞれが導通状態に遷移する。例えば、図７に示す例では、タイミングｔ２３において、トランジスタＭ１０５、Ｍ１０７、及びＭ１０９が導通状態に遷移し、電源電圧ＶＤＤの上昇が停止する。また、タイミングｔ２３において、トランジスタＭ１０７が導通状態に遷移すると、当該トランジスタＭ１０７のドレイン端子側と電気的に接続されたノードＮＶＧＮの電位ＶＧＮが上昇し、当該電位ＶＧＮの上昇に連動して、電位ＶＧＰが下降する。また、ノードＮＶＧＮの電位ＶＧＮの上昇に伴い、タイミングｔ２５においてトランジスタＭ１０１及びＭ１０３が導通状態に遷移し、電位ＶＧＮの上昇と電位ＶＧＰの下降とが停止する。以上により、電流源回路２００の起動が完了し、当該電流源回路２００を構成するトランジスタＭ１０１、Ｍ１０３、Ｍ１０５、Ｍ１０７、及びＭ１０９それぞれのソース－ドレイン間に信号（ドレイン電流）が流れることとなる。
　タイミングｔ２５において電流源回路２００の起動が完了すると、トランジスタＭ１０９のソース－ドレイン間を伝達される信号が、バイアス電流ＩＢＩＡＳとしてトランジスタＮＭ１１のドレイン端子（即ち、ノードＮＶＤ）に供給される。この、バイアス電流ＩＢＩＡＳの供給に伴い、トランジスタＮＭ１１のドレイン端子（ノードＮＶＤ）の電位ＶＤが上昇する。なお、電位ＶＤは、図６に示すように、ダイオードＤ１のカソード側の電位にも相当する。これに対して、ダイオードＤ１のアノード側の電位は、トランジスタＭ１０５のドレイン端子側の電位に相当し、即ち、ノードＮＶＧＰの電位ＶＧＰに相当する。
　バイアス電流ＩＢＩＡＳの供給に伴いノードＮＶＤの電位ＶＤ（即ち、ダイオードＤ１のカソード側の電位）が上昇すると、ダイオードＤ１のアノード側とカソード側との電位差がより小さくなり、起動電流ＩＳＴＵＰの流れが制限されている。そして、ダイオードＤ１のカソード側の電位（電位ＶＥ）がアノード側の電位（電位ＶＧＰ）よりも上昇すると、当該ダイオードＤ１に逆バイアスがかかる。例えば、図７に示す例では、タイミングｔ２７以降において、電位ＶＥが電位ＶＧＰよりも高くなっている。そのため、タイミングｔ２７以降においては、起動電流ＩＳＴＵＰの流れが遮断される。即ち、起動回路１１０がオフ状態となる。
　以上のように、第１の構成例に係る起動回路１１０は、必要最低限の消費電流でトランジスタＮＭ１１のドレイン電圧を上昇させることが可能であり、これによりダイオードＤ１に逆バイアスがかかる状態となることで起動電流ＩＳＴＵＰの流れが遮断される。このような特徴から、第１の構成例に係る起動回路１１０は、比較例に係る起動回路１９０に比べて、トランジスタＮＭ１１の素子ばらつき（例えば、閾値ばらつき）の影響をより低減することが可能となる。そのため、第１の構成例に係る起動回路１１０の設計に際し、理想的には、抵抗や消費電流のマージンを考慮する必要がなくなる。また、トランジスタＮＭ１１のドレイン電圧の上昇に応じて起動電流ＩＳＴＵＰの流れが遮断される構成となっているため、起動対象となる装置へのＧＩＤＬの影響をより低減する（理想的には、影響をなくす）ことが可能となる。
　以上、図６及び図７を参照して、本開示の一実施形態に係る起動回路の第１の構成例について説明した。
　　＜３．３．第２の構成例＞
　続いて、本開示の一実施形態に係る起動回路の第２の構成例について説明する。例えば、図８は、本開示の一実施形態に係る起動回路の第２の構成例について説明するための説明図であり、図５に示す起動回路の回路構成の一例について示している。なお、図８に示す電流源回路２００の回路構成については、図２を参照して説明した電流源回路２００の回路構成と実質的に同様のため、詳細な説明は省略する。また、図８に示す起動回路１３０は、図５に示す例における起動回路１００に相当する。
　図８に示すように、起動回路１３０は、トランジスタＮＭ１１と、抵抗ＲＳＴＵＰと、トランジスタＭ２１及びＭ２３とを含む。トランジスタＮＭ１１は、図５に示すトランジスタＮＭ１１に相当する。即ち、トランジスタＮＭ１１は、例えば、Native－NMOSとして構成され、ゲート端子がグランド（ＧＮＤ）に電気的に接続されており、ソース端子が抵抗ＲＳＴＵＰを介してグランド（ＧＮＤ）に電気的に接続されている。なお、このような回路構成の場合には、トランジスタＮＭ１１のドレイン電流の電流値は、ゲート－ソース間電圧Ｖｇｓを抵抗ＲＳＴＵＰで除算した値となる。
　トランジスタＭ２１及びＭ２３は、カレントミラー回路を構成している。起動回路１３０では、トランジスタＮＭ１１のドレイン電流を当該カレントミラー回路によりミラーした電流が、起動電流ＩＳＴＵＰとして電流源回路２００に供給される。
　具体的には、トランジスタＭ２１及びＭ２３のそれぞれは、Ｐ型のＭＯＳトランジスタとして構成されており、それぞれのゲート端子が互いに電気的に接続されている。トランジスタＭ２１は、ゲート－ドレイン間が電気的に接続されている。トランジスタＭ２１及びＭ２３のそれぞれのソース端子は、電源電圧ＶＤＤに電気的に接続されている。また、トランジスタＭ２１のドレイン端子と、トランジスタＮＭ１１のドレイン端子と、の間が電気的に接続されている。
　また、トランジスタＭ１０９のドレイン端子側が、カレントミラー回路を構成するトランジスタＭ２１及びＭ２３それぞれのゲート端子に対して電気的に接続されている。即ち、トランジスタＭ１０９のドレイン端子と、トランジスタＮＭ１１のドレイン端子と、の間が電気的に接続されることとなる。また、トランジスタＭ２３のドレイン端子と、トランジスタＭ１０３のドレイン端子（即ち、トランジスタＭ１０７のドレイン端子）と、の間が電気的に接続されている。即ち、トランジスタＭ２１のドレイン端子と、カレントミラー回路を構成するトランジスタＭ１０１及びＭ１０３それぞれのゲート端子と、の間が電気的に接続されることとなる。
　このような構成の基で、電源電圧ＶＤＤが投入されて起動回路１３０がオン状態となると、導通状態のトランジスタＮＭ１１にドレイン電流が流れ、当該ドレイン電流をカレントミラー回路によりミラーした電流が、起動電流ＩＳＴＵＰとして電流源回路２００に供給される。
　起動回路１３０からの起動電流ＩＳＴＵＰは、カレントミラー回路を構成するトランジスタＭ１０１及びＭ１０３それぞれのゲート端子（即ち、ノードＮＶＧＮ）に供給され、当該トランジスタＭ１０１及びＭ１０３が導通状態に遷移する。これにより、カレントミラー回路を構成するトランジスタＭ１０５、Ｍ１０７、及びＭ１０９それぞれのゲート端子（即ち、ノードＮＶＧＰ）が、トランジスタＭ１０１及び抵抗Ｒ０を介してグランド（ＧＮＤ）に電気的に接続されため、当該カレントミラー回路を構成するトランジスタＭ１０５、Ｍ１０７、及びＭ１０９が導通状態に遷移する。このように、起動回路１３０からの起動電流ＩＳＴＵＰの供給に伴い、まずＮ型のＭＯＳトランジスタＭ１０１及びＭ１０３により構成されるカレントミラー回路が起動し、その後に、Ｐ型のＭＯＳトランジスタＭ１０５、Ｍ１０７、及びＭ１０９により構成されるカレントミラー回路が起動することで、電流源回路２００の起動が完了する。
　また、電流源回路２００が起動すると、電流源回路２００から出力された電流（換言すると、出力された信号）のうち一部がバイアス電流ＩＢＩＡＳとして、カレントミラー回路を構成するトランジスタＭ２１及びＭ２３それぞれのゲート端子に供給される。これにより、トランジスタＭ２１及びＭ２３それぞれのゲート端子の電位が上昇するため、当該ゲート端子に電気的に接続されたトランジスタＮＭ１１のドレイン端子の電位（即ち、ノードＮＶＤの電位）についても上昇する。このとき、トランジスタＭ１０５とトンランジスタＭ１０９とのアスペクト比（Ｗ／Ｌ比）によって設定されるバイアス電流ＩＢＩＡＳの電流値を、トランジスタＮＭ１１のゲート－ソース間電圧Ｖｇｓを抵抗ＲＳＴＵＰで除算した値であるトランジスタＮＭ１１のドレイン電流の電流値よりも十分大きい値に設定することで、トランジスタＮＭ１１のドレイン電圧（即ち、トランジスタＭ２１及びＭ２３それぞれのゲート電圧）を電源電圧ＶＤＤまで上昇させることが可能となる。
　そして、トランジスタＭ２１及びＭ２３それぞれにおいて、ゲート－ソース間電圧が閾値電圧を十分下回ると、当該トランジスタＭ２１及びＭ２３のそれぞれが非導通状態に遷移する。このように、トランジスタＭ２３が非導通状態に遷移することで、起動回路１３０から電流源回路２００への起動電流ＩＳＴＵＰの供給が遮断される。また、このとき電流源回路２００からトランジスタＮＭ１１のドレイン端子側に供給されるバイアス電流ＩＢＩＡＳの電流値は、起動回路１３０をオフ状態に保つための必要最低限の電流であるトランジスタＮＭ１１のドレイン電流の電流値と略等しくなるように制限される。
　以上のように、第２の構成例に係る起動回路１３０は、必要最低限の消費電流でトランジスタＮＭ１１のドレイン電圧（即ち、トランジスタＭ２１及びＭ２３それぞれのゲート電圧）を上昇させることが可能であり、これによりトランジスタＭ２３を非導通状態に遷移させることで起動電流ＩＳＴＵＰの流れが遮断される。このような特徴から、第２の構成例に係る起動回路１３０は、比較例に係る起動回路１９０に比べて、トランジスタＮＭ１１の素子ばらつき（例えば、閾値ばらつき）の影響をより低減することが可能となる。そのため、第２の構成例に係る起動回路１３０の設計に際し、理想的には、抵抗や消費電流のマージンを考慮する必要がなくなる。また、トランジスタＮＭ１１のドレイン電圧の上昇に応じて起動電流ＩＳＴＵＰの流れが遮断される構成となっているため、起動対象となる装置へのＧＩＤＬの影響をより低減する（理想的には、影響をなくす）ことが可能となる。また、第２の構成例に係る起動回路１３０においては、セルフバイアス型の電流源回路の各構成のうち、まずＮＭＯＳで構成されたカレントミラー回路が起動し、その後にＰＭＯＳで構成されたカレントミラー回路が起動する。そして、電流源回路が起動することで、当該電流源回路の出力であるバイアス電流が起動回路１３０に供給され、起動回路１３０から当該電流源回路への起動電流の供給が遮断される。このような順序で動作することで、当該電流源回路をより確実に起動させることが可能となる。
　以上、図８を参照して、本開示の一実施形態に係る起動回路の第２の構成例について説明した。
　　＜３．４．補足＞
　上記では、主に、起動回路１００で発生した起動電流ＩＳＴＵＰを駆動対象となる装置（例えば、電流源回路２００）に流すことで当該装置を起動させる場合の一例に着目して説明した。一方で、駆動対象となる装置を起動させることが可能であれば、起動回路１００から当該装置に供給される起動信号は必ずしも電流には限定されない。例えば、起動回路１００で発生した電圧信号を起動信号として駆動対象となる装置に伝達させることで、当該装置が起動されてもよい。
　また、上記では、駆動対象となる装置を流れる電流の一部、換言すると、当該装置から出力された電流の一部をバイアス電流として、トランジスタＮＭ１１のドレイン端子に供給することで、当該ドレイン端子の電位（即ち、ドレイン電圧）を制御して、起動回路１００を停止させていた。一方で、トランジスタＮＭ１１のドレイン電圧を制御することが可能であれば、駆動対象となる装置からトランジスタＮＭ１１のドレイン端子に供給されるバイアス信号（即ち、当該装置から出力された信号）は必ずしも電流には限定されない。例えば、駆動対象となる装置で発生した電圧信号の一部をバイアス信号として、トランジスタＮＭ１１のドレイン端子に供給することで、当該トランジスタＮＭ１１のドレイン電圧が制御されてもよい。
　また、第１の構成例及び第２の構成例として上述した構成はあくまで一例であり、図５を参照して説明した動作原理を実現可能であれば、本開示の一実施形態に係る起動回路の回路構成は限定されない。また、上述の通り、起動信号やバイアス信号として電圧信号を伝達させる場合においても、図５を参照して説明した動作原理の基本思想を逸脱しない範囲で、本開示の一実施形態に係る起動回路の回路構成が適宜変更されてもよい。
　＜＜４．むすび＞＞
　以上説明したように、本開示の一実施形態に係る起動回路は、ゲート端子がグランドに接続され、閾値電圧が０Ｖ近傍であるＮ型のＭＯＳトランジスタと、上記ＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、を備える。また、当該起動回路においては、駆動対象となる装置から出力された第１の信号に応じて、上記ＭＯＳトランジスタのドレイン端子の電位が制御され、上記ドレイン端子の電位に応じて、上記装置を起動させるための第２の信号（起動信号）の伝達が制御される。上記ＭＯＳトランジスタとしては、例えば、Native－NMOSが挙げられる。
　以上のような構成により、本開示の一実施形態に係る起動回路においては、当該起動回路をオフ状態に保つための必要最低限の消費電流により、起動回路を構成する上記ＭＯＳトランジスタのドレイン電圧を確実に上昇させることが可能となる。これにより、理想的には、当該起動回路を構成する素子（例えば、上記ＭＯＳトランジスタ）のばらつきに応じた抵抗や消費電流のマージンを考慮する必要がなくなるため、省面積化と低消費電流化とをより好適な態様で両立することが可能となる。また、ドレイン電圧の上昇に応じて、駆動対象となる装置を起動させるための起動信号の伝達をより確実に制限することが可能となるため、起動させる対象の回路（即ち、駆動対象となる装置）へのＧＩＤＬの影響をより低減する（ひいては、影響をなくす）ことが可能となる。
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
　なお、以下のような構成も本開示の技術的範囲に属する。
（１）
　ゲート端子がグランドに接続され、閾値電圧が０Ｖ近傍であるＮ型のＭＯＳトランジスタと、
　前記ＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、
　を備え、
　駆動対象となる装置から出力された第１の信号に応じて、前記ＭＯＳトランジスタのドレイン端子の電位が制御され、
　前記ドレイン端子の電位に応じて、前記装置を起動させるための第２の信号の伝達が制御される、
　起動回路。
（２）
　前記ドレイン端子の電位に応じて、当該ドレイン端子に対して、前記装置を流れる前記第２の信号がダイオードを介して引き込まれ、
　前記ドレイン端子への前記第１の信号の供給に応じて、前記ダイオードを介した当該ドレイン端子への前記第２の信号の引き込みが制限される、
　前記（１）に記載の起動回路。
（３）
　前記ドレイン端子は、前記ダイオードのカソードに接続され、
　前記第２の信号は、前記ダイオードのアノード側から当該ダイオードを介して前記ドレイン端子に引き込まれ、
　前記ドレイン端子への前記第１の信号の供給に応じた当該ドレイン端子の電位の上昇に応じて、前記ダイオードを介した当該ドレイン端子への前記第２の信号の引き込みが制限される、前記（２）に記載の起動回路。
（４）
　入力端子と出力端子とを有するカレントミラー回路を備え、
　前記ドレイン端子は、前記入力端子に接続され、
　前記カレントミラー回路への前記第１の信号の供給に応じて、前記ドレイン端子の電位が制御され、
　前記ドレイン端子の電位に応じて、前記装置への第２の信号の供給が制限される、
　前記（１）または（２）に記載の起動回路。
（５）
　前記カレントミラー回路を構成するトランジスタのゲート端子に対する前記第１の信号の供給に応じて、前記ドレイン端子の電位が制御される、前記（４）に記載の起動回路。
（６）
　前記第１の信号は、電流または電圧信号である、前記（１）～（５）のいずれか一項に記載の起動回路。
（７）
　前記第２の信号は、電流または電圧信号である、前記（１）～（６）のいずれか一項に記載の起動回路。
（８）
　前記装置は、電流源回路である、前記（１）～（７）のいずれか一項に記載の起動回路。
（９）
　前記装置は、セルフバイアス型の電流源回路であり、
　前記電流源回路を流れる前記第１の信号のうちの一部が前記ドレイン端子に供給される、
　前記（８）に記載の起動回路。
　１００、１１０、１３０　起動回路
　１０１　　起動電流発生回路
　１０３　　電圧検出部
　２００　　電流源回路
　ＮＭ１１　　Ｎ型のＭＯＳトランジスタ
　ＲＳＴＵＰ　　抵抗

Claims (9)

  1. 　ゲート端子がグランドに接続され、閾値電圧が０Ｖ近傍であるＮ型のＭＯＳトランジスタと、
    　前記ＭＯＳトランジスタのソース端子とグランドとの間に介在する抵抗と、
    　を備え、
    　駆動対象となる装置から出力された第１の信号に応じて、前記ＭＯＳトランジスタのドレイン端子の電位が制御され、
    　前記ドレイン端子の電位に応じて、前記装置を起動させるための第２の信号の伝達が制御される、
    　起動回路。
  2. 　前記ドレイン端子の電位に応じて、当該ドレイン端子に対して、前記装置を流れる前記第２の信号がダイオードを介して引き込まれ、
    　前記ドレイン端子への前記第１の信号の供給に応じて、前記ダイオードを介した当該ドレイン端子への前記第２の信号の引き込みが制限される、
    　請求項１に記載の起動回路。
  3. 　前記ドレイン端子は、前記ダイオードのカソードに接続され、
    　前記第２の信号は、前記ダイオードのアノード側から当該ダイオードを介して前記ドレイン端子に引き込まれ、
    　前記ドレイン端子への前記第１の信号の供給に応じた当該ドレイン端子の電位の上昇に応じて、前記ダイオードを介した当該ドレイン端子への前記第２の信号の引き込みが制限される、請求項２に記載の起動回路。
  4. 　入力端子と出力端子とを有するカレントミラー回路を備え、
    　前記ドレイン端子は、前記入力端子に接続され、
    　前記カレントミラー回路への前記第１の信号の供給に応じて、前記ドレイン端子の電位が制御され、
    　前記ドレイン端子の電位に応じて、前記装置への第２の信号の供給が制限される、
    　請求項１に記載の起動回路。
  5. 　前記カレントミラー回路を構成するトランジスタのゲート端子に対する前記第１の信号の供給に応じて、前記ドレイン端子の電位が制御される、請求項４に記載の起動回路。
  6. 　前記第１の信号は、電流または電圧信号である、請求項１に記載の起動回路。
  7. 　前記第２の信号は、電流または電圧信号である、請求項１に記載の起動回路。
  8. 　前記装置は、電流源回路である、請求項１に記載の起動回路。
  9. 　前記装置は、セルフバイアス型の電流源回路であり、
    　前記電流源回路を流れる前記第１の信号のうちの一部が前記ドレイン端子に供給される、
    　請求項８に記載の起動回路。
PCT/JP2019/003051 2018-04-25 2019-01-30 起動回路 WO2019207878A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980026015.6A CN112041777B (zh) 2018-04-25 2019-01-30 启动电路
US17/046,937 US11513549B2 (en) 2018-04-25 2019-01-30 Activation circuit for activating a drive target

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-083839 2018-04-25
JP2018083839A JP2021128348A (ja) 2018-04-25 2018-04-25 起動回路

Publications (1)

Publication Number Publication Date
WO2019207878A1 true WO2019207878A1 (ja) 2019-10-31

Family

ID=68293949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/003051 WO2019207878A1 (ja) 2018-04-25 2019-01-30 起動回路

Country Status (4)

Country Link
US (1) US11513549B2 (ja)
JP (1) JP2021128348A (ja)
CN (1) CN112041777B (ja)
WO (1) WO2019207878A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021099733A (ja) * 2019-12-23 2021-07-01 株式会社東海理化電機製作所 定電流回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164722A1 (en) * 2006-01-17 2007-07-19 Rao T V Chanakya Low power beta multiplier start-up circuit and method
JP2008154020A (ja) * 2006-12-19 2008-07-03 Kawasaki Microelectronics Kk 電圧制御発振回路
JP2013037435A (ja) * 2011-08-04 2013-02-21 Lapis Semiconductor Co Ltd 半導体集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388423B1 (en) * 2006-09-29 2008-06-17 National Semiconductor Corporation Start-up circuit with folding current arrangement
US8604862B2 (en) 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage
CN107134991B (zh) 2012-12-31 2021-03-05 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN106027006B (zh) 2016-05-18 2019-02-05 上海华虹宏力半导体制造有限公司 上电复位电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164722A1 (en) * 2006-01-17 2007-07-19 Rao T V Chanakya Low power beta multiplier start-up circuit and method
JP2008154020A (ja) * 2006-12-19 2008-07-03 Kawasaki Microelectronics Kk 電圧制御発振回路
JP2013037435A (ja) * 2011-08-04 2013-02-21 Lapis Semiconductor Co Ltd 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021099733A (ja) * 2019-12-23 2021-07-01 株式会社東海理化電機製作所 定電流回路

Also Published As

Publication number Publication date
US20210048837A1 (en) 2021-02-18
JP2021128348A (ja) 2021-09-02
CN112041777A (zh) 2020-12-04
US11513549B2 (en) 2022-11-29
CN112041777B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
US8653806B2 (en) Bandgap reference circuit and method of starting bandgap reference circuit
JP2006203801A (ja) バッファ回路及び集積回路
US8305122B2 (en) Laser diode driver
CN108206684B (zh) 开关器件和方法
US20100007216A1 (en) Switch Arrangement and Method for Electrical Switching
JP2015153074A (ja) 半導体装置
JP6926982B2 (ja) 電源制御回路および環境発電装置
US7560980B2 (en) Constant voltage generating circuit
JP6585827B2 (ja) センサ装置
WO2019207878A1 (ja) 起動回路
JP7145745B2 (ja) スイッチ装置
WO2019225094A1 (ja) 起動回路
US20170155384A1 (en) Load driving circuit
US20130049847A1 (en) Bootstrapping techniques for control of cmos transistor switches
CN106921373B (zh) 驱动电路
CN113050740B (zh) 一种低功耗启动电路
CN106533410B (zh) 一种栅极驱动电路
US10720917B2 (en) Semiconductor device and method of generating power-on reset signal
EP3667916A1 (en) Device for driving semiconductor switch
JP4580202B2 (ja) 半導体装置の電圧供給回路
CN214380648U (zh) 一种直流启动电路
JP4467150B2 (ja) 駆動回路
JP7329124B1 (ja) 電子回路及び電子装置
JP2009060226A (ja) 半導体装置
JP2013201658A (ja) 電子回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19791547

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19791547

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP