JP2013037435A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2013037435A JP2013037435A JP2011171046A JP2011171046A JP2013037435A JP 2013037435 A JP2013037435 A JP 2013037435A JP 2011171046 A JP2011171046 A JP 2011171046A JP 2011171046 A JP2011171046 A JP 2011171046A JP 2013037435 A JP2013037435 A JP 2013037435A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- circuit
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】PチャンネルMOSトランジスタMP1のソース電極Sを電源に接続し、そのドレイン電極DにデプレッショントランジスタND1のドレイン電極Dを接続する。さらに、デプレッショントランジスタND1のソース電極Sを、抵抗R1を介して電位VSSとするとともに、PチャンネルMOSトランジスタとデプレッショントランジスタ双方のゲート電極Gを電位VSSとした電源起動回路部11を設ける。そして、PチャンネルMOSトランジスタMP1のドレイン電極DとデプレッショントランジスタND1のドレイン電極Dの相互接続点を定電流回路部12及びスタートアップ回路部14の電源ノードとして、定電流回路部12及びスタートアップ回路部14に動作電源を供給する構成とする。
【選択図】図1
Description
I1=k*T/q*{ln(gm1*gm2/gm3*gm4)}
I2=gm2/gm1*I1
ここで、kはボルツマン定数、Tは絶対温度、qは電子の電荷量であり、*は乗算記号を表す。
11 電源起動回路部
12 定電流回路部
14 スタートアップ回路
101 第1のカレントミラー回路
102 第2のカレントミラー回路
105 ラッチ回路部
M1〜M8,M31,M32,MP1 MOSトランジスタ
ND1 デプレッショントランジスタ
Claims (5)
- 第1のトランジスタ及び第2のトランジスタからなる第1のカレントミラー回路と、前記第1のトランジスタからの電流が流入する第1のノードに接続された第3のトランジスタ、及び前記第2のトランジスタからの電流が流入する第2のノードに接続された第4のトランジスタからなる第2のカレントミラー回路と、により構成される定電流回路と、
前記第1のノードの電位を制御電圧とする第6のトランジスタと、前記第6のトランジスタからの電流が流入する第3のノードに接続され、ゲート電極を接地電位とした第7のトランジスタと、前記第7のトランジスタからの電流が流入する第4のノードに接続された静電容量素子と、前記第4のノードの電位を制御電圧とし、前記第2のノードを介して前記定電流回路へ起動電流を供給する第5のトランジスタと、により構成される始動回路と、
ソース電極を電源電圧に固定するとともにゲート電極を接地電位とし、ドレイン電極より前記定電流回路及び前記始動回路に対して電源供給する第8のトランジスタにより構成される電源起動回路と、
を備えた半導体集積回路。 - 前記第8のトランジスタが非導通時に該第8のトランジスタのドレイン電極を接地電位に引き込む電圧引込手段をさらに備える
請求項1記載の半導体集積回路。 - 前記電圧引込手段は、一端が前記第8のトランジスタのドレイン電極に接続され、他端を接地電位とした抵抗である
請求項2記載の半導体集積回路。 - 前記電圧引込手段は、ドレイン電極が前記第8のトランジスタのドレイン電極に接続され、ゲート電極を接地電位とするとともに、ソース電極が抵抗の一端に接続された第9のトランジスタと、他端を接地電位とした前記抵抗と、により構成される
請求項2記載の半導体集積回路。 - 前記第9のトランジスタはデプレッショントランジスタである
請求項4記載の半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011171046A JP5762205B2 (ja) | 2011-08-04 | 2011-08-04 | 半導体集積回路 |
CN201210246062.1A CN102915070B (zh) | 2011-08-04 | 2012-07-16 | 半导体集成电路 |
US13/558,420 US8525506B2 (en) | 2011-08-04 | 2012-07-26 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011171046A JP5762205B2 (ja) | 2011-08-04 | 2011-08-04 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013037435A true JP2013037435A (ja) | 2013-02-21 |
JP5762205B2 JP5762205B2 (ja) | 2015-08-12 |
Family
ID=47613470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011171046A Active JP5762205B2 (ja) | 2011-08-04 | 2011-08-04 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8525506B2 (ja) |
JP (1) | JP5762205B2 (ja) |
CN (1) | CN102915070B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207615A (ja) * | 2013-04-15 | 2014-10-30 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP2018074567A (ja) * | 2016-11-01 | 2018-05-10 | 新唐科技股▲ふん▼有限公司 | ネイティブトランジスタを使用する電力検波回路 |
WO2019207878A1 (ja) * | 2018-04-25 | 2019-10-31 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
WO2019225094A1 (ja) * | 2018-05-23 | 2019-11-28 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
JP2020047193A (ja) * | 2018-09-21 | 2020-03-26 | エイブリック株式会社 | 定電流回路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252508A (ja) * | 2011-06-02 | 2012-12-20 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
US9450484B2 (en) * | 2013-02-20 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Startup circuit and method for AC-DC converters |
CN105637442B (zh) * | 2013-10-18 | 2018-04-24 | 恩智浦美国有限公司 | 具有辅助电压供应单元的电压供应电路和用于启动电子电路的方法 |
US9785180B2 (en) * | 2016-03-11 | 2017-10-10 | Qorvo Us, Inc. | Bias circuitry |
US10484460B2 (en) * | 2016-07-22 | 2019-11-19 | Microsoft Technology Licensing, Llc | Access services in hybrid cloud computing systems |
JP7000187B2 (ja) * | 2018-02-08 | 2022-01-19 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
CN112783256B (zh) * | 2019-11-08 | 2022-06-24 | 奇景光电股份有限公司 | 基于亚阈值区域的低压差稳压器 |
JPWO2021192040A1 (ja) * | 2020-03-24 | 2021-09-30 | ||
JP2022083085A (ja) * | 2020-11-24 | 2022-06-03 | 株式会社東芝 | 半導体集積回路 |
CN112994437A (zh) * | 2021-02-07 | 2021-06-18 | 成都方舟微电子有限公司 | 一种应用于开关电源的启动电路及功率集成器件 |
CN114815944B (zh) * | 2022-03-04 | 2024-06-21 | 上海迦美信芯通讯技术有限公司 | Gm偏置电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578633A (en) * | 1983-08-31 | 1986-03-25 | Kabushiki Kaisha Toshiba | Constant current source circuit |
JPH0690653B2 (ja) * | 1988-12-21 | 1994-11-14 | 日本電気株式会社 | トランジスタ回路 |
JPH0535350A (ja) * | 1991-07-26 | 1993-02-12 | Nec Yamagata Ltd | 定電流源 |
JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
JP3669307B2 (ja) * | 2001-08-03 | 2005-07-06 | ソニー株式会社 | 起動回路 |
US6747443B2 (en) * | 2001-08-31 | 2004-06-08 | Power Integrations, Inc. | Method and apparatus for trimming current limit and frequency to maintain a constant maximum power |
JP5090884B2 (ja) * | 2007-12-06 | 2012-12-05 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
JP5194760B2 (ja) * | 2007-12-14 | 2013-05-08 | 株式会社リコー | 定電圧回路 |
KR100907893B1 (ko) * | 2007-12-24 | 2009-07-15 | 주식회사 동부하이텍 | 기준 전압 발생 회로를 위한 기동 회로 |
US7548051B1 (en) * | 2008-02-21 | 2009-06-16 | Mediatek Inc. | Low drop out voltage regulator |
JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
-
2011
- 2011-08-04 JP JP2011171046A patent/JP5762205B2/ja active Active
-
2012
- 2012-07-16 CN CN201210246062.1A patent/CN102915070B/zh not_active Expired - Fee Related
- 2012-07-26 US US13/558,420 patent/US8525506B2/en active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207615A (ja) * | 2013-04-15 | 2014-10-30 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP2018074567A (ja) * | 2016-11-01 | 2018-05-10 | 新唐科技股▲ふん▼有限公司 | ネイティブトランジスタを使用する電力検波回路 |
WO2019207878A1 (ja) * | 2018-04-25 | 2019-10-31 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
CN112041777A (zh) * | 2018-04-25 | 2020-12-04 | 索尼半导体解决方案公司 | 启动电路 |
US11513549B2 (en) | 2018-04-25 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Activation circuit for activating a drive target |
WO2019225094A1 (ja) * | 2018-05-23 | 2019-11-28 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
JPWO2019225094A1 (ja) * | 2018-05-23 | 2021-06-10 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
US11271548B2 (en) | 2018-05-23 | 2022-03-08 | Sony Semiconductor Solutions Corporation | Starting circuit |
JP7201677B2 (ja) | 2018-05-23 | 2023-01-10 | ソニーセミコンダクタソリューションズ株式会社 | 起動回路 |
JP2020047193A (ja) * | 2018-09-21 | 2020-03-26 | エイブリック株式会社 | 定電流回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5762205B2 (ja) | 2015-08-12 |
US8525506B2 (en) | 2013-09-03 |
US20130033251A1 (en) | 2013-02-07 |
CN102915070B (zh) | 2016-01-06 |
CN102915070A (zh) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5762205B2 (ja) | 半導体集積回路 | |
JP5090884B2 (ja) | 半導体集積回路 | |
JP5202980B2 (ja) | 定電流回路 | |
JP5225876B2 (ja) | パワーオンリセット回路 | |
JP6048289B2 (ja) | バイアス回路 | |
CN112527042B (zh) | 衬底偏压产生电路 | |
JP2012034101A (ja) | 半導体装置 | |
US7482847B2 (en) | Power-on reset circuit | |
JP2002124637A (ja) | 半導体集積回路 | |
JP2004086750A (ja) | バンドギャップ回路 | |
JP2019139427A (ja) | 基準電圧回路及び半導体装置 | |
JP2002132359A (ja) | 半導体集積回路 | |
JP5237853B2 (ja) | 定電流回路 | |
JP2012252508A (ja) | 半導体集積回路 | |
JP2012222715A (ja) | ドライバ回路 | |
JP5842475B2 (ja) | 電圧生成回路およびパワーオンリセット回路 | |
JP5040397B2 (ja) | 基準電圧回路 | |
JP2010152894A (ja) | 不揮発性メモリ用の一定の基準セル電流発生器 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP2002043917A (ja) | バンドギャップ回路及びこれを用いたパワー・オン・クリア回路 | |
US9236857B2 (en) | Voltage detection circuit | |
JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 | |
JP2019161379A (ja) | 発振回路 | |
JP2018074379A (ja) | 半導体装置及びパワーオンリセット信号の生成方法 | |
JP5428259B2 (ja) | 基準電圧発生回路および電源クランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140730 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5762205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |