CN112783256B - 基于亚阈值区域的低压差稳压器 - Google Patents

基于亚阈值区域的低压差稳压器 Download PDF

Info

Publication number
CN112783256B
CN112783256B CN201911085724.XA CN201911085724A CN112783256B CN 112783256 B CN112783256 B CN 112783256B CN 201911085724 A CN201911085724 A CN 201911085724A CN 112783256 B CN112783256 B CN 112783256B
Authority
CN
China
Prior art keywords
terminal
resistor
coupled
current path
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911085724.XA
Other languages
English (en)
Other versions
CN112783256A (zh
Inventor
刘宇轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Priority to CN201911085724.XA priority Critical patent/CN112783256B/zh
Publication of CN112783256A publication Critical patent/CN112783256A/zh
Application granted granted Critical
Publication of CN112783256B publication Critical patent/CN112783256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

一种低压差稳压器被配置为产生低压差电压。低压差稳压器包括至少一个电流镜与至少一个电阻。所述至少一个电流镜操作于亚阈值区域。所述至少一个电阻的第一端直接耦接至所述至少一个电流镜。所述至少一个电阻的第二端直接耦接至电源线。

Description

基于亚阈值区域的低压差稳压器
【技术领域】
本发明是有关于一种电压产生电路，且特别是有关于一种基于亚阈值区域的低压差(low dropout,LDO)稳压器。
【背景技术】
低压差稳压器(LDO regulator)是一种常用的电源管理电路，用于调节稳定的电压源(亦即，无关于输出负载、输入电压和温度)。基本的低压差稳压器包括带隙(bandgap)电压产生器、误差放大器(error amplifier)和功率晶体管。为了实现超低静态电流(ultra-low quiescent current)，亚阈值(sub-threshold)技术被应用于低压差稳压器。然而，由于在工艺变化中的电流失配(current mismatch in process variation)，亚阈值区域(sub-threshold region)是不容易控制的。
须注意的是，“背景技术”段落的内容是用来帮助了解本发明。在“背景技术”段落所公开的部分内容(或全部内容)可能不是所属技术领域中普通技术人员所知道的已知技术。在“背景技术”段落所公开的内容，不代表该内容在本发明申请前已被所属技术领域中普通技术人员所知悉。
【发明内容】
本发明提供一种低压差(low dropout,LDO)稳压器，其可以更加稳健地操作在亚阈值区域(sub-threshold region)中。
本发明的一种低压差稳压器被配置为产生低压差电压。低压差稳压器包括参考电压产生器，被配置为产生带隙电压；误差放大器，耦接至所述参考电压产生器的输出端以接收所述带隙电压，被配置为依据所述带隙电压与所述低压差电压产生输出电压，其中所述误差放大器包括至少一电流镜与至少一电阻，所述至少一电阻的所述第一端直接耦接至所述至少一电流镜，以及所述至少一电阻的所述第二端直接耦接至一电源线，其中所述至少一电流镜操作于亚阈值区域；以及输出级电路，耦接至所述误差放大器的输出端以接收所述输出电压，被配置为依据所述输出电压产生所述低压差电压。
基于上述，本发明各实施例的所述低压差稳压器配置了具有大电阻值的电阻。所述电阻被配置在操作于亚阈值区域的组件与电源线之间。所述电阻对于电流扰动不敏感。因此，所述电阻可以有效地降低在工艺变化中的电流失配(current mismatch in processvariation)，这对于低压差稳压器在亚阈值区域中工作更加稳健。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
图1是依照本发明的一实施例的一种低压差(LDO)稳压器的电路方框(circuitblock)示意图。
图2是依照本发明的一实施例说明图1所示低压差稳压器的电路方框示意图。
【符号说明】
100：低压差稳压器
110、CM21、CM22、CM31、CM32：电流镜
111、112、M21、M22、M23、M31、M32、M33：晶体管
120、130、R21、R22、R23、R24、R25、R26、R27、R31、R32、R33、R33、R34、R35：电阻
140、P1、P2：电源线
210：启动电路
220：参考电压产生器
230：误差放大器
240：输出级电路
AVDD：系统电压
AVSS：接地电压
EN、ENB：致能信号
LDO_OUT：低压差电压
VBG1、VBG2：带隙电压
Vo：输出电压
【具体实施方式】
在本申请说明书全文(包括权利要求求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本申请说明书全文(包括权利要求求书)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，亦非用来限制组件的次序。另外，凡可能之处，在附图及具体实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例的一种低压差(low dropout,LDO)稳压器的电路方框(circuit block)示意图。低压差稳压器100被配置为产生低压差电压LDO_OUT。低压差稳压器100包括至少一个电流镜110。电流镜110操作于亚阈值区域(sub-threshold region)。低压差稳压器100还包括至少一个电阻，例如图1所示电阻120与电阻130。电阻120的第一端直接耦接至电流镜110的主电流路径的第一端。电阻130的第一端直接耦接至电流镜110的辅电流路径的第一端。电阻120与电阻130的第二端直接耦接至电源线140。所述电源线140被配置为传输系统电压AVDD或是接地电压AVSS。
在图1所示实施例中，电流镜110包括至少二个晶体管，例如图1所示晶体管111与晶体管112。晶体管111与晶体管112操作于亚阈值区域。依照设计需求，晶体管111与晶体管112可以是p沟道金属氧化物半导体(p-channel metal oxide semiconductor，PMOS)晶体管、n沟道金属氧化物半导体(n-channel metal oxide semiconductor，NMOS)晶体管或是其他晶体管。晶体管111的第一端(例如源极)做为电流镜110的主电流路径的第一端。晶体管111的控制端(例如栅极)耦接至晶体管111的第二端(例如漏极)，并且晶体管111的第二端做为电流镜110的主电流路径的第二端。晶体管112的第一端(例如源极)做为电流镜110的辅电流路径的第一端。晶体管112的控制端(例如栅极)耦接至晶体管111的控制端，并且晶体管112的第二端(例如漏极)做为电流镜110的辅电流路径的第二端。
电阻120的第一端直接耦接至晶体管111的第一端(例如源极)。电阻130的第一端直接耦接至晶体管112的第一端(例如源极)。低压差稳压器100配置了具有大电阻值的电阻120与130。电阻120与130被配置在操作于亚阈值区域的组件与电源线140之间。亦即，电流镜110具有源极退化(source degeneration)技术。电阻120与130对于电流扰动不敏感。因此，电阻120与130可以有效地降低在工艺变化中的电流失配(current mismatch inprocess variation)，这对于低压差稳压器100在亚阈值区域中工作更加稳健。
图2是依照本发明的一实施例说明图1所示低压差稳压器100的电路方框示意图。图2所示EN与ENB为致能信号。图2所示低压差稳压器100包括启动(start-up)电路210、参考电压产生器220、误差放大器(error amplifier)230以及输出级(output stage)电路240。启动电路210耦接至参考电压产生器220。启动电路210可以启动参考电压产生器220。
参考电压产生器220可以产生带隙电压VBG2。在图2所示实施例中，参考电压产生器220包括电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电流镜CM21、电流镜CM22、晶体管M21、晶体管M22与晶体管M23。电流镜CM21操作于亚阈值区域。电流镜CM21具有主电流路径、第一辅电流路径与第二辅电流路径。图2所示电流镜CM21可以参照图1所示电流镜110的相关说明来类推。
电阻R21的第一端直接耦接至电流镜CM21的主电流路径的第一端。电阻R22的第一端直接耦接至电流镜CM21的第一辅电流路径的第一端。电阻R23的第一端直接耦接至电流镜CM21的第二辅电流路径的第一端。电阻R21、R22与R23的第二端直接耦接至电源线P1。在图2所示实施例中，所述电源线P1被配置为传输系统电压AVDD。图2所示电阻R21、R22与R23可以参照图1所示电阻120与130的相关说明来类推。
电流镜CM22具有主电流路径与辅电流路径。电流镜CM22的主电流路径的第一端耦接至电流镜CM21的第一辅电流路径的第二端。电流镜CM22的辅电流路径的第一端耦接至电流镜CM21的主电流路径的第二端。电阻R24的第一端耦接至电流镜CM22的辅电流路径的第二端。晶体管M21的第一端(例如发射极)耦接至电阻R24的第二端。晶体管M21的第二端(例如集电极)与控制端(例如基极)耦接至第二电源线P2。在图2所示实施例中，所述电源线P2被配置为传输接地电压AVSS。晶体管M22的第一端(例如发射极)耦接至电流镜CM22的主电流路径的第二端。晶体管M22的第二端(例如集电极)与控制端(例如基极)耦接至电源线P2。
电阻R25的第一端耦接至电流镜CM21的第二辅电流路径的第二端。电流镜CM21的第二辅电流路径的第二端输出带隙电压VBG1。晶体管M23的第一端(例如发射极)耦接至电阻R25的第二端。晶体管M23的第二端(例如集电极)与控制端(例如基极)耦接至电源线P2。电阻R26的第一端耦接至电流镜CM21的第二辅电流路径的第二端。电阻R26的第二端输出带隙电压VBG2。电阻R27的第一端耦接至电阻R26的第二端。电阻R27的第二端耦接至电源线P2。
误差放大器230耦接至参考电压产生器220的输出端，以接收带隙电压VBG2。误差放大器230具有至少一个电流镜与至少一个电阻，其中所述至少一个电流镜可以参照图1所示电流镜110的相关说明来类推，而所述至少一个电阻可以参照图1所示电阻120与130的相关说明来类推。误差放大器230可以依据带隙电压VBG2与低压差电压LDO_OUT产生输出电压Vo。输出级电路240耦接至误差放大器230的输出端，以接收输出电压Vo。输出级电路240可以依据输出电压Vo产生低压差电压LDO_OUT。
在图2所示实施例中，误差放大器230包括晶体管M31、晶体管M32、晶体管M33、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电流镜CM31以及电流镜CM32。晶体管M31操作于亚阈值区域。晶体管M31的控制端(例如栅极)耦接至电流镜CM21，以接收偏压电压。电阻R31的第一端直接耦接至晶体管M31的第一端(例如源极)。电阻R31的第二端直接耦接至电源线P1。图2所示电阻R31可以参照图1所示电阻130的相关说明来类推，而图2所示晶体管M31可以参照图1所示晶体管112的相关说明来类推。
电流镜CM31操作于亚阈值区域。电流镜CM31具有主电流路径与辅电流路径。电流镜CM31的主电流路径的第一端耦接至晶体管M31的第二端(例如漏极)。电阻R32的第一端直接耦接至电流镜CM31的主电流路径的第二端。电阻R32的第二端直接耦接至电源线P2。电阻R33的第一端直接耦接至电流镜CM31的辅电流路径的第一端。电阻R33的第二端直接耦接至电源线P2。图2所示电阻R32与R33可以参照图1所示电阻120与130的相关说明来类推，而图2所示电流镜CM31可以参照图1所示电流镜110的相关说明来类推。
电流镜CM32操作于亚阈值区域。电流镜CM32具有主电流路径与辅电流路径。电阻R34的第一端直接耦接至电流镜CM32的主电流路径的第一端。电阻R34的第二端直接耦接至电源线P1。电阻R35的第一端直接耦接至电流镜CM32的辅电流路径的第一端。电阻R35的第二端直接耦接至电源线P1。图2所示电阻R34与R35可以参照图1所示电阻120与130的相关说明来类推，而图2所示电流镜CM32可以参照图1所示电流镜110的相关说明来类推。
晶体管M32的第一端(例如漏极)耦接至电流镜CM32的主电流路径的第二端。晶体管M32的第二端(例如源极)耦接至电流镜CM31的辅电流路径的第二端。晶体管M32的控制端(例如栅极)耦接至输出级电路240，以接收低压差电压LDO_OUT。晶体管M33的第一端(例如漏极)耦接至电流镜CM32的辅电流路径的第二端。电流镜CM32的辅电流路径的第二端提供输出电压Vo给输出级电路240。晶体管M33的第二端(例如源极)耦接至电流镜CM31的辅电流路径的第二端。晶体管M33的控制端(例如栅极)耦接至参考电压产生器220，以接收带隙电压VBG2。
综上所述，本实施例所述低压差稳压器100配置了具有大电阻值的电阻R21、R22、R23、R31、R32、R33、R34与R35。所述电阻被配置在操作于亚阈值区域的组件与电源线之间。亦即，电流镜CM21、CM31与CM32具有源极退化技术。具有大电阻值的所述电阻R21～R23与R31～R35对于电流扰动不敏感。因此，所述电阻可以有效地降低在工艺变化中的电流失配，这对于低压差稳压器100在亚阈值区域中工作更加稳健。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (8)

1.一种低压差稳压器，被配置为产生一低压差电压，其中所述低压差稳压器包括：
参考电压产生器，被配置为产生带隙电压；
误差放大器，耦接至所述参考电压产生器的输出端以接收所述带隙电压，被配置为依据所述带隙电压与所述低压差电压产生输出电压，其中所述误差放大器包括至少一电流镜与至少一电阻，所述至少一电阻的第一端直接耦接至所述至少一电流镜，以及所述至少一电阻的第二端直接耦接至一电源线，其中所述至少一电流镜操作于亚阈值区域；以及
输出级电路，耦接至所述误差放大器的输出端以接收所述输出电压，被配置为依据所述输出电压产生所述低压差电压。
2.根据权利要求1所述的低压差稳压器，其中所述电源线被配置为传输系统电压或是接地电压。
3.根据权利要求1所述的低压差稳压器，其中所述参考电压产生器包括：
第一电流镜，具有第一主电流路径、第一辅电流路径与第二辅电流路径；
第一电阻，其中所述第一电阻的第一端直接耦接至所述第一主电流路径的第一端，以及所述第一电阻的第二端直接耦接至第一电源线；
第二电阻，其中所述第二电阻的第一端直接耦接至所述第一辅电流路径的第一端，以及所述第二电阻的第二端直接耦接至所述第一电源线；
第三电阻，其中所述第三电阻的第一端直接耦接至所述第二辅电流路径的第一端，以及所述第三电阻的第二端直接耦接至所述第一电源线；
第二电流镜，具有第二主电流路径与第三辅电流路径，其中所述第二主电流路径的第一端耦接至所述第一辅电流路径的第二端，以及所述第三辅电流路径的第一端耦接至所述第一主电流路径的第二端；
第四电阻，其中所述第四电阻的第一端耦接至所述第三辅电流路径的第二端；
第一晶体管，其中所述第一晶体管的第一端耦接至所述第四电阻的第二端，以及所述第一晶体管的第二端与一控制端耦接至第二电源线；
第二晶体管，其中所述第二晶体管的第一端耦接至所述第二主电流路径的第二端，以及所述第二晶体管的第二端与控制端耦接至所述第二电源线；
第五电阻，其中所述第五电阻的第一端耦接至所述第二辅电流路径的第二端；
第三晶体管，其中所述第三晶体管的第一端耦接至所述第五电阻的第二端，以及所述第三晶体管的第二端与控制端耦接至所述第二电源线；
第六电阻，其中所述第六电阻的第一端耦接至所述第二辅电流路径的所述第二端，以及所述第六电阻的第二端输出所述带隙电压；以及
第七电阻，其中所述第七电阻的第一端耦接至所述第六电阻的所述第二端，以及所述第七电阻的第二端耦接至所述第二电源线。
4.根据权利要求3所述的低压差稳压器，其中所述第一电流镜操作于亚阈值区域。
5.根据权利要求1所述的低压差稳压器，其中所述误差放大器包括：
第一晶体管，其中所述第一晶体管操作于亚阈值区域；
第一电阻，其中所述第一电阻的第一端直接耦接至所述第一晶体管的第一端，以及所述第一电阻的第二端直接耦接至第一电源线；
第一电流镜，具有第一主电流路径与第一辅电流路径，其中所述第一主电流路径的第一端耦接至所述第一晶体管的第二端；
第二电阻，其中所述第二电阻的第一端直接耦接至所述第一主电流路径的第二端，以及所述第二电阻的第二端直接耦接至第二电源线；
第三电阻，其中所述第三电阻的第一端直接耦接至所述第一辅电流路径的第一端，以及所述第三电阻的第二端直接耦接至所述第二电源线；
第二电流镜，具有第二主电流路径与第二辅电流路径；
第四电阻，其中所述第四电阻的第一端直接耦接至所述第二主电流路径的第一端，以及所述第四电阻的第二端直接耦接至所述第一电源线；
第五电阻，其中所述第五电阻的第一端直接耦接至所述第二辅电流路径的第一端，以及所述第五电阻的第二端直接耦接至所述第一电源线；
第二晶体管，其中所述第二晶体管的第一端耦接至所述第二主电流路径的第二端，以及所述第二晶体管的第二端耦接至所述第一辅电流路径的第二端；以及
第三晶体管，其中所述第三晶体管的第一端耦接至所述第二辅电流路径的第二端，所述第二辅电流路径的所述第二端提供所述输出电压给所述输出级电路，以及所述第三晶体管的第二端耦接至所述第一辅电流路径的所述第二端。
6.根据权利要求5所述的低压差稳压器，其中所述第一电流镜与所述第二电流镜操作于所述亚阈值区域。
7.根据权利要求5所述的低压差稳压器，其中所述第二晶体管的控制端耦接至所述输出级电路以接收所述低压差电压，以及所述第三晶体管的控制端耦接至所述参考电压产生器以接收所述带隙电压。
8.根据权利要求4所述的低压差稳压器，还包括：
启动电路，耦接至所述参考电压产生器，被配置为启动所述参考电压产生器。
CN201911085724.XA 2019-11-08 2019-11-08 基于亚阈值区域的低压差稳压器 Active CN112783256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911085724.XA CN112783256B (zh) 2019-11-08 2019-11-08 基于亚阈值区域的低压差稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911085724.XA CN112783256B (zh) 2019-11-08 2019-11-08 基于亚阈值区域的低压差稳压器

Publications (2)

Publication Number Publication Date
CN112783256A CN112783256A (zh) 2021-05-11
CN112783256B true CN112783256B (zh) 2022-06-24

Family

ID=75748146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911085724.XA Active CN112783256B (zh) 2019-11-08 2019-11-08 基于亚阈值区域的低压差稳压器

Country Status (1)

Country Link
CN (1) CN112783256B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114995564A (zh) * 2022-05-09 2022-09-02 上海艾为电子技术股份有限公司 启动电路、启动方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0833450A1 (de) * 1995-04-05 1998-04-01 Siemens Aktiengesellschaft Integrierte Pufferschaltung
CN104460799A (zh) * 2014-11-24 2015-03-25 中国科学院微电子研究所 Cmos基准电压源电路
CN104699162A (zh) * 2015-03-27 2015-06-10 西安华芯半导体有限公司 一种快速响应的低压差线性稳压器
CN104808734A (zh) * 2015-02-17 2015-07-29 唯捷创芯(天津)电子技术有限公司 一种宽耐压范围的自适应低压差线性稳压器及其芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289276B2 (ja) * 1999-05-27 2002-06-04 日本電気株式会社 半導体装置
CA2299991A1 (en) * 2000-03-03 2001-09-03 Mosaid Technologies Incorporated A memory cell for embedded memories
US6958597B1 (en) * 2004-05-07 2005-10-25 Ememory Technology Inc. Voltage generating apparatus with a fine-tune current module
CN101458537B (zh) * 2007-12-11 2011-11-02 上海华虹Nec电子有限公司 电压调整器电路及电阻偏差补偿方法
JP4478994B1 (ja) * 2009-06-24 2010-06-09 一 安東 基準電圧発生回路
JP5762205B2 (ja) * 2011-08-04 2015-08-12 ラピスセミコンダクタ株式会社 半導体集積回路
CN102981550A (zh) * 2012-11-27 2013-03-20 中国科学院微电子研究所 一种低压低功耗cmos电压源
CN104635823B (zh) * 2013-11-14 2016-09-07 展讯通信（上海）有限公司 低压差线性稳压电路
CN106055007B (zh) * 2016-06-15 2017-08-25 西安电子科技大学 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路
CN107402594B (zh) * 2017-08-31 2019-01-18 电子科技大学 实现高电源电压转变的低功耗低压差线性稳压器
US10539470B2 (en) * 2017-10-19 2020-01-21 Qualcomm Incorporated Sub-threshold-based semiconductor temperature sensor
CN107994878B (zh) * 2017-11-28 2021-10-29 中科亿海微电子科技（苏州）有限公司 用于模拟总线接收机的低噪声放大器及模拟总线接收机
US10228713B1 (en) * 2017-12-21 2019-03-12 Texas Instruments Incorporated Large range current mirror

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0833450A1 (de) * 1995-04-05 1998-04-01 Siemens Aktiengesellschaft Integrierte Pufferschaltung
CN104460799A (zh) * 2014-11-24 2015-03-25 中国科学院微电子研究所 Cmos基准电压源电路
CN104808734A (zh) * 2015-02-17 2015-07-29 唯捷创芯(天津)电子技术有限公司 一种宽耐压范围的自适应低压差线性稳压器及其芯片
CN104699162A (zh) * 2015-03-27 2015-06-10 西安华芯半导体有限公司 一种快速响应的低压差线性稳压器

Also Published As

Publication number Publication date
CN112783256A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
CN108235744B (zh) 低压差线性稳压电路
US7737674B2 (en) Voltage regulator
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
CN110096086B (zh) 电压调节器装置
US20050029999A1 (en) Voltage regulator
US10915124B2 (en) Voltage regulator having a phase compensation circuit
KR101080560B1 (ko) 트랜스컨덕턴스 조정 회로
CN112783256B (zh) 基于亚阈值区域的低压差稳压器
JP2018173868A (ja) 過電流保護回路及びボルテージレギュレータ
KR20190041937A (ko) 볼티지 레귤레이터
US10915132B1 (en) Sub-threshold region based low dropout regulator
US8222884B2 (en) Reference voltage generator with bootstrapping effect
CN112162588A (zh) 一种高稳定性低压差线性稳压器
CN115079762B (zh) 低压差线性稳压器电路
JP4868868B2 (ja) 基準電圧発生回路
CN108388299B (zh) 低压差线性稳压器
US10007283B2 (en) Voltage regulator
US11237586B2 (en) Reference voltage generating circuit
TWI728510B (zh) 基於次臨界區域的低壓差穩壓器
CN213182462U (zh) 一种高稳定性低压差线性稳压器
CN110531826B (zh) 低压降分流稳压器
CN114489213A (zh) 线性稳压电路
KR20080017829A (ko) 로우 드롭 아웃 레귤레이터
CN101907901A (zh) 带隙电路
JP2021096554A (ja) 定電流回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant