TWI728510B - 基於次臨界區域的低壓差穩壓器 - Google Patents

基於次臨界區域的低壓差穩壓器 Download PDF

Info

Publication number
TWI728510B
TWI728510B TW108137532A TW108137532A TWI728510B TW I728510 B TWI728510 B TW I728510B TW 108137532 A TW108137532 A TW 108137532A TW 108137532 A TW108137532 A TW 108137532A TW I728510 B TWI728510 B TW I728510B
Authority
TW
Taiwan
Prior art keywords
resistor
coupled
transistor
current path
directly coupled
Prior art date
Application number
TW108137532A
Other languages
English (en)
Other versions
TW202118201A (zh
Inventor
劉宇軒
Original Assignee
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司 filed Critical 奇景光電股份有限公司
Priority to TW108137532A priority Critical patent/TWI728510B/zh
Publication of TW202118201A publication Critical patent/TW202118201A/zh
Application granted granted Critical
Publication of TWI728510B publication Critical patent/TWI728510B/zh

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一種低壓差穩壓器被配置為產生低壓差電壓。低壓差穩壓器包括至少一個電流鏡與至少一個電阻。所述至少一個電流鏡操作於次臨界區域。所述至少一個電阻的第一端直接耦接至所述至少一個電流鏡。所述至少一個電阻的第二端直接耦接至電源線。

Description

基於次臨界區域的低壓差穩壓器
本發明是有關於一種電壓產生電路，且特別是有關於一種基於次臨界區域的低壓差(low dropout,LDO)穩壓器。
低壓差穩壓器(LDO regulator)是一種常用的電源管理電路，用於調節穩定的電壓源(亦即，無關於輸出負載、輸入電壓和溫度)。基本的低壓差穩壓器包括能隙(bandgap)電壓產生器、誤差放大器(error amplifier)和功率電晶體。為了實現超低靜態電流(ultra-low quiescent current)，次臨界(sub-threshold)技術被應用於低壓差穩壓器。然而，由於在製程變化中的電流失配(current mismatch in process variation)，次臨界區域(sub-threshold region)是不容易控制的。
須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬 技術領域中具有通常知識者所知悉。
本發明提供一種低壓差(low dropout,LDO)穩壓器，其可以更加穩健地操作在次臨界區域(sub-threshold region)中。
本發明的一種低壓差穩壓器被配置為產生低壓差電壓。低壓差穩壓器包括至少一個電流鏡(current mirror)與至少一個電阻。所述至少一個電阻的第一端直接耦接至所述至少一個電流鏡。所述至少一個電阻的第二端直接耦接至電源線。
本發明的一種低壓差穩壓器被配置為產生低壓差電壓。低壓差穩壓器包括至少一個電晶體與至少一個電阻。所述至少一個電晶體操作於次臨界區域。所述至少一個電阻的第一端直接耦接至所述至少一個電晶體。所述至少一個電阻的第二端直接耦接至電源線。
基於上述，本發明諸實施例所述低壓差穩壓器配置了具有大電阻值的電阻。所述電阻被配置在操作於次臨界區域的元件與電源線之間。所述電阻對於電流擾動不敏感。因此，所述電阻可以有效地降低在製程變化中的電流失配(current mismatch in process variation)，這對於低壓差穩壓器在次臨界區域中工作更加穩健。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:低壓差穩壓器
110、CM21、CM22、CM31、CM32:電流鏡
111、112、M21、M22、M23、M31、M32、M33:電晶體
120、130、R21、R22、R23、R24、R25、R26、R27、R31、R32、R33、R33、R34、R35:電阻
140、P1、P2:電源線
210:啟動電路
220:參考電壓產生器
230:誤差放大器
240:輸出級電路
AVDD:系統電壓
AVSS:接地電壓
EN、ENB:致能訊號
LDO_OUT:低壓差電壓
VBG1、VBG2:能隙電壓
Vo:輸出電壓
圖1是依照本發明的一實施例的一種低壓差(LDO)穩壓器的電路方塊(circuit block)示意圖。
圖2是依照本發明的一實施例說明圖1所示低壓差穩壓器的電路方塊示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種低壓差(low dropout,LDO)穩壓器的電路方塊(circuit block)示意圖。低壓差穩壓器 100被配置為產生低壓差電壓LDO_OUT。低壓差穩壓器100包括至少一個電流鏡110。電流鏡110操作於次臨界區域(sub-threshold region)。低壓差穩壓器100還包括至少一個電阻，例如圖1所示電阻120與電阻130。電阻120的第一端直接耦接至電流鏡110的主電流路徑的第一端。電阻130的第一端直接耦接至電流鏡110的僕電流路徑的第一端。電阻120與電阻130的第二端直接耦接至電源線140。所述電源線140被配置為傳輸系統電壓AVDD或是接地電壓AVSS。
在圖1所示實施例中，電流鏡110包括至少二個電晶體，例如圖1所示電晶體111與電晶體112。電晶體111與電晶體112操作於次臨界區域。依照設計需求，電晶體111與電晶體112可以是p通道金屬氧化物半導體(p-channel metal oxide semiconductor，PMOS)電晶體、n通道金屬氧化物半導體(n-channel metal oxide semiconductor，NMOS)電晶體或是其他電晶體。電晶體111的第一端(例如源極)做為電流鏡110的主電流路徑的第一端。電晶體111的控制端(例如閘極)耦接至電晶體111的第二端(例如汲極)，並且電晶體111的第二端做為電流鏡110的主電流路徑的第二端。電晶體112的第一端(例如源極)做為電流鏡110的僕電流路徑的第一端。電晶體112的控制端(例如閘極)耦接至電晶體111的控制端，並且電晶體112的第二端(例如汲極)做為電流鏡110的僕電流路徑的第二端。
電阻120的第一端直接耦接至電晶體111的第一端(例 如源極)。電阻130的第一端直接耦接至電晶體112的第一端(例如源極)。低壓差穩壓器100配置了具有大電阻值的電阻120與130。電阻120與130被配置在操作於次臨界區域的元件與電源線140之間。亦即，電流鏡110具有源極退化(source degeneration)技術。電阻120與130對於電流擾動不敏感。因此，電阻120與130可以有效地降低在製程變化中的電流失配(current mismatch in process variation)，這對於低壓差穩壓器100在次臨界區域中工作更加穩健。
圖2是依照本發明的一實施例說明圖1所示低壓差穩壓器100的電路方塊示意圖。圖2所示EN與ENB為致能訊號。圖2所示低壓差穩壓器100包括啟動(start-up)電路210、參考電壓產生器220、誤差放大器(error amplifier)230以及輸出級(output stage)電路240。啟動電路210耦接至參考電壓產生器220。啟動電路210可以啟動參考電壓產生器220。
參考電壓產生器220可以產生能隙電壓VBG2。在圖2所示實施例中，參考電壓產生器220包括第一電阻、第二電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻(分別對應於圖2的電阻R21、電阻R22、電阻R23、電阻R24、電阻R25、電阻R26、電阻R27)、第一電流鏡、第二電流鏡(分別對應於圖2的電流鏡CM21、電流鏡CM22)、第一電晶體、第二電晶體(分別對應於圖2的電晶體M21、電晶體M22與電晶體M23)。電流鏡CM21操作於次臨界區域。電流鏡CM21具有主電流路徑、 第一僕電流路徑與第二僕電流路徑。圖2所示電流鏡CM21可以參照圖1所示電流鏡110的相關說明來類推。
電阻R21的第一端直接耦接至電流鏡CM21的主電流路徑的第一端。電阻R22的第一端直接耦接至電流鏡CM21的第一僕電流路徑的第一端。電阻R23的第一端直接耦接至電流鏡CM21的第二僕電流路徑的第一端。電阻R21、R22與R23的第二端直接耦接至電源線P1。在圖2所示實施例中，所述電源線P1被配置為傳輸系統電壓AVDD。圖2所示電阻R21、R22與R23可以參照圖1所示電阻120與130的相關說明來類推。
電流鏡CM22具有主電流路徑與僕電流路徑。電流鏡CM22的主電流路徑的第一端耦接至電流鏡CM21的第一僕電流路徑的第二端。電流鏡CM22的僕電流路徑的第一端耦接至電流鏡CM21的主電流路徑的第二端。電阻R24的第一端耦接至電流鏡CM22的僕電流路徑的第二端。電晶體M21的第一端(例如射極)耦接至電阻R24的第二端。電晶體M21的第二端(例如集極)與控制端(例如基極)耦接至第二電源線P2。在圖2所示實施例中，所述電源線P2被配置為傳輸接地電壓AVSS。電晶體M22的第一端(例如射極)耦接至電流鏡CM22的主電流路徑的第二端。電晶體M22的第二端(例如集極)與控制端(例如基極)耦接至電源線P2。
電阻R25的第一端耦接至電流鏡CM21的第二僕電流路徑的第二端。電流鏡CM21的第二僕電流路徑的第二端輸出能隙 電壓VBG1。電晶體M23的第一端(例如射極)耦接至電阻R25的第二端。電晶體M23的第二端(例如集極)與控制端(例如基極)耦接至電源線P2。電阻R26的第一端耦接至電流鏡CM21的第二僕電流路徑的第二端。電阻R26的第二端輸出能隙電壓VBG2。電阻R27的第一端耦接至電阻R26的第二端。電阻R27的第二端耦接至電源線P2。
誤差放大器230耦接至參考電壓產生器220的輸出端，以接收能隙電壓VBG2。誤差放大器230具有至少一個電流鏡與至少一個電阻，其中所述至少一個電流鏡可以參照圖1所示電流鏡110的相關說明來類推，而所述至少一個電阻可以參照圖1所示電阻120與130的相關說明來類推。誤差放大器230可以依據能隙電壓VBG2與低壓差電壓LDO_OUT產生輸出電壓Vo。輸出級電路240耦接至誤差放大器230的輸出端，以接收輸出電壓Vo。輸出級電路240可以依據輸出電壓Vo產生低壓差電壓LDO_OUT。
在圖2所示實施例中，誤差放大器230包括第一電晶體、第二電晶體、第三電晶體(分別對應於圖2的電晶體M31、電晶體M32、電晶體M33)、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻(分別對應於圖2的電阻R31、電阻R32、電阻R33、電阻R34、電阻R35)、第一電流鏡、第二電流鏡(分別對應於圖2的電流鏡CM31以及電流鏡CM32)。電晶體M31操作於次臨界區域。電晶體M31的控制端(例如閘極)耦接至電流鏡CM21，以接收偏壓電壓。電阻R31的第一端直接耦接至電晶體M31的第一端 (例如源極)。電阻R31的第二端直接耦接至電源線P1。圖2所示電阻R31可以參照圖1所示電阻130的相關說明來類推，而圖2所示電晶體M31可以參照圖1所示電晶體112的相關說明來類推。
電流鏡CM31操作於次臨界區域。電流鏡CM31具有主電流路徑與僕電流路徑。電流鏡CM31的主電流路徑的第一端耦接至電晶體M31的第二端(例如汲極)。電阻R32的第一端直接耦接至電流鏡CM31的主電流路徑的第二端。電阻R32的第二端直接耦接至電源線P2。電阻R33的第一端直接耦接至電流鏡CM31的僕電流路徑的第一端。電阻R33的第二端直接耦接至電源線P2。圖2所示電阻R32與R33可以參照圖1所示電阻120與130的相關說明來類推，而圖2所示電流鏡CM31可以參照圖1所示電流鏡110的相關說明來類推。
電流鏡CM32操作於次臨界區域。電流鏡CM32具有主電流路徑與僕電流路徑。電阻R34的第一端直接耦接至電流鏡CM32的主電流路徑的第一端。電阻R34的第二端直接耦接至電源線P1。電阻R35的第一端直接耦接至電流鏡CM32的僕電流路徑的第一端。電阻R35的第二端直接耦接至電源線P1。圖2所示電阻R34與R35可以參照圖1所示電阻120與130的相關說明來類推，而圖2所示電流鏡CM32可以參照圖1所示電流鏡110的相關說明來類推。
電晶體M32的第一端(例如汲極)耦接至電流鏡CM32 的主電流路徑的第二端。電晶體M32的第二端(例如源極)耦接至電流鏡CM31的僕電流路徑的第二端。電晶體M32的控制端(例如閘極)耦接至輸出級電路240，以接收低壓差電壓LDO_OUT。電晶體M33的第一端(例如汲極)耦接至電流鏡CM32的僕電流路徑的第二端。電流鏡CM32的僕電流路徑的第二端提供輸出電壓Vo給輸出級電路240。電晶體M33的第二端(例如源極)耦接至電流鏡CM31的僕電流路徑的第二端。電晶體M33的控制端(例如閘極)耦接至參考電壓產生器220，以接收能隙電壓VBG2。
綜上所述，本實施例所述低壓差穩壓器100配置了具有大電阻值的電阻R21、R22、R23、R31、R32、R33、R34與R35。所述電阻被配置在操作於次臨界區域的元件與電源線之間。亦即，電流鏡CM21、CM31與CM32具有源極退化技術。具有大電阻值的所述電阻R21~R23與R31~R35對於電流擾動不敏感。因此，所述電阻可以有效地降低在製程變化中的電流失配，這對於低壓差穩壓器100在次臨界區域中工作更加穩健。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100：低壓差穩壓器 110：操作於次臨界區域的電流鏡 111、112：操作於次臨界區域的電晶體 120、130：電阻 140：電源線 AVDD：系統電壓 AVSS：接地電壓 LDO_OUT：低壓差電壓

Claims (11)

  1. 一種低壓差穩壓器，被配置為產生一低壓差電壓，其中該低壓差穩壓器包括：一誤差放大器，設置有至少一電流鏡與至少一電阻，其中該誤差放大器的該至少一電阻的一第一端直接耦接至該誤差放大器的該至少一電流鏡，以及該誤差放大器的該至少一電阻的一第二端直接耦接至一電源線。
  2. 如申請專利範圍第1項所述的低壓差穩壓器，其中該電源線被配置為傳輸一系統電壓或是一接地電壓。
  3. 如申請專利範圍第1項所述的低壓差穩壓器，其中該至少一電流鏡操作於一次臨界區域。
  4. 如申請專利範圍第1項所述的低壓差穩壓器，更包括：一參考電壓產生器，被配置為產生一能隙電壓，其中該誤差放大器耦接至該參考電壓產生器的一輸出端以接收該能隙電壓，且該誤差放大器被配置為依據該能隙電壓與該低壓差電壓以產生一輸出電壓；以及一輸出級電路，耦接至該誤差放大器的一輸出端以接收該輸出電壓，被配置為依據該輸出電壓產生該低壓差電壓。
  5. 如申請專利範圍第4項所述的低壓差穩壓器，其中該參考電壓產生器包括：一第一電流鏡，具有一第一主電流路徑、一第一僕電流路徑與一第二僕電流路徑； 一第一電阻，其中該第一電阻的一第一端直接耦接至該第一主電流路徑的一第一端，以及該第一電阻的一第二端直接耦接至一第一電源線；一第二電阻，其中該第二電阻的一第一端直接耦接至該第一僕電流路徑的一第一端，以及該第二電阻的一第二端直接耦接至該第一電源線；一第三電阻，其中該第三電阻的一第一端直接耦接至該第二僕電流路徑的一第一端，以及該第三電阻的一第二端直接耦接至該第一電源線；一第二電流鏡，具有一第二主電流路徑與一第三僕電流路徑，其中該第二主電流路徑的一第一端耦接至該第一僕電流路徑的一第二端，以及該第三僕電流路徑的一第一端耦接至該第一主電流路徑的一第二端；一第四電阻，其中該第四電阻的一第一端耦接至該第三僕電流路徑的一第二端；一第一電晶體，其中該第一電晶體的一第一端耦接至該第四電阻的一第二端，以及該第一電晶體的一第二端與一控制端耦接至一第二電源線；一第二電晶體，其中該第二電晶體的一第一端耦接至該第二主電流路徑的一第二端，以及該第二電晶體的一第二端與一控制端耦接至該第二電源線；一第五電阻，其中該第五電阻的一第一端耦接至該第二僕電 流路徑的一第二端；一第三電晶體，其中該第三電晶體的一第一端耦接至該第五電阻的一第二端，以及該第三電晶體的一第二端與一控制端耦接至該第二電源線；一第六電阻，其中該第六電阻的一第一端耦接至該第二僕電流路徑的該第二端，以及該第六電阻的一第二端輸出該能隙電壓；以及一第七電阻，其中該第七電阻的一第一端耦接至該第六電阻的該第二端，以及該第七電阻的一第二端耦接至該第二電源線。
  6. 如申請專利範圍第5項所述的低壓差穩壓器，其中該第一電流鏡操作於一次臨界區域。
  7. 如申請專利範圍第4項所述的低壓差穩壓器，其中該誤差放大器包括：一第一電晶體，其中該第一電晶體操作於一次臨界區域；一第一電阻，其中該第一電阻的一第一端直接耦接至該第一電晶體的一第一端，以及該第一電阻的一第二端直接耦接至一第一電源線；一第一電流鏡，具有一第一主電流路徑與一第一僕電流路徑，其中該第一主電流路徑的一第一端耦接至該第一電晶體的一第二端；一第二電阻，其中該第二電阻的一第一端直接耦接至該第一主電流路徑的一第二端，以及該第二電阻的一第二端直接耦接至 一第二電源線；一第三電阻，其中該第三電阻的一第一端直接耦接至該第一僕電流路徑的一第一端，以及該第三電阻的一第二端直接耦接至該第二電源線；一第二電流鏡，具有一第二主電流路徑與一第二僕電流路徑；一第四電阻，其中該第四電阻的一第一端直接耦接至該第二主電流路徑的一第一端，以及該第四電阻的一第二端直接耦接至該第一電源線；一第五電阻，其中該第五電阻的一第一端直接耦接至該第二僕電流路徑的一第一端，以及該第五電阻的一第二端直接耦接至該第一電源線；一第二電晶體，其中該第二電晶體的一第一端耦接至該第二主電流路徑的一第二端，以及該第二電晶體的一第二端耦接至該第一僕電流路徑的一第二端；以及一第三電晶體，其中該第三電晶體的一第一端耦接至該第二僕電流路徑的一第二端，該第二僕電流路徑的該第二端提供該輸出電壓給該輸出級電路，以及該第三電晶體的一第二端耦接至該第一僕電流路徑的該第二端。
  8. 如申請專利範圍第7項所述的低壓差穩壓器，其中該誤差放大器的該第一電流鏡與該誤差放大器的該第二電流鏡操作於該次臨界區域。
  9. 如申請專利範圍第7項所述的低壓差穩壓器，其中該誤差放大器的該第二電晶體的一控制端耦接至該輸出級電路以接收該低壓差電壓，以及該誤差放大器的該第三電晶體的一控制端耦接至該參考電壓產生器以接收該能隙電壓。
  10. 如申請專利範圍第4項所述的低壓差穩壓器，更包括：一啟動電路，耦接至該參考電壓產生器，被配置為啟動該參考電壓產生器。
  11. 一種低壓差穩壓器，被配置為產生一低壓差電壓，其中該低壓差穩壓器包括：一誤差放大器，設置有至少一電晶體與至少一電阻，其中該誤差放大器的該至少一電晶體操作於一次臨界區域，該誤差放大器的該至少一電阻的一第一端直接耦接至該誤差放大器的該至少一電晶體，以及該誤差放大器的該至少一電阻的一第二端直接耦接至一電源線。
TW108137532A 2019-10-17 2019-10-17 基於次臨界區域的低壓差穩壓器 TWI728510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108137532A TWI728510B (zh) 2019-10-17 2019-10-17 基於次臨界區域的低壓差穩壓器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108137532A TWI728510B (zh) 2019-10-17 2019-10-17 基於次臨界區域的低壓差穩壓器

Publications (2)

Publication Number Publication Date
TW202118201A TW202118201A (zh) 2021-05-01
TWI728510B true TWI728510B (zh) 2021-05-21

Family

ID=77020683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137532A TWI728510B (zh) 2019-10-17 2019-10-17 基於次臨界區域的低壓差穩壓器

Country Status (1)

Country Link
TW (1) TWI728510B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832873A (en) * 2007-01-29 2008-08-01 Richtek Technology Corp Power supply with high efficiency and low noise
TW200941877A (en) * 2008-03-20 2009-10-01 Raydium Semiconductor Corp Electronic device with current limit circuit
TW201606472A (zh) * 2014-08-14 2016-02-16 登豐微電子股份有限公司 低壓差線性穩壓器
WO2017164197A1 (ja) * 2016-03-25 2017-09-28 パナソニックＩｐマネジメント株式会社 レギュレータ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832873A (en) * 2007-01-29 2008-08-01 Richtek Technology Corp Power supply with high efficiency and low noise
TW200941877A (en) * 2008-03-20 2009-10-01 Raydium Semiconductor Corp Electronic device with current limit circuit
TW201606472A (zh) * 2014-08-14 2016-02-16 登豐微電子股份有限公司 低壓差線性穩壓器
WO2017164197A1 (ja) * 2016-03-25 2017-09-28 パナソニックＩｐマネジメント株式会社 レギュレータ回路

Also Published As

Publication number Publication date
TW202118201A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
JP4855841B2 (ja) 定電圧回路及びその出力電圧制御方法
TWI685732B (zh) 電壓調節器裝置
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US20180157282A1 (en) Voltage regulator
US9372489B2 (en) Voltage regulator having a temperature sensitive leakage current sink circuit
JP5279544B2 (ja) ボルテージレギュレータ
TWI631807B (zh) 電壓調節器
US7567119B2 (en) Current limiting protection circuit
KR20040030308A (ko) 전압 레귤레이터
TWI692923B (zh) 電壓基準源電路及低功耗電源系統
US20150311691A1 (en) Overcurrent protection circuit, semiconductor device and voltage regulator
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
CN108693916B (zh) 过电流保护电路以及电压调节器
US20100097047A1 (en) Series regulator circuit
TWI728510B (zh) 基於次臨界區域的低壓差穩壓器
WO2012097170A2 (en) Bandgap voltage reference circuitry
CN112783256B (zh) 基于亚阈值区域的低压差稳压器
US10915132B1 (en) Sub-threshold region based low dropout regulator
KR20090014591A (ko) 씨모스를 이용한 밴드갭 레퍼런스 발생기
JP4688581B2 (ja) 定電圧回路
CN111665897A (zh) 负温度系数的稳压源电路
US10310529B1 (en) Linear voltage regulator for low-power digital circuit of chip
JP4868868B2 (ja) 基準電圧発生回路
US9791875B1 (en) Self-referenced low-dropout regulator
US20060261882A1 (en) Bandgap generator providing low-voltage operation