CN106055007B - 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路 - Google Patents
一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路 Download PDFInfo
- Publication number
- CN106055007B CN106055007B CN201610423338.7A CN201610423338A CN106055007B CN 106055007 B CN106055007 B CN 106055007B CN 201610423338 A CN201610423338 A CN 201610423338A CN 106055007 B CN106055007 B CN 106055007B
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos tube
- control end
- electrically connected
- concatenate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路。该亚阈值CMOS基准电压源电路包括启动电路11、电流偏置电路13,箝位运放电路15、基准源核心电路17、电压源VDD、接地端GND及输出端VREF,其中,在基准源核心电路17中通过使用伪串联晶体管与电阻并联的结构,利用伪串联晶体管的负温度特性对基准电压源输出进行温度曲率补偿。即采用失调按比例缩小技术的亚阈值CMOS基准电压源电路能有效地减小运放失调电压对基准电压的影响。
Description
技术领域
本发明涉及模拟集成电路技术领域,特别涉及一种具有温度补偿的亚阈值CMOS基准电压源电路。
背景技术
如今以无线体域网(Wireless Body Area Network,简称WBAN)、能量获取技术为代表的低压低功耗应用受到了越来越多的关注。在这些应用中,需要基准源尽可能满足低电源电压,低功耗、小尺寸以及高精度的要求。传统的CMOS带隙基准源虽然精度较高,但BE结需要正向偏置,因此电源电压要在1V左右。为了满足低电源电压的应用要求,亚阈值MOS的基准源的设计得到了发展。
然而,亚阈值MOS在应用中存在以下两个比较严重的问题:
第一、温度系数较高。亚阈值MOS产生基准电压的原理与双极结型晶体管(BipolarJunction Transistor,简称BJT)类似。利用阈值电压Vth的负温度系数和两个亚阈值MOS的栅源电压之差ΔVGS的正温度系数可以获得零温度系数。但Vth高阶项的值远大于VBE的高阶项,因此亚阈值MOS的温度系数往往较高,在几十ppm/℃。所以,为了进一步降低温度系数,需要考虑高阶项的影响,进行曲率补偿。
第二、由于MOS管的失配,箝位电路存在失调。请参见图1,图1为现有技术的一种亚阈值MOS基准源的电路结构示意图。箝位电路的失调会使基准源的ΔVGS或PTAT(Proportional To Absolute Temperature)电流出现偏差。更进一步的,箝位电路的失调会被电阻的比例放大进而影响基准电压的精度。
针对失调的消除,第一种方法是增加MOS器件尺寸,但抑制失调的效果有限,且是以牺牲面积为代价。第二种方法是采用斩波技术来消除失调。然后,斩波技术虽然可以减小运放失调,从而使得基准电压的偏差降低,但斩波技术需要额外的时钟产生电路和滤波电路,增大了芯片面积和功耗。因此,如何设计一种失调抑制的基准电压源就变得及其重要。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路。
本发明从降低温度系数和抑制失调出发,提出了一种失调抑制与曲率补偿的亚阈值CMOS实现的基准电压源。该基准电压源在较低的电源电压下工作,实现了低功耗。失调抑制与曲率补偿使得基准电压源实现了高精度。
具体地,本发明一个实施例提出的一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路10,包括启动电路11、电流偏置电路13,箝位运放电路15、基准源核心电路17、电压源VDD、接地端GND及输出端VREF,其中:
所述基准源核心电路17包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十一NMOS管MN11、第十二NMOS管MN12及第十三NMOS管MN13;
其中,所述第四电阻R4与所述第十一NMOS管MN11,所述第五电阻R5、所述第十二NMOS管MN12与所述第七电阻R7,所述第六电阻R6与所述第十三NMOS管MN13分别串接后并接于所述输出端VREF与所述接地端GND之间;所述第十一NMOS管MN11的控制端电连接至所述第五电阻R5与所述第十二NMOS管MN12串接形成的节点B处;所述第十二NMOS管MN12的控制端与所述第十三NMOS管MN13的控制端均电连接至所述第六电阻R6与所述第十三NMOS管MN13串接形成的节点C处;
所述第十PMOS管MP10与所述第十一PMOS管MP11串接后并接于所述第四电阻R4的两端,且所述第十PMOS管MP10的控制端电连接至所述第十PMOS管MP10与所述第十一PMOS管MP11串接形成的节点处,所述第十一PMOS管MP11的控制端电连接至所述第四电阻R4和所述第十一NMOS管MN11串接形成的节点A处;
所述第十二PMOS管MP12与所述第十三PMOS管MP13串接后并接于所述第五电阻R5的两端,且所述第十二PMOS管MP12的控制端电连接至所述第十二PMOS管MP12与所述第十三PMOS管MP13串接形成的节点处,所述第十三PMOS管MP13的控制端电连接至所述第五电阻R5和所述第十二NMOS管MN12串接形成的节点B处;
所述第十四PMOS管MP14与所述第十五PMOS管MP15串接后并接于所述第六电阻R6的两端,且所述第十四PMOS管MP14的控制端电连接至所述第十四PMOS管MP14与所述第十五PMOS管MP15串接形成的节点处,所述第十五PMOS管MP15的控制端电连接至所述第六电阻R6和所述第十三NMOS管MN13串接形成的节点C处。
在本发明的一个实施例中,所述启动电路11包括第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第十六PMOS管Mp16、第十七PMOS管Mp17、第十八PMOS管Mp18、第十九PMOS管Mp19、第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5;
其中,所述第十六PMOS管Mp16、所述第十七PMOS管Mp17、所述第十八PMOS管Mp18及所述第十九PMOS管Mp19和所述第一NMOS管Mn1串接于所述电压源VDD和所述接地端GND之间,且所述第十六PMOS管Mp16、所述第十七PMOS管Mp17、所述第十八PMOS管Mp18和所述第十九PMOS管Mp19的控制端串接后电连接至所述接地端GND;所述第一PMOS管Mp1与所述第二PMOS管Mp2并接后与所述第二NMOS管Mn2串接于所述电压源VDD和所述接地端GND之间,所述第一PMOS管Mp1的控制端电连接至所述第二PMOS管Mp2与所述第二NMOS管Mn2串接形成的节点处,所述第二PMOS管Mp2的控制端电连接至所述第四PMOS管Mp4的控制端,所述第一NMOS管Mn1的控制端与所述第二NMOS管Mn2的控制端均电连接至所述第十九PMOS管Mp19和所述第一NMOS管Mn1串接形成的节点处;所述第三PMOS管Mp3电连接至所述电压源VDD与所述电流偏置电路13之间且其控制端电连接至所述第二PMOS管Mp2与所述第二NMOS管Mn2串接形成的节点处;所述第三NMOS管Mn3与所述第四NMOS管Mn4并接后与所述第四PMOS管Mp4串接于所述接地端GND与所述电压源VDD之间,所述第三NMOS管Mn3的控制端电连接至所述第四NMOS管Mn4与所述四PMOS管Mp4串接形成的节点处,所述第四NMOS管Mn4的控制端电连接第二节点B处;所述第五NMOS管Mn5电连接至所述箝位运放电路15与所述接地端GND之间且其控制端电连接至所述第四NMOS管Mn4与所述四PMOS管Mp4串接形成的节点处。
在本发明的一个实施例中,所述电流偏置电路13包括第五PMOS管Mp5、第六PMOS管Mp6、第六NMOS管Mn6、第七NMOS管Mp6和第一电阻R1;
其中,所述第五PMOS管Mp5、所述第六NMOS管Mn6和所述第一电阻R1,所述第六PMOS管Mp6和所述第七NMOS管Mn7分别串接后电连接至所述电压源VDD和所述接地端GND之间;所述第五PMOS管Mp5的控制端与所述第六PMOS管Mp6的控制端均电连接至所述第五PMOS管Mp5和所述第六NMOS管Mn6串接后形成的节点处且进一步电连接至所述第四PMOS管Mp4的控制端;所述第六NMOS管Mn6和所述第七NMOS管Mn7的控制端均电连接至所述第六PMOS管Mp6与所述第七NMOS管Mn7串接形成的节点处。
在本发明的一个实施例中,所述箝位运放电路15包括第二电阻R2、第一电容C1、第七PMOS管Mp7、第八PMOS管Mp8、第九PMOS管Mp9、第二电容C2、第三电阻R3、第八NMOS管Mn8、第九NMOS管Mn9和第十NMOS管Mn10;
其中,所述第七PMOS管Mp7与所述第八NMOS管Mn8、所述第八PMOS管Mp8与所述第九NMOS管Mn9分别串接后并接于所述电压源VDD和所述第十NMOS管Mn10的一端之间,且所述第十NMOS管Mn10的另一端电连接至所述接地端GND;所述第七PMOS管Mp7的控制端与所述第八PMOS管Mp8的控制端分别电连接至所述第八PMOS管Mp8与所述第九NMOS管Mn9串接后形成的节点处,所述第八NMOS管Mn8的控制端电连接第一节点A处,所述第十NMOS管Mn10的控制端电连接至所述第六PMOS管Mp6与所述第七NMOS管Mn7串接形成的节点处;所述第二电阻R2与所述第一电容C1串接后并接于所述第七PMOS管Mp7的两端;所述第九PMOS管Mp9、所述第二电容C2及所述第三电阻R3串接后电连接至所述电压源VDD和所述第九NMOS管Mn9的控制端之间,且所述第九PMOS管Mp9的控制端电连接至第七PMOS管Mp7与所述第八NMOS管Mn8串接形成的节点处;所述输出端VREF电连接至所述第九PMOS管Mp9与所述第二电容C2串接形成的节点处。
本发明实施例,通过使用伪串联晶体管Mp10和Mp11、Mp12和Mp13、Mp14和Mp15与电阻R4、R5、R6并联的结构,利用伪串联晶体管的负温度特性对基准电压源输出进行曲率补偿,在-25℃~85℃范围内,可以优化基准电压源的温度系数。该基准源采用一种失调按比例缩小技术,将运放失调搬移到对基准电压影响较小的节点,在不牺牲芯片面积与功耗的前提下,有效地抑制失调。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为现有技术的一种具有失调抑制与温度补偿的亚阈值MOS基准源电路的电路结构示意图;
图2为本发明实施例的一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路的电路结构示意图;
图3为本发明实施例的箝位运放电路存在输入失调电压VOS的传统基准电压源电路图;
图4为本发明实施例的一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路中对VREF进行蒙特卡洛分析的仿真波形图;
图5为本发明实施例的一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路输出电压在25℃时随电源电压变化的仿真波形图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图2,图2为本发明实施例的一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路的电路结构示意图。本发明的亚阈值CMOS基准电压源电路可以广泛地应用于数字、模拟、混合集成电路设计领域,如:电源管理芯片等芯片。该亚阈值CMOS基准电压源电路包括启动电路11、电流偏置电路13,箝位运放电路15、基准源核心电路17、电压源VDD、接地端GND及输出端VREF。具体地:
所述基准源核心电路17包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十一NMOS管MN11、第十二NMOS管MN12及第十三NMOS管MN13;
其中,所述第四电阻R4与所述第十一NMOS管MN11,所述第五电阻R5、所述第十二NMOS管MN12与所述第七电阻R7,所述第六电阻R6与所述第十三NMOS管MN13分别串接后并接于所述输出端VREF与所述接地端GND之间;所述第十一NMOS管MN11的控制端电连接至所述第五电阻R5与所述第十二NMOS管MN12串接形成的节点B处;所述第十二NMOS管MN12的控制端与所述第十三NMOS管MN13的控制端均电连接至所述所述第六电阻R6与所述第十三NMOS管MN13串接形成的节点C处;
所述第十PMOS管MP10与所述第十一PMOS管MP11串接后并接于所述第四电阻R4的两端,且所述第十PMOS管MP10的控制端电连接至所述第十PMOS管MP10与所述第十一PMOS管MP11串接形成的节点处,所述第十一PMOS管MP11的控制端电连接至所述第四电阻R4和所述第十一NMOS管MN11串接形成的节点A处;
所述第十二PMOS管MP12与所述第十三PMOS管MP13串接后并接于所述第五电阻R5的两端,且所述第十二PMOS管MP12的控制端电连接至所述第十二PMOS管MP12与所述第十三PMOS管MP13串接形成的节点处,所述第十三PMOS管MP13的控制端电连接至所述第五电阻R5和所述第十二NMOS管MN12串接形成的节点B处;
所述第十四PMOS管MP14与所述第十五PMOS管MP15串接后并接于所述第六电阻R6的两端,且所述第十四PMOS管MP14的控制端电连接至所述第十四PMOS管MP14与所述第十五PMOS管MP15串接形成的节点处,所述第十五PMOS管MP15的控制端电连接至所述第六电阻R6和所述第十三NMOS管MN13串接形成的节点C处。
所述启动电路11包括第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第十六PMOS管Mp16、第十七PMOS管Mp17、第十八PMOS管Mp18、第十九PMOS管Mp19、第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5;
其中,所述第十六PMOS管Mp16、所述第十七PMOS管Mp17、所述第十八PMOS管Mp18及所述第十九PMOS管Mp19和所述第一NMOS管Mn1串接于所述电压源VDD和所述接地端GND之间,且所述第十六PMOS管Mp16、所述第十七PMOS管Mp17、所述第十八PMOS管Mp18和所述第十九PMOS管Mp19的控制端串接后电连接至所述接地端GND;所述第一PMOS管Mp1与所述第二PMOS管Mp2并接后与所述第二NMOS管Mn2串接于所述电压源VDD和所述接地端GND之间,所述第一PMOS管Mp1的控制端电连接至所述第二PMOS管Mp2与所述第二NMOS管Mn2串接形成的节点处,所述第二PMOS管Mp2的控制端电连接至所述第四PMOS管Mp4的控制端,所述第一NMOS管Mn1的控制端与所述第二NMOS管Mn2的控制端均电连接至所述第十九PMOS管Mp19和所述第一NMOS管Mn1串接形成的节点处;所述第三PMOS管Mp3电连接至所述电压源VDD与所述电流偏置电路13之间且其控制端电连接至所述第二PMOS管Mp2与所述第二NMOS管Mn2串接形成的节点处;所述第三NMOS管Mn3与所述第四NMOS管Mn4并接后与所述第四PMOS管Mp4串接于所述接地端GND与所述电压源VDD之间,所述第三NMOS管Mn3的控制端电连接至所述第四NMOS管Mn4与所述四PMOS管Mp4串接形成的节点处,所述第四NMOS管Mn4的控制端电连接第二节点B;所述第五NMOS管Mn5电连接至所述箝位运放电路15与所述接地端GND之间且其控制端电连接至所述第四NMOS管Mn4与所述四PMOS管Mp4串接形成的节点处。
所述电流偏置电路13包括第五PMOS管Mp5、第六PMOS管Mp6、第六NMOS管Mn6、第七NMOS管Mp6和第一电阻R1;
其中,所述第五PMOS管Mp5、所述第六NMOS管Mn6和所述第一电阻R1,所述第六PMOS管Mp6和所述第七NMOS管Mn7分别串接后电连接至所述电压源VDD和所述接地端GND之间;所述第五PMOS管Mp5的控制端与所述第六PMOS管Mp6的控制端均电连接至所述第五PMOS管Mp5和所述第六NMOS管Mn6串接后形成的节点处且进一步电连接至所述第四PMOS管Mp4的控制端;所述第六NMOS管Mn6和所述第七NMOS管Mn7的控制端均电连接至所述第六PMOS管Mp6与所述第七NMOS管Mn7串接形成的节点处。
所述箝位运放电路15包括第二电阻R2、第一电容C1、第七PMOS管Mp7、第八PMOS管Mp8、第九PMOS管Mp9、第二电容C2、第三电阻R3、第八NMOS管Mn8、第九NMOS管Mn9和第十NMOS管Mn10;
其中,所述第七PMOS管Mp7与所述第八NMOS管Mn8、所述第八PMOS管Mp8与所述第九NMOS管Mn9分别串接后并接于所述电压源VDD和所述第十NMOS管Mn10的一端之间,且所述第十NMOS管Mn10的另一端电连接至所述接地端GND;所述第七PMOS管Mp7的控制端与所述第八PMOS管Mp8的控制端分别电连接至所述第八PMOS管Mp8与所述第九NMOS管Mn9串接后形成的节点处,所述第八NMOS管Mn8的控制端电连接第一节点A处,所述第十NMOS管Mn10的控制端电连接至所述第六PMOS管Mp6与所述第七NMOS管Mn7串接形成的节点处;所述第二电阻R2与所述第一电容C1串接后并接于所述第七PMOS管Mp7的两端;所述第九PMOS管Mp9、所述第二电容C2及所述第三电阻R3串接后电连接至所述电压源VDD和所述第九NMOS管Mn9的控制端之间,且所述第九PMOS管Mp9的控制端电连接至第七PMOS管Mp7与所述第八NMOS管Mn8串接形成的节点处;所述输出端VREF电连接至所述第九PMOS管Mp9与所述第二电容C2串接形成的节点处。
本发明实施例中,启动电路用于启动电流偏置电路与箝位运放电路;电流偏置电路用于为箝位运放电路提供偏置电流;箝位运放电路用于箝制带隙基准源核心电路中节点A与节点B的电压值;带隙基准源核心电路用于利用伪串联晶体管进行曲率补偿以及利用失调按比例缩小技术减小所述箝位运放电路的失调,并且产生基准电压。具体的有益效果包括如下:
1、采用偏置于亚阈值区MOS管代替双极型晶体管,实现了基准电压源电在低电源电压下工作并且实现了基准电压源的低功耗。
2、采用了伪串联晶体管与电阻并联的结构代替电阻,利用串联晶体管的负温度系数特性对基准电压的温度系数进行二阶曲率补偿,提高了基准电压源的精度。
3、使用了失调按比例缩小技术,抑制了箝位运放中的失调对基准电压的影响,进一步提高了基准电压源的精度。
实施例二
本实施例在上述实施例的基础上,对本发明的具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路进行详细描述。请一并参见图2、图3、图4及图5,图3为本发明实施例的箝位运放电路存在输入失调电压VOS的传统基准电压源电路图;图4为本发明实施例的一种亚阈值CMOS基准电压源中对VREF进行蒙特卡洛分析的仿真波形图;图5为本发明实施例的一种亚阈值CMOS基准电压源电路输出电压在25℃时随电源电压变化的仿真波形图。该亚阈值CMOS基准电压源电路具体包括启动电路、电流偏置电路、箝位运放电路与基准源核心电路。
进一步地,所述启动电路包括PMOS管Mp16、PMOS管MP17、PMOS管Mp18、PMOS管Mp19、PMOS管Mp1、PMOS管Mp2、PMOS管Mp3、PMOS管Mp4、NMOS管Mn1、NMOS管Mn2、NMOS管Mn3、NMOS管Mn4、NMOS管Mn5。
在所述启动电路中,Mp16、MP17、Mp18、Mp19串联在一起,即Mp16的漏极接Mp17源极,类推之;Mp16、MP17、Mp18、Mp19的源极与各自漏极相接;Mp16、Mp1、Mp2、Mp3、Mp4的源极与各自的衬底均与VDD相接;Mp16、MP17、Mp18、Mp19的栅极均接到地;Mp19的漏极与Mn1的漏极、栅极与Mn2的栅极相接;Mn1、Mn2、Mn3、Mn4、Mn5的源极与各自衬底均与地相接;Mn2的漏极,Mp1的漏极、栅极,Mp3的栅极,以及Mp2的漏极相接;Mp2的栅极与Mp4的栅极相接;Mp4的漏极,Mn3的栅极、源极,Mn4的漏极以及Mn5的栅极相接。
进一步地,所述电流偏置电路包括PMOS管Mp5、PMOS管Mp6,NMOS管Mn6、NMOS管Mn7、电阻R1。
在所述电流偏置电路中,Mp5与Mp6的源极、衬底与VDD相接;Mp5的栅极、漏极,Mp4的栅极,Mp2的栅极,以及Mn6的漏极相接;Mn6的源极与R1的一端相接;R1的另一端,Mn6的衬底,Mn7的源极、衬底与地相接;Mn6的栅极,Mn7的漏极、栅极,Mp6的漏极,以及所述启动电路中的Mp3的漏极相接。
进一步地,所述箝位运放电路包括PMOS管Mp7,PMOS管Mp8,PMOS管Mp9,NMOS管Mn8,NMOS管Mn9,NMOS管Mn10,电阻R2,电阻R3,电容C1,电容C2。
在所述箝位运放电路中,电阻R2的一端,Mp7、Mp8、Mp9的源和衬底与VDD相接;R2的另一端与C1的一端相接;C1的另一端,Mp7的漏极,Mp9的栅极,Mn8的漏极,以及所述启动电路中的Mn5的漏极相接;Mn8的源极与Mn9的源极与的Mn10漏极相接;Mn10的源极、衬底,Mn8、Mn9的衬底与地相接;Mn9的漏极与Mp8的漏极栅极相接;Mn9的栅极与R3的一端相接;R3的另一端与C2的一端相接;C2的另一端与的Mp9漏端相接。
进一步地,所述基准源核心电路包括PMOS管Mp10,PMOS管Mp11,PMOS管Mp12,PMOS管Mp13,PMOS管Mp14,PMOS管Mp15,NMOS管Mn11,NMOS管Mn12,NMOS管Mn13,电阻R4,电阻R5,电阻R6,电阻R7。在所述基准电压源核心电路中,Mp10、Mp11,Mp12、Mp13,Mp14、Mp15分别构成伪串联晶体管。
在所述基准源核心电路中,Mp10与Mp11串联后与R4并联,即Mp10的源极与R4一端相接,Mp10的漏极与的Mp11源极相接,Mp11的漏极与R4的另一端相接;Mp12与Mp13串联后与R4并联,即Mp12的源极与R5一端相接,Mp12的漏极与的Mp13源极相接,Mp13的漏极与R5的另一端相接;Mp14与Mp15串联后与R4并联,即Mp14的源极与R6一端相接,Mp14的漏极与的Mp15源极相接,Mp15的漏极与R6的另一端相接;Mp10、Mp11、Mp12、Mp13、Mp14、Mp15的源极分别和其各自衬底相接,Mp10、Mp11,Mp12、Mp13,Mp14、Mp15的栅极分别和各自漏极相接;R4的一端,Mp10的源极、衬底,R5的一端,Mp12的源极、衬底,R6一端,Mp14的源极、衬底均与基准电压源核心电路的输出VREF相接;R4的另一端与Mp11的漏极、栅极,Mn11的漏极,以及所述的箝位运放电路的Mn8的栅极相接;Mn11的源极、衬底,Mn12的衬底,R7的一端,以及的Mn13的源极衬底均相接;Mn11的栅极,Mn12的漏极,R5的一端,Mp13的漏极,以及所述箝位运放电路的的Mn9的栅极相接;Mn12的栅极与的栅极、Mn13漏极,R6的一端,Mp15的栅极、漏极相接。
下面,对于本发明的亚阈值CMOS基准电压源与未采用伪串联二极管的基准电压源进行对比。
对于未采用伪串联二极管的基准电压源(参见图1),其输出电压为:
所述等式(1)中,VgsMn11为NMOS管Mn11的栅源电压,Vt为热电压,η为亚阈值区晶体管的非理想因子常数,NMOS晶体管Mn11与Mn12与Mn13的宽长比的比值为1:N:1。实验表明所述等式(1)第一项VgsMn11具有正温度系数;所述等式(1)第二项中,电阻R5、R7的温度系数互相抵消,ξ、lnN为常数,以及Vt具有负温度系数。
进一步地,所述等式第一项VgsMn11与NMOS管Mn11的阈值电压VTH0有关,则NMOS管Mn11的栅源电压为:
所述等式(2)中,α和β为常数系数,且设置为α>0以及β<0;μ0为NMOS管Mn11在T=的T0的电子迁移率;W/L为NMOS管Mn11的宽长比;Cox为NMOS管Mn11的电位面积栅氧化层电容;k为玻尔兹曼常数;q为电子电荷;VTH0为NMOS管Mn11在T=T0的阈值电压。则NMOS管Mn11的栅源电压VgsMn11具有二阶温度系数,进一步地所述等式(1)第一项的温度系数为二阶;而所述等式(1)第二项的温度系数为一阶。本发明使用伪串联二极管后使得所述等式(1)第二项的温度系数从一阶提升为二阶,与所述等式(1)第一项的二阶温度系数匹配。
所述箝位运放电路15使所述基准源核心电路17中第一电压端VA的值与第二电压端的值VB相等。电阻R4、R5和R6有相同的电阻,NMOS晶体管Mn11与Mn12与Mn13的宽长比的比值为1:N:1。因此可以得到所述基准源核心电路17中第一电压端VA的值、第二电压端的值VB与第三电压端的值VC都相等的关系。则使用伪串联晶体管的基准电压源输出电压为:
式中,Rp为伪串联二极管的等效电阻。R5‖Rp近似为:
式中,h为普朗克常量;i和j为常数变量。由所述等式(3)、等式(2)、等式(4)联立,得:
则基准电压源输出电压对温度的偏导数为:
由所述等式(6)可得:
由所述等式(7)可知,通过调节电阻R4、R5、R6、R7的电阻值以及伪串联二极管的宽长比,可以对基准电压源进行二阶曲率补偿。
运放电路存在输入失调电压VOS的传统基准电压源电路图如图1所示。所述运放电路存在输入失调电压VOS的传统基准电压源的输出电压为:
式中,VgsMn14为NMOS管Mn14的栅源电压;N为NMOS管Mn14与NMOS管Mn15的宽长比;VOS为运放电路的输入失调电压。由所述等式(8)可知,输出电压VREF受到失调的影响为:
由等式(9)可知,失调使得VREF产生了Vos(1+R11/R9)的偏差。
使用失调按比例缩小技术的失调抑制与曲率补偿的亚阈值CMOS基准电压源电路如图2所示。所述失调抑制与曲率补偿的亚阈值CMOS基准电压源电路的输出电压受到失调的影响为:
式中,gm为NMOS管Mn11、Mn12、Mn13相同的跨导值。由所述等式(10)得:
由所述等式(9)和等式(11),设置电阻值R4=R5=R6=R9=R10=1/3R7=1/3R11,N=8。由所述等式(9),|ΔVREF|=4|ΔVOS|;由所述等式(10),|ΔVREF|=1/4|ΔVOS|。即采用失调按比例缩小技术的亚阈值CMOS基准电压源能有效地减小运放失调电压对基准电压的影响。
更进一步地,所述基准电压源的输出电压VREF可以为500mV。
请参见图3,在-25℃~85℃之间,通过使用伪串联晶体管进行曲率补偿,所述基准电压源的温度系数得到优化,所述基准电压源的温度系数可以达到8.69ppm/℃,则所述基准电压源输出电压受到温度的影响被减弱。
请参见图4,所述基准电压源通过使用伪串联晶体管与电阻并联的结构,以及失调按比例缩小技术,基准源的精度得到提高,其输出精度(标准差δ除以平均值μ)为1.386%。
请参见图5,所述基准源最低可在0.6V电源电压下工作,满足低电源电压的要求。
综上所述,本文中应用了具体个例对本发明一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
Claims (4)
1.一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路(10),包括启动电路(11)、电流偏置电路(13),箝位运放电路(15)、基准源核心电路(17)、电压源(VDD)、接地端(GND)及输出端(VREF),所述启动电路(11)、所述电流偏置电路(13),所述箝位运放电路(15)及基准源核心电路(17)依次串行连接,其特征在于:
所述基准源核心电路(17)包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十一NMOS管(MN11)、第十二NMOS管(MN12)及第十三NMOS管(MN13);
其中,所述第四电阻(R4)与所述第十一NMOS管(MN11),所述第五电阻(R5)、所述第十二NMOS管(MN12)与所述第七电阻(R7),所述第六电阻(R6)与所述第十三NMOS管(MN13)分别串接后并接于所述输出端(VREF)与所述接地端(GND)之间;所述第十一NMOS管(MN11)的控制端电连接至所述第五电阻(R5)与所述第十二NMOS管(MN12)串接形成的节点(B)处;所述第十二NMOS管(MN12)的控制端与所述第十三NMOS管(MN13)的控制端均电连接至所述第六电阻(R6)与所述第十三NMOS管(MN13)串接形成的第三节点(C)处;
所述第十PMOS管(MP10)与所述第十一PMOS管(MP11)串接后并接于所述第四电阻(R4)的两端,且所述第十PMOS管(MP10)的控制端电连接至所述第十PMOS管(MP10)与所述第十一PMOS管(MP11)串接形成的节点处,所述第十一PMOS管(MP11)的控制端电连接至所述第四电阻(R4)和所述第十一NMOS管(MN11)串接形成的第一节点(A)处;
所述第十二PMOS管(MP12)与所述第十三PMOS管(MP13)串接后并接于所述第五电阻(R5)的两端,且所述第十二PMOS管(MP12)的控制端电连接至所述第十二PMOS管(MP12)与所述第十三PMOS管(MP13)串接形成的节点处,所述第十三PMOS管(MP13)的控制端电连接至所述第五电阻(R5)和所述第十二NMOS管(MN12)串接形成的第二节点(B)处;
所述第十四PMOS管(MP14)与所述第十五PMOS管(MP15)串接后并接于所述第六电阻(R6)的两端,且所述第十四PMOS管(MP14)的控制端电连接至所述第十四PMOS管(MP14)与所述第十五PMOS管(MP15)串接形成的节点处,所述第十五PMOS管(MP15)的控制端电连接至所述第六电阻(R6)和所述第十三NMOS管(MN13)串接形成的第三节点(C)处。
2.如权利要求1所述的基准电压源电路(10),其特征在于,所述启动电路(11)包括第一PMOS管(Mp1)、第二PMOS管(Mp2)、第三PMOS管(Mp3)、第四PMOS管(Mp4)、第十六PMOS管(Mp16)、第十七PMOS管(Mp17)、第十八PMOS管(Mp18)、第十九PMOS管(Mp19)、第一NMOS管(Mn1)、第二NMOS管(Mn2)、第三NMOS管(Mn3)、第四NMOS管(Mn4)、第五NMOS管(Mn5);
其中,所述第十六PMOS管(Mp16)、所述第十七PMOS管(Mp17)、所述第十八PMOS管(Mp18)及所述第十九PMOS管(Mp19)和所述第一NMOS管(Mn1)串接于所述电压源(VDD)和所述接地端(GND)之间,且所述第十六PMOS管(Mp16)、所述第十七PMOS管(Mp17)、所述第十八PMOS管(Mp18)和所述第十九PMOS管(Mp19)的控制端串接后电连接至所述接地端(GND);所述第一PMOS管(Mp1)与所述第二PMOS管(Mp2)并接后与所述第二NMOS管(Mn2)串接于所述电压源(VDD)和所述接地端(GND)之间,所述第一PMOS管(Mp1)的控制端电连接至所述第二PMOS管(Mp2)与所述第二NMOS管(Mn2)串接形成的节点处,所述第二PMOS管(Mp2)的控制端电连接至所述第四PMOS管(Mp4)的控制端,所述第一NMOS管(Mn1)的控制端与所述第二NMOS管(Mn2)的控制端均电连接至所述第十九PMOS管(Mp19)和所述第一NMOS管(Mn1)串接形成的节点处;所述第三PMOS管(Mp3)电连接至所述电压源(VDD)与所述电流偏置电路(13)之间且其控制端电连接至所述第二PMOS管(Mp2)与所述第二NMOS管(Mn2)串接形成的节点处;所述第三NMOS管(Mn3)与所述第四NMOS管(Mn4)并接后与所述第四PMOS管(Mp4)串接于所述接地端(GND)与所述电压源(VDD)之间,所述第三NMOS管(Mn3)的控制端电连接至所述第四NMOS管(Mn4)与所述四PMOS管(Mp4)串接形成的节点处,所述第四NMOS管(Mn4)的控制端电连接第二节点(B)处;所述第五NMOS管(Mn5)电连接至所述箝位运放电路(15)与所述接地端(GND)之间且其控制端电连接至所述第四NMOS管(Mn4)与所述第四PMOS管(Mp4)串接形成的节点处。
3.如权利要求2所述的基准电压源电路(10),其特征在于,所述电流偏置电路(13)包括第五PMOS管(Mp5)、第六PMOS管(Mp6)、第六NMOS管(Mn6)、第七NMOS管(Mp6)和第一电阻(R1);
其中,所述第五PMOS管(Mp5)、所述第六NMOS管(Mn6)和所述第一电阻(R1),所述第六PMOS管(Mp6)和所述第七NMOS管(Mn7)分别串接后电连接至所述电压源(VDD)和所述接地端(GND)之间;所述第五PMOS管(Mp5)的控制端与所述第六PMOS管(Mp6)的控制端均电连接至所述第五PMOS管(Mp5)和所述第六NMOS管(Mn6)串接后形成的节点处且进一步电连接至所述第四PMOS管(Mp4)的控制端;所述第六NMOS管(Mn6)和所述第七NMOS管(Mn7)的控制端均电连接至所述第六PMOS管(Mp6)与所述第七NMOS管(Mn7)串接形成的节点处。
4.如权利要求3所述的基准电压源电路(10),其特征在于,所述箝位运放电路(15)包括第二电阻(R2)、第一电容(C1)、第七PMOS管(Mp7)、第八PMOS管(Mp8)、第九PMOS管(Mp9)、第二电容(C2)、第三电阻(R3)、第八NMOS管(Mn8)、第九NMOS管(Mn9)和第十NMOS管(Mn10);
其中,所述第七PMOS管(Mp7)与所述第八NMOS管(Mn8)、所述第八PMOS管(Mp8)与所述第九NMOS管(Mn9)分别串接后并接于所述电压源(VDD)和所述第十NMOS管(Mn10)的一端之间,且所述第十NMOS管(Mn10)的另一端电连接至所述接地端(GND);所述第七PMOS管(Mp7)的控制端与所述第八PMOS管(Mp8)的控制端分别电连接至所述第八PMOS管(Mp8)与所述第九NMOS管(Mn9)串接后形成的节点处,所述第八NMOS管(Mn8)的控制端电连接第一节点(A)处,所述第十NMOS管(Mn10)的控制端电连接至所述第六PMOS管(Mp6)与所述第七NMOS管(Mn7)串接形成的节点处;所述第二电阻(R2)与所述第一电容(C1)串接后并接于所述第七PMOS管(Mp7)的两端;所述第九PMOS管(Mp9)、所述第二电容(C2)及所述第三电阻(R3)串接后电连接至所述电压源(VDD)和所述第九NMOS管(Mn9)的控制端之间,且所述第九PMOS管(Mp9)的控制端电连接至第七PMOS管(Mp7)与所述第八NMOS管(Mn8)串接形成的节点处;所述输出端(VREF)电连接至所述第九PMOS管(Mp9)与所述第二电容(C2)串接形成的节点处。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610423338.7A CN106055007B (zh) | 2016-06-15 | 2016-06-15 | 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610423338.7A CN106055007B (zh) | 2016-06-15 | 2016-06-15 | 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106055007A CN106055007A (zh) | 2016-10-26 |
CN106055007B true CN106055007B (zh) | 2017-08-25 |
Family
ID=57168992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610423338.7A Active CN106055007B (zh) | 2016-06-15 | 2016-06-15 | 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106055007B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107704014A (zh) * | 2017-11-10 | 2018-02-16 | 马彪 | 高精度带隙基准曲率补偿方法及高精度带隙基准电路 |
CN109710013B (zh) * | 2018-11-22 | 2020-02-18 | 西安电子科技大学 | 一种具有失调抑制和负载增强的稳压电路 |
CN112783256B (zh) * | 2019-11-08 | 2022-06-24 | 奇景光电股份有限公司 | 基于亚阈值区域的低压差稳压器 |
WO2021248267A1 (zh) * | 2020-06-08 | 2021-12-16 | 深圳技术大学 | 一种高电源纹波抑制的电压基准电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919753B2 (en) * | 2003-08-25 | 2005-07-19 | Texas Instruments Incorporated | Temperature independent CMOS reference voltage circuit for low-voltage applications |
CN201429808Y (zh) * | 2009-07-07 | 2010-03-24 | 东南大学 | Cmos亚阈高阶温度补偿带隙基准电路 |
CN102096436B (zh) * | 2011-03-15 | 2013-10-16 | 清华大学 | 采用mos器件实现的低压低功耗带隙基准电压源 |
CN102411391B (zh) * | 2011-05-11 | 2013-08-28 | 东南大学 | 一种cmos分段高阶温度补偿的亚阈值基准电压源 |
CN102354245B (zh) * | 2011-08-05 | 2013-06-12 | 电子科技大学 | 一种带隙电压基准源 |
CN104111682B (zh) * | 2014-05-05 | 2016-02-03 | 西安电子科技大学 | 低功耗、低温度系数基准源电路 |
CN104035471B (zh) * | 2014-06-27 | 2015-07-08 | 东南大学 | 一种具有亚阈值电流补偿的电流模带隙基准电压源 |
CN104977969B (zh) * | 2015-06-30 | 2016-09-14 | 重庆邮电大学 | 一种高电源抑制比高阶曲率补偿的带隙基准参考电路 |
-
2016
- 2016-06-15 CN CN201610423338.7A patent/CN106055007B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106055007A (zh) | 2016-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106055007B (zh) | 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路 | |
CN101963819B (zh) | 基准电压电路和电子设备 | |
CN101930248B (zh) | 可调负电压基准电路 | |
CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
CN101557215B (zh) | 一种电压比较器 | |
CN202083976U (zh) | 一种高精度cmos带隙基准电路 | |
CN103092253A (zh) | 参考电压产生电路 | |
CN103941792B (zh) | 带隙电压基准电路 | |
CN105242734A (zh) | 一种无外置电容的大功率ldo电路 | |
CN109471486A (zh) | 一种降低失调影响的低噪声带隙基准电路 | |
CN104779793B (zh) | 一种用于buck变换器的导通时间产生电路 | |
CN101995898A (zh) | 一种高阶温度补偿电流基准源 | |
CN112987836A (zh) | 一种高性能的带隙基准电路 | |
CN102129264A (zh) | 一种完全兼容标准cmos工艺的低温度系数电流源 | |
CN104216455A (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN108052151A (zh) | 一种无嵌位运放的带隙基准电压源 | |
CN104881071A (zh) | 低功耗基准电压源 | |
CN102809979B (zh) | 一种三阶补偿带隙基准电压源 | |
CN105867499B (zh) | 一种实现基准电压源低压高精度的电路及方法 | |
CN110752834A (zh) | 一种双电流偏置的cmos伪电阻 | |
CN104216458B (zh) | 一种温度曲率互补基准源 | |
CN107565928B (zh) | 一种高倍增系数的电容倍增器 | |
CN110083193A (zh) | 带隙基准电压产生电路 | |
CN105739596B (zh) | 一种应用二次正温度系数补偿的高精度基准电压源电路 | |
CN107422777A (zh) | Ptat电流源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |