CN104779793B - 一种用于buck变换器的导通时间产生电路 - Google Patents

Abstract

本发明属于电子技术领域，特别涉及一种用于BULK变换器的导通时间产生电路。本发明电路包括分压模块、电压钳位模块、电流产生与充电模块和计时器模块；所述分压模块的输入端接外部输入电压，其输出端接电压钳位模块的输入端；所述电压钳位模块的输出端接电流产生与充电模块的输入端；所述电流产生于充电模块的输出端接计时器模块的输入端。本发明的有益效果为，可消除片内电阻温度系数对导通时间的影响，使得变换器的导通时间仅由外挂大电阻及电源电压决定，不受温度的影响可消除片内电阻温度系数对导通时间的影响，使得变换器的导通时间仅由外挂大电阻及电源电压决定，不受温度的影响。本发明尤其适用于BULK变换器。

Description

一种用于BUCK变换器的导通时间产生电路

技术领域

本发明属于电子技术领域，特别涉及一种用于自适应导通时间(AdaptiveConstant On-Time，ACOT)控制模式BUCK变换器的导通时间产生电路。

背景技术

恒定导通时间(Constant On-Time，COT)控制模式在BUCK变换器中有着广泛的应用，因其具有瞬态响应比较快的优点。但由于定时器产生的导通时间恒定，使得开关频率受输入电压影响较大。而ACOT控制模式BUCK变换器定时器电路产生与输入电压成反比的导通时间，使得开关频率与输入电压无关，使得频率更加稳定。

传统的ACOT控制模式BUCK变换器为了实现定时器时间与输入电压成反比的功能，通常需要产生与BUCK变换器输入电压成正比的电流对电容进行充电。该充电电流产生的基本原理，是采样输入电压，再通过电压转电流的结构产生电流。用于产生充电电流的电路结构决定着充电时间的大小，该结构中电阻的大小往往对充电时间精度影响最直接。而电阻的大小会随着温度的变化而变化，因此电阻的温漂无疑会影响BUCK变换器最后的频率精度。

发明内容

本发明的目的，就是针对上述传统BUCK变换器中存在的问题，提出一种用于BUCK变换器的导通时间产生电路。

本发明的技术方案：一种用于BUCK变换器的导通时间产生电路，如图1所示，包括分压模块、电压钳位模块、电流产生与充电模块和计时器模块；所述分压模块的输入端接外部输入电压，其输出端接电压钳位模块的输入端；所述电压钳位模块的输出端接电流产生与充电模块的输入端；所述电流产生与充电模块的输出端接计时器模块的输入端；其中，

所述分压模块由第一电阻R1、第二电阻R2和第五电阻R_TON构成；所述外部输入电压依次通过第五电阻R_TON、第一电阻R1和第二电阻R2后接地GND；所述第一电阻R1和第二电阻R2的连接点为分压模块的输出端；

所述电压钳位模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一三极管Q1、第二三极管Q2、第一电流源I_OP和第三电阻R3构成；所述分压模块的输出端通过第三电阻R3后接第一三极管Q1的基极；第一三极管Q1的发射极接第二PMOS管MP2的漏极，其集电极接第三NMOS管MN3的源极；第二PMOS管的源极接电源VCC，其栅极接第一PMOS管MP1的栅极，其漏极接第一三极管Q1的发射极和第二三极管Q2的发射极；第一PMOS管MP1的源极接电源VCC，其栅极与漏极互连，其漏极接第二NMOS管MN2的漏极；第二NMOS管MN2的源极接地GND；第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5、第六NMOS管MN6的栅极互连；第一NMOS管MN1的漏极与栅极互连，其漏极通过第一电流源I_OP接电源VCC，其源极接地；第五NMOS管MN5的漏极接第一三极管Q1集电极与第三NMOS管MN3源极的连接点，其源极接地GND；第三NMOS管MN3的栅极接第四NMOS管MN4的栅极，其漏极接第三PMOS管MP3的漏极；第三PMOS管MP3的漏极与栅极互连，其源极接电源VCC，其栅极接第四PMOS管MP4的栅极；第四PMOS管MP4的源极接电源VCC，其漏极接第四NMOS管MN4的漏极；第四NMOS管MN4的源极接第六NMOS管MN6的漏极，其连接点接第二三极管Q2的集电极；第六NMOS管MN6的源极接地GND；

所述电流产生与充电模块由第五PMOS管MP5、第六PMOS管MP6、第七NMOS管MN7、第四电阻R4、开关S1和电容C构成；所述第四PMOS管MP4漏极与第四NMOS管MN4漏极的连接点接第七NMOS管MN7的栅极；第七NMOS管MN7的漏极接第五PMOS管MP5的漏极，其源极接第二三极管Q2的基极，其源极与第二三极管Q2基极的连接点通过第四电阻R4后接地GND；第五PMOS管MP5的源极接电源VCC，其栅极接第六PMOS管MP6的栅极，其漏极与栅极互连；第六PMOS管MP6的源极接电源VCC，其漏极分别通过开关S1和电容C接地GND；

所述计时器模块由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第二电流源I_EA构成；所述第一PMOS管MP7的栅极接第六PMOS管MP6的漏极，其源极通过第二电流源I_EA接电源VCC，其漏极接第八NMOS管MN8的漏极和第十一NMOS管MN11的栅极；第八NMOS管MN8的漏极与栅极互连，其源极接地GND，其栅极接第十一NMOS管MN11的栅极；第八PMOS管MP8的源极通过第二电流源I_EA接电源VCC，其栅极接外部基准电压Vref，其漏极接第九NMOS管MN9的漏极；第九NMOS管MN9的漏极与栅极互连，其栅极接第十NMOS管MN10的栅极，其源极接地GND；第十NMOS管MN10的漏极接第九PMOS管MP9的漏极，其源极接地GND；第九PMOS管MP9的源极接电源VCC，其栅极接第十PMOS管MP10的栅极，其漏极与栅极互连；第十PMOS管MP10的源极接电源VCC，其漏极接第十一NMOS管MN11的漏极；第十一NMOS管MN11的源极接地GND；第十PMOS管漏极与第十一NMOS管MN11漏极的连接点为电路的输出端。

本发明的有益效果为，可消除片内电阻温度系数对导通时间的影响，使得变换器的导通时间仅由外挂大电阻及电源电压决定，不受温度的影响。

附图说明

图1为本发明的用于BUCK变换器的导通时间产生电路的原理示意图；

图2为本发明电路的逻辑结构示意图。

具体实施方式

下面结合附图对本发明进行详细的描述

本发明提出一种用于BUCK变换器的能消除电阻温度系数变化从而使开关频率稳定的导通时间产生电路，可以很好的实现导通时间与输入电压成反比。

如图1所示，本发明的电路包括分压模块、电压钳位模块、电流产生与充电模块和计时器模块；所述分压模块的输入端接外部输入电压，其输出端接电压钳位模块的输入端；所述电压钳位模块的输出端接电流产生与充电模块的输入端；所述电流产生于充电模块的输出端接计时器模块的输入端；其中，

所述分压模块由第一电阻R1、第二电阻R2和第五电阻R_TON构成；所述外部输入电压依次通过第五电阻R_TON、第一电阻R1和第二电阻R2后接地GND；所述第一电阻R1和第二电阻R2的连接点为分压模块的输出端；

所述电压钳位模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一三极管Q1、第二三极管Q2、第一电流源I_OP和第三电阻R3构成；所述分压模块的输出端通过第三电阻R3后接第一三极管Q1的基极；第一三极管Q1的发射极接第二PMOS管MP2的漏极，其集电极接第三NMOS管MN3的源极；第二PMOS管的源极接电源VCC，其栅极接第一PMOS管MP1的栅极，其漏极接第一三极管Q1的发射极和第二三极管Q2的发射极；第一PMOS管MP1的源极接电源VCC，其栅极与漏极互连，其漏极接第二NMOS管MN2的漏极；第二NMOS管MN2的源极接地GND；第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5、第六NMOS管MN6的栅极互连；第一NMOS管MN1的漏极与栅极互连，其漏极通过第一电流源I_OP接电源VCC，其源极接地；第五NMOS管MN5的漏极接第一三极管Q1集电极与第三NMOS管MN3源极的连接点，其源极接地GND；第三NMOS管MN3的栅极接第四NMOS管MN4的栅极，其漏极接第三PMOS管MP3的漏极；第三PMOS管MP3的漏极与栅极互连，其源极接电源VCC，其栅极接第四PMOS管MP4的栅极；第四PMOS管MP4的源极接电源VCC，其漏极接第四NMOS管MN4的漏极；第四NMOS管MN4的源极接第六NMOS管MN6的漏极，其连接点接第二三极管Q2的集电极；第六NMOS管MN6的源极接地GND；

所述电流产生与充电模块由第五PMOS管MP5、第六PMOS管MP6、第七NMOS管MN7、第四电阻R4、开关S1和电容C构成；所述第四PMOS管MP4漏极与第四NMOS管MN4漏极的连接点接第七NMOS管MN7的栅极；第七NMOS管MN7的漏极接第五PMOS管MP5的漏极，其源极接第二三极管Q2的基极，其源极与第二三极管Q2基极的连接点通过第四电阻R4后接地GND；第五PMOS管MP5的源极接电源VCC，其栅极接第六PMOS管MP6的栅极，其漏极与栅极互连；第六PMOS管MP6的源极接电源VCC，其漏极分别通过开关S1和电容C接地GND；

所述计时器模块由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第二电流源I_EA构成；所述第一PMOS管MP7的栅极接第六PMOS管MP6的漏极，其源极通过第二电流源I_EA接电源VCC，其漏极接第八NMOS管MN8的漏极和第十一NMOS管MN11的栅极；第八NMOS管MN8的漏极与栅极互连，其源极接地GND，其栅极接第十一NMOS管MN11的栅极；第八PMOS管MP8的源极通过第二电流源I_EA接电源VCC，其栅极接外部基准电压Vref，其漏极接第九NMOS管MN9的漏极；第九NMOS管MN9的漏极与栅极互连，其栅极接第十NMOS管MN10的栅极，其源极接地GND；第十NMOS管MN10的漏极接第九PMOS管MP9的漏极，其源极接地GND；第九PMOS管MP9的源极接电源VCC，其栅极接第十PMOS管MP10的栅极，其漏极与栅极互连；第十PMOS管MP10的源极接电源VCC，其漏极接第十一NMOS管MN11的漏极；第十一NMOS管MN11的源极接地GND；第十PMOS管漏极与第十一NMOS管MN11漏极的连接点为电路的输出端。

本发明的工作原理为：

如图2所示，为本发明电路的逻辑结构，电压钳位模块等效为运算放大器，计时器模块等效为比较器。在本发明的电路中，外部输入电压VIN通过第四电阻R_TON、第一电阻R1、第二电阻R2进行分压，产生一个与VIN成正比的电压V1。运算放大器把电压V1钳位到电压V2，V2电压在第四电阻R4上产生与VIN成正比的电流I1，电流I1经过PMOS电流镜进行镜像，镜像的电流I2对其下面的电容C进行充电，电压V3开始上升，当电压V3上升至基准电压Vref的时候，比较器输出翻转。从电容开始充电至比较器输出翻转的这段时间即为导通时间。

具体为：

外部输入电压VIN通过电阻分压，得到电压V1：

运算放大器把电压V1钳位到电压V2，则有：

V2电压在电阻R4上产生电流I1：

电流镜的镜像比例为n:1，则有：

R1、R2、R3、R4为片内低阻poly电阻，R_TON为外挂的具有低温度系数的大电阻，实际工作情况下有：

R_TON＞＞R₁+R₂

则有：

R2、R4为同种类型的低值poly电阻，令R₂/nR₄＝K₁，则有：

可得电路产生的充电电流与输入电压VIN成正比，与外挂大电阻R_TON成反比，由于外挂大电阻R_TON温度系数低可忽略不计，R2、R4为同种类型低阻poly电阻，两者大小相除得到一个与电阻大小无关的系数，则可完全消除温度系数对充电电流I2的影响。因此最终的自适应导通时间T_ON的大小也不会受片内电阻温度系数的影响。

由经典电容充电公式I·T＝C·V有：

I·T_ON＝C·V_ref

则有：

当电容C、基准电压Vref、电阻系数K1都为确定值，令C·V_ref/K₁＝K₂，则：

于是可得，最终得到的自适应导通时间TON只与VIN和外挂大电阻R_TON有关，与VIN大小成反比，与外挂大电阻R_TON成正比；开关频率F_SW只与V_OUT和外挂大电阻R_TON有关，与V_OUT大小成正比，与外挂大电阻R_TON成反比，与计时器电路内电阻的具体大小无关，消除了电阻温度系数对自适应导通时间TON以及开关频率F_SW的影响。

综上所述，本发明提出的自适应导通时间产生电路可以解决ACOT控制模式BUCK变换器开关频率受电阻温度系数的影响，使得开关频率稳定性得到了提高。

Claims (1)

1.一种用于BUCK变换器的导通时间产生电路，包括分压模块、电压钳位模块、电流产生与充电模块和计时器模块；所述分压模块的输入端接外部输入电压，其输出端接电压钳位模块的输入端；所述电压钳位模块的输出端接电流产生与充电模块的输入端；所述电流产生与充电模块的输出端接计时器模块的输入端；其中，

所述分压模块由第一电阻R1、第二电阻R2和第五电阻R_TON构成；所述外部输入电压依次通过第五电阻R_TON、第一电阻R1和第二电阻R2后接地GND；所述第一电阻R1和第二电阻R2的连接点为分压模块的输出端；

所述电压钳位模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一三极管Q1、第二三极管Q2、第一电流源I_OP和第三电阻R3构成；所述分压模块的输出端通过第三电阻R3后接第一三极管Q1的基极；第一三极管Q1的发射极接第二PMOS管MP2的漏极，其集电极接第三NMOS管MN3的源极；第二PMOS管的源极接电源VCC，其栅极接第一PMOS管MP1的栅极，其漏极接第一三极管Q1的发射极和第二三极管Q2的发射极；第一PMOS管MP1的源极接电源VCC，其栅极与漏极互连，其漏极接第二NMOS管MN2的漏极；第二NMOS管MN2的源极接地GND；第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5、第六NMOS管MN6的栅极互连；第一NMOS管MN1的漏极与栅极互连，其漏极通过第一电流源I_OP接电源VCC，其源极接地；第五NMOS管MN5的漏极接第一三极管Q1集电极与第三NMOS管MN3源极的连接点，其源极接地GND；第三NMOS管MN3的栅极接第四NMOS管MN4的栅极，其漏极接第三PMOS管MP3的漏极；第三PMOS管MP3的漏极与栅极互连，其源极接电源VCC，其栅极接第四PMOS管MP4的栅极；第四PMOS管MP4的源极接电源VCC，其漏极接第四NMOS管MN4的漏极；第四NMOS管MN4的源极接第六NMOS管MN6的漏极，其连接点接第二三极管Q2的集电极；第六NMOS管MN6的源极接地GND；

所述电流产生与充电模块由第五PMOS管MP5、第六PMOS管MP6、第七NMOS管MN7、第四电阻R4、开关S1和电容C构成；所述第四PMOS管MP4漏极与第四NMOS管MN4漏极的连接点接第七NMOS管MN7的栅极；第七NMOS管MN7的漏极接第五PMOS管MP5的漏极，其源极接第二三极管Q2的基极，其源极与第二三极管Q2基极的连接点通过第四电阻R4后接地GND；第五PMOS管MP5的源极接电源VCC，其栅极接第六PMOS管MP6的栅极，其漏极与栅极互连；第六PMOS管MP6的源极接电源VCC，其漏极分别通过开关S1和电容C接地GND；

所述计时器模块由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第二电流源I_EA构成；所述第一PMOS管MP7的栅极接第六PMOS管MP6的漏极，其源极通过第二电流源I_EA接电源VCC，其漏极接第八NMOS管MN8的漏极和第十一NMOS管MN11的栅极；第八NMOS管MN8的漏极与栅极互连，其源极接地GND，其栅极接第十一NMOS管MN11的栅极；第八PMOS管MP8的源极通过第二电流源I_EA接电源VCC，其栅极接外部基准电压Vref，其漏极接第九NMOS管MN9的漏极；第九NMOS管MN9的漏极与栅极互连，其栅极接第十NMOS管MN10的栅极，其源极接地GND；第十NMOS管MN10的漏极接第九PMOS管MP9的漏极，其源极接地GND；第九PMOS管MP9的源极接电源VCC，其栅极接第十PMOS管MP10的栅极，其漏极与栅极互连；第十PMOS管MP10的源极接电源VCC，其漏极接第十一NMOS管MN11的漏极；第十一NMOS管MN11的源极接地GND；第十PMOS管漏极与第十一NMOS管MN11漏极的连接点为电路的输出端。