CN205666811U - 一种比较器型上电复位电路 - Google Patents
一种比较器型上电复位电路 Download PDFInfo
- Publication number
- CN205666811U CN205666811U CN201620556194.8U CN201620556194U CN205666811U CN 205666811 U CN205666811 U CN 205666811U CN 201620556194 U CN201620556194 U CN 201620556194U CN 205666811 U CN205666811 U CN 205666811U
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- pmos
- grid
- circuit
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型公开一种比较器型上电复位电路,其包括顺次电性连接的启动电路、基准电压源电路和比较器电路。该电路采用基准电压源电路产生一个与电源电压无关的恒定参考电压和一个与电源电压差值恒定的对比电压,并将产生两个电压通过比较器电路的比较器比较,稳定输出上电复位电压信号,实现上电复位功能。该电路不需要采用电容来实现,可避免在二次电源开关(即系统掉电)时容易因电容来不及放电,使得上电复位POR失效,造成系统异常,信号输出不稳定。
Description
技术领域
本实用新型涉及电子电路的制作技术领域,特别涉及一种无需电容的比较器型上电复位电路。
背景技术
通常情况下,电路系统在上电初期,电源电压还未达到稳定的预期状态时,许多电路元器件(例如,半导体器件等)以及电路节点的电压和逻辑状态是不稳定的。为了使电路系统在每次上电后都能从设计者所期望的状态开始操作,可以利用上电复位(PowerOnReset,简称为POR)电路在电源稳定后的一段时间内,该复位信号可强制电路系统处在设计者所期望的初始状态,待复位信号的有效期结束后,电路系统再从所期望的初始状态开始运行。即,它可以对电路系统中的其它模块进行复位操作,从而消除上电初始时电路模块的不稳定态。
传统的上电复位电路一般采用电容来实现,该电路在二次电源开关(即系统掉电)时容易因电容来不及放电,使得上电复位POR失效,造成系统异常,信号输出不稳定。
实用新型内容
因此,针对上述的问题,本实用新型提出一种无需电容的比较器型上电复位电路,该电路采用基准电压源电路产生一个与电源电压无关的恒定参考电压和一个与电源电压差值恒定的对比电压,并将产生两个电压通过比较器电路的比较器比较,稳定输出上电复位电压信号,实现上电复位功能。该电路不需要采用电容来实现,可避免在二次电源开关(即系统掉电)时容易因电容来不及放电,使得上电复位POR失效,造成系统异常,信号输出不稳定。
为了解决上述技术问题,本实用新型所采用的技术方案如下:
一种比较器型上电复位电路,包括顺次电性连接的启动电路、基准电压源电路和比较器电路;其中,所述启动电路包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、NMOS管MN1、NMOS管MN2及NMOS管MN3;所述PMOS管MP1的源极接电源电压,所述PMOS管MP1的栅极与PMOS管MP2的栅极及PMOS管MP3的栅极连接,并接地,PMOS管MP1的漏极连接PMOS管MP2的源极,PMOS管MP2的漏极连接PMOS管MP3的源极,PMOS管MP3的漏极与NMOS管MN3的栅极及NMOS管MN1的漏极连接,NMOS管MN1的源极接地,NMOS管MN1的栅极与NMOS管MN2的栅极和漏极连接,NMOS管MN2的源极接地,NMOS管MN2的漏极与NMOS管栅极MN2的栅极、NMOS管MN1的栅极及PMOS管MP4的漏极连接,PMOS管MP4的源极接电源电压,PMOS管MP4的栅极与NMOS管MN3的漏极及基准电压源电路连接,NMOS管MN3的源极连接基准电压源电路。
作为一个优选的方案,所述基准电压源电路包括PMOS管MP5、PMOS管MP6、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7及电阻R1;所述PMOS管MP5的源极接电源电压,PMOS管MP6的源极接电源电压,PMOS管MP5的栅极和漏极连接,并与PMOS管MP6的栅极、PMOS管MP4的栅极、NMOS管MN3的漏极、NMOS管MN4的漏极及比较器电路连接,NMOS管MN4的栅极与NMOS管MN5的栅极、NMOS管MN5的漏极及PMOS管MP6的漏极连接,NMOS管MN4的源极与NMOS管MN6的漏极连接,NMOS管MN6的栅极与NMOS管MN7的栅极、NMOS管MN7的漏极、NMOS管MN5的源极及比较器电路连接,NMOS管MN7的源极接地,NMOS管MN6的源极与NMOS管MN3的源极及电阻R1的一端连接,电阻R1的另一端接地。
作为一个进一步优选的方案,所述比较器电路包括一比较器,该比较器的正输入端VP与PMOS管MP5的栅极和漏极、PMOS管MP6的栅极、PMOS管MP4的栅极、NMOS管MN3的漏极及NMOS管MN4的漏极连接,比较器的负输入端VN与NMOS管MN6的栅极、NMOS管MN7的栅极、NMOS管MN7的漏极及NMOS管MN5的源极连接,比较器的输出端输出上电复位信号。
为了获得一个与电源电压无关的恒定参考电压和一个与电源电压差值恒定的对比电压,用于作为比较器电路中比较器的两个输入电压,作为一个具体方案,所述PMOS管MP5和PMOS管MP6的宽长比相等,NMOS管MN4的宽长比是NMOS管MN5的宽长比的K倍,NMOS管MN6的宽长比是NMOS管MN7的宽长比的K倍,其中K为大于1的正整数,设定PMOS管MPn的宽长比为(W/L)MPn(例如PMOS管MP5的宽长比为(W/L)MP5),NMOS管MNn的宽长比为(W/L)MNn,其中n为自然数,则有:
(W/L)MP5=(W/L)MP6;
(W/L)MN6=K*(W/L)MN7。
本实用新型采用上述方案,与现有技术相比,具有如下有益效果:
1、本实用新型采用的基准电压源电路通过合理设计晶体管(NMOS和PMOS)尺寸,获得一个与电源电压无关的恒定参考电压和一个与电源电压差值恒定的对比电压,并利用比较器电路中的比较器比较,稳定输出上电复位电压信号,实现上电复位功能;
2、本实用新型所述的电路不需要采用电容来实现,可避免在二次电源开关(即系统掉电)时容易因电容来不及放电,使得上电复位POR失效,造成系统异常,信号输出不稳定;
3、本实用新型所采用的技术方案简单,成本低廉,易于大规模应用,具有很好的实用性。
附图说明
图1为本实用新型一种无需电容的比较器型上电复位电路原理结构示意图。
具体实施方式
现结合附图和具体实施方式对本实用新型进一步说明。
参见图1,本实用新型设计一种无需电容的比较器型上电复位电路,其包括启动电路100、基准电压源电路200以及比较器电路300;启动电路100、基准电压源电路200及比较器电路300依次电性连接。
作为一个具体的实例,参见图1,其中的启动电路100包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、NMOS管MN1、NMOS管MN2及NMOS管MN3;PMOS管MP1的源极接电源电压,PMOS管MP1的栅极与PMOS管MP2的栅极及PMOS管MP3的栅极连接,并接地,PMOS管MP1的漏极连接PMOS管MP2的源极,PMOS管MP2的漏极连接PMOS管MP3的源极,PMOS管MP3的漏极与NMOS管MN3的栅极及NMOS管MN1的漏极连接,节点为a,NMOS管MN1的源极接地,NMOS管MN1的栅极与NMOS管MN2的栅极和漏极连接,NMOS管MN2的源极接地,NMOS管MN2的漏极与NMOS管栅极MN2的栅极、NMOS管MN1的栅极及PMOS管MP4的漏极连接,PMOS管MP4的源极接电源电压,PMOS管MP4的栅极与NMOS管MN3的漏极及基准电压源电路200连接,节点为c,NMOS管MN3的源极连接基准电压源电路200。
基准电压源电路200包括PMOS管MP5、PMOS管MP6、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7及电阻R1;PMOS管MP5的源极接电源电压,PMOS管MP6的源极接电源电压,PMOS管MP5的栅极和漏极连接,并与PMOS管MP6的栅极、PMOS管MP4的栅极、NMOS管MN3的漏极、NMOS管MN4的漏极及比较器电路300连接,NMOS管MN4的栅极与NMOS管MN5的栅极、NMOS管MN5的漏极及PMOS管MP6的漏极连接,NMOS管MN4的源极与NMOS管MN6的漏极连接,NMOS管MN6的栅极与NMOS管MN7的栅极、NMOS管MN7的漏极、NMOS管MN5的源极及比较器电路300连接,NMOS管MN7的源极接地,NMOS管MN6的源极与NMOS管MN3的源极及电阻R1的一端连接,节点为b,电阻R1的另一端接地。
比较器电路300由一比较器构成,比较器的正输入端VP与PMOS管MP5的栅极和漏极、PMOS管MP6的栅极、PMOS管MP4的栅极、NMOS管MN3的漏极及NMOS管MN4的漏极连接,比较器的负输入端VN与NMOS管MN6的栅极、NMOS管MN7的栅极、NMOS管MN7的漏极及NMOS管MN5的源极连接,比较器的输出端输出上电复位信号。
为了获得一个与电源电压无关的恒定参考电压和一个与电源电压差值恒定的对比电压,用于作为比较器电路300中比较器的两个输入电压,其中,PMOS管MP5和PMOS管MP6的宽长比相等,NMOS管MN4的宽长比是NMOS管MN5的宽长比的K倍,NMOS管MN6的宽长比是NMOS管MN7的宽长比的K倍,其中K为大于1的正整数,设定PMOS管MPn的宽长比为(W/L)MPn,NMOS管MNn的宽长比为(W/L)MNn,其中n为自然数;则有:
(W/L)MP5=(W/L)MP6;
(W/L)MN6=K*(W/L)MN7。
本实用新型采用的基准电压源电路200通过合理设计晶体管(NMOS和PMOS)尺寸,获得一个与电源电压无关的恒定参考电压和一个与电源电压差值恒定的对比电压,并利用比较器电路300中的比较器比较,稳定输出上电复位电压信号,实现上电复位功能,且该电路不需要采用电容来实现,可避免在二次电源开关(即系统掉电)时容易因电容来不及放电,使得上电复位POR失效,造成系统异常,信号输出不稳定。
上述比较器型上电复位电路具体工作原理说明如下:
1、启动电路100说明:
参见图1,电源电压VDD上电过程中,在基准电压源电路200正常工作(各支路没有电流)前,节点a通过PMOS管MP1、PMOS管MP2及PMOS管MP3(栅极接地且L>>W,相当于大电阻)跟随电源电压VDD,节点b跟随GND,则NMOS管MN3导通,节点c被NMOS管MN3拉低,从而PMOS管MP5导通,基准电压源电路200启动,各支路开始有电流通过,达到电流平衡后,由于PMOS管MP4和PMOS管MP5的镜像及NMOS管MN1和NMOS管MN2的镜像,使得NMOS管MN1导通,将节点a拉低,NMOS管MN3截止,启动电路100脱离基准电压源电路200。
2、基准电压源电路200说明:
如图1所示,PMOS管MP5、NMOS管MN5及NMOS管MN7的栅漏短接,处于饱和态,作为优选方案,令PMOS管MP5和PMOS管MP6的宽长比相等,即(W/L)MP5=(W/L)MP6,则流过PMOS管MP5的电流I1和流过PMOS管MP6的电流I2相等,设为Iref,即I1=I2=Iref;
由电路连接关系可知,VGS,MN7=VGS,MN6+I1*R1,其中,VGS,MN7为NMOS管MN7的栅源电压差,VGS,MN6为NMOS管MN6的栅源电压差,即
其中,Vthn为NMOS管的阙值电压。
本实施例中,为了得到更佳的效果,(W/L)MN6=K*(W/L)MN7,其中K为大于1的正整数,则可得到:
由式(2)可知,电流Iref是一个与电源电压无关的电流,则,
其中,VP为比较器正输入端,VN为比较器负输入端,Vthp为PMOS管的阙值电压,VGS,MN7为NMOS管MN7的栅源电压差,VGS,MP5为PMOS管MP5的栅源电压差。
综上,由式(3)可知,比较器负输入端VN与电源电压VDD无关;由式(4)可知,比较器正输入端VP与电源电压之间是个恒定的差值。
3、比较器电路300说明:
比较器电路300由比较器构成,其中与电源电压VDD无关的VN作为比较器负输入端,与电源电压之间是个恒定的差值的VP作为比较器正输入端,通过比较器比较VN和VP,输出上电复位POR,实现上电复位功能。
具体过程如下:
系统上电,当电源电压VDD较低时,VP<VN,POR输出为低电平;
当在电源电压VDD上升到一定值时,即VP=VN,POR输出翻转为高电平,完成了上电复位功能;
当电源电压VDD继续上升时,即VP>VN,则POR输出保持在高电平;
当系统掉电时,电源电压VDD下降,当VDD低于一定值,使得VP<VN时,输出POR立马会翻转为低电平,实现了对电源电压产生快速而准确的响应。
尽管结合优选实施方案具体展示和介绍了本实用新型,但所属领域的技术人员应该明白,在不脱离所附权利要求书所限定的本实用新型的精神和范围内,在形式上和细节上可以对本实用新型做出各种变化,均为本实用新型的保护范围。
Claims (5)
1.一种比较器型上电复位电路,其特征在于:包括顺次电性连接的启动电路、基准电压源电路和比较器电路;其中,所述启动电路包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、NMOS管MN1、NMOS管MN2及NMOS管MN3;所述PMOS管MP1的源极接电源电压,所述PMOS管MP1的栅极与PMOS管MP2的栅极及PMOS管MP3的栅极连接,并接地,PMOS管MP1的漏极连接PMOS管MP2的源极,PMOS管MP2的漏极连接PMOS管MP3的源极,PMOS管MP3的漏极与NMOS管MN3的栅极及NMOS管MN1的漏极连接,NMOS管MN1的源极接地,NMOS管MN1的栅极与NMOS管MN2的栅极和漏极连接,NMOS管MN2的源极接地,NMOS管MN2的漏极与NMOS管栅极MN2的栅极、NMOS管MN1的栅极及PMOS管MP4的漏极连接,PMOS管MP4的源极接电源电压,PMOS管MP4的栅极与NMOS管MN3的漏极及基准电压源电路连接,NMOS管MN3的源极连接基准电压源电路。
2.根据权利要求1所述的一种比较器型上电复位电路,其特征在于:所述基准电压源电路包括PMOS管MP5、PMOS管MP6、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7及电阻R1;所述PMOS管MP5的源极接电源电压,PMOS管MP6的源极接电源电压,PMOS管MP5的栅极和漏极连接,并与PMOS管MP6的栅极、PMOS管MP4的栅极、NMOS管MN3的漏极、NMOS管MN4的漏极及比较器电路连接,NMOS管MN4的栅极与NMOS管MN5的栅极、NMOS管MN5的漏极及PMOS管MP6的漏极连接,NMOS管MN4的源极与NMOS管MN6的漏极连接,NMOS管MN6的栅极与NMOS管MN7的栅极、NMOS管MN7的漏极、NMOS管MN5的源极及比较器电路连接,NMOS管MN7的源极接地,NMOS管MN6的源极与NMOS管MN3的源极及电阻R1的一端连接,电阻R1的另一端接地。
3.根据权利要求2所述的一种比较器型上电复位电路,其特征在于:所述比较器电路包括一比较器,该比较器的正输入端VP与PMOS管MP5的栅极和漏极、PMOS管MP6的栅极、PMOS管MP4的栅极、NMOS管MN3的漏极及NMOS管MN4的漏极连接,比较器的负输入端VN与NMOS管MN6的栅极、NMOS管MN7的栅极、NMOS管MN7的漏极及NMOS管MN5的源极连接,比较器的输出端输出上电复位信号。
4.根据权利要求2所述的一种比较器型上电复位电路,其特征在于:所述PMOS管MP5和PMOS管MP6的宽长比相等,NMOS管MN4的宽长比是NMOS管MN5的宽长比的K倍,NMOS管MN6的宽长比是NMOS管MN7的宽长比的K倍,其中K为大于1的正整数。
5.根据权利要求2所述的一种比较器型上电复位电路,其特征在于:设定PMOS管MPn的宽长比为(W/L)MPn,NMOS管MNn的宽长比为(W/L)MNn,其中n为自然数;则有:
(W/L)MP5=(W/L)MP6;
(W/L)MN6=K*(W/L)MN7。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620556194.8U CN205666811U (zh) | 2016-06-08 | 2016-06-08 | 一种比较器型上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620556194.8U CN205666811U (zh) | 2016-06-08 | 2016-06-08 | 一种比较器型上电复位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205666811U true CN205666811U (zh) | 2016-10-26 |
Family
ID=57156060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620556194.8U Active CN205666811U (zh) | 2016-06-08 | 2016-06-08 | 一种比较器型上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205666811U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110324030A (zh) * | 2018-03-29 | 2019-10-11 | 炬芯(珠海)科技有限公司 | 一种系统掉电下拉复位电路 |
-
2016
- 2016-06-08 CN CN201620556194.8U patent/CN205666811U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110324030A (zh) * | 2018-03-29 | 2019-10-11 | 炬芯(珠海)科技有限公司 | 一种系统掉电下拉复位电路 |
CN110324030B (zh) * | 2018-03-29 | 2023-08-29 | 炬芯科技股份有限公司 | 一种系统掉电下拉复位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104779793B (zh) | 一种用于buck变换器的导通时间产生电路 | |
CN103218001B (zh) | 一种软启动的电压调整电路 | |
CN109347464B (zh) | 具有零静态功耗的上电复位/掉电检测电路及其实现方法 | |
CN104319275A (zh) | 静电放电保护电路 | |
CN103677047A (zh) | Ldo快速启动电路 | |
CN108667443A (zh) | 一种上电复位电路 | |
CN102594299B (zh) | 一种方波发生器电路 | |
CN105991119B (zh) | 上电复位电路 | |
CN205666811U (zh) | 一种比较器型上电复位电路 | |
CN103490726A (zh) | 一种低压振荡器 | |
CN208782784U (zh) | 张弛振荡器 | |
CN208188714U (zh) | 一种低压基准电路 | |
CN107291145B (zh) | 一种电流模最大值电路 | |
CN104135255A (zh) | 一种新型上电复位电路 | |
CN205490464U (zh) | 一种快速放电的延时电路 | |
CN104299647A (zh) | 负压转换电路 | |
CN104423514B (zh) | 一种单片机复位电路及微机系统 | |
CN111490756A (zh) | 一种时序产生电路 | |
CN103078597B (zh) | 一种偏置电路 | |
CN107070437B (zh) | 一种脉宽稳定电路 | |
CN212381194U (zh) | 一种低电压的上电复位电路 | |
CN205883041U (zh) | 一种软启动电路 | |
CN117477939B (zh) | 一种用于快速过压保护开关的电荷泵电路 | |
CN215186684U (zh) | 一种零功耗欠压复位电路及用电设备 | |
CN110739942A (zh) | 一种上电复位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |