CN105320199A - 一种具有高阶补偿的基准电压源 - Google Patents

Abstract

本发明公开了具有高阶补偿的基准电压源，其特征在于：所述具有高阶补偿的基准电压源包括由带隙基准核心电路、高低温补偿电路和电阻R0，其中带隙基准核心电路包括一个P型MOS管、三个NPN型三极管、七个电阻、一个电容和一个运算放大器，高低温补偿电路包括一电流漏、七个P型MOS管和三个N型MOS管，两个电阻，本发明通过两组差分对分别对基准电压的高温、低温部分进行补偿，从而得到一个低温度系数的基准电压。本发明电路结构简单，用于芯片制造时成本低，有效提高了基准电压源的精度，主要应用于高精度的ADC，高性能LDO线性稳压器，高性能开关电源，以及高精度温度传感器等芯片中。

Description

一种具有高阶补偿的基准电压源

技术领域

本发明涉及基准电压源的技术领域，具体来说是一种具有高阶补偿的基准电压源的技术。

背景技术

随着半导体工艺的进步和电子市场越来越苛刻的要求，对于ADC、LDO、开关电源以及温度传感器的精度要求越来越高，而它们的精度都取决于基准电压源的精度，因为基准电压源不仅提供基准电压，还要提供偏置电流。传统的一阶补偿的基准电压源的精度虽然较高，但已经不能满足市场对于精度的要求，同时现有的一些高阶补偿电路结构复杂，使得芯片成本增加。

发明内容

为了克服现有技术的不足，本发明的目的是提供一种电路结构简单，用于芯片制造时成本低的具有高阶补偿的基准电压源，能够分别对基准电压的高温、低温部分进行补偿，得到一个低温度系数的基准电压，有效提高基准电压源的精度。

为实现上述目的，本发明采用的技术方案为：

一种具有高阶补偿的基准电压源，其特征在于：所述具有高阶补偿的基准电压源包括由带隙基准核心电路、高低温补偿电路和电阻R0，所述带隙基准核心电路设有输出端口VREF，带隙基准核心电路包括一个P型MOS管、三个NPN型三极管、七个电阻、一个电容和一个运算放大器，其电路连接方式为：第零P型MOS管MP0的漏极与电R5的一端电连接，第零P型MOS管MP0的栅极与运算放大器的输出端电连接，电阻R3的一端、电阻R4的一端均与第三NPN型三极管Q3的发射极电连接；电阻R3的另一端、第一NPN型三极管Q1的集电极均与运算放大器的同向输入端电连接；电阻R4的另一端、第二NPN型三极管Q2的集电极均与运算放大器的反向输入端电连接，第一NPN型三极管Q1的发射极、第二NPN型三极管Q2的发射极均与电阻R2的一端电连接；电阻R6的一端与电阻R7的一端电连接，第一NPN型三极管Q1的基极、第二NPN型三极管Q2的基极均电连接在电阻R6与电阻R7之间的连接线路上，电阻R6的另一端、电阻R5的另一端、电容C1的一端均与所述输出端口VREF电连接；第三NPN型三极管Q3的基极与偏置电压Vb电连接，第零P型MOS管MP0的源极、第三NPN型三极管Q3的集电极均与电源VDD电连接，电阻R2的另一端与电阻R0的一端电连接，电阻R0的另一端、电阻R7的另一端、电容C1的另一端均均与地GND电连接；所述高低温补偿电路设有固定电压输入端口Va、固定电压输入端口Vb和PTAT电压输入端口VPTAT，高低温补偿电路包括一电流漏、七个P型MOS管和三个N型MOS管，两个电阻，其电路连接为：第零P型MOS管MP0的漏极、第零P型MOS管MP0的栅极、电流漏I的输入端、第一P型MOS管MP1的栅极均与第二P型MOS管MP2的栅极电连接；第一P型MOS管MP1的漏极、第三P型MOS管MP3的源极均与第四P型MOS管MP4的源极电连接；第二P型MOS管MP2的漏极、第五P型MOS管MP5的源极均与第六P型MOS管MP6的源极电连接，固定电压输入端口Va与第三P型MOS管MP3的栅极电连接；固定电压输入端口Vb与第六P型MOS管MP6的栅极电连接；PTAT电压输入端口VPTAT与第四P型MOS管MP4的栅极电连接、第五P型MOS管MP5的栅极电连接，PTAT电压输入端口VPTAT与运算放大器的同向输入端电连接，高低温补偿电路的高温补偿电压输出端口Vhigh与第三P型MOS管MP3的漏极，高低温补偿电路的低温补偿电压输出端口Vlow与第五P型MOS管MP5的漏极，第三P型MOS管MP3的漏极与第五P型MOS管MP5的漏极电连接后再电连接在电阻R0与电阻R2之间的连接线路上，第零P型MOS管MP0的源极、第一P型MOS管MP1的源极、第二P型MOS管MP2的源极均与电源VDD电连接，第四P型MOS管MP4的漏极、第六P型MOS管MP6的漏极、电流源I的流出端均与地GND电连接。

所述运算放大器为折叠式共源共栅放大器，包括四个P型MOS管和五个N型MOS管，其电路连接方式为：第一N型MOS管MN1的栅极与该运算放大器的同向输入端连接，第二N型MOS管MN2的栅极与该运算放大器的反向输入端连接，第一N型MOS管MN1的漏极与第一P型MOS管MP1的漏极、第三P型MOS管MP3的源极连接，第二N型MOS管MN2的漏极与第二P型MOS管MP2的漏极、第四P型MOS管MP4的源极连接，第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与第三N型MOS管MN3的漏极连接，第三P型MOS管MP3的漏极与第四N型MOS管MN4的漏极、第四N型MOS管MN4的基极、第五N型MOS管MN5的基极连接，第四P型MOS管MP4的漏极、第五N型MOS管MN5的漏极与该运算放大器的输出端口Vout连接，第一P型MOS管MP1的栅极、第二P型MOS管MP2的栅极与偏置电压Vpb1连接，第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与偏置电压Vpb2连接，第三N型MOS管MN3的栅极与偏置电压Vnb1连接，第一P型MOS管MP1的源极、第二P型MOS管MP2的源极与电源VDD连接，第三N型MOS管MN3的源极、第四N型MOS管MN4的源极、第五N型MOS管MN5的源极与地GND连接，所述连接均为电路连接。

与现有技术相比，具有如下优点：

本发明是通过两组差分对分别对基准电压的高温、低温部分进行补偿从而得到一个低温度系数的基准电压，结构简单，由于可实现基准电压的低温度系数，故有效提高了基准电压源的精度，能够应用于高精度的ADC，高性能LDO线性稳压器，高性能开关电源，以及高精度温度传感器等芯片中，使得芯片成本大大降低。

附图说明

图1为本发明中带隙基准核心电路电路结构图；

图2为本发明中运算放大器电路结构图；

图3为本发明中高低温补偿电路结构图；

图4为本发明具有高阶补偿的基准电压源结构图；

图5为本发明具有高阶补偿的基准电压源的具体实现电路；

图6本发明电压叠加在相应电阻上的电压-温度曲线图：(a)为图3中电阻R9上的电压-温度曲线，(b)为图3中电阻R8上的电压-温度曲线，(c)为图5中电阻R0上的电压-温度曲线。

具体实施方式

如图4所示，本发明具有高阶补偿的基准电压源，由带隙基准核心电路、高低温补偿电路和电压求和电路组成，带隙基准核心电路的输出端口VREF、高低温补偿电路的输出端口Vhigh、Vlow经过求和得到最终的输出电压Vout。

其工作过程是：带隙基准核心电路产生一个具有一阶温度补偿的的电压VREF，高低温补偿电路产生高温补偿电压Vhigh和低温补偿电压Vlow，利用高温补偿电压Vhigh和低温补偿电压Vlow对电压VREF进行二阶温度补偿，从而得到低温度系数的基准电压Vout。

如图1所示，为本发明带隙基准核心电路电路结构图，其中运算放大器结构如图2所示。带隙基准核心电路采用传统的电压型结构，具有一阶温度补偿，其原理为：流过电流的不同面积比例的三极管产生的基极-发射极电压不同，其电压差值作用在电阻R1上产生了一个与绝对温度成正比的电流，在作用在电阻R2上产生一个与绝对温度成正比的电压，从而补偿三极管Q1基极-发射极电压中的一阶温度系数，产生一个较低温度系数的基准电压，约为1.2V，再通过电阻R6、R7升压，得到需要的基准电压值。三极管Q3为电流源；运算放大器主要用来钳位图1中X、Y点的电压，并且通过三极管Q1、Q2，P型MOS管MP7，电阻R5、R6构成反馈环路。

如图1所示，本发明带隙基准核心电路包括1个P型MOS管，3个NPN型三极管，7个电阻，1个电容，1个运算放大器，其电路连接方式为：第七P型MOS管MP7的漏极与电R5的一端连接；第七P型MOS管MP7的栅极与运算放大器的输出端连接；第三NPN型三极管Q3的发射极与电阻R3的一端、电阻R4的一端连接；电阻R3的另一端、第一NPN型三极管Q1的集电极与运算放大器的同向输入端连接；电阻R4的另一端、第二NPN型三极管Q2的集电极与运算放大器的反向输入端连接；第一NPN型三极管Q1的发射极、第二NPN型三极管Q2的发射极与电阻R2的一端连接；第一NPN型三极管Q1的基极、第二NPN型三极管Q2的基极与电阻R6的一端、电阻R7的一端连接；电阻R6的另一端、电阻R5的另一端，电容C1的一端与带隙基准的输出端口VREF连接；第三NPN型三极管Q3的基极与偏置电压Vb连接。第七P型MOS管MP7的源极、第三NPN型三极管Q3的集电极与电源VDD连接。电阻R2的另一端、电阻R7的另一端、电容C1的另一端与地GND连接。

如图2所示，本发明运算放大器为折叠式共源共栅放大器，包括4个P型MOS管和5个N型MOS管，其电路连接方式为：第一N型MOS管MN1的栅极与该运算放大器的同向输入端连接；第二N型MOS管MN2的栅极与该运算放大器的反向输入端连接；第一N型MOS管MN1的漏极与第一P型MOS管MP1的漏极、第三P型MOS管MP3的源极连接；第二N型MOS管MN2的漏极与第二P型MOS管MP2的漏极、第四P型MOS管MP4的源极连接；第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与第三N型MOS管MN3的漏极连接；第三P型MOS管MP3的漏极与第四N型MOS管MN4的漏极、第四N型MOS管MN4的基极、第五N型MOS管MN5的基极连接；第四P型MOS管MP4的漏极、第五N型MOS管MN5的漏极与该运算放大器的输出端口Vout连接。第一P型MOS管MP1的栅极、第二P型MOS管MP2的栅极与偏置电压Vpb1连接；第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与偏置电压Vpb2连接；第三N型MOS管MN3的栅极与偏置电压Vnb1连接。第一P型MOS管MP1的源极、第二P型MOS管MP2的源极与电源VDD连接。第三N型MOS管MN3的源极、第四N型MOS管MN4的源极、第五N型MOS管MN5的源极与地GND连接。

如图3所示，本发明高低温补偿电路包括1个电流漏，7个P型MOS管和3个N型MOS管，2个电阻，其电路连接为：第零P型MOS管MPO的漏极、第零P型MOS管MP0的栅极、电流漏I的输入端、第一P型MOS管MP1的栅极与第二P型MOS管MP2的栅极连接；第一P型MOS管MP1的漏极、第三P型MOS管MP3的源极与第四P型MOS管MP4的源极连接；第二P型MOS管MP2的漏极、第五P型MOS管MP5的源极与第六P型MOS管MP6的源极连接；固定电压输入端口Va与第三P型MOS管MP3的栅极连接；固定电压输入端口Vb与第六P型MOS管MP6的栅极连接；PTAT电压输入端口VPTAT与第四P型MOS管MP4的栅极连接、第五P型MOS管MP5的栅极连接；高温补偿电压输出端口Vhigh与第三P型MOS管MP3的漏极、电阻R8的一端连接；低温补偿电压输出端口Vlow与第五P型MOS管MP5的漏极、电阻R9的一端连接。第零P型MOS管MP0的源极、第一P型MOS管MP1的源极、第二P型MOS管MP2的源极与电源VDD连接。第四P型MOS管MP4的漏极、第六P型MOS管MP6的漏极、电流源I的流出端、电阻R8的另一端、电阻R9的另一端与地GND连接。

传统的基准电压源只有一阶补偿，产生一个开口向下的抛物线，通过上图电路分别对高温部分、低温部分进行补偿，补偿原理如下：低温时，PTAT电压小于固定电压Vb，远小于固定电压Va，流过电阻R9的电流较大，输出电压Vlow也较大，流过电阻R8的电流为零，输出电压Vhigh也为零；随着温度升高，PTAT电压接近于固定电压Vb，还远小于固定电压Va，流过电阻R9的电流变小直到接近于零，输出电压Vlow也变小直到接近于零，此时流过电阻R8的电流仍为零，输出电压Vhigh也仍为零；温度继续升高，PTAT电压达到直到超过固定电压Va，流过电阻R8的电流由零开始升高，输出电压Vhigh也由零逐渐升高；综上所述，电阻R8上产生的电压Vhigh是一个斜率为正的凹曲线，对基准电压的高温部分进行补偿，电阻R9上产生的电压Vlow是一个斜率为负的凹曲线，对基准电压的低温部分进行补偿。

如图5所示，本发明基准电压源的电路总图，即图4所示结构图的具体电路实现方式。在图5中，虚线左侧为带隙基准核心电路，虚线右侧为高低温补偿电路，具体元器件的连接关系和电路原理见图1和图3部分的描述。在图3中用两个电阻是为了便于解释原理，在图5中，用一个电阻R0代替图3中的两个电阻R8和R9，这样便实现了高低温补偿电压和由带隙核心电路产生的电压的叠加，达到高阶补偿的作用。由图3部分的原理可知，电阻R8上产生的电压Vhigh是一个斜率为正的凹曲线，对基准电压的高温部分进行补偿，电阻R9上产生的电压Vlow是一个斜率为负的凹曲线，对基准电压的低温部分进行补偿。图5用一个电阻R0代替图3中的两个电阻R8和R9，那么在电阻R0上就产生了一个开口向上的抛物线，实现了高低温电压的叠加；

如图6所示，(a)为图3中电阻R9上的电压-温度曲线，(b)为图3中电阻R8上的电压-温度曲线，(c)为图5中电阻R0上的电压-温度曲线。

本发明图5是由图1和图3构成的。图1带隙基准核心电路产生的是一个开口向下的抛物线型的电压-温度曲线，这只有一阶温度补偿；图5利用图3电路在电阻R0上产生的开口向上的抛物线型的电压-温度曲线，对带隙基准核心电路产生的曲线进行高阶补偿。图5将电阻R0加入带隙基准核心电路，就实现了上述两个电压的叠加。

Claims (2)

1.一种具有高阶补偿的基准电压源，其特征在于：所述具有高阶补偿的基准电压源包括由带隙基准核心电路、高低温补偿电路和电阻R0，

所述带隙基准核心电路设有输出端口VREF，带隙基准核心电路包括一个P型MOS管、三个NPN型三极管、七个电阻、一个电容和一个运算放大器，其电路连接方式为：

第零P型MOS管MP0的漏极与电R5的一端电连接，第零P型MOS管MP0的栅极与运算放大器的输出端电连接，

电阻R3的一端、电阻R4的一端均与第三NPN型三极管Q3的发射极电连接；电阻R3的另一端、第一NPN型三极管Q1的集电极均与运算放大器的同向输入端电连接；电阻R4的另一端、第二NPN型三极管Q2的集电极均与运算放大器的反向输入端电连接，

第一NPN型三极管Q1的发射极、第二NPN型三极管Q2的发射极均与电阻R2的一端电连接；电阻R6的一端与电阻R7的一端电连接，第一NPN型三极管Q1的基极、第二NPN型三极管Q2的基极均电连接在电阻R6与电阻R7之间的连接线路上，

电阻R6的另一端、电阻R5的另一端、电容C1的一端均与所述输出端口VREF电连接；第三NPN型三极管Q3的基极与偏置电压Vb电连接，

第零P型MOS管MP0的源极、第三NPN型三极管Q3的集电极均与电源VDD电连接，电阻R2的另一端与电阻R0的一端电连接，电阻R0的另一端、电阻R7的另一端、电容C1的另一端均均与地GND电连接；

所述高低温补偿电路设有固定电压输入端口Va、固定电压输入端口Vb和PTAT电压输入端口VPTAT，高低温补偿电路包括一电流漏、七个P型MOS管和三个N型MOS管，两个电阻，其电路连接为：

第零P型MOS管MP0的漏极、第零P型MOS管MP0的栅极、电流漏I的输入端、第一P型MOS管MP1的栅极均与第二P型MOS管MP2的栅极电连接；第一P型MOS管MP1的漏极、第三P型MOS管MP3的源极均与第四P型MOS管MP4的源极电连接；第二P型MOS管MP2的漏极、第五P型MOS管MP5的源极均与第六P型MOS管MP6的源极电连接，

固定电压输入端口Va与第三P型MOS管MP3的栅极电连接；固定电压输入端口Vb与第六P型MOS管MP6的栅极电连接；PTAT电压输入端口VPTAT与第四P型MOS管MP4的栅极电连接、第五P型MOS管MP5的栅极电连接，PTAT电压输入端口VPTAT与运算放大器的同向输入端电连接，

高低温补偿电路的高温补偿电压输出端口Vhigh与第三P型MOS管MP3的漏极，高低温补偿电路的低温补偿电压输出端口Vlow与第五P型MOS管MP5的漏极，第三P型MOS管MP3的漏极与第五P型MOS管MP5的漏极电连接后再电连接在电阻R0与电阻R2之间的连接线路上，

第零P型MOS管MP0的源极、第一P型MOS管MP1的源极、第二P型MOS管MP2的源极均与电源VDD电连接，

第四P型MOS管MP4的漏极、第六P型MOS管MP6的漏极、电流源I的流出端均与地GND电连接。

2.根据权利要求1所述的具有高阶补偿的基准电压源，其特征在于，所述运算放大器为折叠式共源共栅放大器，包括四个P型MOS管和五个N型MOS管，其电路连接方式为：

第一N型MOS管MN1的栅极与该运算放大器的同向输入端连接，第二N型MOS管MN2的栅极与该运算放大器的反向输入端连接，

第一N型MOS管MN1的漏极与第一P型MOS管MP1的漏极、第三P型MOS管MP3的源极连接，第二N型MOS管MN2的漏极与第二P型MOS管MP2的漏极、第四P型MOS管MP4的源极连接，第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与第三N型MOS管MN3的漏极连接，第三P型MOS管MP3的漏极与第四N型MOS管MN4的漏极、第四N型MOS管MN4的基极、第五N型MOS管MN5的基极连接，

第四P型MOS管MP4的漏极、第五N型MOS管MN5的漏极与该运算放大器的输出端口Vout连接，

第一P型MOS管MP1的栅极、第二P型MOS管MP2的栅极与偏置电压Vpb1连接，第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与偏置电压Vpb2连接，第三N型MOS管MN3的栅极与偏置电压Vnb1连接，

第一P型MOS管MP1的源极、第二P型MOS管MP2的源极与电源VDD连接，第三N型MOS管MN3的源极、第四N型MOS管MN4的源极、第五N型MOS管MN5的源极与地GND连接，所述连接均为电路连接。