CN105099181B

CN105099181B - 一种用于buck变换器的导通时间产生电路

Info

Publication number: CN105099181B
Application number: CN201510507699.5A
Authority: CN
Inventors: 明鑫; 奚冬杰; 李要; 何烨; 王卓; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2015-08-18
Filing date: 2015-08-18
Publication date: 2017-11-03
Anticipated expiration: 2035-08-18
Also published as: CN105099181A

Abstract

本发明属于电子电路技术领域，具体的说涉及一种用于BUCK变换器的导通时间产生电路。本发明的电路，主要包括充电模块、偏置模块和比较器模块，主要采用电流输入的运放钳位结构，直接采样输入电压实现导通时间与输入电压成反比，最终可以使开关频率稳定的导通时间产生电路。本发明的有益效果为，利用电流输入的运放钳位结构，直接对输入电压进行采样，通过电压转电流得到与输入成正比的充电电流，从而实现开关频率基本不随输入电压变化。

Description

一种用于BUCK变换器的导通时间产生电路

技术领域

本发明属于电子电路技术领域，具体的说涉及一种用于BUCK变换器的导通时间产生电路。

背景技术

恒定导通时间(Constant On-Time，COT)控制模式在BULK变换器中有着广泛的应用，因其具有瞬态响应比较快的优点。但由于定时器产生的导通时间恒定，使得开关频率受输入电压影响较大。而ACOT控制模式BUCK变换器定时器电路产生与输入电压成反比的导通时间，使得开关频率与输入电压无关，使得频率更加稳定。

传统的ACOT控制模式BUCK变换器为了实现定时器时间与输入电压成反比的功能，通常需要采样输入电压，然后产生与输入成正比的电流对电容充电，从而实现导通时间与输入成反比。但传统的做法中，采样输入电压，电压转电流结构和最后的充电模块一般被设计为三个独立的模块，会增加芯片面积的消耗，同时会使得芯片功耗变大。

发明内容

本发明所要解决的，就是针对上述问题，提出一种用于BUCK变换器的导通时间产生电路。

为实现上述目的，本发明采用如下技术方案：

一种用于BUCK变换器的导通时间产生电路，如图1所示，包括充电模块、偏置模块和比较器模块；其中，

所述充电模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第一电阻R₁、第三电阻R_TON、第一电容C、第一开关S₁构成；第一PMOS管MP1的源极接电源V_IN，其栅极接第二PMOS管MP2的栅极，其漏极接第三PMOS管MP3的源极；第一PMOS管MP1漏极与第三PMOS管MP3源极的连接点通过第三电阻R_TON后接地；第三PMOS管MP3的栅极接第四PMOS管MP4的栅极，其漏极接第三NMOS管MN3的漏极；第一PMOS管MP1栅极与第二PMOS管MP2栅极的连接点接第三PMOS 管MP3漏极与第三NMOS管MN3漏极的连接点；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，其栅极与漏极互连，其漏极接第四NMOS管MN4的漏极；第一NMOS管MN1的源极接地GND，其漏极接第三NMOS管MN3的源极，其栅极接第二NMOS管MN2的栅极和第五NMOS管MN5 的栅极；第二NMOS管MN2的源极接地GND，其漏极接第四NMOS管MN4的源极；第三NMOS管 MN3的栅极接第四NMOS管MN4的栅极和第七NMOS管MN7的栅极；第五PMOS管MP5源极接第四PMOS管MP4源极与第二PMOS管MP2漏极的连接点，其栅极接第六PMOS管MP6的栅极，其漏极通过第一电容C后接地GND；第六PMOS管MP6源极通过第一电阻R₁后接电源V_IN，其栅极和漏极互连，其漏极接第七NMOS管MN7的漏极；第七NMOS管MN7源极接第五NMOS管MN5的漏极；第五NMOS管MN5源极接GND；第一开关S1与第一电容C并联；

所述偏置模块由第一电流源I₁、第二电阻R₂、第八NMOS管MN8、第六NMOS管MN6构成；所述第一电流源I₁正极接电源V_IN，其负极通过第二电阻R₂后接第八NMOS管MN8的漏极；第八NMOS管MN8的栅极接第一电流源I₁与第二电阻R₂的连接点，其栅极还接第七NMOS管MN7 的栅极，其漏极接第六NMOS管MN6栅极，其源极接第六NMOS管MN6的漏极；第六NMOS管 MN6源极接GND，其栅极接第五NMOS管MN5的栅极；

所述比较器模块由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12和第二电流源I_EA构成；所述第七PMOS管MP7的栅极接第五PMOS管MP5的漏极，其源极通过第二电流源I_EA接电源V_IN，其漏极接第九NMOS管MN9的漏极和第十二NMOS管MN12的栅极；第九NMOS管MN9的漏极与栅极互连，其源极接地GND，其栅极接第十二NMOS管MN12的栅极；第八PMOS管MP8的源极通过第二电流源I_EA接电源V_IN，其栅极接外部基准电压V_ref，其漏极接第十NMOS管MN10的漏极；第十NMOS管MN10的漏极与栅极互连，其栅极接第十一NMOS管 MN11的栅极，其源极接地GND；第十一NMOS管MN11的漏极接第九PMOS管MP9的漏极，其源极接GND；第九PMOS管MP9的源极接电源V_IN，其栅极接第十PMOS管MP10的栅极，其漏极与栅极互连；第十PMOS管MP10的源极接电源V_IN，其漏极接第十二NMOS管MN12的漏极；第十二NMOS管MN12的源极接地GND；第十PMOS管MP10漏极与第十二NMOS管MN12漏极的连接点为电路的输出端。

本发明的有益效果为，利用电流输入的运放钳位结构，直接对输入电压进行采样，通过电压转电流得到与输入成正比的充电电流，从而实现开关频率基本不随输入电压变化。

附图说明

图1为本发明的电路结构示意图；

图2为本发明的原理示意图；

图3为图2中比较器的参考电压设为0.6V、R_TON大小为150K、MP5宽长比为15时的开关频率随输入变化的示意图。

具体实施方式

本发明提出一种用于BUCK变换器的通过采用电流输入的运放钳位结构，直接采样输入电压实现导通时间与输入电压成反比，最终可以使开关频率稳定的导通时间产生电路。

如图1所示，本发明的电路包括充电模块、偏置模块和比较器模块；其中，

所述充电模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第一电阻R₁、第三电阻R_TON、第一电容C、第一开关S₁构成；第三电阻R_TON上极接第一PMOS管MP1的漏极，其下极接GND；第一 PMOS管MP1的源极接电源V_IN，其栅极接第二PMOS管MP2的栅极，其漏极接第三PMOS管MP3 的源极；第三PMOS管MP3的源极接第一PMOS管MP1的漏极，其栅极接第四PMOS管MP4的栅极，其漏极接第三NMOS管MN3的漏极；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，其栅极与漏极互连，其漏极接第四NMOS管MN4的漏极；第一NMOS管MN1的源极接地GND，其漏极接第三NMOS管MN3的源极，其栅极接第六NMOS管MN6的栅极；第二NMOS管MN2的源极接地GND，其漏极接第四NMOS管MN34的源极，其栅极接第六NMOS管MN6的栅极；第三NMOS 管MN3的源极接第一NMOS管MN1的漏极，其漏极接第三PMOS管MP3的漏极，其栅极接第八 NMOS管MN8的栅极；第四NMOS管MN4的源极接第二NMOS管MN2的漏极，其漏极接第四PMOS 管MP4的漏极，其栅极接第八NMOS管MN8的栅极；第一电阻R₁上极接电源V_IN，其下端接第六PMOS管MP6的源极；第五PMOS管MP5源极接第四PMOS管MP4的源极，其栅极接第六PMOS 管MP6的栅极，其漏极接第一电容C的上级；第六PMOS管MP6源极接第一电阻R₁下级，其栅极和漏极短接，其漏极接第七NMOS管MN7的漏极；第七NMOS管MN7源极接第五NMOS管MN5 的漏极，其栅极接第八NMOS管MN8的栅极，其漏极接第六PMOS管MP6的漏极；第五NMOS管 MN5源极接GND，其栅极接第六NMOS管MN6的栅极，其漏极接第七NMOS管MN7的源极；第一电容C上极接第五PMOS管MP5漏极，其下极接GND；第一开关S₁上极接第一电容C的上极，其下极接GND；

所述偏置模块由第一电流源I₁、第二电阻R₂、第八NMOS管MN8、第六NMOS管MN6构成；所述第一电流源I₁上极接电源V_IN，其下极接第二电阻R₂上极；第二电阻R₂上极接第一电源I₁下极，其下极接第八NMOS管MN8漏极；第八NMOS管MN8源极接第六NMOS管MN6漏极，其栅极接第一电流源I₁下级，其漏极接第六NMOS管MN6栅极；第六NMOS管MN6源极接GND，其栅极接第八NMOS管MN8漏极，其漏极接第八NMOS管MN8源极；

本发明的工作原理为：

如图2所示，为本发明电路的整体结构简图。在本发明的电路中，电源V_IN通过第一PMOS 管MP1后在第三电阻R_TON上产生一股近似与电源V_IN成正比的电流I_TON。由于流过MP3和MP4的电流都为I₂，且MP2镜像MP1的电流所以流过MP5的电流为I_TON，所以其下面的电容C进行充电的电流为I_TON，由MP1、MP2、MP3、MP4组成的电流输入的运放结构通过钳位确保MP1的漏端电位与MP2的漏端电位相等，提高MP2镜像MP1电流的精度。随着充电的进行电压V₁开始上升，当电压V₁上升至基准电压V_ref的时候，比较器输出翻转。从电容开始充电至比较器输出翻转的这段时间即为导通时间。

具体为：

设MP1与MP2的漏极电位都为V_x，考虑到流过R_TON与流过MP5的电流都为I_TON则有：

其中u_p为PMOS管的沟道迁移率，C_ox为MOS管单位面积的栅氧化层电容，PMOS管MP5管的宽长比，V_thMP5为MP5的阈值电压，V_IN为输入电压，R_TON为产生充电电流的电阻。

V_A＝R₁·I₃+V_sgMP6 (2)

其中V_gsMP6为MP6管的源极和栅极间的压差，R₁和I₃为偏置电流和偏置电阻。

将(2)式与(3)式代入(1)式则有:

V_x＝k·(V_x-V_IN+V_A-|V_thMP5|)² (4)

把(4)式整理成关于V_x的二元一次方程则有:

从(7)式可知V_x由与电源V_IN成线性关系和非线性关系的两部分组成，且从(3)式可知k的大小与电阻R_TON和第五PMOS管MP5的宽长比的乘积成正比，所以可以把R_TON和MP5的宽长比设置的大些，使k较大，从而使电源V_IN的非线性受到开方和k的抑制，是电源V_IN的弱函数，最终可以忽略不计。所以最终V_x与电源V_IN近似成线性关系，所以充电电流I_TON近似于电源V_IN成正比。

V_x＝V_IN-V_B (9)

从(8)式和(9)式可以看出，对V_A的设置应该是在能保证流过MP5的电流为I_TON的情况下，即MP2依然能镜像MP1的电流，越小越好。V_A越小，V_x由与电源V_IN之间的差值就越小。且V_A太大会导致MP5的栅极电位太低，然后使MP5源极电位下降，最终使由MN1、MN2、MN3、MN4组成的电流源进入线性区，使电流输入结构的运放的钳位效果降低。

由经典电容充电公式I·T＝C·V有：

I_TON·T_ON＝C·V_ref (10)

其中I_TON为导通时间，V_ref为图2中比较器的参考电压。

将(1)式与(9)式代入(10)式则有：

于是从(11),(12)式可得，若V_B的设定值使得频率变化在可接受的范围内，则最终得到的自适应导通时间T_ON 只与电源V_IN和内置电阻R_TON有关，与电源V_IN大小成反比，与内置电阻 R_TON成正比；开关频率F_SW只与V_OUT和内置电阻R_TON有关，与V_OUT大小成正比，内置电阻R_TON成反比，与输入电压具体大小无关，消除了输入电压对导通时间T_ON以及开关频率F_SW的影响。

图3为当图2中比较器的参考电压设为0.6V、RTON大小为150K、MP5宽长比为15时的开关频率随输入变化的示意图。

综上所述，本发明提出的自适应导通时间产生电路可以在简化电路结构节省芯片面积的基础上，依然使得开关频率与输入电压无关，在输出固定时为一确定值。

Claims

1.一种用于BUCK变换器的导通时间产生电路，包括充电模块、偏置模块和比较器模块；其中，

所述充电模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第一电阻R₁、第三电阻R_TON、第一电容C、第一开关S₁构成；第一PMOS管MP1的源极接电源V_IN，其栅极接第二PMOS管MP2的栅极，其漏极接第三PMOS管MP3的源极；第一PMOS管MP1漏极与第三PMOS管MP3源极的连接点通过第三电阻R_TON后接地；第三PMOS管MP3的栅极接第四PMOS管MP4的栅极，其漏极接第三NMOS管MN3的漏极；第一PMOS管MP1栅极与第二PMOS管MP2栅极的连接点接第三PMOS管MP3漏极与第三NMOS管MN3漏极的连接点；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，其栅极与漏极互连，其漏极接第四NMOS管MN4的漏极；第一NMOS管MN1的源极接地GND，其漏极接第三NMOS管MN3的源极，其栅极接第二NMOS管MN2的栅极和第五NMOS管MN5的栅极；第二NMOS管MN2的源极接地GND，其漏极接第四NMOS管MN4的源极；第三NMOS管MN3的栅极接第四NMOS管MN4的栅极和第七NMOS管MN7的栅极；第五PMOS管MP5源极接第四PMOS管MP4源极与第二PMOS管MP2漏极的连接点，其栅极接第六PMOS管MP6的栅极，其漏极通过第一电容C后接地GND；第六PMOS管MP6源极通过第一电阻R₁后接电源V_IN，其栅极和漏极互连，其漏极接第七NMOS管MN7的漏极；第七NMOS管MN7源极接第五NMOS管MN5的漏极；第五NMOS管MN5源极接GND；第一开关S₁与第一电容C并联；

所述偏置模块由第一电流源I₁、第二电阻R₂、第八NMOS管MN8、第六NMOS管MN6构成；所述第一电流源I₁正极接电源V_IN，其负极通过第二电阻R₂后接第八NMOS管MN8的漏极；第八NMOS管MN8的栅极接第一电流源I₁与第二电阻R₂的连接点，其栅极还接第七NMOS管MN7的栅极，其漏极接第六NMOS管MN6栅极，其源极接第六NMOS管MN6的漏极；第六NMOS管MN6源极接GND，其栅极接第五NMOS管MN5的栅极；

所述比较器模块由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12和第二电流源I_EA构成；所述第七PMOS管MP7的栅极接第五PMOS管MP5的漏极，其源极通过第二电流源I_EA接电源V_IN，其漏极接第九NMOS管MN9的漏极和第十二NMOS管MN12的栅极；第九NMOS管MN9的漏极与栅极互连，其源极接地GND，其栅极接第十二NMOS管MN12的栅极；第八PMOS管MP8的源极通过第二电流源I_EA接电源V_IN，其栅极接外部基准电压V_ref，其漏极接第十NMOS管MN10的漏极；第十NMOS管MN10的漏极与栅极互连，其栅极接第十一NMOS管MN11的栅极，其源极接地GND；第十一NMOS管MN11的漏极接第九PMOS管MP9的漏极，其源极接GND；第九PMOS管MP9的源极接电源V_IN，其栅极接第十PMOS管MP10的栅极，其漏极与栅极互连；第十PMOS管MP10的源极接电源V_IN，其漏极接第十二NMOS管MN12的漏极；第十二NMOS管MN12的源极接地GND；第十PMOS管MP10漏极与第十二NMOS管MN12漏极的连接点为电路的输出端。