CN106787726A - 自适应导通时间控制变换器输出电压失调的动态消除方法 - Google Patents

自适应导通时间控制变换器输出电压失调的动态消除方法 Download PDF

Info

Publication number
CN106787726A
CN106787726A CN201710038561.4A CN201710038561A CN106787726A CN 106787726 A CN106787726 A CN 106787726A CN 201710038561 A CN201710038561 A CN 201710038561A CN 106787726 A CN106787726 A CN 106787726A
Authority
CN
China
Prior art keywords
nmos tube
pmos
triode
resistance
ripple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710038561.4A
Other languages
English (en)
Other versions
CN106787726B (zh
Inventor
周泽坤
徐俊
李天生
石跃
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710038561.4A priority Critical patent/CN106787726B/zh
Publication of CN106787726A publication Critical patent/CN106787726A/zh
Application granted granted Critical
Publication of CN106787726B publication Critical patent/CN106787726B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements

Abstract

自适应导通时间控制变换器输出电压失调的动态消除方法，属于电子电路技术领域。通过对系统开关输出节点SW处的电位信息进行滤波处理得到一阶滤波输出值VSW_F1，再利用滤波电路获取其直流分量，即三阶滤波输出值VSW_F3；再将三阶滤波输出值VSW_F3通过直流提取方法得到滤波直流输出值VSW_DC，然后利用纹波电流产生电路对一阶滤波输出值VSW_F1和滤波直流输出值VSW_DC做差得到纹波交流量IOUT，随后再通过纹波叠加电路将纹波交流量IOUT转化成电压信息与反馈信号VFB相加，从而保证相位滞后的输出电容纹波弱于补偿后的纹波，保证实现系统的稳定工作，提高了系统的输出电压调整精度；同时避免了不同应用下传统的片外纹波补偿电路的参数需重复设计，拓宽了电路的适用范围。

Description

自适应导通时间控制变换器输出电压失调的动态消除方法
技术领域
本发明属于电子电路技术领域，具体涉及到一种用于自适应导通时间的控制变换器输出电压失调的动态消除方法。
背景技术
相对于传统电压模控制或者电流模控制方式来讲，基于输出纹波的控制系统具有更加快速的瞬态响应特性以及控制环路简单等特点，尤其是基于恒定导通时间的纹波控制方式在自适应恒频特性上的潜力备受关注。
然而，恒定导通控制模式中，反馈电压VFB通过不断触发谷值限即基准电压VREF来触发导通时间Ton计时，反馈电压VFB的直流电平同基准电压VREF之间存在一定的失调电压ΔV，这个失调量是由系统控制结构带来的系统失调，从而引起实际输出电压值与理想设定值间存在偏差，降低了系统整体调整精确性。
发明内容
针对目前自适应导通时间控制系统所带来的稳定性及调整精确性不足的问题，本发明提供一种用于自适应导通时间控制变换器输出电压失调的动态消除方法。
本发明的技术方案为：
自适应导通时间控制变换器输出电压失调的动态消除方法，包括以下步骤：
步骤一：提取自适应导通时间控制变换器系统开关输出节点SW处的电位信息；
步骤二：将系统开关输出节点SW处的电位信息通过一阶滤波网络分压得到一阶滤波输出值VSW_F1，一阶滤波输出值VSW_F1中同时包含直流和交流信息；
步骤三：将一阶滤波输出值VSW_F1通过二阶滤波网络分压滤除交流信息，获得与系统开关输出节点SW处的直流量即系统的输出电压VOUT成比例的信息，即三阶滤波输出值VSW_F3；
步骤四：将三阶滤波输出值VSW_F3通过直流提取方法得到滤波直流输出值VSW_DC；
步骤五：将步骤四得到的滤波直流输出值VSW_DC与步骤二得到的一阶滤波输出值VSW_F1共同加到纹波电流产生电路中做差产生纹波交流量IOUT；
步骤六：将步骤五得到的纹波交流量IOUT送至纹波叠加电路中转换为电压信息并与反馈电压VFB相加补偿反馈电压VFB与基准电压VREF之间的失调电压；
其中，步骤四中所述直流提取方法包括：
A：将三阶滤波输出值VSW_F3与偏置电流共同加到电流运算单元，获得与占空比D和系统输出电压VOUT的乘积成比例的电流IQ6；
B：将A得到的电流IQ6通过电压转换电路转换为电压信息，得到滤波直流输出值VSW_DC。
具体的，电流运算单元为电流乘法器。
具体的，所述电流运算单元包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN3-1第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一三极管Q1、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、二极管D和反向器；
直流提取方法中所述偏置电流包括第一偏置电流Ibisa1和第二偏置电流Ibisa2；
第一电阻R1的一端接三阶滤波输出值VSW_F3，另一端通过第二电阻R2后接地VSS；
逻辑信号LOGIC通过反向器后连接第一NMOS管MN1的栅极，第一NMOS管MN1的漏极接第一电阻R1和第二电阻R2的连接点和二极管D的阴极；
第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的栅极以及第一PMOS管MP1的漏极相连并连接第一偏置电流Ibisa1，第二PMOS管MP2的漏极连接二极管D的阳极和第一三极管Q1的基极；
第三PMOS管MP3的漏极与第二NMOS管MN2的栅极和漏极、第三NMOS管MN3的栅极以及第十NMOS管MN3-1的栅极连接；
第四PMOS管MP4的栅极和漏极、第五PMOS管MP5的栅极以及第六PMOS管PM6的栅极和第一三极管Q1的集电极连接，第一三极管Q1的发射极通过第三电阻R3后接地VSS；
第四NMOS管MN4的栅极和第五PMOS管MP5的漏极与第二三极管Q2的集电极相连，第五NMOS管MN5的栅极和漏极以及第四NMOS管MN4的漏极相连并连接第二偏置电流Ibisa2，第四NMOS管MN4的源极连接第二二极管Q2的基极；
第六NMOS管MN6的栅漏短接并连接第五NMOS管MN5的源极和第七NMOS管MN7的栅极；
第三三极管Q3的基极连接第四三极管Q4的发射极和第七NMOS管MN7的漏极，其集电极连接第六PMOS管MP6的漏极、第八NMOS管MN8和第九NMOS管MN9的栅极；
第四三极管Q4和第五三极管Q5的集电极相连并连接第八NMOS管MN8的源极，其基极相连并连接第九NMOS管MN9的源极，第九NMOS管MN9的源极通过第四电阻R4后接地；
第五三极管Q5的发射极连接第三NMOS管MN3和第十NMOS管MN3-1的漏极以及第六三极管Q6的基极，第六三极管Q6的集电极输出电流IQ6；
第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的源极接电源电压VCC，第八NMOS管MN8和第九NMOS管MN9的漏极接电源电压VCC；
第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第六NMOS管MN6、第七NMOS管MN7、第十NMOS管MN3-1的源极接地VSS，第二三极管Q2、第三三极管Q3和第六三极管Q6的发射极接地VSS。
具体的，所述纹波叠加电路包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻RF1、第十一电阻RF2、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第六三极管Q6和第七三极管Q7；
第十电阻RF1和第十一电阻RF2串联，其串联点输入反馈电压VFB，第十电阻RF1的另一端接输出电压VOUT，第十一电阻RF2的另一端接地VSS；
第五电阻R5和第六电阻R6串联，其串联点通过第七电阻R7后接第七PMOS管MP7的漏极，第五电阻R5的另一端接第十电阻RF1和第十一电阻RF2的串联点，第六电阻R6的另一端第六三极管Q6的基极；
第七PMOS管MP7的栅极、第八PMOS管MP8的栅极与第九PMOS管MP9的栅极和漏极互连并连接基极补偿电流；
第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的源极接地VSS，第八PMOS管MP8的漏极接第七三极管Q7的基极并连接基准电压VREF；
第八电阻R8的一端连接纹波交流量IOUT和直流偏置电流IB，作为第一输出端输出第一纹波补偿输出电压V1，其另一端接第六三极管Q6的发射极；第九电阻R9的一端连接直流偏置电流IB，作为第二输出端输出第二纹波补偿输出电压V2，其另一端连接第七三极管Q7的发射极并连接纹波交流量IOUT；第六三极管Q6和第七三极管Q7的集电极接地VSS。
本发明的有益效果为：克服了传统恒定导通控制模式中，由于系统失调带来的调整精确性的问题，提高了系统的输出电压调整精度；动态消除了失调电压，使系统不会受到输入电压VIN和输出电压VOUT的影响，保证系统的稳定性；避免了不同应用下传统的片外纹波补偿电路的参数需重复设计，拓宽了电路的适用范围。
附图说明
图1为本发明适用的自适应导通时间控制变换器系统环路架构图。
图2(a)为未经过纹波补偿的实际反馈电压VFB的波形示意图；图2(b)是反馈电压VFB的直流分量补偿波形示意图。
图3为一阶滤波网络中电容充电的零状态响应波形示意图。
图4为本发明提供的一种自适应导通时间控制变换器输出电压失调的动态消除方法的等效架构图。
图5为纹波交流量IOUT的采样电路等效架构图。
图6为电流运算单元电路架构图。
图7为纹波叠加电路架构图。
图8为纹波采样波形示意图。
具体实施方式
本发明适用的一种自适应导通时间控制变换器系统的控制环路等效架构框图如图1所示，SW为系统的开关输出节点，输出电压VOUT经第十电阻RF1和第十一电阻RF2的分压得到反馈电压VFB。本发明采用了一种片内补偿技术，通过对系统开关输出节点SW处的电位信息进行滤波处理得到包含直流信息与电感电流信息的锯齿波信号，即一阶滤波输出值VSW_F1，再利用滤波电路获取其直流分量VSW_F3；再将三阶滤波输出值VSW_F3通过直流提取方法得到滤波直流输出值VSW_DC，然后利用纹波电流产生电路对一阶滤波输出值VSW_F1和纹波直流量VSW_DC做差，提取开关输出节点SW处的交流分量，即得到所需的与电感电流同向的纹波信息，即纹波交流量IOUT，随后再通过纹波叠加电路将纹波交流量IOUT转化成电压信息与反馈信号VFB相加，从而保证相位滞后的输出电容纹波弱于补偿后的纹波，保证实现系统的稳定工作；同时避免了不同应用下传统的片外纹波补偿电路的参数需重复设计，拓宽了电路的适用范围。
现有的大部分纹波补偿电路均集中在纹波的交流信息对系统稳定性的影响上，往往忽略了纹波补偿后对系统输出电压带来的失调影响。因此，本发明中引入失调电压ΔV补偿模块，提出一种动态消除失调电压方法，其可以根据系统的工作状态，动态设定ΔV的大小，从而消除纹波补偿电路对输出稳定电压产生的偏差，从而动态消除系统直流失调，提高系统调整精度。
如图2(a)所示为未经过纹波补偿的实际反馈电压VFB的波形，实际反馈电压VFB上面的纹波很小，可以近似认为等于基准电压VREF。图2(b)为反馈电压VFB直流分量补偿波形示意图，反馈电压VFB的直流电平同基准电压VREF之间存在一定的失调电压ΔV1，即上述提到的失调电压ΔV，失调电压ΔV1的大小与反馈电压VFB上补偿纹波大小相关，纹波越小，失调越小。因此，小的纹波补偿量会弱化系统输出失调影响，但会导致系统更易出现次谐波震荡问题；而为了系统的稳定引入大的纹波补偿量，又会恶化系统输出调整精度，传统的纹波补偿方法无法克服自适应导通时间控制变换器系统稳定性和输出调整精度之间的矛盾。
通过计算可以得到：
其中Vripple为纹波电压，基于上述已存在的矛盾，本发明利用图2(b)所示原理，动态构建失调补偿电压ΔV2，从本质上解决系统稳定性与调整精度之间的矛盾。其原理为：如果在VFB上预先叠加一个失调补偿电压ΔV2，再将叠加后的值送入PWM比较器同基准电压VREF做比较，那么实际反馈电压VFB的直流电平会与基准电压VREF重合，相当于系统失调被消除掉了，采用此方法可以提高系统输出电压的调整精度。
因此，只要能够将失调电压ΔV1与失调补偿电压ΔV2设置得精确相等，就能完全消除系统的失调量。
通常纹波电压Vripple可以利用一阶滤波网络的零状态响应波形图表示出来，图3为一阶滤波网络中的电容充电零状态响应波形示意图，通过该图的表达式：
其中，τ为时间常数，uc为电容上的充电电压，US表示电容最终稳定电压，由上式可以推算出一阶滤波点随时间的电压表达式，式中K为滤波系数，A、B分别为系数因子，VIN为系统输入电压，VOUT为系统输出电压：
t＝0,VSW_F1(t)＝K·VOUT
t＝∞,VSW_F1(t)＝K·VIN
整合以上3个式子并结合纹波电压，可以得到：
对于确定的系统，上式中系统频率fsw是确定的，τ为时间常数RC。将纹波电压Vripple代入失调电压ΔV1，可以看出设置失调补偿电压ΔV2式中需要有因子(1-D)·VOUT才可能使ΔV1＝ΔV2成立，从而精确消除系统的失调量ΔV。
下面结合附图对本发明进行详细的描述。
本发明的纹波交流量IOUT产生电路等效图如图5所示。首先通过一阶RC滤波网络将系统开关输出节点SW处的电位信息一阶滤波分压，从而将系统开关输出节点SW处的方波信号转换成锯齿波信号，构建具有与电感电流纹波同向的一阶滤波输出值VSW_F1，因此一阶滤波输出值VSW_F1中同时包含交流与直流分量。随后再利用两阶滤波网络分压，滤除一阶滤波输出值VSW_F1中的交流信息，获得与开关输出节点SW处的直流量成比例的信息，而开关输出节点SW处的直流值即是系统输出电压VOUT，则可以得到与输出电压Vout成比例且较为稳定的三阶滤波输出值VSW_F3。再将三阶滤波输出值VSW_F3与系统输入电压Vin和输出电压Vout相关的偏置电流一起加到电流运算单元对三阶滤波输出值VSW_F3进行处理，得到与占空比D和输出电压VOUT的乘积成比例的电流IQ6，其中占空比D＝Vout/Vin，本发明中电流运算单元采用电流乘法器。再通过I-V模块即电流转电压模块得到滤波直流输出值VSW_DC，那么三阶滤波输出值VSW_F3与滤波直流输出值VSW_DC的电压之差即为失调电压ΔV；然后将滤波直流输出值VSW_DC与一阶滤波输出值VSW_F1输入到电压电流转换器Gm得到纹波交流量IOUT。
通过计算可以得到：
VSW_F3＝K·Vout
上式中，K为比例系数。图6为本发明采用的一种电流运算单元电路架构图，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN3-1第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一三极管Q1、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、二极管D和反向器；第一电阻R1的一端接三阶滤波输出值VSW_F3，另一端通过第二电阻R2后接地VSS；逻辑信号LOGIC通过反向器后连接第一NMOS管MN1的栅极，第一NMOS管MN1的漏极接第一电阻R1和第二电阻R2的连接点和二极管D的阴极；第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的栅极以及第一PMOS管MP1的漏极相连并连接第一偏置电流Ibisa1，第二PMOS管MP2的漏极连接二极管D的阳极和第一三极管Q1的基极；第三PMOS管MP3的漏极与第二NMOS管MN2的栅极和漏极、第三NMOS管MN3的栅极以及第十NMOS管MN3-1的栅极连接；第四PMOS管MP4的栅极和漏极、第五PMOS管MP5的栅极以及第六PMOS管PM6的栅极和第一三极管Q1的集电极连接，第一三极管Q1的发射极通过第三电阻R3后接地VSS；第四NMOS管MN4的栅极和第五PMOS管MP5的漏极与第二三极管Q2的集电极相连，第五NMOS管MN5的栅极和漏极以及第四NMOS管MN4的漏极相连并连接第二偏置电流Ibisa2，第四NMOS管MN4的源极连接第二二极管Q2的基极；第六NMOS管MN6的栅漏短接并连接第五NMOS管MN5的源极和第七NMOS管MN7的栅极；第三三极管Q3的基极连接第四三极管Q4的发射极和第七NMOS管MN7的漏极，其集电极连接第六PMOS管MP6的漏极、第八NMOS管MN8和第九NMOS管MN9的栅极；第四三极管Q4和第五三极管Q5的集电极相连并连接第八NMOS管MN8的源极，其基极相连并连接第九NMOS管MN9的源极，第九NMOS管MN9的源极通过第四电阻R4后接地；第五三极管Q5的发射极连接第三NMOS管MN3和第十NMOS管MN3-1的漏极以及第六三极管Q6的基极，第六三极管Q6的集电极输出电流IQ6；第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的源极接电源电压VCC，第八NMOS管MN8和第九NMOS管MN9的漏极接电源电压VCC；第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第六NMOS管MN6、第七NMOS管MN7、第十NMOS管MN3-1的源极接地VSS，第二三极管Q2、第三三极管Q3和第六三极管Q6的发射极接地VSS。
图6中Ibias1为与系统输入电压Vin成正比的第一偏置电流，Ibias2为与系统输出电压Vout成正比的第二偏置电流，分别假设Ibias1＝αVin，Ibias2＝βVout，其中α与β为系数因子。三阶滤波输出值VSW_F3通过第一电阻R1和第二电阻R2分压后，再通过二极管D和第一三极管Q1得到B点电压，可以计算得到：
VB＝VA+VD-VBE(Q1)≈VA
其中，VA为图6中A点电压，VB为图6中B点电压，VD为二极管正向导通电压，VBE(Q1)为三极管Q1的发射结电压。由上式可知，流过第三电阻R3上的电流即为VB/R3，假设第四PMOS管MP4，第五PMOS管MP5和第六PMOS管MP6为1:1:1镜像结构，则第二三极管Q2和第三三极管Q3的发射极电流也为VB/R3。第二偏置电流Ibias2为PTAT电流，其大小等于第二三极管Q2的基极电流IB(Q2)与第五NMOS管MN5的静态电流Id(MN5)之和，第四NMOS管MN4的作用在于调节其自身源漏两端的电压，使得第二三极管Q2、第五NMOS管MN5都能工作在正常的区域，第六NMOS管MN6与第七NMOS管MN7为1:1镜像结构，可以计算得到：
Ibias2＝IB(Q2)+Id(MN5)
Id(MN6)＝Id(MN7)＝Id(MN5)＝Ibias2-IB(Q2)
IQ4＝Id(MN7)+IB(Q3)＝Ibias2-IB(Q2)+IB(Q3)≈Ibias2＝βVout
其中，Id(MN6)表示第六NMOS管MN6的静态电流，Id(MN7)表示第七NMOS管MN7的静态电流，IQ4表示第四三极管的发射极电流，IB(Q3)表示第三三极管Q3的基极电流，由第三三极管Q3、第四三极管Q4、第五三极管Q5和第六三极管Q6的连接关系，计算可得：
VBE(Q3)+VBE(Q4)＝VBE(Q5)+VBE(Q6)
其中，VBE(Q3)、VBE(Q4)、VBE(Q5)、VBE(Q6)分别表示三极管Q3、Q4、Q5、Q6的发射结电压，I为三极管的发射极电流，VBE为三极管的发射结电压。流过第五三极管Q5发射极的电流为mIbias1，m为电流镜镜像系数，VT为热电压，IS为三极管反向饱和电流。将其代入上述等式可以推导出：
IQ3·IQ4＝IQ5·IQ6
IQ3、IQ5、IQ6分别表示第三三极管Q3、第五三极管Q5、第六三极管Q6的发射极电流,代入IQ3与第一偏置电路Ibias1、第二偏置电流Ibias2，可以得到：
上式中，第二偏置电流Ibias2为恒定电流，第一电阻R1、第二电阻R2和第三电阻R3为确定的电阻，K、α、m为常数。那么电流IQ6为与D·Vout正相关的电流，IQ6通过电流转电压I-V模块后，得到与D·Vout正相关的电压，即滤波直流输出值VSW_DC。因此，这里只要将D·Vout前的系数乘积设为1，即可得到与因子(1-D)·VOUT相关的失调电压。
最后通过电压电流转换器Gm对滤波直流输出值VSW_DC和一阶滤波输出值VSW_F1做差，得到包含纹波信息的电流IOUT，送至纹波叠加电路。
本发明采用的一种纹波叠加电路如图7所示，包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻RF1、第十一电阻RF2、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第六三极管Q6和第七三极管Q7；第十电阻RF1和第十一电阻RF2串联，其串联点输入反馈电压VFB，第十电阻RF1的另一端接输出电压VOUT，第十一电阻RF2的另一端接地VSS；第五电阻R5和第六电阻R6串联，其串联点通过第七电阻R7后接第七PMOS管MP7的漏极，第五电阻R5的另一端接第十电阻RF1和第十一电阻RF2的串联点，第六电阻R6的另一端第六三极管Q6的基极；第七PMOS管MP7的栅极、第八PMOS管MP8的栅极与第九PMOS管MP9的栅极和漏极互连并连接基极补偿电流，避免第六三极管Q6和第七三极管Q7的基极电流流向VFB和VREF端口；第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的源极接地VSS，第八PMOS管MP8的漏极接第七三极管Q7的基极并连接基准电压VREF；第八电阻R8的一端连接纹波交流量IOUT和直流偏置电流IB，作为第一输出端输出第一纹波补偿输出电压V1，其另一端接第六三极管Q6的发射极；第九电阻R9的一端连接直流偏置电流IB，作为第二输出端输出第二纹波补偿输出电压V2，其另一端连接第七三极管Q7的发射极并连接纹波交流量IOUT；第六三极管Q6和第七三极管Q7的集电极接地VSS，纹波补偿输出信号V1、V2送至系统环路比较器进行比较，确保系统正常工作。
可以计算得到：
I OUT＝ G m·(V SW_F1- V SW_DC)+ I B
其中，Gm即为电压电流转换器的跨导，IB为直流偏置电流，由外部电路提供，用于纹波叠加电路保证反馈电压VFB和基准电压VREF上叠加相同的直流电平，代入滤波直流输出值VSW_DC和一阶滤波输出值VSW_F1可以得到：
IOUT＝Gm·[VSW_F1-VSW_F3+(VSW_F3-D·VSW_F3)]+IB
IOUT＝Gm·[Vripple+(1-D)·VSW_F3]+IB＝Iripple+IB+ΔI
式中，Iripple为电流IOUT中的纹波部分，ΔI看作为失调补偿电流，上式中ΔI用于VFB直流电平补偿，以保证输出的精确性。由公式看出可以通过改变电压电流转换器的跨导Gm的大小来改变所产生的纹波电流大小。纹波叠加电路架构图如图7所示。最终将得到的包含有电感电流信息的纹波电流IOUT叠加至反馈信号VFB上。如图8所示为系统开关输出节点SW处的方波信号及、一阶滤波输出值VSW_F1与三阶滤波输出值VSW_F3的波形图，以及含有失调补偿的纹波电流IOUT与不包含失调补偿电流的波形示意对比图。
通过以上分析可知，系统实际所引入的失调补偿量ΔV2可以表示为：
ΔV2＝(1-D)·VSW_F3＝(1-D)·K·Vout
令ΔV1＝ΔV2，消除公因子可以得到：
由于系统频率fsw确定，只需要设置时间常数τ的大小即可使上式成立。从而动态消除失调电压，并不会受到输入电压VIN和输出电压VOUT的影响，保证系统的稳定性。
本发明提供的一种失调消除的方法，克服了传统恒定导通控制模式中，由于系统失调带来的系统稳定性等问题，提高了系统的输出电压调整精度。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.自适应导通时间控制变换器输出电压失调的动态消除方法，包括以下步骤：
步骤一：提取自适应导通时间控制变换器系统开关输出节点(SW)处的电位信息；
步骤二：将系统开关输出节点(SW)处的电位信息通过一阶滤波网络分压得到一阶滤波输出值(VSW_F1)，一阶滤波输出值(VSW_F1)中同时包含直流和交流信息；
步骤三：将一阶滤波输出值(VSW_F1)通过二阶滤波网络分压滤除交流信息，获得与系统开关输出节点(SW)处的直流量即系统的输出电压(VOUT)成比例的信息，即三阶滤波输出值(VSW_F3)；
步骤四：将三阶滤波输出值(VSW_F3)通过直流提取方法得到滤波直流输出值(VSW_DC)；
步骤五：将步骤四得到的滤波直流输出值(VSW_DC)与步骤二得到的一阶滤波输出值(VSW_F1)共同加到纹波电流产生电路中做差产生纹波交流量(IOUT)；
步骤六：将步骤五得到的纹波交流量(IOUT)送至纹波叠加电路中转换为电压信息并与反馈电压(VFB)相加补偿反馈电压(VFB)与基准电压(VREF)之间的失调电压；
其特征在于，步骤四中所述直流提取方法包括：
A：将三阶滤波输出值(VSW_F3)与偏置电流共同加到电流运算单元，获得与占空比(D)和系统输出电压(VOUT)的乘积成比例的电流(IQ6)；
B：将A得到的电流(IQ6)通过电压转换电路转换为电压信息，得到滤波直流输出值(VSW_DC)。
2.根据权利要求1所述的自适应导通时间控制变换器输出电压失调的动态消除方法，其特征在于，所述电流运算单元为电流乘法器。
3.根据权利要求1所述的自适应导通时间控制变换器输出电压失调的动态消除方法，其特征在于，所述电流运算单元包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN3-1)第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第一三极管(Q1)、第一三极管(Q1)、第二三极管(Q2)、第三三极管(Q3)、第四三极管(Q4)、第五三极管(Q5)、二极管(D)和反向器；
直流提取方法中所述偏置电流包括第一偏置电流(Ibisa1)和第二偏置电流(Ibisa2)；
第一电阻(R1)的一端接三阶滤波输出值(VSW_F3)，另一端通过第二电阻(R2)后接地(VSS)；
逻辑信号(LOGIC)通过反向器后连接第一NMOS管(MN1)的栅极，第一NMOS管(MN1)的漏极接第一电阻(R1)和第二电阻(R2)的连接点和二极管(D)的阴极；
第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的栅极以及第一PMOS管(MP1)的漏极相连并连接第一偏置电流(Ibisa1)，第二PMOS管(MP2)的漏极连接二极管(D)的阳极和第一三极管(Q1)的基极；
第三PMOS管(MP3)的漏极与第二NMOS管(MN2)的栅极和漏极、第三NMOS管(MN3)的栅极以及第十NMOS管(MN3-1)的栅极连接；
第四PMOS管(MP4)的栅极和漏极、第五PMOS管(MP5)的栅极以及第六PMOS管(PM6)的栅极与第一三极管(Q1)的集电极连接，第一三极管(Q1)的发射极通过第三电阻(R3)后接地(VSS)；
第四NMOS管(MN4)的栅极和第五PMOS管(MP5)的漏极与第二三极管(Q2)的集电极相连，第五NMOS管(MN5)的栅极和漏极以及第四NMOS管(MN4)的漏极相连并连接第二偏置电流(Ibisa2)，第四NMOS管(MN4)的源极连接第二二极管(Q2)的基极；
第六NMOS管(MN6)的栅漏短接并连接第五NMOS管(MN5)的源极和第七NMOS管(MN7)的栅极；
第三三极管(Q3)的基极连接第四三极管(Q4)的发射极和第七NMOS管(MN7)的漏极，其集电极连接第六PMOS管(MP6)的漏极、第八NMOS管(MN8)和第九NMOS管(MN9)的栅极；
第四三极管(Q4)和第五三极管(Q5)的集电极相连并连接第八NMOS管(MN8)的源极，其基极相连并连接第九NMOS管(MN9)的源极，第九NMOS管(MN9)的源极通过第四电阻(R4)后接地；
第五三极管(Q5)的发射极连接第三NMOS管(MN3)和第十NMOS管(MN3-1)的漏极以及第六三极管(Q6)的基极，第六三极管(Q6)的集电极输出电流(IQ6)；
第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)和第六PMOS管(MP6)的源极接电源电压(VCC)，第八NMOS管(MN8)和第九NMOS管(MN9)的漏极接电源电压(VCC)；
第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第六NMOS管(MN6)、第七NMOS管(MN7)、第十NMOS管(MN3-1)的源极接地(VSS)，第二三极管(Q2)、第三三极管(Q3)和第六三极管(Q6)的发射极接地(VSS)。
4.根据权利要求1所述的自适应导通时间控制变换器输出电压失调的动态消除方法，其特征在于，所述纹波叠加电路包括第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(RF1)、第十一电阻(RF2)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)、第六三极管(Q6)和第七三极管(Q7)；
第十电阻(RF1)和第十一电阻(RF2)串联，其串联点输入反馈电压(VFB)，第十电阻(RF1)的另一端接输出电压(VOUT)，第十一电阻(RF2)的另一端接地(VSS)；
第五电阻(R5)和第六电阻(R6)串联，其串联点通过第七电阻(R7)后接第七PMOS管(MP7)的漏极，第五电阻(R5)的另一端接第十电阻(RF1)和第十一电阻(RF2)的串联点，第六电阻(R6)的另一端第六三极管(Q6)的基极；
第七PMOS管(MP7)的栅极、第八PMOS管(MP8)的栅极与第九PMOS管(MP9)的栅极和漏极互连并连接基极补偿电流，第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)的源极接地(VSS)，第八PMOS管(MP8)的漏极接第七三极管(Q7)的基极并连接基准电压(VREF)；
第八电阻(R8)的一端连接纹波交流量(IOUT)和直流偏置电流(IB)，作为第一输出端输出第一纹波补偿输出电压(V1)，其另一端接第六三极管(Q6)的发射极；第九电阻(R9)的一端连接直流偏置电流(IB)，作为第二输出端输出第二纹波补偿输出电压(V2)，其另一端连接第七三极管(Q7)的发射极并连接纹波交流量(IOUT)；第六三极管(Q6)和第七三极管(Q7)的集电极接地(VSS)。
CN201710038561.4A 2017-01-19 2017-01-19 自适应导通时间控制变换器输出电压失调的动态消除方法 Expired - Fee Related CN106787726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710038561.4A CN106787726B (zh) 2017-01-19 2017-01-19 自适应导通时间控制变换器输出电压失调的动态消除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710038561.4A CN106787726B (zh) 2017-01-19 2017-01-19 自适应导通时间控制变换器输出电压失调的动态消除方法

Publications (2)

Publication Number Publication Date
CN106787726A true CN106787726A (zh) 2017-05-31
CN106787726B CN106787726B (zh) 2019-03-01

Family

ID=58943677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710038561.4A Expired - Fee Related CN106787726B (zh) 2017-01-19 2017-01-19 自适应导通时间控制变换器输出电压失调的动态消除方法

Country Status (1)

Country Link
CN (1) CN106787726B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107508465A (zh) * 2017-09-01 2017-12-22 无锡力芯微电子股份有限公司 恒定导通时间型升压稳压器
CN107508474A (zh) * 2017-09-07 2017-12-22 西华大学 导通时间调整方法、电路及sepic功率因数校正变换器
CN108988616A (zh) * 2018-07-31 2018-12-11 矽力杰半导体技术(杭州)有限公司 纹波生成电路、控制电路及开关变换器
CN112019045A (zh) * 2019-05-29 2020-12-01 晶豪科技股份有限公司 固定开路时间控制器与使用其的降压变换器器件
CN112803736A (zh) * 2021-03-08 2021-05-14 江苏硅国微电子有限公司 一种减小dc-dc变换器输出纹波的电路及方法
TWI790021B (zh) * 2021-12-02 2023-01-11 台達電子工業股份有限公司 具漣波注入之電源轉換系統與電源轉換控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104967298A (zh) * 2015-08-06 2015-10-07 电子科技大学 一种用于dc-dc变换器的纹波补偿控制电路
US20160276926A1 (en) * 2015-03-16 2016-09-22 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
CN106026650A (zh) * 2016-07-28 2016-10-12 电子科技大学 一种失调电压消除电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276926A1 (en) * 2015-03-16 2016-09-22 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
CN104967298A (zh) * 2015-08-06 2015-10-07 电子科技大学 一种用于dc-dc变换器的纹波补偿控制电路
CN106026650A (zh) * 2016-07-28 2016-10-12 电子科技大学 一种失调电压消除电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周泽坤等: "一种高性能电流调节器的设计", 《微电子学》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107508465A (zh) * 2017-09-01 2017-12-22 无锡力芯微电子股份有限公司 恒定导通时间型升压稳压器
CN107508465B (zh) * 2017-09-01 2019-07-26 无锡力芯微电子股份有限公司 恒定导通时间型升压稳压器
CN107508474A (zh) * 2017-09-07 2017-12-22 西华大学 导通时间调整方法、电路及sepic功率因数校正变换器
CN107508474B (zh) * 2017-09-07 2019-10-25 西华大学 导通时间调整方法、电路及sepic功率因数校正变换器
CN108988616A (zh) * 2018-07-31 2018-12-11 矽力杰半导体技术(杭州)有限公司 纹波生成电路、控制电路及开关变换器
CN112019045A (zh) * 2019-05-29 2020-12-01 晶豪科技股份有限公司 固定开路时间控制器与使用其的降压变换器器件
CN112019045B (zh) * 2019-05-29 2021-09-21 晶豪科技股份有限公司 固定开路时间控制器与使用其的降压变换器器件
CN112803736A (zh) * 2021-03-08 2021-05-14 江苏硅国微电子有限公司 一种减小dc-dc变换器输出纹波的电路及方法
CN112803736B (zh) * 2021-03-08 2022-06-21 江苏硅国微电子有限公司 一种减小dc-dc变换器输出纹波的电路及方法
TWI790021B (zh) * 2021-12-02 2023-01-11 台達電子工業股份有限公司 具漣波注入之電源轉換系統與電源轉換控制方法

Also Published As

Publication number Publication date
CN106787726B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN106787726A (zh) 自适应导通时间控制变换器输出电压失调的动态消除方法
CN107707103B (zh) 一种适用于buck变换器的分段斜坡补偿电路
CN107121997B (zh) 一种具有自适应高阶补偿的高精度带隙基准源
CN102820781B (zh) 一种基于纹波控制的单电感双输出开关电源
CN102385405B (zh) 一种通用的带隙基准启动电路
CN102289243B (zh) Cmos带隙基准源
CN104779793B (zh) 一种用于buck变换器的导通时间产生电路
CN109921639A (zh) 一种基于可变导通时间控制的Buck变换器
CN104967298B (zh) 一种用于dc‑dc变换器的纹波补偿控制电路
CN105867506B (zh) 一种内嵌参考电压的ldo
CN111313704B (zh) 一种用于带强制连续模式cot控制buck变换器的pwm比较器
CN108092507B (zh) 一种浮动电源轨pwm比较器
CN109101067A (zh) 一种双电源轨的低压差线性稳压器
CN105099181B (zh) 一种用于buck变换器的导通时间产生电路
CN106849627B (zh) 基于cot模式降压变换器的纹波补偿电路
CN105320199A (zh) 一种具有高阶补偿的基准电压源
CN106026650B (zh) 一种失调电压消除电路
CN107085138B (zh) 一种高分辨率负电平检测电路
CN108536210A (zh) 一种平滑温度补偿带隙基准源电路
CN109742946B (zh) 一种应用于宽输出电压范围Buck变换器的DCR采样电路
CN101609345A (zh) 一种线性电压调节器
CN103246311A (zh) 带有高阶曲率补偿的无电阻带隙基准电压源
CN102880217A (zh) 应用于高压dc-dc转换器内部的稳压电源电路
CN106936304A (zh) 一种适用于推挽输出级ldo的电流限制电路
CN111313568A (zh) 一种用于可穿戴式设备的能量获取电路及其电源管理电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190301

Termination date: 20220119