CN112803736A - 一种减小dc-dc变换器输出纹波的电路及方法 - Google Patents

Abstract

本发明公开了一种减小DC‑DC变换器输出纹波的电路及方法，包括：第一、二分压电阻，控制信号产生电路，逻辑驱动电路，电感和功率开关电路；所述控制信号产生电路包括纹波采样电路，纹波叠加电路，误差放大电路；通过纹波采样电路对输出电压的纹波进行精确和迅速地采样，再通过纹波叠加电路将输出电压纹波采样信号叠加至误差放大器电路从而产生VCONTROL信号控制系统逻辑。本发明可以大幅度降低DC‑DC变换器的输出电压纹波，相比传统的DC‑DC变换器架构，具有更高的电压精度和系统稳定性。

Description

一种减小DC-DC变换器输出纹波的电路及方法

技术领域

本发明属于集成电路的技术领域。

背景技术

随着可穿戴设备几年来突飞猛进的发展，智能设备已经成为生活中必不可少的电子产品。在智能设备有限的系统空间内，为了保证系统的续航和高性能，必须对电源管理芯片有着高效率、高精度、低纹波的要求，DC-DC变换器正符合智能设备的设计要求。

如图1所示，常见的DC-DC变换器控制系统包括反馈电阻R11，R22、误差放大器EA、逻辑控制电路、驱动电路、功率器件。上述控制系统通过将VOUT电压经过电阻R11、R22分压产生反馈信号FB，并将FB信号与基准电压信号Vref送入误差放大器EA产生VCONTROL信号，再将VCONTROL信号经过逻辑控制电路处理，经过驱动电路后驱动功率器件，从而完成DC-DC变换器的控制调节。

上述控制方法在DC-DC变换器设计中广泛应用，但在实际应用中尤其低功耗的解决方案中难以避免输出电压纹波较大的情况，这是由于在上述控制方法的调节中，输出VOUT端往往需要并联电容来达到系统的稳定，而输出端电容加上其固有的自身ESR特性会对VOUT电压经过电阻R11、R22的分压反馈信号FB产生滤波的影响，也就是说VOUT的纹波不能迅速反应到FB端，造成了输出电压纹波较大。

发明内容

发明目的：为了解决上述现有技术存在的问题，本发明提供了一种减小DC-DC变换器输出纹波的电路及方法。

技术方案：本发明提供了一种减小DC-DC变换器输出纹波的电路，包括第一、二分压电阻，控制信号产生电路，逻辑驱动电路，电感和功率开关电路；所述控制信号产生电路包括纹波采样电路，纹波叠加电路和误差放大电路；所述纹波采样电路包括输入端和第一、二输出端，所述纹波叠加电路包括第一、二输入端和第一、二输出端，所述误差放大电路包括第一～四输入端和输出端；

所述纹波采样电路的输入端连接DC-DC变换器的输出电压Vout，第一输出端连接纹波叠加电路的第一输入端，第二输出端连接纹波叠加电路的第二输入端；所述第一分压电阻的一端连接Vout，将第一分压电阻的另外一端标记为点FB，FB分别连接第二分压电阻的一端和误差放大电路的第一输入端，所述第二分压电阻的另外一端接GND；所述误差放大电路的第二输入端连接基准电压，第三输入端连接纹波叠加电路的第一输出端，第四输入端连接纹波叠加电路的第二输出端，所述误差放大电路、逻辑驱动电路以及功率开关电路依次连接，所述功率开关电路通过电感与电压Vout连接；

所述纹波采样电路对DC-DC变换器输出电压Vout进行两级RC滤波采样，第一级RC滤波电路输出电压VA，第二级RC滤波电路输出电压VB；纹波叠加电路将VA和VB分别转换成电流信号后，再分别叠加至误差放大电路的第三和四输入端；误差放大电路基于收到的电流信号，对点FB上的电压和基准电压进行误差放大，从而产生控制信号VCONTROL；所述逻辑驱动电路根据VCONTROL生成驱动功率开关电路的信号，所述功率开关电路通过电感将DC-DC变换器的输出电压Vout抑制在预设的范围内，从而减小了DC-DC变换器的输出电压的纹波。

进一步的，所述纹波采样电路包括：第一、二电阻和第一、二电容；所述第一电阻的一端的作为纹波采样电路的输入端，另外一端作为纹波采样电路的第一输出端连接第一电容的一端和第三电阻的一端，所述第四电阻的另外一端作为纹波采样电路的第二输出端连接第二电容的一端，所述第一电容的另外一端和第二电容的另外一端均接GND；所述第一电阻和第一电容构成第一级RC滤波采样电路，第一输出端输出采样电压VA，所述第二电阻和第二电容构成第二级RC滤波采样电路，第二输出端输出采样电压VB。

进一步的，所述纹波叠加电路包括第一～四增强型PMOS管和直流电源；所述第一增强型PMOS管的源极连接电源电压VCC，栅极和漏级极短接后连接直流电源的正极和第二增强型PMOS管的栅极，直流电源的负极接GND；所述第二增强型PMOS管源极连接VCC，漏极分别与第三增强型PMOS管和第四增强型PMOS管的源极相连，第三增强型PMOS管的栅极作为纹波叠加电路的第一输入端，漏极作为纹波叠加电路的第一输出端；第四增强型PMOS管的栅极作为纹波叠加电路的第二输入端，漏极作为纹波叠加电路的第二输出端。

进一步的，所述误差放大电路包括：第五～十一增强型PMOS管，第一～三增强型NMOS管和第三、四电阻；所述第五，六，七增强型PMOS管的源极均与VCC连接，第五，六，七增强型PMOS管的栅极均与第二增强型PMOS管的栅极相连；所述第五增强型PMOS管的漏极作为误差放大电路的输出端输出控制信号VCONTROL；所述第六增强型PMOS管的漏极与第八增强型PMOS管的源极和第九增强型PMOS管的源极连接；所述第八增强型PMOS管的栅极作为误差放大电路的第一输入端，漏极作为误差放大电路的第三输入端与第三电阻的一端连接，所述第三电阻的另外一端接地；所述第九增强型PMOS管的栅极作为误差放大电路的第二输入端，漏极作为误差放大电路的第四输入端与第四电阻的一端连接，所述第四电阻的另外一端接地；所述第七增强型PMOS管的漏极与第十增强型PMOS管的源极和第十一增强型PMOS管的源极相连，第十增强型PMOS管的栅极与第八增强型PMOS管的漏极连接，漏极与第一增强型NMOS管的漏极和栅极连接，所述第一增强型NMOS管的源极接地；所述第十一增强型PMOS管的栅极与第九增强型PMOS管的漏极连接，漏极与第二增强型NMOS管的漏极和第三增强型NMOS管的栅极相连；所述第二增强型NMOS管的栅极第一增强型NMOS管的栅极相连，源极接地；所述第三增强型NMOS管漏极连接第五增强型PMOS管的漏极，源极接地。

进一步的，所述功率开关电路包括第一、二开关管，第一开关的管的栅极和第二开关管的栅极相互连接后与逻辑驱动电路连接，第一开关管的源极连接电源电压，漏极连接第二开关管的漏极和电感；所述第二开关管的源极接地。

进一步的，该电路还包括第三电容，所述第三电容的一端连接电压Vout另外一端接GND。

一种减小DC-DC变换器输出纹波的方法，对DC-DC变换器的输出电压Vout进行两级RC滤波采样，第一级RC滤波电路输出电压VA，第二级RC滤波电路输出电压VB，分别将电压VA和VB转换成电流信号，基于电流信号对点FB的电压和基准电压进行误差放大，从而得到控制信号VCONTROL，所述控制信号VCONTROL能够限制输出电压纹波的大小。

有益效果：本发明在常规DC-DC变换器的控制系统上，增加了能够迅速并精确采样输出电压纹波的纹波采样电路，并通过纹波叠加电路将输出电压纹波采样所得信号叠加至误差放大电路最终产生VCONTROL信号，产生的VCONTROL信号能够限制输出电压纹波的大小，最终达到减小输出电压纹波，提高输出电压精度，提高系统稳定的优点。

附图说明

图1是现有技术的DC-DC变换器控制系统的原理图；

图2是本发明的控制信号产生电路的原理图。

具体实施方式

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。

如图1所示，常规的DC-DC变换器的误差放大器EA通过对VOUT的反馈信号FB和基准电压信号Vref的差值误差放大，再通过逻辑控制电路和驱动电路最终驱动功率器件来完成对DC-DC变换器开关管的动作控制。反馈信号FB理论为VOUT*R2/(R11+R22)(R11和R22分别为电阻R11，R22的阻值)，但在实际应用中DC-DC变换器系统在输出端VOUT上会有起到稳定系统作用的输出电容，而输出电容加上寄生阻抗就形成了一个简单的滤波器，也就是说最终VOUT反馈信号经过滤波的影响并不能完全体现输出电压的纹波特性。

如图2所示，本实施例提供了一种替换上述误差放大器EA的控制信号产生电路，包括：用于精确并迅速采样输出电压纹波的纹波采样电路，将输出电压纹波采样所得信号进行叠加的纹波叠加电路，在叠加输出电压纹波基础上对输出电压反馈FB和基准电压Vref进行误差放大并得到控制信号VCONTROL的误差放大电路。

纹波采样电路包括：电阻R1、电阻R2、第一电容C1、第二电容C2；所述电阻R1一端接DC-DC变换器的输出VOUT端另一端接至C1点，电阻R2的一端与VA相连另一端接至VB点，第一电容C1的一端与C1相连另一端接至GND端，第二电容C2的一端与VB相连另一端接至GND端。

纹波叠加电路包括：第一增强型PMOS管MP1、第二增强型PMOS管MP2、第三增强型PMOS管MP3、第四增强型PMOS管MP4、直流电源；所述第一增强型PMOS管MP1的源级与VCC端相连，栅极和漏级短接并和直流电源的正极相连，直流电源的负极接GND端，第二增强型PMOS管MP2的栅极与第一增强型PMOS管MP1的栅极相连，源级与VCC端相连，漏级与第三增强型PMOS管MP3和第四增强型PMOS管MP4的源级相连，第三增强型PMOS管MP3的栅极与VA点相连，漏级与VC点相连，第四增强型PMOS管MP4的栅极与VB点相连，漏级与VD点相连。

误差放大电路包括：第六增强型PMOS管MP6、第七增强型PMOS管MP7、第五增强型PMOS管MP5、第八增强型PMOS管MP8、第九增强型PMOS管MP9、第十增强型PMOS管MP10、第十一增强型PMOS管MP11、第一增强型NMOS管MN1、第二增强型NMOS管MN2、第三增强型NMOS管MN3、电阻R3、电阻R4，所述第六增强型PMOS管MP6的源级与VCC相连，栅极与第二增强型PMOS管MP2的栅极相连，漏级与第八增强型PMOS管MP8、第九增强型PMOS管MP9的源级相连，第八增强型PMOS管MP8的栅极接DC-DC变换器的反馈FB端(FB端的接线图如图1所示)，漏级与VC点相连，第九增强型PMOS管MP9的栅极与基准电压Vref端相连，漏级与VD点相连，电阻R3的一端与VC相连另一端接GND端，电阻R4的一端与VD点相连另一端接GND端，第七增强型PMOS管MP7的源级与VCC相连，栅极与第六增强型PMOS管MP6的栅极相连，漏级与第十增强型PMOS管MP10、第十一增强型PMOS管MP11的源级相连，第十增强型PMOS管MP10栅极与VC点相连，漏级与第一增强型NMOS管MN1的栅极和漏级相连，第一增强型NMOS管MN1的源级与GND相连，第十一增强型PMOS管MP11的栅极与VD点相连，漏级与第二增强型NMOS管MN2的漏级合第三增强型NMOS管MN3的栅极相连，第二增强型NMOS管MN2的栅极与第一增强型NMOS管MN1的栅极相连，源级与GND相连，第五增强型PMOS管MP5的栅极与第七增强型PMOS管MP7的栅极相连，源级与VCC相连，漏级与第三增强型NMOS管MN3的漏级相连接至VCONTROL端，第三增强型NMOS管MN3的源级与GND相连。

一种减小DC-DC变换器输出纹波的方法，当DC-DC变换器工作时，通过所述纹波采样电路对输出电压纹波进行采样，得到采样信号VA和VB的电压信号，再通过纹波叠加电路将VA和VB的电压信号转换成电流信号并叠加到误差放大电路的VC和VD端，其产生的电流为gm*(VA-VB)，其中gm为纹波叠加电路的跨导，一旦DC-DC变换器系统检测到输出电压VOUT的纹波达到目标值，本实施例中的目标值为30mV，纹波采样所得信号最终通过误差放大电路的输出产生VCONTROL信号(图2中的VCONTROL信号)，该信号替代图1所示原有的控制方法中的同名信号，依次进入逻辑控制电路、驱动电路、功率器件，在检测到输出电压纹波达到设定值时候完成对功率管开关动作的控制，防止输出电压继续过冲或降低从而达到减小输出纹波的效果。

综上所述，在DC-DC变换器的应用中，尤其低功耗的应用中，本实施例可以精确并快速的采样输出电压的纹波，并通过纹波叠加电路将输出电压的纹波采样信号叠加到误差放大电路，产生的VCONTROL信号能够限制输出电压纹波的大小，最终达到减小输出电压纹波，提高输出电压精度，提高系统稳定的优点。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (7)

1.一种减小DC-DC变换器输出纹波的电路，其特征在于，包括第一、二分压电阻，控制信号产生电路，逻辑驱动电路，电感和功率开关电路；所述控制信号产生电路包括纹波采样电路，纹波叠加电路和误差放大电路；所述纹波采样电路包括输入端和第一、二输出端，所述纹波叠加电路包括第一、二输入端和第一、二输出端，所述误差放大电路包括第一～四输入端和输出端；

所述纹波采样电路的输入端连接DC-DC变换器的输出电压Vout，第一输出端连接纹波叠加电路的第一输入端，第二输出端连接纹波叠加电路的第二输入端；所述第一分压电阻的一端连接Vout，将第一分压电阻的另外一端标记为点FB，FB分别连接第二分压电阻的一端和误差放大电路的第一输入端，所述第二分压电阻的另外一端接GND；所述误差放大电路的第二输入端连接基准电压，第三输入端连接纹波叠加电路的第一输出端，第四输入端连接纹波叠加电路的第二输出端，所述误差放大电路、逻辑驱动电路以及功率开关电路依次连接，所述功率开关电路通过电感与电压Vout连接；

所述纹波采样电路对DC-DC变换器输出电压Vout进行两级RC滤波采样，第一级RC滤波电路输出电压VA，第二级RC滤波电路输出电压VB；纹波叠加电路将VA和VB分别转换成电流信号后，再分别叠加至误差放大电路的第三和四输入端；误差放大电路基于收到的电流信号，对点FB上的电压和基准电压进行误差放大，从而产生控制信号VCONTROL；所述逻辑驱动电路根据VCONTROL生成驱动功率开关电路的信号，所述功率开关电路通过电感将DC-DC变换器的输出电压Vout抑制在预设的范围内，从而减小了DC-DC变换器的输出电压的纹波。

2.根据权利要求1所述的一种减小DC-DC变换器输出纹波的电路，其特征在于，所述纹波采样电路包括：第一、二电阻和第一、二电容；所述第一电阻的一端的作为纹波采样电路的输入端，另外一端作为纹波采样电路的第一输出端连接第一电容的一端和第三电阻的一端，所述第四电阻的另外一端作为纹波采样电路的第二输出端连接第二电容的一端，所述第一电容的另外一端和第二电容的另外一端均接GND；所述第一电阻和第一电容构成第一级RC滤波采样电路，第一输出端输出采样电压VA，所述第二电阻和第二电容构成第二级RC滤波采样电路，第二输出端输出采样电压VB。

3.根据权利要求1所述的一种减小DC-DC变换器输出纹波的电路，其特征在于，所述纹波叠加电路包括第一～四增强型PMOS管和直流电源；所述第一增强型PMOS管的源极连接电源电压VCC，栅极和漏级极短接后连接直流电源的正极和第二增强型PMOS管的栅极，直流电源的负极接GND；所述第二增强型PMOS管源极连接VCC，漏极分别与第三增强型PMOS管和第四增强型PMOS管的源极相连，第三增强型PMOS管的栅极作为纹波叠加电路的第一输入端，漏极作为纹波叠加电路的第一输出端；第四增强型PMOS管的栅极作为纹波叠加电路的第二输入端，漏极作为纹波叠加电路的第二输出端。

4.根据权利要求3所述的一种减小DC-DC变换器输出纹波的电路，其特征在于，所述误差放大电路包括：第五～十一增强型PMOS管，第一～三增强型NMOS管和第三、四电阻；所述第五，六，七增强型PMOS管的源极均与VCC连接，第五，六，七增强型PMOS管的栅极均与第二增强型PMOS管的栅极相连；所述第五增强型PMOS管的漏极作为误差放大电路的输出端输出控制信号VCONTROL；所述第六增强型PMOS管的漏极与第八增强型PMOS管的源极和第九增强型PMOS管的源极连接；所述第八增强型PMOS管的栅极作为误差放大电路的第一输入端，漏极作为误差放大电路的第三输入端与第三电阻的一端连接，所述第三电阻的另外一端接地；所述第九增强型PMOS管的栅极作为误差放大电路的第二输入端，漏极作为误差放大电路的第四输入端与第四电阻的一端连接，所述第四电阻的另外一端接地；所述第七增强型PMOS管的漏极与第十增强型PMOS管的源极和第十一增强型PMOS管的源极相连，第十增强型PMOS管的栅极与第八增强型PMOS管的漏极连接，漏极与第一增强型NMOS管的漏极和栅极连接，所述第一增强型NMOS管的源极接地；所述第十一增强型PMOS管的栅极与第九增强型PMOS管的漏极连接，漏极与第二增强型NMOS管的漏极和第三增强型NMOS管的栅极相连；所述第二增强型NMOS管的栅极第一增强型NMOS管的栅极相连，源极接地；所述第三增强型NMOS管漏极连接第五增强型PMOS管的漏极，源极接地。

5.根据权利要求1所述的一种减小DC-DC变换器输出纹波的电路，其特征在于，所述功率开关电路包括第一、二开关管，第一开关的管的栅极和第二开关管的栅极相互连接后与逻辑驱动电路连接，第一开关管的源极连接电源电压，漏极连接第二开关管的漏极和电感；所述第二开关管的源极接地。

6.根据权利要求1所述的一种减小DC-DC变换器输出纹波的电路，其特征在于，该电路还包括第三电容，所述第三电容的一端连接电压Vout另外一端接GND。

7.一种减小DC-DC变换器输出纹波的方法，其特征在于，对DC-DC变换器的输出电压Vout进行两级RC滤波采样，第一级RC滤波电路输出电压VA，第二级RC滤波电路输出电压VB，分别将电压VA和VB转换成电流信号，基于电流信号对点FB的电压和基准电压进行误差放大，从而得到控制信号VCONTROL，所述控制信号VCONTROL能够限制输出电压纹波的大小。

Images